JPH09298533A - 同期信号検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＡＢ信号のフレーム同期信号に他の信号の
混入があっても、フレームの先頭の検出に費やす時間を
増さないで、同期のタイミングを検出できる同期信号検
出装置を得る。 【解決手段】 エッジ検出部１３がＤＡＢ信号の立ち下
がりエッジを検出したとき、ｎ−１回連続して期間Ｔの
周期性があるタイマ６の時刻を演算部１５ａを介して、
メモリ１６ａのブロックＭｎに記憶する。演算部１５ａ
は、ｎ−１回連続したデータが１個になると、タイマ６
の出力値がこのデータの値＋フレームの周期になったと
きタイマ６をリセットし、以後、タイマの値がＴになる
とタイマ６をリセットすると同時に、タイマ６を０にし
たときから一定期間だけ出力端子１７にＬレベルを出力
するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、同期信号検出装
置に関する。

【０００２】

【従来の技術】以下、ＤＡＢ信号（Digital Audio Broa
dcastingの略称でユーレカ１４７プロジェクトで開発さ
れた）のフレーム同期信号検出装置を例に説明する。図
１５は従来の同期信号検出装置のブロック図で、１はＤ
ＡＢ信号の入力端子、２は入力端子１に接続されたエン
ベロープ検出部、３はエンベロープ検出部２に接続され
たコンパレータ、４は出力信号をコンパレータ３側Ｓ１
側とグランド側Ｓ２側に切り換えるスイッチ、５はスイ
ッチの出力端に接続されたエッジ検出部、６はタイマ、
７はエッジ検出部５の検出信号が入力され、タイマ６の
制御端子に接続された制御部、８はフレーム同期信号の
出力端子である。

【０００３】入力端子１には受信したＤＡＢ信号が入力
される。ＤＡＢ信号の先頭にはＤＡＢ信号のレベルが０
のＮＵＬＬ期間が設けられているので、エンベロープ検
出部２を通ったコンパレータ３の出力信号は、図１６
（ａ）のような波形となる。このコンパレータ出力信号
のＬレベルの立ち下がりエッジが、ＮＵＬＬ期間の先
頭、つまりＤＡＢ信号のフレームの先頭であるので、こ
の立ち下がりエッジを検出することでフレームの同期の
タイミングを検出することができる。ところが、ＤＡＢ
信号は、受信の状態やノイズによって、エンベロープに
ＮＵＬＬ期間以外にもＬレベルが混入したり、ＮＵＬＬ
期間のＬレベルが欠落することがあるので、従来の同期
信号検出装置では、以下のような処理をほどこしてい
る。

【０００４】まず、図１６（ｂ）に示すように、コンパ
レータ出力信号にＬレベルが混入した場合の処理につい
て説明する。いま、スイッチ４は図１６（ｃ）に示すよ
うにコンパレータ３の出力Ｓ１側に接続されており、時
刻ｔ０に最初に混入したコンパレータ出力信号の立ち下
がりエッジを検出したとする。この検出信号を受けた制
御部７は、タイマ６をリセットすると同時にスイッチ４
をΔＴ／２後にグランドＳ２側に接続し、以後、制御部
７はｔ０からフレーム周期Ｔを計時するたびにΔＴの期
間だけ、Ｓ１側に接続すると同時に、タイマ６をリセッ
トする。

【０００５】次に、時刻がｔ１になってもスイッチ４は
Ｓ２側に切り換わっているので、エッジ検出部５はコン
パレータ出力信号がＬレベルであってもコンパレータ出
力信号の立ち下がりエッジを検出できない。

【０００６】次に、時刻がｔ０＋Ｔになるとスイッチ４
は△Ｔの期間だけＳ１側に接続されるが、コンパレータ
出力信号はＨレベルであるため、エッジ検出部５はコン
パレータ出力信号の立ち下がりエッジを検出できない。
次に、時刻がｔ０＋２Ｔになると、スイッチ４は△Ｔの
期間だけＳ１側に接続されるが、コンパレータ出力信号
はＨレベルであるため、エッジ検出部５は立ち下がりエ
ッジを検出できない。

【０００７】このように、制御部７は２回続けて立ち下
がりエッジが検出できなかったとき、時刻ｔ０がＤＡＢ
信号のフレームの先頭でないと判断してスイッチ４をＳ
１側に接続する。

【０００８】次に、時刻ｔ３でエッジ検出部５が立ち下
がりエッジを検出すると、制御部７はタイマ６をリセッ
トし、ついでスィッチ４をΔＴ後にＳ２側に接続する。
次に、タイマ６の時刻がＴになると制御検出部７はスイ
ッチ４をＳ１側に接続し、同時にタイマ６をリセットす
るので、時刻ｔ４になった時、エッジ検出部５は立ち下
がりエッジを検出する。このとき制御部７は時刻ｔ１，
ｔ２の２回続けて立ち下がりエッジを検出したので、時
刻ｔ１がＤＡＢ信号のフレームの先頭であると判断し、
以後、タイマ６の出力がＴになるとタイマ６をリセット
したのち一定の期間だけ、出力端子８にＬレベルのフレ
ーム同期信号を出力する。

【０００９】このように、従来の同期信号検出装置は、
同期信号のコンパレータ出力信号にＬレベルの混入があ
っても正しいフレームの同期信号を検出できるが、混入
するＬレベルが多くなるとフレームの先頭が検出しにく
くなり、時間がかかるようになる。

【００１０】つぎに、図１６（ｄ）に示すように、コン
パレータ出力信号のＬレベルが欠落した場合の処理につ
いて説明する。いま、スイッチ４は図１６（ｅ）に示す
ように、時刻ｔ１のΔＴ／２前にＳ１側に接続されてお
り、時刻ｔ１に立ち下がりエッジを検出したとする。こ
のとき制御部７はタイマ６をリセットし、スイッチ４を
ΔＴ後にＳ２側に接続し、以後、タイマ６がフレーム周
期Ｔを計時する度に、タイマ６をリセットするとともに
スイッチ４をＳ１側にΔＴの期間接続する動作を繰り返
す。

【００１１】次に、時刻がｔ２−ΔＴ／２になるとスイ
ッチ４はＳ１側に接続されるが、時刻ｔ２になっても、
立ち下がりエッジが欠落しているのでエッジ検出部５は
立ち下がりエッジを検出できない。このとき制御部７は
時刻ｔ１はＤＡＢ信号のフレームの先頭ではないと判断
し、タイマ６をリセットする。

【００１２】次に、時刻ｔ３−ΔＴ／２になるとスイッ
チ４はＳ１側に接続され、時刻ｔ３になると、エッジ検
出部５は立ち下がりエッジを検出し、制御部７はタイマ
６をリセットし、スイッチ４をＳ２側にΔＴの期間接続
する。タイマ６の時刻がｔ４−ΔＴ／２になると、制御
部７はタイマ６をリセットし、スイッチ４をＳ１側に接
続する。時刻ｔ４になったときエッジ検出部５が立ち下
がりエッジを検出すると、制御部７は、時刻ｔ３，ｔ４
の２回続けて立ち下がりエッジを検出したので、時刻ｔ
３がＤＡＢ信号のフレームの先頭であると判断し、以
後、タイマ６の出力がＴになると制御部７はタイマ６を
リセットし、その後一定の期間だけ、出力端子８にＬレ
ベルのフレーム同期信号を出力する。

【００１３】このように、従来の同期信号検出装置は、
同期信号のコンパレータ出力信号のＬレベルの欠落があ
っても、正しいフレームの同期信号を検出できるが、欠
落したＬレベルが多いとフレームの先頭が検出しにくく
なり、時間がかかるようになる。

【００１４】

【発明が解決しようとする課題】以上のように、従来の
同期信号検出装置は、受信状態やノイズなどによって同
期信号にノイズの混入や同期信号の欠落が発生すると、
同期信号の検出に時間がかかるという問題点があった。

【００１５】この発明は上記の問題を解決するためにな
されたもので、同期信号にノイズが混入したり、同期信
号の一部が欠落しても、短時間で正しい周期性を持つ同
期信号を出力できる同期信号検出装置を得ることを目的
とする。

【００１６】

【課題を解決するための手段】この発明に係る同期信号
検出装置は、時刻に対応した数値データ（以下、「時刻
データ」という）を出力するタイマと、同期信号のタイ
ミングを検出する手段と、この検出したタイミング信号
が当該同期信号の本来の周期で連続した回数をカウント
する手段と、前記タイミングの検出時刻データを記憶す
る第１の記憶手段と、前記カウントした連続回数が所定
回数である時刻データを記憶する第２の記憶手段と、こ
の第２の記憶手段に記憶された複数の所定回数である時
刻データのなかから最も連続回数が多く、かつ１つしか
ない時刻データを検出し、検出できなかったときは上記
複数の所定回数連続した周期の時刻データの第１の所定
回数である時刻データの２フレーム目を１フレーム目の
時刻データとして上記検出動作を順次繰り返す時刻デー
タ一致検出手段と、上記一致時刻データが検出されたと
き、この一致時刻データのタイミングを上記同期信号の
正しいタイミングと判断してこのタイミングで同期信号
を出力する手段を備えたものである。

【００１７】また、時刻に対応した時刻データを出力す
るタイマと、同期信号のタイミングを検出する手段と、
この検出したタイミング信号の時間差が当該同期信号の
本来のフレーム周期のほぼ整数倍であるものを１つのグ
ループとして、各グループの時刻データの数をカウント
する手段と、前記タイミングの検出時刻データを記憶す
る第１の記憶手段と、前記カウントしたグループの時刻
データの代表値を記憶する第２の記憶手段と、前記第２
の記憶手段に記憶された各グループの時刻データ数を記
憶する第３の記憶手段と、この第３の記憶手段に記憶さ
れた各グループの時刻データ数の最大値を検出する最大
値検出手段と、この最大値の時刻データの代表値のタイ
ミングを正しい上記同期信号のタイミングと判断してこ
のタイミングで同期信号を出力する手段を備えたもので
ある。

【００１８】また、時刻に対応した時刻データを出力す
るタイマと、同期信号のタイミングを検出し、検出した
ときデータ「１」を出力する検出手段と、前記タイミン
グ検出時の時刻データをアドレスに対応させるアドレス
決定手段と、所定の１周期の期間だけ上記データ「１」
を前記アドレス決定手段で計算したアドレスにそれぞれ
記憶する複数の記憶手段と、これらの記憶手段に記憶さ
れているデータ「１」の数を各アドレスごとに加算する
加算器と、これらの加算値のうち最大値を検出する最大
値検出手段と、この最大値がストアされているアドレス
に対応する時刻データを上記同期信号の正しいタイミン
グとの差と判断して出力する同期信号のタイミングを補
正する手段を備えたものである。

【００１９】また、時刻に対応した時刻データを出力す
るタイマと、同期信号のタイミングを検出し、検出した
ときデータ「１」を出力する検出手段と、前記タイミン
グ検出時の時刻データをアドレスに対応させるアドレス
決定手段と、所定の１周期の期間だけ上記データ「１」
を前記アドレス決定手段で計算したアドレスにそれぞれ
記憶する複数の記憶手段と、これらの記憶手段の各アド
レスに記憶されているデータ「１」の連続回数を検出す
る連続回数カウント手段と、各アドレスのデータ「１」
の連続回数の最大値を計算する最大値検出器と、この最
大値がストアされているアドレスに対応する時刻データ
を上記同期信号の正しいタイミングとの差と判断して出
力する同期信号のタイミングを補正する手段を備えたも
のである。

【００２０】

【発明の実施の形態】この発明の実施の形態である同期
信号検出装置においては、ＤＡＢ信号のフレーム周期の
タイミングの検出処理を、ＤＡＢ信号のフレーム周期Ｔ
ごとにすすめ、最初の１周期目の期間は、エッジ検出部
がフレームの先頭を示す信号を検出した時のタイマの時
刻データを第１の記憶手段に記憶し、ＤＡＢ信号のフレ
ームの２周期目の期間は、フレームの先頭を示す信号を
検出した時点で第１のメモリに記憶した時刻データのな
かからほぼ周期Ｔだけ離れた時刻データを探してその値
を１回一致時刻データとして第２の記憶手段に記憶し、
ＤＡＢ信号のフレームの３周期目の期間は、フレームの
先頭を示す信号を検出した時点で第２の記憶手段に記憶
した時刻データのなかからほぼ周期Ｔだけ離れた時刻デ
ータを探して２回一致時刻データとして第３の記憶手段
に記憶し、以後、上記２周期目と３周期目で行った操作
を繰り返し、連続で周期性があるデータが１つになる
か、または、Ｎ回連続でほぼフレーム周期の整数倍のデ
ータになったとき、この時刻データを第３の記憶手段か
ら読みとり、この時刻データを同期信号の出力タイミン
グにする。

【００２１】また、周期性が大きい時刻データの検出
を、ＤＡＢ信号のフレームの周期の期間に第１の記憶手
段に蓄えたタイマの出力データの時間差がＤＡＢ信号の
フレームの周期Ｔのほぼ整数倍になっている時刻データ
を一つのグループとしてその代表値を第２の記憶手段に
記憶するとともに、同一グループのデータの数をカウン
トして第３の記憶手段に蓄え、最大値検出手段で第３の
記憶手段のカウントした数の最大値を検出してこの最大
値のアドレスに対応した時刻データを第２の記憶手段か
ら読みとり、この時刻データを同期信号の出力タイミン
グにする。

【００２２】また、周期性が大きい時刻データの検出
を、時刻データに対応した複数のメモリブロックで構成
した第４の記憶手段を設け、タイマの出力値が周期Ｔに
なるとタイマを０に再設定し、アドレス決定手段は第４
の記憶手段の次のメモリブロックにタイマの時刻データ
を記憶するようアドレスを設定し、設定したＤＡＢ信号
のフレーム周期を演算部で検出し、第４の記憶手段の各
メモリブロックの同じ時刻に対応したアドレスのデータ
を加算器で加算して最大値検出手段で最大値を検出して
この最大値のアドレスに対応する時刻データで同期信号
の出力タイミングを補正する。

【００２３】また、連続した周期性があるタイミングの
検出を、アドレスが時刻データに対応した複数のメモリ
ブロックで構成された第５の記憶手段を設け、タイマの
出力値がＴになるとタイマを０に再設定し、アドレス決
定手段はつぎのメモリブロックにタイマの時刻データを
記憶するようアドレスを設定し、設定したＤＡＢ信号の
フレームの周期を演算部で検出し、連続回数カウント手
段で各メモリブロックの同じ時刻に対応したアドレスの
データ「１」が連続している数の最大値を検出し、この
最大値のアドレスに対応する時刻データで同期信号の出
力タイミングを補正する。

【００２４】以下、この発明をその実施の形態を示す図
面に基づいて具体的に説明する。 実施の形態１．図１はこの発明の実施の形態１である同
期信号検出装置を示すブロック図で、１０はＤＡＢ信号
のエンベロープの入力端子、１１はスレショルドレベル
の入力端子、３はコンパレータ、５はコンパレータ出力
信号の立ち下がりエッジを検出するエッジ検出部、６は
時刻に対応した時刻データを出力するタイマ、１５ａは
エッジ検出部５とタイマ６の出力から信号の周期性を計
算する演算部、１６ａは演算部１５ａに接続されたメモ
リ、Ｍ1 〜Ｍn はメモリブロック、８はフレーム同期信
号の出力端子である。

【００２５】次に、動作を説明する。図１の入力端子１
０に入力されたＤＡＢ信号のエンベロープは、コンパレ
ータ３で波形整形されて、図１６（ａ）に示すフレーム
周期Ｔの立ち下がりをもつコンパレータ出力信号がエッ
ジ検出部５に出力される。エッジ検出部５は立ち下がり
エッジを検出し、そのタイミングをフレーム同期のタイ
ミングの候補とするが、このエッジ検出部５で検出した
立ち下がりエッジは、ノイズや受信状態によってＤＡＢ
信号の先頭と関係ない立ち下がりタイミングも混入して
いることがある。

【００２６】演算部１５ａは図２に示すフローチャート
の処理を行う。まず、演算部１５ａにはタイマ６が出力
した時刻データと、エッジ検出部５が立ち下がりエッジ
を検出したタイミング信号が入力される。

【００２７】ここでは、ＤＡＢ信号のフレームの本来の
周期をＴとする。処理は１周期ごとに進められる。図２
のフローチャートにおいて、処理工程２００は１周期目
の処理で、エッジ検出部５が立ち下がりエッジを検出し
（ステップ２０１）、その時のタイマ６の時刻データを
メモリ１６ａのメモリブロックＭ1 に記憶する（ステッ
プ２０２）。

【００２８】処理工程２２０は２周期目以降の処理であ
る。エッジ検出部５が立ち下がりエッジを検出し（ステ
ップ２２１）、その時のタイマ６の時刻データをメモリ
１６ａのメモリブロックＭ1 に記憶する（ステップ２２
２）。このとき、演算部１５ａは立ち下がりエッジの検
出時刻とメモリブロックＭ1 に記憶された時刻データと
を比較して（ステップ２２３）、時間差がほぼＴのデー
タがメモリブロックＭ1 に存在する場合は、この立ち下
がりエッジの検出時刻をメモリブロックＭ2 に記憶する
（ステップ２２４）。

【００２９】２周期目の周期Ｔが経過すると（ステップ
２２５）、処理は２２０に戻り、３周期目の処理に入
る。３周期目の処理では、エッジ検出部５が立ち下がり
エッジを検出し（ステップ２２１）、その時のタイマ６
の時刻データをメモリ１６ａのメモリブロックＭ1 に記
憶する（ステップ２２２）。このとき、演算部１５ａは
立ち下がりエッジの検出時刻とメモリブロックＭ2 に記
憶された時刻データとを比較して（ステップ２２３）、
時間差がほぼＴのデータがメモリブロックＭ2 に存在す
る場合は、この立ち下がりエッジの検出時刻をメモリブ
ロックＭ3 に記憶する（ステップ２２４）。

【００３０】以上の処理を、最終メモリブロックに記憶
されるデータ数が１つになるまで繰り返す。つまり、
（ｎ−１）周期目の周期Ｔが経過すると、処理は２２０
に戻り、ｎ周期目の処理に入る。ｎ周期目の処理では、
エッジ検出部５が立ち下がりエッジを検出し（ステップ
２２１）、この時のタイマ６の時刻データをメモリ１６
ａのメモリブロックＭ1 に記憶する（ステップ２２
２）。このとき、演算部１５ａは立ち下がりエッジの検
出時刻とメモリブロックＭn-1 に記憶された時刻データ
とを比較して（ステップ２２３）、時間差がほぼＴのデ
ータがメモリブロックＭn-1 に存在する場合は、この立
ち下がりエッジの検出時刻をメモリブロックＭn に記憶
する（ステップ２２４）。ｎ周期目の処理を終えたとき
に、最終メモリブロックＭn に記憶されたデータが１つ
となると（ステップ２３０）、次の立ち下がりエッジの
検出までの時間がＴであるか否かを判断する（ステップ
２５０）。この時間差がＴであれば、演算部１５ａはフ
レームの先頭のタイミングが検出できたと判断し、図２
のフローチャートの処理を終える。具体的には、ｎ周目
の処理を終えたときの最終メモリブロックＭn のデータ
が１つとなった場合に、２２０の処理をもう１周期繰り
返し、メモリブロックＭn+1 に記憶されているデータが
１つであるか否かを判断することで、フレームの先頭タ
イミングの検出を判断できる。

【００３１】一方、ｎ周期目の処理を終えた時に、最終
メモリブロックＭn にデータが記憶されていないのであ
れば（ステップ２４０）、あるいは次の立ち下がりエッ
ジまでの時間差がＴでない場合（ステップ２５０）は、
１周期目に正しいフレームの先頭の立ち下がりが含まれ
ていないことを表し、この場合はフレームの先頭タイミ
ングを検出できなかったことを示す。

【００３２】以上の処理を図１７（ａ）を参照して説明
する。図中、ＤＡＢ信号のフレームの本来の周期をＴと
し、ｔ1 、ｔ1’、ｔ1”を各フレームの先頭を表すＮＵ
ＬＬ期間の立ち下がりタイミングとし、それ以外のｔ0
、ｔ2 、ｔ3 ・・・は混入Ｌレベル信号を表す。ま
た、ｔ3 、ｔ3”のように同じ番号を有する信号群は周
期Ｔの周期性を有する信号を示している。

【００３３】１周期目の処理で、メモリブロックＭ1 に
は立ち下がりパルスを検出したすべての時刻ｔ0 、ｔ1
、ｔ2 、ｔ3 が記憶される。

【００３４】２周期目の処理では、ｔ1’を検出したと
き、この検出時刻ｔ1’をメモリブロックＭ1 に記憶す
るとともに、メモリブロックＭ1 に記憶されている時刻
データと比較して時間差がほぼＴとなるデータがメモリ
ブロックＭ1 に存在するか否かを判断する。メモリブロ
ックＭ1 には時間差がほぼＴとなるｔ1 が記憶されてい
るので、検出時刻ｔ1’をメモリブロックＭ2 に記憶す
る。次に、ｔ4 を検出したとき、この検出時刻ｔ4 をメ
モリブロックＭ1 に記憶するとともに、メモリブロック
Ｍ1 に記憶されている時刻データと比較して時間差がほ
ぼＴとなるデータがメモリブロックＭ1 に存在するか否
かを判断する。メモリブロックＭ1 には時間差がほぼＴ
となる時刻データは記憶されていないので、この検出時
刻ｔ4 はメモリブロックＭ2 に記憶されない。以下、同
様に処理を進めると、２周期目の終了時にはメモリブロ
ックＭ1 にはすでに記憶されていた時刻データｔ0 、ｔ
1 、ｔ2 、ｔ3 に加え、ｔ1’、ｔ4、ｔ3’が記憶さ
れ、メモリブロックＭ2 にはｔ1’、ｔ3’が記憶され
る。

【００３５】３周期目の処理では、ｔ0”検出したと
き、この検出時刻ｔ0”をメモリブロックＭ1 に記憶す
るとともに、メモリブロックＭ2 に記憶されている時刻
データと比較して時間差がほぼＴとなるデータがメモリ
ブロックＭ2 に存在するか否かを判断する。メモリブロ
ックＭ2 には時間差がほぼＴとなる時刻データは記憶さ
れていないので、この検出時刻ｔ0”はメモリブロック
Ｍ3 に記憶されない。次に、ｔ1”を検出したとき、こ
の検出時刻ｔ1”をメモリブロックＭ1 に記憶するとと
もに、メモリブロックＭ2 に記憶されている時刻データ
と比較して時間差がほぼＴとなるデータがメモリブロッ
クＭ2 に存在するか否かを判断する。メモリブロックＭ
2 には時間差がほぼＴとなるｔ1’が記憶されているの
で、検出時刻ｔ1”をメモリブロックＭ3 に記憶する。
３周期目の終了時には、メモリブロックＭ1 にはすでに
記憶されていた時刻データｔ0 、ｔ1 、ｔ2 、ｔ3 、ｔ
1’、ｔ4 、ｔ3’に加えて、ｔ0”およびｔ1”が記憶さ
れ、メモリブロックＭ3 にはｔ1”が記憶される。

【００３６】３周期目の処理を終えた時に、最終メモリ
ブロックＭ3 に記憶されたデータは１つとなるので、フ
レームの周期であるＴの後に立ち下がりエッジが検出さ
れることを確認の後、演算部１５ａはフレームの先頭の
タイミングが検出できたと判断し、処理を終える。すな
わち、図１７（ａ）の例では、時刻ｔ1 、ｔ1’、ｔ1”
がＤＡＢ信号のフレームの先頭であると判断し、以降、
タイマ６の出力がＴになるとタイマ６をリセットし、一
定期間のＬレベルのフレーム同期信号を出力端子８に出
力する。

【００３７】前述のように、ｎ周期目の処理を終えたと
きに、最終メモリブロックＭn にデータが記憶されてい
ない場合、あるいは次の立ち下がりエッジまでの時間差
がＴでない場合は、１周期目に正しいフレームの先頭の
立ち下がりが含まれていないことを表し、この場合はフ
レームの先頭タイミングを検出できない。

【００３８】この場合を、図１７（ｂ）を参照して説明
する。１周期目の処理で、メモリブロックＭ1 には立ち
下がりパルスを検出した時刻のすべてｔ0 、ｔ2 、ｔ3
が記憶される。

【００３９】２周期目の処理では、時刻ｔ1’において
立ち下がりエッジを検出したとき、この検出時刻ｔ1’
をメモリブロックＭ1 に記憶するとともに、メモリブロ
ックＭ1 に記憶されている時刻データと比較して時間差
がほぼＴとなるデータがメモリブロックＭ1 に存在する
か否かを判断する。メモリブロックＭ1 には時間差がほ
ぼＴとなる時刻データは記憶されていないので、この検
出時刻ｔ1’はメモリブロックＭ2 に記憶されない。時
刻ｔ3’において立ち下がりエッジを検出したとき、こ
の検出時刻ｔ3’をメモリブロックＭ1 に記憶するとと
もに、メモリブロックＭ1 に記憶されている時刻データ
と比較して時間差がほぼＴとなるデータがメモリブロッ
クＭ1 に存在するか否かを判断する。メモリブロックＭ
1 には時間差がほぼＴとなるｔ3 が記憶されているの
で、検出時刻ｔ3’をメモリブロックＭ2 に記憶する。
２周期目の終了時には、メモリブロックＭ1 にはすでに
記憶されていた時刻データｔ0 、ｔ2 、ｔ3 に加え、ｔ
1’、ｔ4 、ｔ3’が記憶され、メモリブロックＭ2 には
ｔ3’が記憶される。３周期目ではメモリブロックＭ2
に記憶されているｔ3’と時間差Ｔの立ち下がりエッジ
は検出されないので、ｔ3’はフレームの先頭タイミン
グではないと判断される。

【００４０】この対策として、メモリによる同期処理
（ステップ３００）を行っている。図４にそのフローチ
ャートを示す。この処理は、メモリブロックＭ1 に記憶
した立ち下がりエッジの時刻データの２周期目の時刻デ
ータを１周期目として用いて周期性を求めるものであ
る。つまり、メモリブロックＭ1 に記憶されている時刻
データから１周期目に記憶されたものは消去し、２周期
目以降の時刻データをシフトする（ステップ３０１）。

【００４１】引き続きステップ３１０の処理において、
シフトされたメモリブロックＭ1 に記憶される時刻デー
タの３周期目に相当するデータについて２周期目に相当
する時刻データと比較して、時間差Ｔとなる時刻データ
を探す（ステップ３１１）。時間差がＴとなるデータが
ある場合はそのデータをメモリブロックＭ2 に記憶する
（ステップ３１２）。以降、前述の処理と同様に、最終
メモリブロックに記憶されるデータが１つになるまで、
この処理を繰り返す。

【００４２】以上の処理工程３１０での処理は、タイマ
６の代わりにメモリ１６ａのメモリブロックＭ1 のデー
タを用いて周期性を求めている。もし上記の処理におい
て最終メモリブロックＭn+1 に記憶されるデータが１つ
となり、メモリブロックＭ1 に蓄えられたデータから期
間Ｔの周期性が見つかればそのタイミングをフレームの
先頭とする。もし、見つからなければ、図２のフローチ
ャートに戻る。この場合においても、周期性をメモリ１
６ａのメモリブロックＭ1 に記憶される時刻データから
途中まで計算しているので、データを最初から取り直す
必要がなく、処理時間が短縮できる。

【００４３】以上の具体例を図１７（ｂ）を参照して説
明する。メモリによる同期処理（ステップ２０８）が開
始されるとき、メモリブロックＭ1 には時刻データｔ0
、ｔ2 、ｔ3 、ｔ1’、ｔ4 、ｔ3’、ｔ0”、ｔ1”が
記憶されている。１周期目に記憶された時刻データｔ0
、ｔ2 、ｔ3 、は消去され、ｔ1’以降の時刻データは
シフトされる。この結果、メモリブロックにはｔ1’、
ｔ4 、ｔ3’、ｔ0”、ｔ1”が記憶される。

【００４４】次に、３周期目に記憶された時刻データｔ
0”と２周期目に記憶された時刻データｔ1’、ｔ4 、ｔ
3’と比較する。この時刻データｔ0”と時間差がＴとな
る時刻データはメモリブロックＭ1 には記憶されていな
いので、このデータはメモリブロックＭ2 には記憶され
ない。同様に、３周期目に記憶された時刻データｔ1”
が２周期目に記憶された時刻データと比較される。時間
差がほぼＴとなる時刻データｔ1’があるので、時刻デ
ータｔ1”はメモリブロックＭ2 に記憶される。

【００４５】上記の処理で検出したフレームの先頭タイ
ミングの時刻データの最後に検出された時刻データｔ
1”に周期Ｔを加えた時刻になったとき、タイマ６をリ
セットするとともに、出力端子８を一定期間Ｌレベルに
した後、Ｈレベルにする。

【００４６】また、上記の処理では、周期性があるタイ
ミングが１つになるまで処理を続けたが、処理する周期
の回数を設定し、最初に設定した一致回数に達した時タ
イマ６を０にし、以後、演算部１５ａはタイマ６の出力
がＴになった時タイマ６を０に再設定し、出力端子８を
一定期間Ｌレベルにした後、Ｈレベルにするようにして
も良い。

【００４７】また、コンパレータ３、エッジ検出部５、
タイマ６は、マイコンやＤＳＰを用いたディジタル信号
処理で行っても良い。

【００４８】上記実施の形態１を具体的に示すフローチ
ャートを図３、図５に示す。図中、ｎはメモリブロック
の番号、Ｍn はｎ番目のメモリブロック、Ｉn はメモリ
ブロックＭn のアドレス、ＩMAX はメモリブロックＭ1
のデータ数、ＩMAXnはメモリブロックＭn のデータ数、
ＪはメモリブロックＭ1 のアドレス、Ｘ1 はメモリブロ
ックＭ1 に記憶した１周期目の時刻データの最後のアド
レス、Ｘ2 はメモリブロックＭ1 に記憶した２周期目の
時刻データの最後のアドレス、ＪMAX はシフト後のメモ
リブロックＭ1 の最後のアドレスをそれぞれ示してい
る。

【００４９】実施の形態２．図６はこの発明の実施の形
態２である同期信号検出装置を示すブロック図であり、
図１と同一符号はそれぞれ同一または相当部分を示して
いる。図において、１５ｂはエッジ検出部５とタイマ６
の出力から信号の周期性を計算する演算部、１６ｂは演
算部１５ｂに接続されたメモリ、Ｍ1 、ＴＩ、Ｎはメモ
リブロックである。メモリブロックＭ1 はｎ周期分の立
ち下がりエッジ検出時のタイマ６の時刻データを記憶
し、メモリブロックＴＩは立ち下がりエッジの出現時刻
を記憶し、メモリブロックＮはメモリブロックＴＩの時
刻データに対応する立ち下がりエッジの検出回数を記憶
する。

【００５０】次に、動作を説明する。エッジ検出部５は
コンパレータ出力の立ち下がりエッジを検出し、そのな
かの任意の１つのタイミングをＤＡＢ信号のフレームの
先頭と仮に定め、タイマ６の計時を開始する。エッジ検
出部５が検出する立ち下がりエッジには、ＤＡＢ信号の
先頭とは関係のない立ち下がりも混入している。

【００５１】演算部１５ｂは図７のフローチャートに従
ってフレームの先頭タイミングを検出する。まず、演算
部１５ｂにはタイマ６が出力した時刻データと、エッジ
検出部５が検出した立ち下がりエッジのタイミング信号
が入力される。次に、処理工程５００において、演算部
１５ｂは、立ち下がりエッジ検出時のタイマ６の時刻デ
ータをメモリ１６ｂのメモリブロックＭ1 にフレーム周
期Ｔ×ｎの期間だけ記憶する。このとき、タイマ６の出
力がＴを示すと、タイマ６をリセットしている。

【００５２】次に、演算部１５ｂはメモリブロックＭ1
のすべてのデータについて、近い値がメモリブロックＴ
Ｉに記憶されているか否かを調べる（ステップ５１
１）。もし、メモリブロックＴＩに近い値があれば、そ
のＴＩのアドレスと対応するメモリブロックＮの対応す
るアドレスのデータに１を加算する（ステップ５１
２）。メモリブロックＴＩに近い値がない場合は、メモ
リブロックＴＩにデータが記憶される最後のアドレスの
次のアドレスにメモリブロックＭ1 の時刻データをメモ
リブロックＴＩに書き込むとともに、このアドレスに対
応するメモリブロックＮのアドレスのデータを「１」に
する（ステップ５１３）。

【００５３】メモリブロックＭ1 に記憶されたすべての
データについて上記の処理を行った後、演算部１５ｂは
メモリ１６ｂのメモリブロックＮのデータの最大値を検
出する（ステップ５１４）。このメモリブロックＮの最
大値のアドレスに対応するメモリブロックＴＩのアドレ
スに記憶されている時刻データが、タイマ６とＤＡＢ信
号の先頭のタイミングのずれている時間である。したが
って、この時刻データの時間だけタイマ６の時間をずら
せば、タイマ６の出力が０の時が、フレームの先頭タイ
ミングとなる。以降、演算部１５ｂはタイマ６の出力値
がＴになると、タイマ６の出力を０にリセットし、出力
端子８を一定期間Ｌレベルにし、その後Ｈレベルにす
る。

【００５４】以上の具体例を図１８を参照して説明す
る。はじめに、時刻ｔ0 において立ち下がりエッジを検
出すると、タイマ６の計時を開始する。演算部１５ｂは
立ち下がりエッジ検出時の時刻データ（ｔ1 、ｔ2、ｔ3
、ｔ1’、ｔ4 ・・・）を順次メモリ１６ｂのメモリブ
ロックＭ1 に記憶する。メモリブロックＭ1 のデータの
うち初めて出現する時刻データがメモリブロックＴＩに
記憶される。すなわち、メモリブロックＴＩにはメモリ
ブロックＭ1 に記憶された時刻データのグループの代表
値が記憶されることになる。上記の例では３周期目まで
のデータの処理を終えたときに、メモリブロックＴＩに
は（ｔ1、ｔ2 、ｔ3 、ｔ4 、ｔ5 ）が記憶されてい
る。一方、メモリブロックＮには、メモリブロックＴＩ
に対応するアドレスに、各時刻データの出現度数を表す
データが記憶される。上記の例では、３周期目までのデ
ータの処理を終えたときに、（３１２１１）が記憶され
ている。この時点では、ｔ1 の３回が最大値である。

【００５５】上記実施の形態２を具体的に示すフローチ
ャートを図８に示す。図中、ＴＩ（）は初めて読み込ん
だ時刻データ、ＫはメモリブロックＴＩのアドレス、Ｎ
（）はメモリブロックＴＩに記憶された時刻データの出
現回数、Ｉ1 はメモリブロックＭ1 のアドレス、ＩMAX
はメモリブロックＭ1 に記憶した最後のアドレスを表し
ている。

【００５６】実施の形態３．図９は、この発明の実施の
形態３である同期信号検出装置を示すブロック図で、図
１と同一符号はそれぞれ同一または相当部分を示してい
る。図において、１５ｃはエッジ検出部５の検出データ
とタイマ６の時刻データから同期信号の周期性を計算す
る演算部、１６ｃは演算部１５ｃに接続されたメモリ、
Ｍ1 〜Ｍn はメモリブロック、１８はメモリブロックＭ
1 〜Ｍn の対応するアドレスのデータを加算する加算
器、１９は加算器１８の出力の最大値を検出する最大値
検出部である。

【００５７】次に、実施の形態１，２と異なる部分の動
作を説明する。エッジ検出部５は入力されたエンベロー
プ出力信号の立ち下がりエッジを検出し、そのタイミン
グ信号をＤＡＢ信号のフレームの先頭のタイミングの候
補とする。上記エッジ検出部５で検出した立ち下がりエ
ッジのタイミング信号にはＤＡＢ信号の先頭と関係ない
立ち下がりタイミング信号も混入している。

【００５８】演算部１５ｃは、図１０，１１のフローチ
ャートに従って同期信号のタイミングを検出する。ま
ず、演算部１５ｃには、タイマ６の時刻データと、エッ
ジ検出部５が検出した立ち下がりエッジのタイミング信
号が入力される。ここでは、ＤＡＢ信号のフレームの本
来の周期をＴとする。処理は１周期ごとに進められる。
ここで、必要な時間分解能をΔＴ’とし、ΔＴ≦ΔＴ’
かつ、周期Ｔ＝整数×ΔＴを満たすΔＴを設定する。

【００５９】１周期目はステップ７０１でΔＴの期間を
監視し、この期間にステップ７０２で立ち下がりエッジ
が検出されればステップ７０３で対応するメモリ１６ｃ
のメモリブロックＭ1 のアドレスに「１」を書き込み、
エッジの検出ができなければステップ７００で「０」を
書き込む。次のΔＴの期間は、メモリブロックＭ1 のア
ドレスをステップ７０４で１を増して上記と同じ処理を
行う。このように処理することにより、時間とメモリブ
ロックＭ1 のアドレスが対応する。この処理をステップ
７０５がタイマ６の出力値がＴになるまで繰り返す。タ
イマ６の時刻データがＴになるとタイマ６をリセットし
て時刻を０にする。

【００６０】２周期目の処理は、１周期目に行った処理
をメモリ１６ｃのメモリブロックＭ2 に対して行う。す
なわち、ステップ７０６で設定した周期ｎまではこの処
理を行い、ステップ７０７でメモリブロックＭ1 からＭ
n の同じ時刻に対応するアドレスのデータを加算器１８
で加算し、最大値検出部１９に入力する。最大値検出部
１９は時刻に対応した加算結果から最大値をもとめ、演
算部１５ｃに入力する。

【００６１】演算部１５ｃはこの最大値のアドレスに対
応する時刻をタイマ６とフレームの先頭のタイミングが
ずれている時間であると判断し、この最大値だけタイマ
６の時間をずらして、タイマ６の時刻が０の時にＤＡＢ
信号のフレームの先頭のタイミングが得られるように
し、以後、演算部１５ｃはタイマ６の時刻がＴになる
と、タイマ６の時刻を０に再設定し、出力端子８を一定
期間Ｌレベルにし、その後Ｈレベルにする。

【００６２】なお、メモリ１６ｃのメモリブロックＭ1
からＭn は、１つのアドレスに対して１ビットのデータ
を書き込めるものでよい。

【００６３】実施の形態４．図１２は、この発明の実施
の形態４である同期信号検出装置を示すブロック図で、
図１と同一符号はそれぞれ同一または相当部分を示して
いる。図において、１５ｄはエッジ検出部５の検出デー
タとタイマ６の時刻データから同期信号の周期性を計算
する演算部、１６ｄは演算部１５ｄに接続されたメモ
リ、Ｍ1 〜Ｍnはメモリブロック、２０はメモリブロッ
クＭ1 〜Ｍn の対応するアドレスのデータ「１」が連続
した回数をカウントする連続回数カウント部、２１は連
続回数カウント部２０の出力の最大値を計算する最大値
検出部である。

【００６４】次に、実施の形態１〜３と異なる部分の動
作を説明する。エッジ検出部５は立ち下がりエッジを検
出し、そのタイミング信号をＤＡＢ信号のフレームの先
頭のタイミングの候補とする。上記エッジ検出部５で検
出した立ち下がりエッジのタイミング信号にはＤＡＢ信
号の先頭と関係ない立ち下がりタイミング信号も混入し
ている。

【００６５】演算部１５ｄは、図１３，１４のフローチ
ャートに従ってＤＡＢ信号のフレームの先頭のタイミン
グを検出する。まず、演算部１５ｄにはタイマ６の時刻
データと、エッジ検出部５が検出した立ち下がりエッジ
のタイミング信号が入力される。ここでは、ＤＡＢ信号
のフレームの本来の周期をＴとする。処理は１周期ごと
に進められる。ここで、必要な時間分解能をΔＴ’と
し、ΔＴ≦ΔＴ’かつ、フレームの周期Ｔ＝整数×ΔＴ
を満たすΔＴを設定する。

【００６６】次に、１周期目は、ステップ９０１でΔＴ
の期間を監視し、ステップ９０２でこの期間ΔＴに立ち
下がりエッジが検出されると、ステップ９０３で対応す
るメモリ１６ｄのメモリブロックＭ1 のアドレスに
「１」を書き込む。またエッジの検出ができなければ、
ステップ９００で「０」を書き込む。次のΔＴの期間
は、ステップ９０４でメモリブロックＭ1 のアドレスを
１増して上記と同じ処理を行う。このように処理するこ
とにより、時間とメモリブロックＭ1 のアドレスが対応
する。ステップ９０５でタイマ６の時刻がＴになるまで
繰り返す。

【００６７】タイマ６の時刻がＴになるとタイマ６をリ
セットし、時刻を０にする。２周期目の処理は１周期目
に行った処理をメモリ１６ｄのメモリブロックＭ2 に対
しておこなう。ステップ９０６で設定した周期ｎまでこ
の処理を行い、ステップ９０７で連続回数カウント部２
０でメモリ１６ｄのメモリブロックＭ1 からメモリブロ
ックＭn の同じ時刻に対応するアドレスのデータが連続
して「１」が続いた回数をカウントし、最大値検出部２
１に入力する。最大値検出部２１は連続回数カウント部
２０で検出した時刻ごとの連続回数のうちの最大値を検
出し、その最大値を演算部１５ｄに入力する。

【００６８】演算部１５ｄは、この最大値のアドレスに
対応する時刻がタイマ６とＤＡＢ信号のフレームの先頭
のタイミングがずれている時間であると判断し、この最
大値だけタイマ６の時間をずらすことで、タイマ６の時
刻が０の時に同期したタイミングが得られる。以後、演
算部１５ｄはタイマ６の時刻がＴになると、タイマ６の
時刻を０に再設定し、出力端子８を一定期間Ｌレベルに
し、その後Ｈレベルにする。

【００６９】なお、メモリ１６ｄのメモリブロックＭ1
からＭn は、１つのアドレスに対して１ビットのデータ
を書き込めるものでよい。

【００７０】なお、上記実施の形態では、ＤＡＢ信号の
フレームの周期を示す信号の立ち下がりエッジを検出し
てフレーム周期を検出するようにしたが、ＤＡＢ信号に
限らず、同期性のある信号の同期タイミングを検出する
場合に適用して同様の効果が得られることは明らかであ
る。

【００７１】

【発明の効果】この発明は、以上説明したように構成さ
れているので以下に示すような効果がある。

【００７２】同期信号のタイミングを検出した時刻デー
タを記憶媒体に記憶し、この記憶媒体の時刻データを用
いて連続した周期性があるタイミングを検出するように
したので、混入したタイミング信号がある場合でも、短
い時間でタイミングを検出できる同期信号検出装置が得
られる効果がある。

【００７３】また、同期信号のタイミングを検出した時
刻データを記憶媒体に記憶し、この記憶媒体の時刻デー
タを用いて同期信号のフレームの周期のほぼ整数倍の時
刻データが最も多いタイミングを検出するようにしたの
で、混入したタイミング信号がある場合やタイミング信
号の欠落がある場合でも、簡単な処理で、かつ、短い時
間でタイミングを検出できる同期信号検出装置が得られ
る効果がある。

【００７４】また、記憶媒体のアドレスと、同期信号の
タイミング検出時刻とを対応させて、タイミングを検出
する度にその時刻に対応する記憶媒体のアドレスにデー
タ「１」を記憶させ、この記憶媒体のデータから同期信
号の本来の周期のほぼ整数倍に対応する時刻のアドレス
のデータ「１」の加算値が最大値となるアドレスを検出
し、このアドレスに対応する時刻からタイミングを検出
するようにしたので、混入したタイミング信号がある場
合も簡単な処理で、かつ、短い時間でタイミングを検出
でき、また、タイミング信号の欠落がある場合でも短い
時間でタイミングを検出できる同期信号検出装置が得ら
れる効果がある。

【００７５】また、記憶媒体のアドレスと、同期信号の
タイミング検出時刻とを対応させて、タイミングを検出
する度にその時刻に対応する記憶媒体のアドレスにデー
タ「１」を記憶させ、この記憶媒体のデータから同期信
号の本来の周期のほぼ整数倍に対応する時刻のアドレス
のデータ「１」が連続する回数が最も多いアドレスを検
出し、このアドレスに対応する時刻からタイミングを検
出するようにしたので、混入したタイミング信号がある
場合も簡単な処理で、かつ、短い時間でタイミングを検
出でき、また、タイミング信号の欠落がある場合でも短
い時間でタイミングを検出できる同期信号検出装置が得
られる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１を示す同期信号検出
装置のブロック図である。

【図２】 実施の形態１を説明するためのフローチャー
トである。

【図３】 実施の形態１を説明するためのフローチャー
トである。

【図４】 実施の形態１を説明するためのフローチャー
トである。

【図５】 実施の形態１を説明するためのフローチャー
トである。

【図６】 この発明の実施の形態２を示す同期信号検出
装置のブロック図である。

【図７】 実施の形態２を説明するためのフローチャー
トである。

【図８】 実施の形態２を説明するためのフローチャー
トである。

【図９】 この発明の実施の形態３を示す同期信号検出
装置のブロック図である。

【図１０】 実施の形態３を説明するためのフローチャ
ートである。

【図１１】 実施の形態３を説明するためのフローチャ
ートである。

【図１２】 この発明の実施の形態４を示す同期信号検
出装置のブロック図である。

【図１３】 実施の形態４を説明するためのフローチャ
ートである。

【図１４】 実施の形態４を説明するためのフローチャ
ートである。

【図１５】 従来の同期信号検出装置を示すブロック図
である。

【図１６】 同期信号の波形図である。

【図１７】 実施の形態１のメモリ処理を説明するため
の図である。

【図１８】 実施の形態２のメモリ処理を説明するため
の図である。

【符号の説明】

１ ＤＡＢ信号入力端子、２ エンベロープ検出部、３
コンパレータ、５エッジ検出部、６ タイマ、８ 出
力端子、１０ ＤＡＢ信号のエンベロープ入力端子、１
１ スレショルドレベル入力端子、１５ａ，１５ｂ，１
５ｃ，１５ｄ演算部、１６ａ，１６ｂ，１６ｃ，１６ｄ
メモリ、１８ 加算器、１９，２１ 最大値検出部、
２０ 連続回数カウント部。

フロントページの続き (72)発明者 大久保 忠俊 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 時刻に対応した数値データ（以下、「時
   刻データ」という）を出力するタイマと、 同期信号のタイミングを検出する手段と、 この検出したタイミング信号が当該同期信号の本来の周
   期で連続した回数をカウントする手段と、 前記タイミングの検出時刻データを記憶する第１の記憶
   手段と、 前記カウントした連続回数が所定回数である時刻データ
   を記憶する第２の記憶手段と、 この第２の記憶手段に記憶された複数の所定回数である
   時刻データのなかから最も連続回数が多く、かつ１つし
   かない時刻データを検出し、検出できなかったときは上
   記複数の所定回数連続した周期の時刻データの第１の所
   定回数である時刻データの２フレーム目を１フレーム目
   の時刻データとして上記検出動作を順次繰り返す時刻デ
   ータ一致検出手段と、 上記一致時刻データが検出されたとき、この一致時刻デ
   ータのタイミングを上記同期信号の正しいタイミングと
   判断してこのタイミングで同期信号を出力する手段を備
   えた同期信号検出装置。
2. 【請求項２】 時刻に対応した時刻データを出力するタ
   イマと、 同期信号のタイミングを検出する手段と、 この検出したタイミング信号の時間差が当該同期信号の
   本来のフレーム周期のほぼ整数倍であるものを１つのグ
   ループとして、各グループの時刻データの数をカウント
   する手段と、 前記タイミングの検出時刻データを記憶する第１の記憶
   手段と、 前記カウントしたグループの時刻データの代表値を記憶
   する第２の記憶手段と、 前記第２の記憶手段に記憶された各グループの時刻デー
   タ数を記憶する第３の記憶手段と、 この第３の記憶手段に記憶された各グループの時刻デー
   タ数の最大値を検出する最大値検出手段と、 この最大値の時刻データの代表値のタイミングを正しい
   上記同期信号のタイミングと判断してこのタイミングで
   同期信号を出力する手段を備えた同期信号検出装置。
3. 【請求項３】 時刻に対応した時刻データを出力するタ
   イマと、 同期信号のタイミングを検出し、検出したときデータ
   「１」を出力する検出手段と、 前記タイミング検出時の時刻データをアドレスに対応さ
   せるアドレス決定手段と、 所定の１周期の期間だけ上記データ「１」を前記アドレ
   ス決定手段で計算したアドレスにそれぞれ記憶する複数
   の記憶手段と、 これらの記憶手段に記憶されているデータ「１」の数を
   各アドレスごとに加算する加算器と、 これらの加算値のうち最大値を検出する最大値検出手段
   と、 この最大値がストアされているアドレスに対応する時刻
   データを上記同期信号の正しいタイミングとの差と判断
   して出力する同期信号のタイミングを補正する手段を備
   えた同期信号検出装置。
4. 【請求項４】 時刻に対応した時刻データを出力するタ
   イマと、 同期信号のタイミングを検出し、検出したときデータ
   「１」を出力する検出手段と、 前記タイミング検出時の時刻データをアドレスに対応さ
   せるアドレス決定手段と、 所定の１周期の期間だけ上記データ「１」を前記アドレ
   ス決定手段で計算したアドレスにそれぞれ記憶する複数
   の記憶手段と、 これらの記憶手段の各アドレスに記憶されているデータ
   「１」の連続回数を検出する連続回数カウント手段と、 各アドレスのデータ「１」の連続回数の最大値を計算す
   る最大値検出器と、 この最大値がストアされているアドレスに対応する時刻
   データを上記同期信号の正しいタイミングとの差と判断
   して出力する同期信号のタイミングを補正する手段を備
   えた同期信号検出装置。