JPH09305433A - マイクロプログラム検証装置 - Google Patents

Abstract

(57)【要約】 【課題】 開発されたマイクロプログラムの各ステップ
が実行されたかどうかの確認を容易に行うことができる
マイクロプログラム検証装置を提供する。 【解決手段】 中央処理装置から、マイクロプログラム
を読み出すときのマイクロプログラムアドレスｃｍａ、
及び読み出したマイクロプログラムの有効信号ｕｐｏｐ
が入力され、入力した情報に基づいて、マイクロプログ
ラムの各ステップにおける実行状態のデータを記録メモ
リ９、１０に記録させる検出記録部１４を備え、記録メ
モリ９、１０に記録されたデータ及び予め生成された正
常データに基づいて中央処理装置におけるマイクロプロ
グラムの検証を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプログラ
ム制御方式の中央処理装置の検証を行うマイクロプログ
ラム検証装置に関するものである。

【０００２】

【従来の技術】従来、マイクロプログラム制御方式の中
央処理装置において、その搭載されているマイクロプロ
グラムが全て実行されているかという事を確認するため
には、各種のテストデータを用いて実際にマイクロプロ
グラムを実行し、そのマイクロプログラムアドレスをロ
ジックアナライザ等で採取して、その結果とマイクロプ
ログラムのフローチャート等とをつき合わせて確認する
ようになっていた。

【０００３】

【発明が解決しようとする課題】しかしながら、従来で
は、テストデータ等の実行結果であるマイクロプログラ
ムアドレスの採取や、その結果とマイクロプログラムの
フローチャート等とのつき合わせを人手でやらなければ
ならず、マイクロプログラムステップ数が、数百〜数千
ステップになる場合、多くの人と時間が必要となり、人
手による誤りも発生するという問題点があった。

【０００４】

【課題を解決するための手段】本発明に係るマイクロプ
ログラム検証装置は、マイクロプログラム制御方式の中
央処理装置におけるマイクロプログラムの検証を行うマ
イクロプログラム検証装置において、中央処理装置か
ら、マイクロプログラムを読み出すときのマイクロプロ
グラムアドレス、及び読み出したマイクロプログラムの
有効信号が入力され、入力した情報に基づいて、マイク
ロプログラムの各ステップにおける実行状態のデータを
記録メモリに記録させる検出記録手段を備え、記録メモ
リに記録されたデータ及び予め生成された正常データに
基づいて中央処理装置におけるマイクロプログラムの検
証を行うものである。

【０００５】

【発明の実施の形態】

実施の形態１．図１は本発明の一実施の形態に係るマイ
クロプログラム検証装置の検出記録部及び記録ＲＡＭの
構成を示す回路図、図２はこの実施の形態のマイクロプ
ログラム検証装置の構成を示すブロック図である。

【０００６】図１において、ｃｍａは、検証対象の中央
処理装置（以下、ＣＰＵという）が、マイクロプログラ
ムが格納されたコントロール・メモリ（以下、ＣＭとい
う）（図示せず）から読み出すマイクロプログラム・ア
ドレス信号、ｕｐｏｐはＣＰＵからのマイクロプログラ
ム有効信号、ｓｅｑｕｅｎｃｅは読み出したマイクロプ
ログラム実行が連続していることを示す信号、ｊｕｍｐ
はマイクロプログラム実行でｊｕｍｐしていることを示
す信号である。

【０００７】また、１はマイクロプログラム・アドレス
を保持しているレジスタ、２はレジスタ１の出力に＋１
をする加算器、３は加算器２の出力をｕｐｏｐ信号でラ
ッチするラッチ回路であり、有効なマイクロプログラム
・アドレス＋１を保持している。４はｕｐｏｐ信号を保
持するフリップフロップである。

【０００８】５はレジスタ１の出力とラッチ回路３の出
力のを比較する比較器であり、マイクロプログラム実行
が連続しているか（ｓｅｑｕｅｎｃｅ信号がアサートさ
れる）、ｊｕｍｐしていか（ｊｕｐｍ信号がアサートさ
れる）を示す信号を出力する。６はインバータであり、
比較器５の一致検出出力を反転させて、不一致、つま
り、マイクロプログラムが実行、ｊｕｍｐしている事を
示す信号ｊｕｍｐを生成する。

【０００９】７はフリップフロップ４の出力とｓｅｑｕ
ｅｎｃｅ信号とのＡＮＤ信号（ｓｅｑ−ｗｅ信号）を出
力し、ｓｅｑｕｅｎｃｅ記録ＲＡＭ９の書き込みを制御
するＡＮＤ回路、８はフリップフロップ４の出力とｊｕ
ｍｐ信号とのＡＮＤ信号（ｊｕｍｐ−ｗｅ信号）を出力
し、ｊｕｍｐ記録ＲＡＭ１０の書き込みを制御するＡＮ
Ｄ回路である。

【００１０】また、レジスタ１、加算器２、ラッチ回路
３、フリップフロップ４、比較器５、インバータ６及び
ＡＮＤ回路７，８で検出記録部１４を構成し、ｓｅｑｕ
ｅｎｃｅ記録ＲＡＭ９及びｊｕｍｐ記録ＲＡＭ１０で記
録ＲＡＭ１７を構成している。

【００１１】図２において、１１は検証対象のＣＰＵ、
１２はマイクロプログラム検証装置であり、ＣＰＵイン
ターフェース部１３、検出記録部１４、初期化制御部１
５、読み出し制御部１６、記録ＲＡＭ１７、及び制御Ｉ
／Ｆ１８で構成されている。１９はマイクロプログラム
検証装置１２を制御する端末、２０はデータ採取用ＦＤ
Ｄである。また、ＣＰＵ１１とマイクロプログラム検証
装置１２とは専用インターフェースで接続され、マイク
ロプログラム検証装置１２と制御用端末１９とはＲＳ−
２３２Ｃ等のインターフェースで接続されている。

【００１２】また、検出記録部１４は図１に示すように
構成されており、ＣＰＵインターフェース部１３を介し
てマイクロプログラム実行／ｊｕｍｐの検出や記録ＲＡ
Ｍ１７への結果の記録を制御している。また、初期化制
御部１５は、電源ＯＮ又は制御インターフェース部１８
からの指示で検出記録部１４、読み出し制御部１６、及
び記録ＲＡＭ１７の初期化を行なうものである。制御イ
ンターフェース部１８は制御用端末１９からの指示によ
りマイクロプログラム検証装置１２の各構成ブロックへ
の制御指示及び結果データの転送を行なっている。

【００１３】次に、この実施の形態の検出記録部１４の
動作について説明する。図３はこの実施の形態の各部に
おける信号の状態を示すタイムチャートである。図にお
いて、ＣＬＫは基本サイクル、，，，はそれぞ
れ、図１に示すレジスタ１、加算器２、ラッチ回路３及
びフリップフロップ４の出力を示している。また、ｓｅ
ｑｕｅｎｃｅ信号及びｊｕｍｐ信号は、図３に示すよう
に（Ａ＋１＝Ｃ，Ｃ＋１≠Ｄ，Ｄ＋１＝Ｅ）という条件
の場合である。

【００１４】まず、ＣＰＵ１１が、ＣＭ（図示せず）に
あるマイクロプログラムを読み出す。そのときのアドレ
スがｃｍａ信号であり、マイクロプログラム・アドレス
を示している。そして、次のサイクルで読み出したマイ
クロプログラムが有効ならば、ＣＰＵ１１内部でマイク
ロプログラムは実行され、同時にｕｐｏｐ信号がアサー
トされる。無効ならば、ＣＰＵ１１内部でマイクロプロ
グラム実行は何れかの要因で待たされ、ｕｐｏｐ信号は
ネゲートされる。この動作は、図３におけるｃｍａ信号
のＡ及びＢのサイクルであり、ＣＰＵ１１とＣＭの動作
としては、この二つの動作の繰り返しとなっている。

【００１５】そして、図３に示した条件（Ａ＋１＝Ｃ，
Ｃ＋１≠Ｄ，Ｄ＋１＝Ｅ）は、マイクロプログラムの動
作としてはＡ番地、Ａ＋１（Ｃ）番地と連続して実行
し、Ａ＋１（Ｃ）番地でＤ番地にｊｕｍｐして、Ｄ番
地，Ｄ＋１（Ｅ）番地と連続して実行したものとなって
いる（Ｂ番地のマイクロプログラムは実行していな
い）。

【００１６】この動作としては、まず、最初のサイクル
でＣＰＵ１１がＣＭからマイクロプログラム・アドレス
Ａ番地のマイクロプログラムを読み出し、ｕｐｏｐ信号
をアサートする。その時、ｃｍａ信号はマイクロプログ
ラム・アドレスＡ番地を示す。そして、二番目のサイク
ルでＣＰＵ１１はマイクロプログラム・アドレスＢ番地
を読み出すが、Ｂ番地のマイクロプログラムは実行しな
いので、ｕｐｏｐ信号をネゲートとする。

【００１７】そして、三番目のサイクルでＣＰＵ１１が
ＣＭからマイクロプログラム・アドレスＣ番地のマイク
ロプログラムを読み出し、信号ｕｐｏｐをアサートす
る。後は、三番目のサイクルと同様に動作し、マイクロ
プログラム・アドレスつまり信号ｃｍａがＤ，Ｅ，Ｆ，
Ｇ，Ｈ番地となる。

【００１８】ここで、四番目のサイクルでは、Ａ番地，
Ｃ（Ａ＋１）番地と実行され、信号はＡ＋１を示して
いるので、ｓｅｑｕｅｎｃｅ信号がアサートされ、ｓｅ
ｑ−ｗｅ信号がアサートされているので、ｓｅｑｕｅｎ
ｃｅ記録ＲＡＭ９のＡ＋１番地に“１”が書き込まれ
る。

【００１９】また、五番目のサイクルでは、信号はＣ
＋１を示し、信号がＤであるので、条件Ｃ＋１≠Ｄか
ら、ｊｕｐｍ信号がアサートされ、ｓｅｑ−ｗｅ信号は
ネゲートされ、ｊｕｍｐ−ｗｅ信号がアサートされるの
でｊｕｍｐ記録ＲＡＭ１０のＣ＋１（Ａ＋２）番地に
“１”が書き込まれる。

【００２０】また、六番目のサイクルでは、信号はＤ
＋１を示し、信号がＥであるので、条件Ｄ＋１＝Ｅか
ら、ｓｅｑｕｅｎｃｅ信号がアサートされ、ｊｕｍｐ−
ｗｅ信号はネゲートされ、ｓｅｑ−ｗｅ信号がアサート
されるのでｓｅｑｕｅｎｃｅ記録ＲＡＭ９のＤ＋１番地
に“１”が書き込まれる。

【００２１】また、七番目のサイクルでは、信号はＥ
＋１を示し、信号がＦであるので、条件Ｅ＋１＝Ｆか
ら、ｓｅｑｕｅｎｃｅ信号はアサートされたままであ
り、信号ｓｗｑ−ｗｅはアサートされたままなのでｓｅ
ｑｕｅｎｃｅ記録ＲＡＭ９のＥ＋１（Ｄ＋２）番地に
“１”が書き込まれる。

【００２２】したがって、マイクロプログラム・アドレ
スＡ番地のマイクロプログラムがｊｕｍｐしないマイク
ロプログラムならばｓｅｑｕｅｎｃｅ記録ＲＡＭ９のＡ
＋１番地に“１”が記録され、ｊｕｍｐするマイクロプ
ログラムならばｊｕｍｐ記録ＲＡＭ１０のＡ＋１番地に
“１”が記録されることとなる。このようにして、ｓｅ
ｑｕｅｎｃｅ記録ＲＡＭ９及びｊｕｍｐ記録ＲＡＭ１０
に、ＣＰＵ１１によるマイクロプログラム実行のアドレ
スのｓｅｑｕｅｎｃｅ（連続）／ｊｕｍｐを記録させ、
正常データとの比較により、ＣＰＵ１１の検証を行うよ
うになっている。

【００２３】次に、この実施の形態のマイクロプログラ
ム検証装置１２の動作について説明する。まず、制御用
端末１９からの初期化指示を、制御インターフェース部
１８を介して初期化制御部１５が受け取り、マイクロプ
ログラム検証装置１２内の各部を初期化する。初期化は
電源ＯＮ等のその他の初期化条件によっても行われる。

【００２４】そして、ＣＰＵ１１において検証対象のマ
イクロプログラムを実行させ、ＣＰＵインターフェース
部１３を介して、ＣＰＵ１１からのｃｍａ信号及びｕｐ
ｏｐ信号を検出記録部１４に入力し、検出記録部１４に
より、上述のようにマイクロ・アドレス（連続ｊｕｍ
ｐ）の検出を行い、記録ＲＡＭ１７に記録する。

【００２５】そして、すべての記録が終了したら制御用
端末１９より結果データの読み出し指示を、制御インタ
ーフェース部１８を介して読み出し制御部１６に対して
行い記録ＲＡＭ１７から結果データを制御インターフェ
ース部１８を介して制御用端末１９に読み出す。

【００２６】なお、ここでは、単純に各部の初期化後、
すぐに検証（記録）を行なう様に説明したが、実際には
制御用端末１９で実行できるテストデータの形でテスト
プログラムを作り、そのテストプログラムを実行する事
により、マイクロプログラム検証装置１２の初期化、Ｃ
ＰＵ１１での検証マイクロプログラムの実行、検証装置
１２での検証（マイクロプログラム・アドレス（連続／
ｊｕｍｐ）の検出）、結果データの読み出し、結果デー
タとあらかじめ作成しておいた正常データとを比較して
マイクロプログラムの各ステップの実行の状態を調べる
などの、動作の確認を行なうようになっている。そし
て、調べた結果により、テスト・データの追加、マイク
ロプログラムの修正等を行なうこととなる。

【００２７】ここで、結果データとの比較を行う正常デ
ータについて説明する。ＣＭに格納されているマイクロ
プログラムは通常、他の開発マシン等で開発されている
ので、その開発マシンで解析して対応する正常データを
生成する。正常データはマイクロプログラム・アドレス
毎に、ｓｅｑｕｅｎｃｅフラグ、ｊｕｍｐフラグを持
ち、以下に示す組み合わせにより、対象とするマイクロ
プログラムの容量分のデータで構成されている。

【００２８】 ‘００’：マイクロプログラムは実行されない ‘０１’：ｊｕｍｐが有るマイクロプログラム ‘１０’：ｊｕｍｐが無いマイクロプログラム ‘１１’：判定ｊｕｍｐが有るマイクロプログラム

【００２９】この実施の形態では、検出記録部１４によ
り、ＣＰＵ１１によるマイクロプログラム実行のアドレ
スのｓｅｑｕｅｎｃｅ（連続）／ｊｕｍｐを検出し、そ
のデータをｓｅｑｕｅｎｃｅ記録ＲＡＭ９及びｊｕｍｐ
記録ＲＡＭ１０に記憶させ、記憶されたデータと正常デ
ータとの比較により、ＣＰＵ１１の検証を行うようにし
たので、マイクロプログラムの各ステップが実行された
かどうかの確認を容易に行うことができ、ＣＰＵの検証
を容易にかつ確実に行うことが可能となる。

【００３０】実施の形態２．図４は、本発明の他の実施
の形態に係るマイクロプログラム検証装置の構成を示す
ブロック図である。図において、２１は検証対象のＣＰ
Ｕ、２２はマイクロプログラム検証装置であり、ＣＰＵ
インターフェース部２３、検出記録部１４、初期化制御
部２５、及び記録ＲＡＭ１７で構成されている。２７は
メモリ（ＭＥＭ）、２８はシステムバス、２９はシステ
ムコンソールである。また、ＣＰＵ２１のマイクロプロ
グラムはシステムコンソール処理部を持ちこの処理部に
マイクロプログラム検証装置２２のインターフェース処
理部を持っている。

【００３１】検出記録部１４は実施の形態１と同様に、
ＣＰＵインターフェース部２３を介してマイクロプログ
ラム実行／ｊｕｍｐの検出や記録ＲＡＭ１７への結果の
記録を制御している。また、初期化制御部２５は、電源
ＯＮまたはシステムコンソール２９からの指示で検出記
録部１４及び記録ＲＡＭ１７の初期化を行なうものであ
る。また、ＣＰＵインターフェース部２３はシステムコ
ンソール２９からの指示によりマイクロプログラム検証
装置２２の各構成ブロックへの制御指示を行なってい
る。

【００３２】次に、この実施の形態の動作について説明
する。検出記録部１４の動作は、実施の形態１と同様で
ある。まず、システムコンソール２９からの初期化指示
をシステムバス２８経由でＣＰＵ２１が受け、ＣＰＵ２
１のシステムコンソール処理部がマイクロプログラム検
証装置２２のＣＰＵインターフェース部２３を介して初
期化制御部２５が受け取り、マイクロプログラム検証装
置２２内の各部を初期化する。初期化は電源ＯＮ等のそ
の他の初期化条件によっても行われる。

【００３３】そして、ＣＰＵ２１において検証対象のマ
イクロプログラムを実行させ、ＣＰＵインターフェース
部２３を介して、ＣＰＵ１１からのｃｍａ信号及びｕｐ
ｏｐ信号を検出記録部１４に入力し、検出記録部１４に
より、上述のようにマイクロ・アドレス（連続ｊｕｍ
ｐ）の検出を行い、記録ＲＡＭ１７に記録する。

【００３４】そして、すべての記録が終了したら、シス
テムコンソール２９より結果データの読み出し指示をＣ
ＰＵ２１を介してＣＰＵインターフェース部２３に対し
て行い、記録ＲＡＭ１７から結果データをＣＰＵインタ
ーフェース部２３を介してＣＰＵ２１に読み出し、ＣＰ
Ｕ２１からシステムバス２８経由でＭＥＭ２７に書き込
む（ＭＥＭ２７のデータＡ）。

【００３５】そして、ＭＥＭ２７内の結果データＡとあ
らかじめ用意していた正常データＢの比較を被検証シス
テムの命令を使用して行い、検出記録した実行結果のデ
ータを正常データと比較してマイクロプログラムの各ス
テップの実行の状態を調べる事により、動作の確認を行
なうようになっている。そして、調べた結果により、テ
スト・データの追加、マイクロプログラムの修正等を行
なうこととなる。

【００３６】この実施の形態では、検出記録部１４によ
り、ＣＰＵ２１によるマイクロプログラム実行のアドレ
スのｓｅｑｕｅｎｃｅ（連続）／ｊｕｍｐを検出し、そ
のデータをｓｅｑｕｅｎｃｅ記録ＲＡＭ９及びｊｕｍｐ
記録ＲＡＭ１０に記憶させ、記憶されたデータと正常デ
ータとの比較により、ＣＰＵ２１の検証を行うようにし
たので、マイクロプログラムの各ステップが実行された
かどうかの確認を容易に行うことができ、ＣＰＵの検証
を容易にかつ確実に行うことができ、また、専用の制御
端末などを使用しないので、装置の構成を簡単にするこ
とが可能となる。

【００３７】実施の形態３．図５は、本発明の他の実施
の形態に係るマイクロプログラム検証装置の構成を示す
ブロック図である。図において、３０は検証対象のＣＰ
Ｕ、３１はマイクロプログラム検証装置であり、ＣＰＵ
インターフェース部３２、検出記録部１４、初期化制御
部３４、記録ＲＡＭ１７、制御インターフェース部３
６、及びシステムバスインターフェース部３７で構成さ
れている。３８は制御用端末、３９はシステムバス、４
０はメモリ（ＭＥＭ）である。

【００３８】検出記録部１４は実施の形態１と同様に、
ＣＰＵインターフェース部３２を介してマイクロプログ
ラム実行／ｊｕｍｐの検出や記録ＲＡＭ１７への結果の
記録を制御している。また、初期化制御部３４は、電源
ＯＮまたは制御インターフェース部３６からの指示で検
出記録部１４、記録ＲＡＭ１７の初期化を行なうもので
ある。また、制御インターフェース部３２は、制御用端
末３８からの指示によりマイクロプログラム検証装置３
１の各構成ブロックへの制御指示を行なっており、シス
テムバスインターフェース部３７は、制御用端末３８か
らの指示により結果データのＭＥＭ４０への転送を行な
っている。

【００３９】次に、この実施の形態の動作について説明
する。検出記録部１４の動作は、実施の形態１と同様で
ある。まず、制御用端末３８からの初期化指示を、制御
インターフェース部３６を介して初期化制御部３４が受
け取り、マイクロプログラム検証装置３１内の各部を初
期化する。初期化は電源ＯＮ等のその他の初期化条件に
よっても行われる。

【００４０】そして、ＣＰＵ３０において検証対象のマ
イクロプログラムを実行させ、ＣＰＵインターフェース
部３２を介して検出記録部１４でマイクロ・アドレス
（連続／ｊｕｍｐ）の検出を行い、記録ＲＡＭ１７に記
録する。

【００４１】そして、すべての記録が終了したら、制御
用端末３８より結果データの読み出し指示を制御インタ
ーフェース部３６を介して行い記録ＲＡＭ１７から結果
データをシステムバスインターフェース部３７を介して
システムバス３９経由でＭＥＭ４０に書き込む（ＭＥＭ
４０のデータＡ）。

【００４２】そして、ＭＥＭ４０内の結果データＡとあ
らかじめ用意していた正常データＢの比較を被検証シス
テムの命令を使用して行い、検出記録した実行結果のデ
ータを正常データと比較してマイクロプログラムの各ス
テップの実行の状態を調べる事により、動作の確認を行
なうようになっている。そして、調べた結果により、テ
スト・データの追加、マイクロプログラムの修正等を行
なうこととなる。

【００４３】この実施の形態では、検出記録部１４によ
り、ＣＰＵ３０によるマイクロプログラム実行のアドレ
スのｓｅｑｕｅｎｃｅ（連続）／ｊｕｍｐを検出し、そ
のデータをｓｅｑｕｅｎｃｅ記録ＲＡＭ９及びｊｕｍｐ
記録ＲＡＭ１０に記憶させ、記憶されたデータと正常デ
ータとの比較により、ＣＰＵ３０の検証を行うようにし
たので、マイクロプログラムの各ステップが実行された
かどうかの確認を容易に行うことができ、ＣＰＵの検証
を容易にかつ確実に行うことができ、また、ＣＰＵ３０
はマイクロプログラム検証装置３１の初期化制御など行
わないので、ＣＰＵのマイクロプログラムのシステムコ
ンソール処理部にマイクロプログラム検証装置の制御マ
イクロプログラムを組み込まなくても検証を実行するこ
とが可能となる。

【００４４】実施の形態４．図６は、本発明の他の実施
の形態に係るマイクロプログラム検証装置の構成を示す
ブロック図である。図において、４１は検証対象のＣＰ
Ｕ、４２はマイクロプログラム検証装置であり、ＣＰＵ
インターフェース部４３、検出記録部１４、初期化制御
部４５、記録ＲＡＭ１７、及びシステムバスインターフ
ェース部４７で構成されている。４８はシステムバス、
４９はメモリ（ＭＥＭ）、５０はシステムコンソールで
ある。ＣＰＵ４１のマイクロプログラムはシステムコン
ソール処理部を持ちこの処理部にマイクロプログラム検
証装置４２のインターフェース処理部を持っている。

【００４５】検出記録部１４は実施の形態１と同様に、
ＣＰＵインターフェース部２３を介してマイクロプログ
ラム実行／ｊｕｍｐの検出や記録ＲＡＭ１７への結果の
記録を制御している。初期化制御部４５は、電源ＯＮ、
又はシステムコンソール５０からの指示で検出記録部１
４、記録ＲＡＭ１７の初期化を行なうものである。ＣＰ
Ｕインターフェース部４３はシステムコンソール５０か
らの指示によりマイクロプログラム検証装置４２の各部
への制御指示を行なっている。また、システムバスイン
ターフェース部４７は、システムコンソール５０からの
指示により結果データのＭＥＭ４９への転送を行なって
いる。

【００４６】次に、この実施の形態の動作について説明
する。検出記録部１４の動作は、実施の形態１と同様で
ある。まず、システムコンソール５０からの初期化指示
をシステムバス４８経由でＣＰＵ４１が受け、ＣＰＵ４
１のシステムコンソール処理部がマイクロプログラム検
証装置４２のＣＰＵインターフェース部４３を介して初
期化制御部４５が受け取り、マイクロプログラム検証装
置４２内の各部を初期化する。初期化は電源ＯＮ等のそ
の他の初期化条件によっても行われる。

【００４７】そして、ＣＰＵ４１において検証対象のマ
イクロプログラムを実行させ、ＣＰＵインターフェース
部２３を介して、ＣＰＵ１１からのｃｍａ信号及びｕｐ
ｏｐ信号を検出記録部１４に入力し、検出記録部１４に
より、上述のようにマイクロ・アドレス（連続ｊｕｍ
ｐ）の検出を行い、記録ＲＡＭ１７に記録する。

【００４８】そして、すべての記録が終了したら、シス
テムコンソール５０より結果データの読み出し指示をＣ
ＰＵ４１を介してＣＰＵインターフェース部４３に行
い、記録ＲＡＭ１７から結果データをシステムバスイン
ターフェース部４７を介してシステムバス４８経由でＭ
ＥＭ４９に書き込む（ＭＥＭ４９のデータＡ）。

【００４９】そして、ＭＥＭ２７内の結果データＡとあ
らかじめ用意していた正常データＢの比較を被検証シス
テムの命令を使用して行い、検出記録した実行結果のデ
ータを正常データと比較してマイクロプログラムの各ス
テップの実行の状態を調べる事により、動作の確認を行
なうようになっている。そして、調べた結果により、テ
スト・データの追加、マイクロプログラムの修正等を行
なうこととなる。

【００５０】この実施の形態では、検出記録部１４によ
り、ＣＰＵ４１によるマイクロプログラム実行のアドレ
スのｓｅｑｕｅｎｃｅ（連続）／ｊｕｍｐを検出し、そ
のデータをｓｅｑｕｅｎｃｅ記録ＲＡＭ９及びｊｕｍｐ
記録ＲＡＭ１０に記憶させ、記憶されたデータと正常デ
ータとの比較により、ＣＰＵ４１の検証を行うようにし
たので、マイクロプログラムの各ステップが実行された
かどうかの確認を容易に行うことができ、ＣＰＵの検証
を容易にかつ確実に行うことができ、また、システムコ
ンソール５０により記録ＲＡＭ１７のデータをＭＥＭ４
０に転送するため、結果データの転送をＣＰＵが行わな
いので、より高速に実行することが可能となる。

【００５１】なお、上記の実施の形態で、実施の形態
１，２はシステムバスにマイクロプログラム検証装置を
接続できない場合の実施の形態であり、実施の形態３，
４はシステムバスにマイクロプログラム検証装置を接続
できる場合の実施の形態である。また、実施の形態１，
３はＣＰＵのマイクロプログラムのシステムコンソール
処理部に検証装置の制御マイクロプログラムを組み込め
ない場合の実施の形態であり、実施の形態２，４は組み
込める場合の実施の形態である。

【００５２】また、検証の実行速度は実施の形態１、実
施の形態３、実施の形態２、実施の形態４の順になり
（データ転送速度によって変わる）、ハード量と制御マ
イクロプログラムのトレードオフで実施する形態を選定
することとなる。

【００５３】また、実施の形態１〜４では、ＣＰＵのマ
イクロプログラム検証での例を説明したが、その他の装
置においても同様の機能を被検証装置（実施の形態１〜
４ではＣＰＵ）に持たせることが出来れば、ファームウ
ェアの検証においても適用が可能である。

【００５４】

【発明の効果】以上のように、本発明によれば、中央処
理装置から、マイクロプログラムを読み出すときのマイ
クロプログラムアドレス、及び読み出したマイクロプロ
グラムの有効信号が入力される検出記録手段により、入
力された情報に基づいて、マイクロプログラムの各ステ
ップにおける実行状態のデータを記録メモリに記録さ
せ、記録メモリに記録されたデータ及び予め生成された
正常データに基づいて中央処理装置におけるマイクロプ
ログラムの検証を行うようにしたので、マイクロプログ
ラムの各ステップが実行されたかどうかの確認を容易に
行うことができ、中央処理装置の検証を容易にかつ確実
に行うことができるという効果を有する。

【図面の簡単な説明】

【図１】マイクロプログラム検証装置の検出記録部及び
記録ＲＡＭの構成を示す回路図である。

【図２】実施の形態１のマイクロプログラム検証装置の
構成を示すブロック図である。

【図３】実施の形態１の各部における信号の状態を示す
タイムチャートである。

【図４】実施の形態２のマイクロプログラム検証装置の
構成を示すブロック図である。

【図５】実施の形態３のマイクロプログラム検証装置の
構成を示すブロック図である。

【図６】実施の形態４のマイクロプログラム検証装置の
構成を示すブロック図である。

【符号の説明】

１１ 中央処理装置（ＣＰＵ） １２ マイクロプログラム検証装置 １３ ＣＰＵインターフェース部 １４ 検出記録部 １５ 初期化制御部 １６ 読み出し制御部 １７ 記録ＲＡＭ １８ 制御インターフェース部 １９ 制御用端末 ２０ データ採取用ＦＤＤ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 マイクロプログラム制御方式の中央処理
   装置におけるマイクロプログラムの検証を行うマイクロ
   プログラム検証装置において、 前記中央処理装置から、マイクロプログラムを読み出す
   ときのマイクロプログラムアドレス、及び読み出したマ
   イクロプログラムの有効信号が入力され、入力した情報
   に基づいて、マイクロプログラムの各ステップにおける
   実行状態のデータを記録メモリに記録させる検出記録手
   段を備え、 前記記録メモリに記録されたデータ及び予め生成された
   正常データに基づいて中央処理装置におけるマイクロプ
   ログラムの検証を行うことを特徴とするマイクロプログ
   ラム検証装置。
2. 【請求項２】 マイクロプログラム制御方式の中央処理
   装置におけるマイクロプログラムの検証を行うマイクロ
   プログラム検証装置において、 前記中央処理装置から、マイクロプログラムを読み出す
   ときのマイクロプログラムアドレス、及び読み出したマ
   イクロプログラムの有効信号が入力され、入力した情報
   に基づいて、マイクロプログラムの各ステップにおける
   実行状態のデータを記録メモリに記録させる検出記録手
   段と、 マイクロプログラム検証の制御操作を行う制御端末とを
   備え、 前記制御端末の操作により、記録メモリにマイクロプロ
   グラムの各ステップにおける実行状態のデータを記録さ
   せ、記録メモリに記録されたデータを記録媒体に記録さ
   せ、その記録媒体に記録されたデータ及び予め生成され
   た正常データに基づいて中央処理装置におけるマイクロ
   プログラムの検証を行うことを特徴とするマイクロプロ
   グラム検証装置。
3. 【請求項３】 マイクロプログラム制御方式の中央処理
   装置におけるマイクロプログラムの検証を行うマイクロ
   プログラム検証装置において、 前記中央処理装置から、マイクロプログラムを読み出す
   ときのマイクロプログラムアドレス、及び読み出したマ
   イクロプログラムの有効信号が入力され、入力した情報
   に基づいて、マイクロプログラムの各ステップにおける
   実行状態のデータを記録メモリに記録させる検出記録手
   段を備え、 前記中央処理装置にシステムバスを介して接続されたシ
   ステムコンソールの操作により、記録メモリにマイクロ
   プログラムの各ステップにおける実行状態のデータを記
   録させ、記録メモリに記録されたデータを、前記中央処
   理装置を介して前記システムバスに接続されたメモリに
   記録させ、そのメモリに記録されたデータ及び予め生成
   された正常データに基づいて中央処理装置におけるマイ
   クロプログラムの検証を行うことを特徴とするマイクロ
   プログラム検証装置。
4. 【請求項４】 マイクロプログラム制御方式の中央処理
   装置におけるマイクロプログラムの検証を行うマイクロ
   プログラム検証装置において、 前記中央処理装置から、マイクロプログラムを読み出す
   ときのマイクロプログラムアドレス、及び読み出したマ
   イクロプログラムの有効信号が入力され、入力した情報
   に基づいて、マイクロプログラムの各ステップにおける
   実行状態のデータを記録メモリに記録させる検出記録手
   段と、 マイクロプログラム検証の制御操作を行う制御端末とを
   備え、 前記制御端末の操作により、記録メモリにマイクロプロ
   グラムの各ステップにおける実行状態のデータを記録さ
   せ、記録メモリに記録されたデータを、専用インターフ
   ェースを介して接続されたメモリに記録させ、そのメモ
   リに記録されたデータ及び予め生成された正常データに
   基づいて中央処理装置におけるマイクロプログラムの検
   証を行うことを特徴とするマイクロプログラム検証装
   置。
5. 【請求項５】 マイクロプログラム制御方式の中央処理
   装置におけるマイクロプログラムの検証を行うマイクロ
   プログラム検証装置において、 前記中央処理装置から、マイクロプログラムを読み出す
   ときのマイクロプログラムアドレス、及び読み出したマ
   イクロプログラムの有効信号が入力され、入力した情報
   に基づいて、マイクロプログラムの各ステップにおける
   実行状態のデータを記録メモリに記録させる検出記録手
   段を備え、 前記中央処理装置にシステムバスを介して接続されたシ
   ステムコンソールの操作により、記録メモリにマイクロ
   プログラムの各ステップにおける実行状態のデータを記
   録させ、記録メモリに記録されたデータを、前記専用の
   インターフェースを介して前記システムバスに接続され
   たメモリに記録させ、そのメモリに記録されたデータ及
   び予め生成された正常データに基づいて中央処理装置に
   おけるマイクロプログラムの検証を行うことを特徴とす
   るマイクロプログラム検証装置。