JPH09306987A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09306987A JPH09306987A JP14664796A JP14664796A JPH09306987A JP H09306987 A JPH09306987 A JP H09306987A JP 14664796 A JP14664796 A JP 14664796A JP 14664796 A JP14664796 A JP 14664796A JP H09306987 A JPH09306987 A JP H09306987A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- semiconductor device
- insulating film
- aluminum film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 アルミニウム膜の膜厚を薄膜化しつつ、あら
ゆるサイズのホールの埋め込みを完全に行うことができ
る半導体装置の製造方法を提供する。 【解決手段】 スパッタ法により絶縁膜５上にアルミニ
ウム膜８、９を順次積層した後、半導体基板１を４５０
〜５３０℃の温度下で２０〜６０秒間熱処理する。第２
アルミニウム膜９の形成時にホール６内にボイド１１が
発生しても、上記熱処理によってボイド１１を無くすこ
とができ、また、アルミニウム膜８、９の形成後、同一
のチャンバ内で連続して上記熱処理を行うため、アルミ
ニウム膜の表面が酸化されるという不具合を招くことが
ない。したがって、アルミニウム膜の膜厚を薄膜化しつ
つ、あらゆるサイズのホールの埋め込みを完全に行うこ
とができ、半導体装置の電気特性及び信頼性を向上でき
る。
ゆるサイズのホールの埋め込みを完全に行うことができ
る半導体装置の製造方法を提供する。 【解決手段】 スパッタ法により絶縁膜５上にアルミニ
ウム膜８、９を順次積層した後、半導体基板１を４５０
〜５３０℃の温度下で２０〜６０秒間熱処理する。第２
アルミニウム膜９の形成時にホール６内にボイド１１が
発生しても、上記熱処理によってボイド１１を無くすこ
とができ、また、アルミニウム膜８、９の形成後、同一
のチャンバ内で連続して上記熱処理を行うため、アルミ
ニウム膜の表面が酸化されるという不具合を招くことが
ない。したがって、アルミニウム膜の膜厚を薄膜化しつ
つ、あらゆるサイズのホールの埋め込みを完全に行うこ
とができ、半導体装置の電気特性及び信頼性を向上でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に絶縁膜に形成されたコンタクトホール
をアルミニウムなどの金属配線材料で完全に埋め込むこ
とができる半導体装置の製造方法に関するものである。
方法に関し、特に絶縁膜に形成されたコンタクトホール
をアルミニウムなどの金属配線材料で完全に埋め込むこ
とができる半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の製造過程では、絶縁膜に形
成されたスルーホール或いはコンタクトホールをアルミ
ニウムなどの配線金属で埋め込むための技術として、高
温スパッタ法やリフロープロセス法が用いられる。高温
スパッタ法では、図２（ａ）に示すように半導体基板２
０上の絶縁膜２１にコンタクトホール２２を形成して拡
散層２３を一部露出させた後、同図（ｂ）に示すように
先ず低温（３００℃以下）でスパッタリングを行うこと
によりアルミニウムを堆積させて、絶縁膜２１表面と基
板１表面（拡散層）とのコンタクトをとる第１アルミニ
ウム膜２４を形成し、さらに同図（ｃ）に示すように高
温（３００℃以上）でスパッタリングを行うことにより
アルミニウムを堆積させて、コンタクトホール２２を埋
め込む第２アルミニウム膜２５を形成する（例えば、特
開平４−６４２２２号公報参照）。リフロープロセス法
では、図３（ａ）に示すように、基板３０上の絶縁膜３
１にコンタクトホール３２を形成した後、例えば２００
℃以下の低い温度でアルミニウムを蒸着してアルミニウ
ム膜３３を形成し、その後、基板３０を他の反応室内に
移し、高温、例えば５５０℃程度で加熱してアルミニウ
ム膜３３を溶かしてコンタクトホール３２内にアルミニ
ウム３４を流し込むことにより、同図（ｂ）に示すよう
に、コンタクトホール３２を埋め込む金属膜を得る（例
えば、特開平４−６５８３１号公報参照）。
成されたスルーホール或いはコンタクトホールをアルミ
ニウムなどの配線金属で埋め込むための技術として、高
温スパッタ法やリフロープロセス法が用いられる。高温
スパッタ法では、図２（ａ）に示すように半導体基板２
０上の絶縁膜２１にコンタクトホール２２を形成して拡
散層２３を一部露出させた後、同図（ｂ）に示すように
先ず低温（３００℃以下）でスパッタリングを行うこと
によりアルミニウムを堆積させて、絶縁膜２１表面と基
板１表面（拡散層）とのコンタクトをとる第１アルミニ
ウム膜２４を形成し、さらに同図（ｃ）に示すように高
温（３００℃以上）でスパッタリングを行うことにより
アルミニウムを堆積させて、コンタクトホール２２を埋
め込む第２アルミニウム膜２５を形成する（例えば、特
開平４−６４２２２号公報参照）。リフロープロセス法
では、図３（ａ）に示すように、基板３０上の絶縁膜３
１にコンタクトホール３２を形成した後、例えば２００
℃以下の低い温度でアルミニウムを蒸着してアルミニウ
ム膜３３を形成し、その後、基板３０を他の反応室内に
移し、高温、例えば５５０℃程度で加熱してアルミニウ
ム膜３３を溶かしてコンタクトホール３２内にアルミニ
ウム３４を流し込むことにより、同図（ｂ）に示すよう
に、コンタクトホール３２を埋め込む金属膜を得る（例
えば、特開平４−６５８３１号公報参照）。
【０００３】
【発明が解決しようとする課題】上述した従来の高温ス
パッタ法によりホールの埋め込みを完全に行うには、ホ
ール内へのアルミニウムの供給量、すなわちアルミニウ
ム膜の膜厚と高温でデポ処理（スパッタリング、蒸着な
ど）を行う時間との関係上、トータルのアルミニウム膜
厚を厚くするか第２アルミニウム膜の成長速度（デポレ
ート）をより低くするかしかない。しかし、アルミニウ
ム膜の膜厚を厚くすると、写真製版技術によって配線パ
ターン形成を行う際の焦点深度（ＤＯＦ）に対するマー
ジンが小さくなりパターン精度が低下するため、トータ
ルのアルミニウム膜厚を厚くするにも限界がある。ま
た、第２アルミニウム膜のデポレートを低くすることも
技術的に困難である。また、従来の高温スパッタ法は、
口径の大きい（例えば０．８μｍ以上）のコンタクトホ
ールに対しては有効であるが、口径の小さい（例えば
０．５μｍ以下）のコンタクトホールに対しては埋め込
みを完全に行うことは困難である。 その理由を図４
（ａ）〜（ｃ）を用いて説明する。口径の小さいコンタ
クトホールに対して第１アルミニウム膜の形成を行う
と、図４（ａ）に示すように、第１アルミニウム膜４１
はコンタクトホール４２の開口上端部を狭めた状態で形
成される。この状態で第２アルミニウム膜４３の形成を
行うと、同図（ｂ）に示すように第２アルミニウム膜４
３の形成途中でコンタクトホール４２内にボイド（空
洞）４４が発生し、同図（ｃ）に示すように、そのボイ
ド４４が第２アルミニウム膜４３の形成完了後もコンタ
クトホール４２内に残ることになる。また、上述したリ
フロープロセス法は、アルミニウムの固体拡散を利用し
た技術であるため、埋め込みのための所要時間が長くス
ループットの面で問題がある。また、アルミニウム蒸着
後、被処理基板を一旦低真空の搬送チャンバに移すた
め、アルミニウム膜の表面が酸化され、その後高温加熱
処理を行っても埋め込みが完全になされないという問題
がある。そこで、本発明の課題は、アルミニウムなどの
配線金属膜の膜厚を薄膜化しつつ、あらゆるサイズのホ
ールの埋め込みを完全に行うことができる半導体装置の
製造方法を提供することにある。
パッタ法によりホールの埋め込みを完全に行うには、ホ
ール内へのアルミニウムの供給量、すなわちアルミニウ
ム膜の膜厚と高温でデポ処理（スパッタリング、蒸着な
ど）を行う時間との関係上、トータルのアルミニウム膜
厚を厚くするか第２アルミニウム膜の成長速度（デポレ
ート）をより低くするかしかない。しかし、アルミニウ
ム膜の膜厚を厚くすると、写真製版技術によって配線パ
ターン形成を行う際の焦点深度（ＤＯＦ）に対するマー
ジンが小さくなりパターン精度が低下するため、トータ
ルのアルミニウム膜厚を厚くするにも限界がある。ま
た、第２アルミニウム膜のデポレートを低くすることも
技術的に困難である。また、従来の高温スパッタ法は、
口径の大きい（例えば０．８μｍ以上）のコンタクトホ
ールに対しては有効であるが、口径の小さい（例えば
０．５μｍ以下）のコンタクトホールに対しては埋め込
みを完全に行うことは困難である。 その理由を図４
（ａ）〜（ｃ）を用いて説明する。口径の小さいコンタ
クトホールに対して第１アルミニウム膜の形成を行う
と、図４（ａ）に示すように、第１アルミニウム膜４１
はコンタクトホール４２の開口上端部を狭めた状態で形
成される。この状態で第２アルミニウム膜４３の形成を
行うと、同図（ｂ）に示すように第２アルミニウム膜４
３の形成途中でコンタクトホール４２内にボイド（空
洞）４４が発生し、同図（ｃ）に示すように、そのボイ
ド４４が第２アルミニウム膜４３の形成完了後もコンタ
クトホール４２内に残ることになる。また、上述したリ
フロープロセス法は、アルミニウムの固体拡散を利用し
た技術であるため、埋め込みのための所要時間が長くス
ループットの面で問題がある。また、アルミニウム蒸着
後、被処理基板を一旦低真空の搬送チャンバに移すた
め、アルミニウム膜の表面が酸化され、その後高温加熱
処理を行っても埋め込みが完全になされないという問題
がある。そこで、本発明の課題は、アルミニウムなどの
配線金属膜の膜厚を薄膜化しつつ、あらゆるサイズのホ
ールの埋め込みを完全に行うことができる半導体装置の
製造方法を提供することにある。
【０００４】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、請求項１に記載
するように、半導体基板上に導体層を形成する工程と、
当該導体膜上に絶縁膜を形成する工程と、当該絶縁膜に
上記導体層に通じるホールを形成する工程と、上記ホー
ルを配線金属で埋め込むべくスパッタ法により上記絶縁
膜上に配線金属膜を形成する工程と、その後当該半導体
基板を所定の温度下で所定時間熱処理する工程とを含む
ものである。本発明の半導体装置の製造方法では、ホー
ルを配線金属で埋め込むべくスパッタ法により上記絶縁
膜上に配線金属膜を形成した後、半導体基板を所定の温
度下で所定時間熱処理するようにしたので、スパッタ法
により配線金属膜を形成した時点でホール内の配線金属
にボイドが発生していても、その後の熱処理によってボ
イドを無くすことができる。また、スパッタ法による配
線金属膜の形成後、同一のチャンバ内で連続して上記熱
処理を行うことができるので、従来のリフロープロセス
法のように配線金属膜の表面が酸化されるという不具合
を招くことがない。したがって、上記絶縁膜上に形成す
る配線金属膜を薄膜化しつつ、あらゆるサイズのホール
の埋め込みを完全に行うことができ、半導体装置の電気
特性及び信頼性を向上できる。前記配線金属には、例え
ば請求項２に記載するようにアルミニウム又はアルミニ
ウム系合金が適している。前記配線金属にアルミニウム
又はアルミニウム系合金を使用する場合、請求項３に記
載するように、前記所定の温度は４５０〜５３０℃、前
記所定時間は２０〜６０秒とすることが望ましい。
に、本発明の半導体装置の製造方法は、請求項１に記載
するように、半導体基板上に導体層を形成する工程と、
当該導体膜上に絶縁膜を形成する工程と、当該絶縁膜に
上記導体層に通じるホールを形成する工程と、上記ホー
ルを配線金属で埋め込むべくスパッタ法により上記絶縁
膜上に配線金属膜を形成する工程と、その後当該半導体
基板を所定の温度下で所定時間熱処理する工程とを含む
ものである。本発明の半導体装置の製造方法では、ホー
ルを配線金属で埋め込むべくスパッタ法により上記絶縁
膜上に配線金属膜を形成した後、半導体基板を所定の温
度下で所定時間熱処理するようにしたので、スパッタ法
により配線金属膜を形成した時点でホール内の配線金属
にボイドが発生していても、その後の熱処理によってボ
イドを無くすことができる。また、スパッタ法による配
線金属膜の形成後、同一のチャンバ内で連続して上記熱
処理を行うことができるので、従来のリフロープロセス
法のように配線金属膜の表面が酸化されるという不具合
を招くことがない。したがって、上記絶縁膜上に形成す
る配線金属膜を薄膜化しつつ、あらゆるサイズのホール
の埋め込みを完全に行うことができ、半導体装置の電気
特性及び信頼性を向上できる。前記配線金属には、例え
ば請求項２に記載するようにアルミニウム又はアルミニ
ウム系合金が適している。前記配線金属にアルミニウム
又はアルミニウム系合金を使用する場合、請求項３に記
載するように、前記所定の温度は４５０〜５３０℃、前
記所定時間は２０〜６０秒とすることが望ましい。
【０００５】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。図１（ａ）〜（ｄ）は本発明に係る半導体
装置の製造方法の実施の形態の一例を示す一連の工程図
である。図１（ａ）は半導体基板１上にフィールド酸化
膜２、ＢＰＳＧ膜３、及び第１金属層４を順次形成した
後、第１金属層４を覆うようにしてＢＰＳＧ膜３上に絶
縁膜（層間絶縁）５を形成した状態を示している。その
後の図１（ｂ）の工程では、絶縁膜５に下層金属層であ
る第１金属層４と後に形成する上層金属層とのコンタク
トをとるためのホール６を形成する。
て説明する。図１（ａ）〜（ｄ）は本発明に係る半導体
装置の製造方法の実施の形態の一例を示す一連の工程図
である。図１（ａ）は半導体基板１上にフィールド酸化
膜２、ＢＰＳＧ膜３、及び第１金属層４を順次形成した
後、第１金属層４を覆うようにしてＢＰＳＧ膜３上に絶
縁膜（層間絶縁）５を形成した状態を示している。その
後の図１（ｂ）の工程では、絶縁膜５に下層金属層であ
る第１金属層４と後に形成する上層金属層とのコンタク
トをとるためのホール６を形成する。
【０００６】その後の図１（ｃ）の工程では、まず、半
導体基板１を４７０〜５５０℃の温度下で６０〜３００
秒間熱処理してガス除去処理（ｄｅｇａｓ処理）を行っ
た後、ホール６の上端部のエッジを除去しかつホール６
の底部の第１金属層４表面の高抵抗成分を除去するため
のＡｒスパッタエッチ処理を実施する。次に、ウエッテ
ィング層（ｗｅｔｔｉｎｇ層）７となるＴｉ（チタン）
を常温で堆積させた後、半導体基板１を別のチャンバに
移し、スパッタ法を用いてウエッティング層７上に第１
アルミニウム膜８及び第２アルミニウム膜９を順次堆積
させ、上層金属層である第２金属層１０を形成する。そ
のときの第１アルミニウム膜８の成長条件は、膜厚は１
５０〜３００ｎｍ、Ａｌデポレートは１６０〜２３０
／ｓｅｃである。また、第２アルミニウム膜９の成長条
件は、基板温度は４５０〜５３０℃、膜厚は１５０〜３
００ｎｍ、Ａｌデポレートは１０〜３０ ／ｓｅｃであ
る。上記第１アルミニウム膜８及び第２アルミニウム膜
９の堆積は同一チャンバ内で実施する。
導体基板１を４７０〜５５０℃の温度下で６０〜３００
秒間熱処理してガス除去処理（ｄｅｇａｓ処理）を行っ
た後、ホール６の上端部のエッジを除去しかつホール６
の底部の第１金属層４表面の高抵抗成分を除去するため
のＡｒスパッタエッチ処理を実施する。次に、ウエッテ
ィング層（ｗｅｔｔｉｎｇ層）７となるＴｉ（チタン）
を常温で堆積させた後、半導体基板１を別のチャンバに
移し、スパッタ法を用いてウエッティング層７上に第１
アルミニウム膜８及び第２アルミニウム膜９を順次堆積
させ、上層金属層である第２金属層１０を形成する。そ
のときの第１アルミニウム膜８の成長条件は、膜厚は１
５０〜３００ｎｍ、Ａｌデポレートは１６０〜２３０
／ｓｅｃである。また、第２アルミニウム膜９の成長条
件は、基板温度は４５０〜５３０℃、膜厚は１５０〜３
００ｎｍ、Ａｌデポレートは１０〜３０ ／ｓｅｃであ
る。上記第１アルミニウム膜８及び第２アルミニウム膜
９の堆積は同一チャンバ内で実施する。
【０００７】その後の図１（ｃ）の工程では、上記第２
アルミニウム膜９の堆積完了後、引き続き、同一チャン
バ内にて半導体基板１を４５０〜５３０℃の温度下で２
０〜６０秒間熱処理する。この熱処理により、第２アル
ミニウム膜９を形成する際に発生したボイド１１が除去
される。上記図１（ｃ）、（ｄ）の工程は同一チャンバ
内で基板を大気暴露することなくおこなわれる。
アルミニウム膜９の堆積完了後、引き続き、同一チャン
バ内にて半導体基板１を４５０〜５３０℃の温度下で２
０〜６０秒間熱処理する。この熱処理により、第２アル
ミニウム膜９を形成する際に発生したボイド１１が除去
される。上記図１（ｃ）、（ｄ）の工程は同一チャンバ
内で基板を大気暴露することなくおこなわれる。
【０００８】その後の工程では、通常の半導体装置の製
造方法に従い、第２金属層１０の表面にパッシベーショ
ン膜を形成する。 上記実施の形態の製造方法では、ホ
ール６をアルミニウムで埋め込むべくスパッタ法により
絶縁膜５上に第１アルミニウム膜８及び第２アルミニウ
ム膜９を順次形成した後、半導体基板１を４５０〜５３
０℃の温度下で２０〜６０秒間熱処理するようにしたの
で、スパッタ法により第２アルミニウム膜９を形成した
時点でホール６内にボイド１１が発生していても、その
後の熱処理によってボイド１１を無くすことができる。
また、スパッタ法による第１及び第２アルミニウム膜
８、９の形成後、同一のチャンバ内で連続して上記熱処
理を行うので、従来のリフロープロセス法のように配線
金属膜の表面が酸化されるという不具合を招くことがな
い。したがって、この製造方法によれば、上記絶縁膜５
上に形成する配線金属膜を薄膜化しつつ、あらゆるサイ
ズのホールの埋め込みを完全に行うことができ、半導体
装置の電気特性及び信頼性を向上できる。
造方法に従い、第２金属層１０の表面にパッシベーショ
ン膜を形成する。 上記実施の形態の製造方法では、ホ
ール６をアルミニウムで埋め込むべくスパッタ法により
絶縁膜５上に第１アルミニウム膜８及び第２アルミニウ
ム膜９を順次形成した後、半導体基板１を４５０〜５３
０℃の温度下で２０〜６０秒間熱処理するようにしたの
で、スパッタ法により第２アルミニウム膜９を形成した
時点でホール６内にボイド１１が発生していても、その
後の熱処理によってボイド１１を無くすことができる。
また、スパッタ法による第１及び第２アルミニウム膜
８、９の形成後、同一のチャンバ内で連続して上記熱処
理を行うので、従来のリフロープロセス法のように配線
金属膜の表面が酸化されるという不具合を招くことがな
い。したがって、この製造方法によれば、上記絶縁膜５
上に形成する配線金属膜を薄膜化しつつ、あらゆるサイ
ズのホールの埋め込みを完全に行うことができ、半導体
装置の電気特性及び信頼性を向上できる。
【０００９】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によれば、ホールを配線金属で埋め込
むべくスパッタ法により上記絶縁膜上に配線金属膜を形
成した後、半導体基板を所定の温度下で所定時間熱処理
するようにしたので、スパッタ法により配線金属膜を形
成した時点でホール内の配線金属にボイドが発生してい
ても、その後の熱処理によってボイドを無くすことがで
き、また、スパッタ法による配線金属膜の形成後、同一
のチャンバ内で連続して上記熱処理を行うことができる
ので、配線金属膜の表面が酸化されるという不具合を招
くことがないので絶縁膜上に形成する配線金属膜を薄膜
化しつつ、あらゆるサイズのホールの埋め込みを完全に
行うことができ、半導体装置の電気特性及び信頼性を向
上できる。
体装置の製造方法によれば、ホールを配線金属で埋め込
むべくスパッタ法により上記絶縁膜上に配線金属膜を形
成した後、半導体基板を所定の温度下で所定時間熱処理
するようにしたので、スパッタ法により配線金属膜を形
成した時点でホール内の配線金属にボイドが発生してい
ても、その後の熱処理によってボイドを無くすことがで
き、また、スパッタ法による配線金属膜の形成後、同一
のチャンバ内で連続して上記熱処理を行うことができる
ので、配線金属膜の表面が酸化されるという不具合を招
くことがないので絶縁膜上に形成する配線金属膜を薄膜
化しつつ、あらゆるサイズのホールの埋め込みを完全に
行うことができ、半導体装置の電気特性及び信頼性を向
上できる。
【図１】本発明に係る半導体装置の製造方法の実施の形
態の一例を示す一連の工程図であり、（ａ）は半導体基
板上にフィールド酸化膜、ＢＰＳＧ膜、金属層、及び絶
縁膜を形成した状態、（ｂ）は絶縁膜にホールを形成し
た状態、（ｃ）は絶縁膜の表面にウエッティング層及び
配線金属膜を形成した状態、（ｄ）は熱処理を行った状
態を示す。
態の一例を示す一連の工程図であり、（ａ）は半導体基
板上にフィールド酸化膜、ＢＰＳＧ膜、金属層、及び絶
縁膜を形成した状態、（ｂ）は絶縁膜にホールを形成し
た状態、（ｃ）は絶縁膜の表面にウエッティング層及び
配線金属膜を形成した状態、（ｄ）は熱処理を行った状
態を示す。
【図２】従来の技術の一例である高温スパッタ法による
製造方法を示す一連の工程図であり、（ａ）は半導体基
板上の絶縁膜にホールを形成した状態、（ｂ）は絶縁膜
の表面に第１アルミニウム膜を形成した状態、（ｃ）は
第１アルミニウム膜上に第２アルミニウム膜を形成した
状態を示す。
製造方法を示す一連の工程図であり、（ａ）は半導体基
板上の絶縁膜にホールを形成した状態、（ｂ）は絶縁膜
の表面に第１アルミニウム膜を形成した状態、（ｃ）は
第１アルミニウム膜上に第２アルミニウム膜を形成した
状態を示す。
【図３】従来の技術の一例であるリフロープロセス法に
よる製造方法を示す一連の工程図であり、（ａ）は半導
体基板上のホールを有する絶縁膜の表面にアルミニウム
膜を形成した状態、（ｂ）は半導体基板を熱処理してホ
ール内にアルミニウムを流した状態を示す。
よる製造方法を示す一連の工程図であり、（ａ）は半導
体基板上のホールを有する絶縁膜の表面にアルミニウム
膜を形成した状態、（ｂ）は半導体基板を熱処理してホ
ール内にアルミニウムを流した状態を示す。
【図４】高温スパッタ法による製造方法の問題点を説明
するための一連の工程図であり、（ａ）は半導体基板上
のホールを有する絶縁膜の表面に第１アルミニウム膜を
形成した状態、（ｂ）は第１アルミニウム膜上に第２ア
ルミニウム膜を形成している途中の状態、（ｃ）は第２
アルミニウム膜の形成を完了した状態を示す。
するための一連の工程図であり、（ａ）は半導体基板上
のホールを有する絶縁膜の表面に第１アルミニウム膜を
形成した状態、（ｂ）は第１アルミニウム膜上に第２ア
ルミニウム膜を形成している途中の状態、（ｃ）は第２
アルミニウム膜の形成を完了した状態を示す。
【符号の説明】 １ 半導体基板、２ フィールド酸化膜、３ ＢＰＳＧ
膜、４ 第１金属層、３ＢＰＳＧ膜、５ 絶縁膜、４
第１金属層、６ ホール、７ ウエッティング層、８
第１アルミニウム膜８、９ 第２アルミニウム膜、１０
第２金属層、１１ボイド。
膜、４ 第１金属層、３ＢＰＳＧ膜、５ 絶縁膜、４
第１金属層、６ ホール、７ ウエッティング層、８
第１アルミニウム膜８、９ 第２アルミニウム膜、１０
第２金属層、１１ボイド。
Claims (3)
- 【請求項１】 半導体基板上に導体層を形成する工程
と、当該導体層上に絶縁膜を形成する工程と、当該絶縁
膜に上記導体層に通じるホールを形成する工程と、上記
ホールを配線金属で埋め込むべくスパッタ法により上記
絶縁膜上に配線金属膜を形成する工程と、その後当該半
導体基板を所定の温度下で所定時間熱処理する工程とを
含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記配線金属はアルミニウム又はアルミ
ニウム系合金であることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記所定の温度は４５０〜５３０℃であ
り、前記所定時間は２０〜６０秒であることを特徴とす
る請求項２記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14664796A JPH09306987A (ja) | 1996-05-16 | 1996-05-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14664796A JPH09306987A (ja) | 1996-05-16 | 1996-05-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306987A true JPH09306987A (ja) | 1997-11-28 |
Family
ID=15412469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14664796A Pending JPH09306987A (ja) | 1996-05-16 | 1996-05-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09306987A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505039B1 (ko) * | 1998-07-04 | 2005-09-30 | 삼성전자주식회사 | 반도체 장치의 비아 콘택홀 필링 방법 |
-
1996
- 1996-05-16 JP JP14664796A patent/JPH09306987A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505039B1 (ko) * | 1998-07-04 | 2005-09-30 | 삼성전자주식회사 | 반도체 장치의 비아 콘택홀 필링 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0143700B1 (fr) | Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé | |
| US5093710A (en) | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP4005295B2 (ja) | 半導体装置の製造方法 | |
| JPH08330427A (ja) | 半導体素子の配線形成方法 | |
| JPH09172070A (ja) | 半導体装置の製造方法 | |
| JPH09306987A (ja) | 半導体装置の製造方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JPH08130302A (ja) | 半導体装置及びその製造方法 | |
| JPH0778869A (ja) | 半導体装置及びその製造方法 | |
| JPH0864676A (ja) | 半導体装置の製造方法 | |
| JP2564786B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11354466A (ja) | 接点用開口を有する半導体基板に接点を形成する方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JPH08203896A (ja) | 半導体装置の製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JPH09153470A (ja) | 半導体装置の成膜方法 | |
| JPH0714839A (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPH0529253A (ja) | 配線形成方法 | |
| JPH08153783A (ja) | 電気的接続部形成方法及び半導体装置の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Effective date: 20040308 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |