JPH09312238A - 積層電子部品およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 積層セラミックコンデンサの内部電極の長さ
方向ギャップが所定のごとく形成されていることを、部
品本体の外観を観察するだけで確認できるようにする。 【解決手段】 マザー積層体１３を得るためのマザーシ
ート１１に形成された内部電極１２の領域内であって、
複数の部品本体１６を得るためにマザー積層体１３の分
割が予定された面１４が通る位置に、ずれ検出マーク１
７を設ける。ずれ検出マーク１７は、分割面１４に平行
な方向に見て相対的に長い部分と相対的に短い部分とを
有していて、分割面１４のずれの度合いを、分割後の部
品本体１６の端面に現れるずれ検出マーク１７の長さに
よって判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層電子部品お
よびその製造方法に関するもので、特に、内部電極のよ
うな内部回路要素膜の位置に関する情報が得られやすく
すべく改良された積層電子部品およびその製造方法に関
するものである。

【０００２】

【従来の技術】この発明にとって興味ある積層電子部品
の一例としての積層セラミックコンデンサは、通常、次
のように製造される。

【０００３】図７に示すように、内部回路要素膜として
の内部電極１が複数箇所に分布して形成されたセラミッ
クグリーンシートからなる複数のマザーシート２が用意
される。これらマザーシート２は積み重ねられ、マザー
積層体３とされる。このとき、各内部電極１は、これと
マザーシート２を介して対向する内部電極１ａを破線で
示すように、ある内部電極１が隣り合う２つの内部電極
１ａに共通に対向するように位置合わせされる。なお、
図７では、内部電極１と内部電極１ａとがわずかにずら
されて図示されているが、これは内部電極１と内部電極
１ａとの双方を図示するための図解上の便宜にすぎず、
実際には、通常、このようなずれは実質的には存在しな
い。

【０００４】次に、マザー積層体３は、１点鎖線で示し
た分割面４および５に沿って分割され、これによって、
複数個の部品本体６が得られる。このとき、分割面４
は、内部電極１または１ａを通るため、得られた部品本
体６においては、分割面４に相当する端面上に内部電極
１または１ａを露出させている。この部品本体６の一方
の端面図が図８に示されている。また、図９には、図８
の線ＩＸ−ＩＸに沿う断面図が示されている。図８に示
した分割面４には、内部電極１が露出し、反対側の分割
面４には、内部電極１ａが露出する。

【０００５】次に、これら部品本体６は、焼成された
後、図９において想像線で示すように、分割面４に相当
する各端面を覆うように外部電極７および８が形成され
る。一方の外部電極７は、内部電極１に電気的に接続さ
れ、他方の外部電極８は、内部電極１ａに電気的に接続
される。このようにして、所望の積層セラミックコンデ
ンサが得られる。

【０００６】このような積層セラミックコンデンサにお
いて、耐候性、すなわち湿中雰囲気での絶縁抵抗特性を
所望のレベルに確保するためには、図８に示したような
内部電極１または１ａと部品本体６の側面との間の幅方
向ギャップ９、ならびに図９に示したような内部電極１
または１ａと部品本体６の分割面４に相当する各端面と
の間の長さ方向ギャップ１０の各長さが所定値以上に保
たれていなければならない。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た製造工程において遭遇するいくつかの原因により、図
８および図９に示したギャップ９および１０が適正に形
成されないことがある。たとえば、マザーシート２の積
み重ねのずれ、マザー積層体３のプレス時の不所望な変
形、分割面４および５に沿う分割位置のずれなどが、そ
の原因となり得る。

【０００８】そのため、分割によって部品本体６を得た
段階で、ギャップ９および１０が所望のごとく形成され
ているかどうかをチェックし、この段階で品質不良とな
る部品本体６を排除しなければならない。

【０００９】このようなギャップ９および１０のチェッ
クを行なおうとする場合、幅方向ギャップ９について
は、図８に示すように、部品本体６の端面に内部電極１
または１ａが露出しているので、部品本体６の外観を観
察することにより、その適否を判定できる。しかしなが
ら、長さ方向ギャップ１０については、部品本体６の外
観を観察することによっては、その適否を判定すること
ができない。

【００１０】図１０および図１１に、長さ方向ギャップ
１０の不適正な形成状態の典型的な例が示されている。
図１０では、長さ方向ギャップ１０ａが不足している。
この不適正な状態は、たとえば、マザー積層体３のプレ
ス時の不所望な変形、分割面４および５に沿う分割位置
のずれなどによってもたらされる。他方、図１１では、
長さ方向ギャップ１０が大きくばらつき、不足するもの
や、全く形成されないものも存在している。このような
不適正な状態は、主として、マザーシート２の積み重ね
ずれなどによってもたらされる。

【００１１】このような長さ方向ギャップ１０について
は、前述のように、部品本体６の外観を観察することに
よっては、その適否を判定できないので、部品本体６
を、たとえば図８の線ＩＸ−ＩＸに沿って切断し、この
切断された面に内部電極１および１ａを露出させた上
で、長さ方向ギャップ１０の適否を判定しなければなら
ず、チェックに比較的長時間必要とし、生産性を低下さ
せる原因となっている。

【００１２】そこで、この発明の目的は、内部電極のよ
うな内部回路要素膜が与えるギャップの適否を、幅方向
ギャップだけでなく、長さ方向ギャップについても、部
品本体の外観を観察するだけで、能率的に判定できるよ
うにされた、積層電子部品およびその製造方法を提供し
ようとすることである。

【００１３】

【課題を解決するための手段】この発明は、まず、内部
回路要素膜が複数箇所に分布してそれぞれ形成された複
数のマザーシートを用意し、これら複数のマザーシート
を積み重ねてマザー積層体を得、特定の内部回路要素膜
を通る分割面に沿ってマザー積層体を分割して内部回路
要素膜を分割面上に露出させた部品本体を得、この分割
面上に露出した内部回路要素膜に電気的に接続されるよ
うに部品本体の外表面上に外部電極を形成する、各工程
を備える、積層電子部品の製造方法に向けられるもので
あって、上述した技術的課題を解決するため、前記マザ
ーシートを用意する工程は、マザーシートに形成された
内部回路要素膜の領域内であって、分割面が通ることが
予定された位置にずれ検出マークを設ける工程を含み、
このずれ検出マークは、分割面に平行な方向に見て相対
的に長い部分と相対的に短い部分とを有しかつこれら相
対的に長い部分と相対的に短い部分とを分割面に垂直な
方向に配列していることを特徴としている。

【００１４】この発明において、好ましくは、ずれ検出
マークは、内部回路要素膜の領域内に当該内部回路要素
膜が形成されない部分を設けることによって形成され
る。

【００１５】また、この発明において、ずれ検出マーク
は、予定された分割面に関して対称の形状を有している
ことが好ましい。

【００１６】上述のずれ検出マークの相対的に長い部分
と相対的に短い部分とは、階段状に延びる輪郭で結ばれ
ていても、勾配を有する輪郭で結ばれていてもよい。

【００１７】この発明は、また、上述の製造方法によっ
て得られる積層電子部品の構造にも向けられる。この積
層電子部品は、内部回路要素膜を内部に形成するととも
に、内部回路要素膜の一端縁を露出させた、部品本体を
備えるものであって、内部回路要素膜の露出する端縁の
中央部には、ずれ検出マークが位置され、このずれ検出
マークは、前記端縁に平行な方向に見て相対的に長い部
分と相対的に短い部分とを有しかつこれら相対的に長い
部分と相対的に短い部分とを端縁に垂直な方向に配列し
ていることを特徴としている。

【００１８】

【発明の実施の形態】図１には、この発明の一実施形態
による積層電子部品の製造方法において用いられるマザ
ーシート１１の一部が示されている。この実施形態は、
積層電子部品の一例としての積層セラミックコンデンサ
の製造に向けられるものである。

【００１９】図１に示すように、内部回路要素膜として
の内部電極１２が複数箇所に分布して形成されたセラミ
ックグリーンシートからなる複数のマザーシート１１が
用意される。これらマザーシート１１は積み重ねられ、
マザー積層体１３とされる。このとき、各内部電極１２
は、図示しないが、これとマザーシート１１を介して対
向する内部電極１２であって隣り合う２つの内部電極１
２に共通に対向するように位置合わせされる。

【００２０】次に、マザー積層体１３は、１点鎖線で示
した分割面１４および１５に沿って分割され、これによ
って、複数個の部品本体１６が得られる。このとき、分
割面１４は、図示した内部電極１２またはこれとマザー
シート１１を介して対向する内部電極１２のいずれかを
通るため、得られた部品本体１６においては、分割面１
４に相当する端面上に内部電極１２が露出している。

【００２１】ここまで述べた構成は、前述した従来例の
場合と同様である。

【００２２】この実施形態の特徴的構成として、内部電
極１２の領域内であって、分割面１４が通ることが予定
された位置に、ずれ検出マーク１７が設けられる。この
ずれ検出マーク１７は、図２に拡大されて示されてい
る。ずれ検出マーク１７は、分割面１４に平行な方向に
見て相対的に長い部分と相対的に短い部分を有してい
る。この実施形態では、ずれ検出マーク１７は、階段状
に延びる輪郭で結ばれた最長部１８、中間部１９および
最短部２０を有している。これら最長部１８、および中
間部１９および最短部２０は、分割面１４に垂直な方向
に配列される。

【００２３】また、この実施形態では、ずれ検出マーク
１７は、予定された分割面１４に関して対称の形状を有
していて、上述の最長部１８の両側に中間部１９を、さ
らにその外側に最短部２０をそれぞれ位置させている。

【００２４】また、この実施形態では、ずれ検出マーク
１７は、内部電極１２の領域内に内部電極１２が形成さ
れない部分を設けることによって形成される。したがっ
て、内部電極１２をマザーシート１１上にたとえば印刷
により形成するとき、ずれ検出マーク１７を形成するた
めのパターンを印刷版に設けておくことにより、ずれ検
出マーク１７を同時に形成することができる。

【００２５】前述したように、マザー積層体１３を、１
点鎖線で示した分割面１４および１５に沿って分割し
て、複数個の部品本体１６を得たとき、図３（ａ）ない
し（ｄ）に示すように、得られた部品本体１６において
は、分割面１４に相当する端面上に内部電極１２が露出
するが、この露出した内部電極１２の中央部には、図３
（ａ）ないし（ｃ）に示すように、ずれ検出マーク１７
の特定の部分が露出する。

【００２６】より詳細には、図２に示すように、分割面
１４がずれ検出マーク１７の最長部１８を通るとき、図
３（ａ）に示すように、ずれ検出マーク１７は、最も長
い寸法をもって露出する。

【００２７】また、図２において、１点鎖線１４ａで示
すように、分割面１４がずれ検出マーク１７の中間部１
９を通るとき、図３（ｂ）に示すように、ずれ検出マー
ク１７は、中間的な長さをもって露出する。

【００２８】また、図２において、１点鎖線１４ｂで示
すように、分割面１４がずれ検出マーク１７の最短部２
０を通るとき、図３（ｃ）に示すように、ずれ検出マー
ク１７は、最も短い寸法をもって露出する。

【００２９】さらに、図２において、１点鎖線１４ｃで
示すように、分割面１４がずれ検出マーク１７を通らな
いとき、図３（ｄ）に示すように、ずれ検出マーク１７
は、部品本体１６の端面上には現れない。

【００３０】このように、ずれ検出マーク１７との関連
で分割面１４が通る位置が変わることによって、部品本
体１６の端面上に現れるずれ検出マーク１７の長さが変
わったり、あるいは、ずれ検出マーク１７が現れなかっ
たりするので、部品本体１６の端面を観察して、このず
れ検出マーク１７の状態を把握することにより、長さ方
向ギャップの適否を判定することができる。

【００３１】また、部品本体１６の端面には、内部電極
１２が露出しているので、この内部電極１２自身を観察
することにより、内部電極１２の幅方向ギャップの適否
も同時に判定することができる。

【００３２】一例として、内部電極１２の長さ方向ギャ
ップの目的値が３００μｍに設定されるとき、図１に示
した隣り合う２つの内部電極１２の長さ方向に見たとき
の間隔２１がその２倍の６００μｍにされる。このよう
な場合、図２に示したずれ検出マーク１７の分割面１４
に垂直な方向での寸法２２が、たとえば３００μｍにさ
れるとする。このとき、たとえば、最長部１８の同方向
の寸法が１００μｍ、各中間部１９の同方向の寸法が５
０μｍ、各最短部２０の同方向の寸法が５０μｍにそれ
ぞれ設定される。

【００３３】このような条件に設定されたとき、図３
（ａ）に示す態様でずれ検出マーク１７が現れたとき、
長さ方向ギャップは、３００μｍ±５０μｍの範囲にあ
ると判定できる。また、図３（ｂ）に示す態様でずれ検
出マーク１７が現れたとき、より短い方の長さ方向ギャ
ップは、２００μｍ〜２５０μｍの範囲にあると判定で
きる。また、図３（ｃ）に示す態様でずれ検出マーク１
７が現れたとき、より短い方の長さ方向ギャップは、１
５０μｍ〜２００μｍの範囲にあると判定できる。ま
た、図３（ｄ）に示すようにずれ検出マーク１７が現れ
ないとき、より短い方の長さ方向ギャップは、１５０μ
ｍ以下であると判定できる。

【００３４】このように、長さ方向ギャップの大きさを
部品本体１６の端面の観察により直ちに判定できるの
で、たとえば湿中加速試験による絶縁抵抗不良の発生状
況と長さ方向ギャップとの関係を予め調査しておき、長
さ方向ギャップの許容範囲を決めておけば、長さ方向ギ
ャップに関する良否の判別を能率的に行なうことができ
る。たとえば、長さ方向ギャップの許容範囲が３００μ
ｍ±１５０μｍであるとすれば、図３（ａ）ないし
（ｃ）のようにずれ検出マーク１７が現れたときには、
良品と判定し、図３（ｄ）のようにずれ検出マーク１７
が現れないときにのみ、不良品と判定すればよい。ま
た、長さ方向ギャップの許容範囲が３００μｍ±５０μ
ｍであるとすれば、図３（ａ）のようにずれ検出マーク
１７が現れたときにのみ、良品と判定し、それ以外は、
不良品と判定すればよい。

【００３５】なお、上述した図３に示した各状態は、複
数の内部電極１２に関して同様の長さ方向のずれが生じ
ており、ある意味では、特殊な状態であり、実際には、
不良品と判定される状態は、極めて多様である。たとえ
ば、図４に示すように、各内部電極１２は、互いに異な
る態様で長さ方向にずれることが多く、この場合には、
図３（ａ）ないし（ｄ）にそれぞれ示した態様が１つの
部品本体６において混在することになる。したがって、
この場合には、１つでも内部電極１２が不適正なギャッ
プを形成していれば、不良品と判定される。

【００３６】上述のように良品と判定された部品本体１
６は、焼成された後、従来の場合と同様、分割面１４に
相当する各端面を覆うように外部電極がそれぞれ形成さ
れ、各外部電極が関連の内部電極に電気的に接続された
状態とされる。このようにして、所望の積層セラミック
コンデンサが得られる。このようにして得られた積層セ
ラミックコンデンサにおいて、内部電極１２の、ずれ検
出マーク１７の形成によって除去された部分は、通常、
実質的に静電容量の形成に寄与しない部分であるので、
このようなずれ検出マーク１７の存在が静電容量の実質
的な低減となる不都合を招かないことに注目すべきであ
る。

【００３７】この発明において特徴となるずれ検出マー
クの形状は、図２に示したものに限らず、他に種々変更
することができる。図５および図６には、それぞれ、ず
れ検出マークの他の形状例が示されている。

【００３８】図５に示すずれ検出マーク２３は、最長
部、中間部および最短部の位置関係が図２に示したずれ
検出マーク１７の場合とは逆になっている。したがっ
て、分割面１４が予定位置より徐々にずれるに従って、
部品本体１６の端面でのずれ検出マーク２３の露出状態
が、図３（ｃ）、（ｂ）、（ａ）、（ｄ）の順に変わる
ことになる。

【００３９】なお、図２または図５に示したずれ検出マ
ーク１７または２３は、分割面１４に平行な方向に見て
長さが３段階に異ならされていたが、２段階に異ならさ
れていても、４段階以上に異ならされていてもよい。

【００４０】図６に示したずれ検出マーク２４は、分割
面１４に平行な方向に見て相対的に長い部分と相対的に
短い部分とを分割面１４に垂直な方向に配列するため、
全体としてほぼ菱形の形状を有している。図２に示した
ずれ検出マーク１７では、最長部１８、中間部１９およ
び最短部２０が階段状に延びる輪郭で結ばれているが、
このずれ検出マーク２４では、相対的に長い部分と相対
的に短い部分とが勾配を有する輪郭で結ばれている。

【００４１】図６に示したずれ検出マーク２４によれ
ば、分割面１４が予定位置より徐々にずれるに従って、
部品本体１６の端面でのずれ検出マーク２４の露出状態
が、いわゆるアナログ的に変わることになる。

【００４２】以上、この発明を図示した各実施形態に関
連して説明したが、この発明の範囲内において、その
他、種々の実施形態が可能である。

【００４３】たとえば、ずれ検出マークは、内部電極が
形成されない部分を設けることによって形成されたが、
内部電極上に別の材料をもって形成してもよい。この場
合、後の焼成工程において熱分解等する材料を用いれ
ば、このような材料が積層セラミックコンデンサの電気
的特性に悪影響を及ぼすことを防止できる。

【００４４】また、ずれ検出マークによるギャップの適
否のチェックは、１つのマザー積層体から得られる少な
くとも１つの部品本体についてのみ行なえば十分であ
る。なぜなら、１つのマザー積層体から得られる複数の
部品本体は、互いに同じギャップ条件を有していると推
定することが可能であるからである。

【００４５】また、上述した実施形態では、図１に示す
ように、内部電極１２となるパターンの各々の中央を通
る分割面１４による分割が実施され、このパターンの分
割された各部分が内部電極１２として用いられたが、内
部電極となる１つのパターンの分割で１つの内部電極が
与えられるようにされてもよい。すなわち、内部電極と
なるパターンの分割された一方部分のみが内部電極とし
て用いられ、他方部分は内部電極とされないような内部
電極のためのパターンが採用されてもよい。

【００４６】また、上述した実施形態は、積層セラミッ
クコンデンサに関連して説明したが、この発明は、積層
セラミックコンデンサに限らず、その他の積層セラミッ
ク電子部品、さらには、セラミック電子部品ではない積
層電子部品にも適用することができる。同様に、内部回
路要素膜は、内部電極に限らず、他の導電膜である場
合、さらには抵抗膜または磁性体膜のような他の電気的
機能を有する内部回路要素膜である場合もあり得る。

【００４７】

【発明の効果】このように、この発明によれば、内部回
路要素膜の領域内の分割面が通ることが予定された位置
にずれ検出マークが設けられるので、マザー積層体の分
割によって得られた部品本体の分割面を外部から観察す
ることにより、まず、ずれ検出マークの露出／非露出を
確認でき、ずれ検出マークが非露出状態にあるときに
は、直ちに内部回路要素膜がギャップ不良であると判定
できる。

【００４８】また、ずれ検出マークは、分割面に平行な
方向に見て相対的に長い部分と相対的に短い部分とを有
し、これら相対的に長い部分と相対的に短い部分とを分
割面に垂直な方向に配列しているので、部品本体の分割
面にずれ検出マークが露出した場合において、分割面に
垂直な方向に関するずれ検出マークと分割面との位置関
係により、ずれ検出マークの露出する長さが変わる。し
たがって、このずれ検出マークの露出した長さを判定す
ることにより、分割面に垂直な方向での内部回路要素膜
のギャップの適否を判定することができる。

【００４９】また、分割面には、内部回路要素膜が露出
するので、この内部回路要素膜自身を観察することによ
り、分割面に平行な方向での内部回路要素膜のギャップ
の適否を判定することができる。すなわち、分割面を観
察するだけで、分割面に垂直な方向および平行な方向の
双方についての内部回路要素膜のギャップの適否を一挙
に判定することができる。

【００５０】したがって、この発明によれば、高い信頼
性をもって能率的に内部回路要素膜のギャップの適否を
判定することができ、積層電子部品の生産性を向上させ
ることができる。

【００５１】この発明において、内部回路要素膜の領域
内に当該内部回路要素膜が形成されない部分を設けるこ
とによって、ずれ検出マークが形成されると、内部回路
要素膜の形成と同時にずれ検出マークを形成することが
でき、ずれ検出マークの内部回路要素膜に対する位置精
度が高められるとともに、ずれ検出マークの形成のため
の特別な工程および材料が不要となる。なお、ずれ検出
マークの形成に特別な材料を用いた場合には、この材料
の電気的特性に与える影響を考慮しなければならない
が、このように内部回路要素膜が形成されない部分を設
けることによってずれ検出マークが形成されると、その
ような考慮は全く不要である。

【００５２】また、この発明において、ずれ検出マーク
が、予定された分割面に関して対称の形状を有している
と、実際の分割面が、予定された分割面に対して、いず
れの方向にずれた場合であっても、ずれの度合いとずれ
検出マークの露出した長さとの間に一定の関係が成り立
つため、内部回路要素膜のギャップの適否の判定がより
容易になり、判定のミスも生じにくくすることができ
る。

【００５３】ずれ検出マークの相対的に長い部分と相対
的に短い部分とは、前述したように、階段状に延びる輪
郭で結ばれていても、勾配を有する輪郭で結ばれていて
もよいが、特に、階段状に延びる輪郭で結ばれている
と、ずれ検出マークの露出する長さが、いわゆるデジタ
ル的に把握されるようになり、内部回路要素膜のギャッ
プの適否の判定をより確定的に行なえるようになる。

【図面の簡単な説明】

【図１】この発明の一実施形態による積層セラミックコ
ンデンサの製造方法に用いられるマザー積層体１３の一
部を示す平面図であり、マザー積層体１３に含まれる１
つのマザーシート１１の一主面を露出させて示してい
る。

【図２】図１に示した内部電極１２の一部を拡大して示
す平面図である。

【図３】図１に示したマザー積層体１３を分割して得ら
れた部品本体１６の端面図であり、（ａ）ないし（ｄ）
に、分割位置の違いによるずれ検出マーク１７の現れ方
の違いを示している。

【図４】図３に相当の図であって、ずれ検出マーク１７
が種々の態様で現れた状態を示している。

【図５】この発明の他の実施形態を示す、図２に相当の
図である。

【図６】この発明のさらに他の実施形態を示す、図２に
相当の図である。

【図７】従来の積層セラミックコンデンサの製造方法に
用いられるマザー積層体３を示す平面図であり、マザー
積層体３に含まれる１つのマザーシート２の一主面を露
出させて示している。

【図８】図７に示したマザー積層体３を分割して得られ
た部品本体６の端面図である。

【図９】図８の線ＩＸ−ＩＸに沿う断面図である。

【図１０】図９に相当する図であって、分割位置のずれ
によって不適正な長さ方向ギャップ１０ａが形成された
状態を示している。

【図１１】図９に相当の図であって、積み重ねずれが生
じたために不適正な長さ方向ギャップが形成された状態
を示している。

【符号の説明】

１１ マザーシート １２ 内部電極 １３ マザー積層体 １４，１５ 分割面 １６ 部品本体 １７，２３，２４ ずれ検出マーク １８ 最長部 １９ 中間部 ２０ 最短部

Claims (6)

【特許請求の範囲】
1. 【請求項１】 内部回路要素膜が複数箇所に分布してそ
   れぞれ形成された複数のマザーシートを用意し、 前記複数のマザーシートを積み重ねてマザー積層体を
   得、 特定の前記内部回路要素膜を通る分割面に沿って前記マ
   ザー積層体を分割して前記内部回路要素膜を分割面上に
   露出させた部品本体を得、 前記分割面上に露出した前記内部回路要素膜に電気的に
   接続されるように前記部品本体の外表面上に外部電極を
   形成する、各工程を備える、積層電子部品の製造方法に
   おいて、 前記マザーシートを用意する工程は、前記マザーシート
   に形成された前記内部回路要素膜の領域内であって、前
   記分割面が通ることが予定された位置にずれ検出マーク
   を設ける工程を含み、前記ずれ検出マークは、前記分割
   面に平行な方向に見て相対的に長い部分と相対的に短い
   部分とを有しかつ前記相対的に長い部分と前記相対的に
   短い部分とを前記分割面に垂直な方向に配列しているこ
   とを特徴とする、積層電子部品の製造方法。
2. 【請求項２】 前記ずれ検出マークは、前記内部回路要
   素膜の領域内に当該内部回路要素膜が形成されない部分
   を設けることによって形成される、請求項１に記載の積
   層電子部品の製造方法。
3. 【請求項３】 前記ずれ検出マークは、予定された前記
   分割面に関して対称の形状を有する、請求項１または２
   に記載の積層電子部品の製造方法。
4. 【請求項４】 前記ずれ検出マークの相対的に長い部分
   と相対的に短い部分とは、階段状に延びる輪郭で結ばれ
   ている、請求項１ないし３のいずれかに記載の積層電子
   部品の製造方法。
5. 【請求項５】 前記ずれ検出マークの相対的に長い部分
   と相対的に短い部分とは、勾配を有する輪郭で結ばれて
   いる、請求項１ないし３のいずれかに記載の積層電子部
   品の製造方法。
6. 【請求項６】 内部回路要素膜を内部に形成するととも
   に、前記内部回路要素膜の一端縁を露出させた、部品本
   体を備える、積層電子部品において、 前記内部回路要素膜の露出する端縁の中央部には、ずれ
   検出マークが位置され、前記ずれ検出マークは、前記端
   縁に平行な方向に見て相対的に長い部分と相対的に短い
   部分とを有しかつ前記相対的に長い部分と前記相対的に
   短い部分とを前記端縁に垂直な方向に配列していること
   を特徴とする、積層電子部品。