JPH09312367A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JPH09312367A
JPH09312367A JP8128196A JP12819696A JPH09312367A JP H09312367 A JPH09312367 A JP H09312367A JP 8128196 A JP8128196 A JP 8128196A JP 12819696 A JP12819696 A JP 12819696A JP H09312367 A JPH09312367 A JP H09312367A
Authority
JP
Japan
Prior art keywords
package
lead
leads
frequency semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8128196A
Other languages
English (en)
Inventor
Osamu Nakayama
修 中山
Jun Otsuji
順 大辻
Yukio Nakamura
幸男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8128196A priority Critical patent/JPH09312367A/ja
Priority to US08/738,845 priority patent/US5917241A/en
Priority to DE19709541A priority patent/DE19709541A1/de
Publication of JPH09312367A publication Critical patent/JPH09312367A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高周波特性に優れた、安価な樹脂封止パッケ
ージを用いた高周波半導体装置を得ること。 【解決手段】 樹脂封止パッケージ７の中心部において
は上方に段差状に隆起した隆起部を有し，上記パッケー
ジ外部においては上記パッケージの底面と水平な方向に
伸びる形状を有する複数のリード５と、上記パッケージ
７内部において、上記リードのうちのソースリード５ａ
の隆起部上にダイボンディングされ、上記複数のリード
５のそれぞれと電気的に接続された高周波半導体チップ
１とを備えるようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は高周波半導体装置
に関し、特に樹脂封止パッケージを用いたＦＥＴ(Field
Effect Transistor) ，ＨＥＭＴ(High Electron Mobil
ity Transistor)，ＭＭＩＣ(Microwave Monolithic IC)
等の高周波半導体装置に関するものである。
【０００２】
【従来の技術】２００ＭＨｚ以上の高周波で動作する高
周波半導体装置のパッケージとしては、従来、セラミッ
クを用いた中空パッケージが使用されてきたが、現在、
コスト低減策として樹脂封止型のパッケージが検討され
ている。
【０００３】図７は従来の樹脂封止型の高周波半導体装
置の一例であるＧａＡｓＦＥＴ装置の構造を示す図で、
図７(a) は内部斜視図，及び図７(b) は図７(a) におけ
る７ｂ−７ｂ線による断面図を示している。図におい
て、５は厚さ約０．１２５〜０．１５ｍｍのＦｅ−Ｎｉ
合金からなるリードで、ソースリード５ａ，ゲートリー
ド５ｂ，ドレインリード５ｃからなり、ソースリード５
ａとその他のリードとの間の間隔ｄは、上記各リードの
厚さよりも広い間隔となっている。１はソースリード５
ａ上に半田等のダイボンド材３でダイボンディングされ
た、厚さ約０．１５ｍｍで一辺が約０．４ｍｍである正
方形の高周波ＧａＡｓＦＥＴチップ、２はチップ１の各
端子（図示せず）と各リード５とを接続するための金線
である。７は上記チップ１を埋め込んで封止するように
設けられた樹脂封止型のパッケージで厚さは約１ｍｍ
で、ソースリード５ａと平行な方向の幅，および垂直な
方向の幅は、いずれも約２ｍｍとなっており、その高さ
位置のほぼ中間部分にチップ１が位置している。なお、
その後の工程においてプリント基板実装時にソルダリン
グしやすいように、上記各リード５はパッケージ７の外
部で、一旦、下方に向かって曲げられているとともに、
その端部がパッケージ７の底面とほぼ同じ高さでパッケ
ージ７の外側に向かって曲げられており、これにより、
上記各リードは、パッケージ７の外部においては、その
パッケージの側面から端部に向かって段差状に下降した
形状に成形されている。また、図において、記号δはリ
ード５の曲げ量、即ち各リード５のパッケージ７の底面
に対して最も低い部分の上面と最も高い部分の上面との
間の高さの差を示しており、この曲げ量δは０．４ｍｍ
前後となっている。
【０００４】次に製造方法について説明する。まず、Ｆ
ｅ−Ｎｉ合金等の金属板を用意し、該金属板を化学エッ
チング，またはプレス打ち抜き（パンチング）により所
定の形状の開口部を設けて、平面形状の各リード５が枠
上の金属部材を介して一体化されたリードフレーム（図
示せず）を形成する。続いて、該リードフレームのソー
スリード５ａ上にチップ１をボンディング材３によりダ
イボンディングし、さらに、チップ１の各端子と上記各
リード５とを金線２によりワイヤボンディングする。そ
の後、リードフレームのチップ１がダイボンディングさ
れている部分の近傍をエポキシ樹脂等の樹脂により封止
する。この封止は、例えば、金型等によりリードフレー
ムを挟み込み、この金型の中に樹脂を封入することによ
り行われる。この樹脂による封止により樹脂封止パッケ
ージ７を形成し、さらに、上記リードフレームから上記
枠状の金属部材を切り離して上記各リード５を分離した
後、上記各リード５を上記パッケージ７の外部において
所定の形状に曲げることにより図７に示すＧａＡｓＦＥ
Ｔ装置を得る。
【０００５】
【発明が解決しようとする課題】上記のような構造を従
来の樹脂封止型パッケージの高周波半導体装置は備えて
おり、このような樹脂封止型パッケージを用いたもの
は、従来のセラミック型パッケージを用いたものに比べ
てコスト的に非常に安価に製造できるという優れた点を
備えていた。
【０００６】しかしながら、この樹脂封止型のパッケー
ジを用いたＧａＡｓＦＥＴ等の高周波半導体装置は、セ
ラミックパッケージを用いたものと比較して、高周波特
性の中で重要な利得（gain）特性が悪く、例えば、２〜
３ｄＢ程度利得が低下してしまうという問題があった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたものであり、高周波特性に優れた、安
価な樹脂封止型パッケージを用いた高周波半導体装置を
得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る高周波半
導体装置は、内部が樹脂により封止されてなる樹脂封止
パッケージと、該パッケージの内部からその外部に向か
って伸びるように上記パッケージ側面を貫通して配置さ
れ，上記パッケージの中心部においては上方に段差状に
隆起した隆起部を有し，上記パッケージ外部においては
上記パッケージの底面と水平な方向に伸びる形状を有す
る複数のリードと、上記パッケージ内部において、上記
リードの一つの隆起部上にダイボンディングされ、上記
複数のリードのそれぞれと電気的に接続された高周波半
導体素子とを備えるようにしたものである。
【０００９】また、上記高周波半導体装置において、上
記複数のリードは、上記パッケージの側面と底面とが接
する部分を含む位置を貫通するよう配置するようにした
ものである。
【００１０】また、この発明に係る高周波半導体装置
は、内部が樹脂により封止されてなる樹脂封止パッケー
ジと、該パッケージの内部からその外部に向かって伸び
るように上記パッケージ側面を貫通して配置された所定
の厚さを有するダイボンディング用リードと、該ダイボ
ンディング用リードと同じ厚さを有し、該厚さ未満の間
隔を隔てて上記ダイボンディング用リードに隣接するよ
う配置された、上記パッケージの内部からその外部に向
かって伸びるように上記パッケージ側面を貫通して配置
された複数のリードと、上記パッケージ内部において、
上記ダイボンディング用リード上にダイボンディングさ
れ、該ダイボンディング用リード及び上記複数のリード
のそれぞれと電気的に接続された高周波半導体素子とを
備えるようにしたものである。
【００１１】
【発明の実施の形態】
実施の形態１．本発明の実施の形態１に係る高周波半導
体装置は、内部が樹脂により封止されてなる樹脂封止パ
ッケージと、該パッケージの内部からその外部に向かっ
て伸びるように上記パッケージ側面を貫通して配置さ
れ，上記パッケージの中心部においては上方に段差状に
隆起した隆起部を有し，上記パッケージ外部においては
上記パッケージの底面と水平な方向に伸びる形状を有す
る複数のリードと、上記パッケージ内部において、上記
リードの一つの隆起部上にダイボンディングされ、上記
複数のリードのそれぞれと電気的に接続された高周波半
導体素子とを備えるようにしたものであり、このような
構成としたことによって、各リードの曲げ量を小さくし
た場合において、利得特性を向上させることができると
ともに、リードの隆起部の下部の樹脂厚が、リードの他
の部分の下部の樹脂厚より厚いため、リードのパッケー
ジ外部の形状をパッケージ底面と平行に伸びる形状と
し、そのリードのパッケージ外部に位置する部分とパッ
ケージ底面との間の高さを、リードをプリント基板に接
着可能な高さとして、プリント基板に実装できるように
しても、パッケージ内のリードの隆起部の下部の樹脂の
厚さが厚く、十分にパッケージの強度が保てるため、高
周波半導体装置を取り扱う際に加わる力により樹脂封止
パッケージの底面が剥がれをなくすことができるととも
に、パッケージ封止後にパッケージ外部でリードを曲げ
る必要がなく、リードを曲げる際の強い応力がパッケー
ジに加わらず、パッケージを破損したり、リードがパッ
ケージから抜けたりすることもなくすことができ、この
結果、各リードの曲げ量をパッケージの強度を保ったま
ま小さくすることができ、高周波特性に優れた、安価な
樹脂封止パッケージを用いた高周波半導体装置が得られ
る効果があるものである。
【００１２】以下、本発明の実施の形態１の詳細につい
て説明する。図４は、従来の樹脂封止パッケージを有す
る高周波半導体装置において、全てのリードを曲げた場
合のリードの曲げ量δと利得との関係を本願発明者らが
調べた結果を示すもので、縦軸は利得（ｄＢ）を示し、
横軸はリードの曲げ量δ（ｍｍ）を示している。なお、
ここでは高周波半導体装置としては図７に示した従来の
ＧａＡｓＦＥＴと同様のものを用いた。
【００１３】この図４によると、δ＝０，即ち全てのリ
ードを曲げていない未成形時が一番利得特性が良く、曲
げることによって利得が劣化することがわかる。従っ
て、樹脂封止パッケージを用いた高周波半導体装置にお
いては、各リードの曲げ量δをできるだけ小さく，好ま
しくは０．２ｍｍ以下にすることにより、高周波特性を
向上させることができることがわかる。
【００１４】しかしながら、図７に示すような従来の高
周波半導体装置において単にリードを曲げない構造にす
る，もしくは曲げ量を０．２ｍｍ以下とした構造とする
と、樹脂封止パッケージ７内部においては、そのほぼ中
心の高さ位置に各リード５が配置されているため、パッ
ケージ７の側面を貫通して外部に伸びている各リード５
とパッケージ７の底面との高さが非常に離れてしまい、
該高周波半導体装置をプリント基板実装時に、リードの
ソルダリング（半田付け）ができなくなってしまう。
【００１５】また、ソルダリングを可能とするために、
パッケージ７内部における各リード５とパッケージ７の
底面との距離を０．２ｍｍ以下の距離に短くして、パッ
ケージ７の外部でリード５を曲げる構造とすると、リー
ド５とパッケージ７の底面との間の樹脂の厚さが０．２
ｍｍ以下と薄いため、リード５を保持する力が弱くな
り、チップ１を樹脂により封止して樹脂封止パッケージ
７を形成した後、各リード５を曲げる際にパッケージ７
に応力が加わることで、パッケージ７の各リード５が配
置されている部分が割れて剥がれ、各リード５が外部に
露出したり、パッケージ７からはずれてしまう場合があ
る。
【００１６】さらに、パッケージ７内部における各リー
ド５とパッケージ７の底面との距離を非常に短く、例え
ば０．１ｍｍ以下として、各リード５を曲げないで用い
て、プリント基板への実装を可能とすることも考えられ
るが、この場合も各リード５とパッケージ７底面との間
の樹脂の厚さが非常に薄いため、各リード５の保持力が
弱くなり、高周波半導体装置を取り扱う際にパッケージ
の底面部分が割れて剥がれ、各リード５が露出したり、
パッケージ７から外れてしまうおそれがある。
【００１７】このような問題が発生するために、従来の
高周波半導体装置においては、各リードの曲げ量を小さ
くして高周波特性を向上させたものを得ることが困難で
あったが、本発明の実施の形態１に係る高周波半導体装
置は上記のような問題点を生じさせることなく、各リー
ドの曲げ量δを小さくできる構造とすることにより、高
周波特性を向上させたものである。
【００１８】図１は本発明の実施の形態１に係る高周波
半導体装置の構造を示す断面図であり、この断面図はソ
ースリードに対して垂直な方向の断面を示している。図
において、１５は厚さ約０．１２５〜０．１５ｍｍのＦ
ｅ−Ｎｉ合金等からなるリードで、ソースリード１５
ａ，ゲートリード１５ｂ，ドレインリード１５ｃにより
構成されている。１はソースリード１５上に半田等のダ
イボンド材３でダイボンディングされた、厚さ約０．１
５ｍｍで一辺が約０．４ｍｍである正方形の高周波半導
体素子で、ここではＧａＡｓＦＥＴチップを用いてい
る。２はチップ１の各端子（図示せず）と各リード１５
とを接続する金線である。７は上記チップ１を埋め込ん
で封止するように設けられた樹脂封止型のパッケージ
で、厚さは約１ｍｍで、ソースリード１５ａと平行な方
向の幅，および垂直な方向の幅は、いずれも約２ｍｍと
なっている。なお、この実施の形態１においては、上記
各リード１５は樹脂封止パッケージ７内の中心部におい
ては、上方に段差状に隆起した隆起部を有し、上記パッ
ケージ７の外部においては上記パッケージ７の底面と水
平な方向に伸びる形状を有している。そして、パッケー
ジ７底面とリード１５のパッケージ７の外部に位置する
部分との間の高さは約０．１ｍｍ以下に調整されてお
り、プリント基板実装時にソルダリング可能な高さとな
っている。さらに、上記各リード１５の曲げ量δ，即ち
各リード１５のパッケージ７の底面に対して最も低い部
分の上面と最も高い部分の上面との間の高さの差は、約
０．１〜０．２ｍｍとなっており、各リード１５の最も
高さの高い部分とパッケージ７の底面との間の高さは約
０．２〜０．３ｍｍとなっている。
【００１９】図６は本発明の実施の形態１に係る高周波
半導体装置の製造方法を示す斜視工程図であり、図にお
いて図１と同一符号は同一または相当する部分を示して
おり、１０はリードフレーム、１０ａは隆起部である。
【００２０】次に製造方法を図６に基づいて説明する。
まず、Ｆｅ−Ｎｉ合金等の金属板を用意し、該金属板を
化学エッチング，またはプレス打ち抜き（パンチング）
により所定の形状の開口部を設けて、ソースリード１５
ａ，ゲートリード１５ｂ，及びドレインリード１５ｃが
枠状の金属部材を介して一体化されてなる平面形状のリ
ードフレーム１０を形成する（図６(a))。続いて、図６
(b) に示すように、該リードフレーム１０のチップ１が
ダイボンディングされる領域近傍、即ち、パッケージの
中心部となる領域近傍を、曲げ量が約０．１〜０．２ｍ
ｍとなるよう、上方に向かって段差状に隆起させるよう
に曲げることにより、リードフレーム１０に隆起部１０
ａを形成する。
【００２１】次に、該リードフレーム１０の隆起部１０
ａ内のソースリード１５ａ上にチップ１をダイボンド材
３を用いてダイボンディングし、さらに、半導体素子１
の各端子と上記各リード１５とを金線２を用いたワイヤ
ボンディングにより電気的に接続する（図６(c))。
【００２２】その後、図６(d) に示すように、リードフ
レーム１０の隆起部１０ａを含む領域を、エポキシ樹脂
等の樹脂により覆うように封止して樹脂封止パッケージ
７を形成する。この封止は、例えば、所望のパッケージ
７の形状に合わせた金型等によりリードフレーム１０を
挟み込み、この金型の中に樹脂を封入することにより行
われる。
【００２３】その後、図６(e) に示すように、上記リー
ドフレーム１０から上記枠状の金属部材を切り離して上
記各リード１５を分離して図１に示す高周波半導体装置
を得る。
【００２４】この実施の形態１においては、リード１５
が内部で段差状に隆起しているようにしたことにより、
各リード１５の曲げ量を小さくして、高周波特性におい
て重要な利得特性を向上させる際に、このリード１５の
隆起部の下部の樹脂の厚さが、リード１５の他の部分の
下部の樹脂の厚さよりも厚くなっているため、リード１
５のパッケージ７外部の形状をパッケージ７の底面と平
行に伸びる形状とし、そのリード１５のパッケージ７の
外部に位置する部分とパッケージ７底面との間の高さ
を、リードをプリント基板にソルダリング等により接着
可能な高さ、例えば約０．１ｍｍ以下の高さとして、プ
リント基板に実装できるようにしていても、パッケージ
７内のリード１５の隆起部ではリード１５下部の樹脂の
厚さが厚く、十分に強度が保てるため、高周波半導体装
置を取り扱いの際に加わる力により樹脂封止パッケージ
７の底面が剥がれることがないようにできるとともに、
さらに、従来のように、パッケージ７で封止後にパッケ
ージ７の外部でリード１５を曲げる必要がなく、リード
１５を曲げる際の強い応力がパッケージ７に加わらず、
パッケージを破損したり、リード１５が、パッケージ７
から抜けたりすることもなくなる。
【００２５】さらに、この構造によれば、樹脂封止パッ
ケージ７内部でリード１５が曲げられた形に成形されて
いるため、各リード１５のパッケージ７の外側方向への
力に対する引張強度も大きくなり、リード１５が装置の
取り扱い時にパッケージから抜けることを防ぐことがで
きるとともに、リード１５がパッケージ７内部で曲がっ
ていることにより、リード１５と樹脂との界面を通して
パッケージ７内に湿気が侵入しにくく、耐久性や品質の
向上を図ることができる。
【００２６】このように、この実施の形態１によれば、
全てのリード１５を、パッケージ７内の中心部において
上方に段差状に隆起した構造とするとともに、パッケー
ジ７外においては、パッケージ７の底面と平行に伸びる
ような形状としたので、パッケージ７の強度を保ったま
ま、リード１５の曲げ量を小さくでき、高周波特性に優
れた、安価な樹脂封止パッケージを用いた高周波半導体
装置が得られる効果がある。
【００２７】実施の形態２．この発明の実施の形態２に
係る高周波半導体装置は、上記実施の形態１に係る高周
波半導体装置において、上記複数のリードは、上記パッ
ケージ側面のうちの側面と底面とが接する部分を含む位
置を貫通するよう配置するようにしたもので、これによ
り、パッケージの強度を保ったまま、リードの曲げ量δ
を小さくでき、高周波特性に優れた、安価な樹脂封止パ
ッケージを備えた高周波半導体装置が得られる効果があ
るとともに、各リードのパッケージ底面に露出した部分
をプリント基板に半田付けすることにより高周波半導体
装置を実装することができ、パッケージ内のチップと各
リードの半田付けした部分までの距離を短くして高周波
インダクタンスを小さくすることができ、さらに特性に
優れた高周波半導体装置を得られる効果があるものであ
る。
【００２８】以下、この実施の形態２について詳細に説
明する。図２は本発明の実施の形態２に係る高周波半導
体装置の構造を示す断面図であり、この断面図はソース
リードに垂直な方向の断面を示している。図において、
図１と同一符号は同一又は相当する部分を示している。
【００２９】上記実施の形態１に係る高周波半導体装置
においては、各リード１５をパッケージ７の内部におい
て上方に段差状に隆起させるとともに、各リード１５を
パッケージ７側面の底面から所定の高さ位置の部分を貫
通してパッケージ７の外部に伸びるように配置した構成
としたが、この実施の形態２に係る高周波半導体装置に
おいては、各リード１５をパッケージ７の内部において
上方に段差状に隆起させるとともに、各リード１５がパ
ッケージ７の側面と底面とが接する部分を含む位置を貫
通してパッケージ７外部に伸びるようにしたものであ
り、リード１５がパッケージ７から突出した部分の近傍
では、パッケージ７の底面にリード１５の一部が露出し
た状態となっている。
【００３０】この実施の形態２に係る構造によれば、上
記実施の形態１と同様に、パッケージの強度を保ったま
ま、リードの曲げ量δを小さくでき、高周波特性に優れ
た、安価な樹脂封止パッケージを備えた高周波半導体装
置が得られる効果があるとともに、各リード１５のパッ
ケージ７の底面に露出した部分をプリント基板に半田付
けすることにより高周波半導体装置を実装できるため、
パッケージ７内のチップ１と各リード１５の半田付けし
た部分までの距離が短くなるため、高周波インダクタン
スが小さくなり、さらに特性に優れた高周波半導体装置
が得られる効果がある。
【００３１】実施の形態３．この発明の実施の形態３に
係る高周波半導体装置は、内部が樹脂により封止されて
なる樹脂封止パッケージと、該パッケージの内部からそ
の外部に向かって伸びるように上記パッケージ側面を貫
通して配置された所定の厚さを有するダイボンディング
用リードと、該ダイボンディング用リードと同じ厚さを
有し、該厚さよりも狭い間隔を隔てて上記ダイボンディ
ング用リードに隣接するよう配置された、上記パッケー
ジの内部からその外部に向かって伸びるように上記パッ
ケージ側面を貫通して配置された複数のリードと、上記
パッケージ内部において、上記ダイボンディング用リー
ド上にダイボンディングされ、該ダイボンディング用リ
ード及び上記複数のリードのそれぞれと電気的に接続さ
れた高周波半導体素子とを備えるようにしたものであ
り、ダイボンディング用リードとその他のリードとの間
隔を、各リードの厚さ未満の間隔としたことにより、利
得特性を向上させることができ、高周波特性に優れた、
安価な樹脂封止パッケージを用いた高周波半導体装置を
得ることができる効果があるものである。
【００３２】以下に本発明の実施の形態３の詳細につい
て説明する。図３は本発明の実施の形態３に係る高周波
半導体装置の構造を示す断面図で、この断面図はソース
リードに対して垂直な断面を示している。図において、
図１と同一符号は同一又は相当する部分を示しており、
２５は厚さ約０．１２５〜０．１５ｍｍのＦｅ−Ｎｉ合
金等からなるリードで、ソースリード２５ａ，ゲートリ
ード２５ｂ，ドレインリード２５ｃにより構成されてお
り、ソースリード２５ａと他のリード２５ｂ，２５ｃと
の間の間隔ｄは各リード２５の厚さよりも狭い間隔、好
ましくは０．０８〜０．１２ｍｍとなっている。なお、
この高周波半導体装置においては、各リード間の開口部
は、金属板からリードフレームを形成する際に、該金属
板の両面から同時にエッチングを行うことにより形成さ
れ、その間隔は時間等により制御される。ただし、精度
のコントロールが可能であれば、プレス打ち抜きにより
形成してもよい。
【００３３】図７に示すような従来の高周波半導体装置
においては、通常、リードフレームの製造は化学エッチ
ング方式かプレスによる打ち抜き方式のいずれかの方式
により行われるが、ソースリード２５ａとゲートリード
２５ｂとの間隔、およびソースリード２５ａとドレイン
リード２５ｃとの間隔は、製造工程上において精度のコ
ントロールが容易であるという理由から、各リード２５
の厚さ以上の間隔としていた。
【００３４】しかしながら、本願発明者らが鋭意研究し
た結果、ＧａＡｓＦＥＴ等の高周波半導体装置の場合、
高周波半導体チップがダイボンディングされるソースリ
ードとその他のリードとの間の間隔ｄが、リードフレー
ムの板厚ｔの前後の間隔となると高周波半導体装置の利
得が大きく変化し、その間隔が板厚ｔよりも大きくなる
と急激に利得が悪化し、その間隔が板厚ｔよりも小さく
なると利得が向上することがわかった。図５はこのリー
ドフレームの板厚を一定とした場合における、ソースリ
ードとその他のリードとの間隔と利得との関係を本願発
明者らが調べた結果を示す図であり、図５において、縦
軸は利得（ｄＢ），横軸はソースリードとその他のリー
ドとの間隔（ｍｍ）を示している。なお、リードフレー
ムの厚さは０．１２５ｍｍとしている。
【００３５】このため、この実施の形態３に係る高周波
半導体装置においては、高周波半導体装置のソースリー
ド２５ａとゲートリード２５ｂとの間隔、およびソース
リード２５ａとドレインリード２５ｃとの間隔ｄを、各
リード２５の厚さ未満の狭い間隔，具体的には０．０８
〜０．１２ｍｍとしたものであり、このような構造とし
たことにより、直材費を上げることなく、利得特性を向
上させることができ、高周波特性に優れた、安価な樹脂
封止パッケージを用いた高周波半導体装置を得ることが
できる効果がある。
【００３６】なお、上記実施の形態１〜３においては、
ソースリード，ゲートリード，ドレインリードを各１本
ずつ備えた高周波半導体装置について説明したが、本発
明においては、パッケージ内部に実装される半導体素子
の構造に合わせてリードの本数を変化させた場合におい
ても適用できるものであり、このような場合においても
上記各実施の形態と同様の効果を奏する。
【００３７】また、上記実施の形態１〜３においては、
ＧａＡｓＦＥＴ装置について説明したが、本発明におい
ては、その他の高周波半導体装置、例えば、Ｓｉ素子を
備えた高周波半導体装置においても適用できるものであ
り、このような場合においても上記各実施の形態と同様
の効果を奏する。
【００３８】
【発明の効果】以上のようにこの発明の実施の形態１に
よれば、内部が樹脂により封止されてなる樹脂封止パッ
ケージと、該パッケージの内部からその外部に向かって
伸びるように上記パッケージ側面を貫通して配置され，
上記パッケージの中心部においては上方に段差状に隆起
した隆起部を有し，上記パッケージ外部においては上記
パッケージの底面と水平な方向に伸びる形状を有する複
数のリードと、上記パッケージ内部において、上記リー
ドの一つの隆起部上にダイボンディングされ、上記複数
のリードのそれぞれと電気的に接続された高周波半導体
素子とを備えるようにしたから、各リードの曲げ量をパ
ッケージの強度を保ったまま小さくすることができ、高
周波特性に優れた、安価な樹脂封止パッケージを用いた
高周波半導体装置が得られる効果がある。
【００３９】また、この発明の実施の形態２によれば、
上記高周波半導体装置において、上記複数のリードは、
上記パッケージの側面と底面とが接する部分を含む位置
を貫通するよう配置するようにしたから、パッケージ内
のチップと各リードのプリント基板に半田付けする部分
までの距離を短くして高周波インダクタンスを小さくし
て、さらに特性に優れた高周波半導体装置が得られる効
果がある。
【００４０】また、この発明の実施の形態３によれば、
内部が樹脂により封止されてなる樹脂封止パッケージ
と、該パッケージの内部からその外部に向かって伸びる
ように上記パッケージ側面を貫通して配置された所定の
厚さを有するダイボンディング用リードと、該ダイボン
ディング用リードと同じ厚さを有し、該厚さよりも狭い
間隔を隔てて上記ダイボンディング用リードに隣接する
よう配置された、上記パッケージの内部からその外部に
向かって伸びるように上記パッケージ側面を貫通して配
置された複数のリードと、上記パッケージ内部におい
て、上記ダイボンディング用リード上にダイボンディン
グされ、該ダイボンディング用リード及び上記複数のリ
ードのそれぞれと電気的に接続された高周波半導体素子
とを備えるようにしたから、ダイボンディング用リード
とその他のリードとの間隔を、各リードの厚さ未満の間
隔としたことにより、利得特性を向上させることがで
き、高周波特性に優れた、安価な樹脂封止パッケージを
用いた高周波半導体装置を得ることができる効果がある
ものである。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による高周波半導体
装置の構造を示す断面図である。
【図２】 この発明の実施の形態２による高周波半導体
装置の構造を示す断面図である。
【図３】 この発明の実施の形態３による高周波半導体
装置の構造を示す断面図である。
【図４】 この発明の実施の形態１による高周波半導体
装置の、リードの曲げ量と利得との関係を示すグラフで
ある。
【図５】 この発明の実施の形態３によるリードの厚さ
と、ソースリードとその他のリードとの間隔と、利得と
の関係を示す図である。
【図６】 この発明の実施の形態１による高周波半導体
装置の製造方法を示す斜視工程図である。
【図７】 従来の高周波半導体装置の構造を示す斜視図
(a),及び断面図(b)である。
【符号の説明】
１ 高周波半導体チップ、２ 金線、３ ダイボンド
材、５ａ，１５ａ，２５ａ ソースリード、５ｂ，１５
ｂ，２５ｂ ゲートリード、５ｃ，１５ｃ，２５ｃ ド
レインリード、７ 樹脂封止パッケージ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 内部が樹脂により封止されてなる樹脂封
    止パッケージと、 該パッケージの内部からその外部に向かって伸びるよう
    に上記パッケージの側面を貫通して配置され，上記パッ
    ケージの中心部においては上方に段差状に隆起した隆起
    部を有し，上記パッケージ外部においては上記パッケー
    ジの底面と水平な方向に伸びる形状を有する複数のリー
    ドと、 上記パッケージ内部において、上記リードの一つの隆起
    部上にダイボンディングされ、上記複数のリードのそれ
    ぞれと電気的に接続された高周波半導体素子とを備えた
    ことを特徴とする高周波半導体装置。
  2. 【請求項２】 請求項１に記載の高周波半導体装置にお
    いて、 上記複数のリードは、上記パッケージの側面と底面とが
    接する部分を含む位置を貫通するよう配置されているこ
    とを特徴とする高周波半導体装置。
  3. 【請求項３】 内部が樹脂により封止されてなる樹脂封
    止パッケージと、 該パッケージの内部からその外部に向かって伸びるよう
    に上記パッケージの側面を貫通して配置された所定の厚
    さを有するダイボンディング用リードと、 該ダイボンディング用リードと同じ厚さを有し、該厚さ
    未満の間隔を隔てて上記ダイボンディング用リードに隣
    接するよう配置された、上記パッケージの内部からその
    外部に向かって伸びるように上記パッケージ側面を貫通
    して配置された複数のリードと、 上記パッケージ内部において、上記ダイボンディング用
    リード上にダイボンディングされ、該ダイボンディング
    用リード及び上記複数のリードのそれぞれと電気的に接
    続された高周波半導体素子とを備えたことを特徴とする
    高周波半導体装置。
JP8128196A 1996-05-23 1996-05-23 高周波半導体装置 Pending JPH09312367A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8128196A JPH09312367A (ja) 1996-05-23 1996-05-23 高周波半導体装置
US08/738,845 US5917241A (en) 1996-05-23 1996-10-28 High frequency semiconductor device having source, drain, and gate leads
DE19709541A DE19709541A1 (de) 1996-05-23 1997-03-07 Hochfrequenzhalbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8128196A JPH09312367A (ja) 1996-05-23 1996-05-23 高周波半導体装置

Publications (1)

Publication Number Publication Date
JPH09312367A true JPH09312367A (ja) 1997-12-02

Family

ID=14978842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8128196A Pending JPH09312367A (ja) 1996-05-23 1996-05-23 高周波半導体装置

Country Status (3)

Country Link
US (1) US5917241A (ja)
JP (1) JPH09312367A (ja)
DE (1) DE19709541A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100659A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3022393B2 (ja) * 1997-04-21 2000-03-21 日本電気株式会社 半導体装置およびリードフレームならびに半導体装置の製造方法
EP0948049A1 (en) * 1998-03-03 1999-10-06 Ching-Kuang Tzuang Dual-mode microwave/millimeter wave integrated circuit package
JP3334864B2 (ja) 1998-11-19 2002-10-15 松下電器産業株式会社 電子装置
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
US6603195B1 (en) * 2000-06-28 2003-08-05 International Business Machines Corporation Planarized plastic package modules for integrated circuits
SG105544A1 (en) * 2002-04-19 2004-08-27 Micron Technology Inc Ultrathin leadframe bga circuit package
US7511361B2 (en) * 2005-01-05 2009-03-31 Xiaotian Zhang DFN semiconductor package having reduced electrical resistance
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US8941962B2 (en) 2011-09-13 2015-01-27 Fsp Technology Inc. Snubber circuit and method of using bipolar junction transistor in snubber circuit
US11101201B2 (en) * 2019-03-01 2021-08-24 Infineon Technologies Ag Semiconductor package having leads with a negative standoff

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171753A (ja) * 1984-02-17 1985-09-05 Hitachi Ltd 高周波半導体装置
JPS60183755A (ja) * 1984-03-02 1985-09-19 Hitachi Ltd 高周波半導体装置
JPS62298146A (ja) * 1986-06-18 1987-12-25 Hitachi Micro Comput Eng Ltd 電子装置
JPS63151058A (ja) * 1986-12-16 1988-06-23 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH01115145A (ja) * 1987-10-28 1989-05-08 Mitsubishi Electric Corp 樹脂封止形集積回路
US4891686A (en) * 1988-04-08 1990-01-02 Directed Energy, Inc. Semiconductor packaging with ground plane conductor arrangement
JP2708179B2 (ja) * 1988-07-06 1998-02-04 株式会社日立製作所 レジンモールド型高周波用半導体装置およびその製造方法
JPH03131059A (ja) * 1989-10-16 1991-06-04 Mitsubishi Electric Corp 半導体装置
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JPH05259336A (ja) * 1992-03-12 1993-10-08 Sharp Corp 樹脂封止型半導体装置
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
JP3220264B2 (ja) * 1992-12-01 2001-10-22 株式会社東芝 半導体装置
JP2732767B2 (ja) * 1992-12-22 1998-03-30 株式会社東芝 樹脂封止型半導体装置
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
JP2536436B2 (ja) * 1993-11-19 1996-09-18 日本電気株式会社 モ―ルド型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100659A1 (ja) * 2021-12-01 2023-06-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US5917241A (en) 1999-06-29
DE19709541A1 (de) 1997-11-27

Similar Documents

Publication Publication Date Title
US7595551B2 (en) Semiconductor package for a large die
US7042068B2 (en) Leadframe and semiconductor package made using the leadframe
US7338838B2 (en) Resin-encapsulation semiconductor device and method for fabricating the same
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US7635910B2 (en) Semiconductor package and method
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
US8222720B2 (en) Semiconductor device and manufacturing method thereof
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
US6525406B1 (en) Semiconductor device having increased moisture path and increased solder joint strength
US6069408A (en) Semiconductor device and method of manufacturing semiconductor device
JPH09312367A (ja) 高周波半導体装置
US20060255438A1 (en) Lead frame and resin-encapsulated semiconductor device
US5028741A (en) High frequency, power semiconductor device
US20050266617A1 (en) Module with multiple power amplifiers and power sensors
JPH0629428A (ja) 半導体装置
JP2000294711A (ja) リードフレーム
US20070099344A1 (en) Ultrathin leadframe BGA circuit package
US6677662B1 (en) Clamp and heat block assembly for wire bonding a semiconductor package assembly
JPH1174439A (ja) 樹脂モールドパッケージ
JP3292082B2 (ja) ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法
US20020180011A1 (en) Lead frame, semiconductor device using the same and method of producing the semiconductor device
EP4425537A2 (en) Hybrid multi-die qfp-qfn package
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
JP3424184B2 (ja) 樹脂封止型半導体装置
CN114520203A (zh) 用于半导体器件封装的接触夹