JPH09172060A - トレンチ素子分離構造を備えた半導体装置及びその製造方法 - Google Patents
トレンチ素子分離構造を備えた半導体装置及びその製造方法Info
- Publication number
- JPH09172060A JPH09172060A JP8323912A JP32391296A JPH09172060A JP H09172060 A JPH09172060 A JP H09172060A JP 8323912 A JP8323912 A JP 8323912A JP 32391296 A JP32391296 A JP 32391296A JP H09172060 A JPH09172060 A JP H09172060A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor device
- isolation structure
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
- H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 トレンチ素子分離構造を備えた半導体装置及
びその製造方法を提供する。 【解決手段】 本発明の半導体装置は、活性領域を限定
するトレンチ１１５が形成された基板１００と、前記ト
レンチ１１５の入口の縁部と前記トレンチ１１５の底面
の基板１００とに形成されドーピングされた不純物を含
む漏れ電流防止部１４５、１５０と、前記トレンチ１１
５の内部に充填された絶縁物質からなる素子分離膜１５
５とを含むことを特徴とする。これにより、素子が形成
される基板１００の活性領域の縁部に発生する漏れ電流
を防止して、素子の電気的特性を向上させることができ
る。
びその製造方法を提供する。 【解決手段】 本発明の半導体装置は、活性領域を限定
するトレンチ１１５が形成された基板１００と、前記ト
レンチ１１５の入口の縁部と前記トレンチ１１５の底面
の基板１００とに形成されドーピングされた不純物を含
む漏れ電流防止部１４５、１５０と、前記トレンチ１１
５の内部に充填された絶縁物質からなる素子分離膜１５
５とを含むことを特徴とする。これにより、素子が形成
される基板１００の活性領域の縁部に発生する漏れ電流
を防止して、素子の電気的特性を向上させることができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の素子分
離構造に係り、特にトレンチの入口の縁部の基板とトレ
ンチの底面の基板に漏れ電流防止部を備えることによ
り、活性領域の縁部で発生する漏れ電流を防止すること
のできるトレンチ素子分離構造を備えた半導体装置及び
その製造方法に関する。
離構造に係り、特にトレンチの入口の縁部の基板とトレ
ンチの底面の基板に漏れ電流防止部を備えることによ
り、活性領域の縁部で発生する漏れ電流を防止すること
のできるトレンチ素子分離構造を備えた半導体装置及び
その製造方法に関する。
【０００２】
【従来の技術】従来の素子分離は、基板の活性領域を限
定するために基板の所定部にトレンチを形成し、そのト
レンチの内部に絶縁物質を充填することにより素子分離
膜を形成する方法を用いて実現している。図１乃至図３
はトレンチを用いる従来の素子分離構造を説明するため
の断面図である。
定するために基板の所定部にトレンチを形成し、そのト
レンチの内部に絶縁物質を充填することにより素子分離
膜を形成する方法を用いて実現している。図１乃至図３
はトレンチを用いる従来の素子分離構造を説明するため
の断面図である。
【０００３】図１は素子分離領域を限定するトレンチ２
５を示す断面図である。前記図１に示された断面構造
は、基板１０上に酸化膜と窒化膜を順次に積層する第１
段階、二つの積層物をパタニングして前記基板の所定部
を露出させる第２段階、酸化膜パターン１５及び窒化膜
パターン２０により露出された基板１０を食刻してトレ
ンチ１０を形成する第３段階、及び前記トレンチ２５の
内部の基板１０に不純物３５をドーピングしてチャンネ
ル阻止領域４０を形成する第４段階により形成される。
５を示す断面図である。前記図１に示された断面構造
は、基板１０上に酸化膜と窒化膜を順次に積層する第１
段階、二つの積層物をパタニングして前記基板の所定部
を露出させる第２段階、酸化膜パターン１５及び窒化膜
パターン２０により露出された基板１０を食刻してトレ
ンチ１０を形成する第３段階、及び前記トレンチ２５の
内部の基板１０に不純物３５をドーピングしてチャンネ
ル阻止領域４０を形成する第４段階により形成される。
【０００４】図２は前記トレンチ２５の内部に絶縁物質
を充填することにより形成された素子分離膜４５を示す
断面図である。前記図２に示された断面構造は、前記酸
化膜パターン（図１の１５）及び前記窒化膜パターン
（図１の２０）を取り除く第１段階、トレンチに絶縁物
質を埋め込むことにより絶縁膜を形成する第２段階、及
び前記基板１０上の絶縁膜を平坦化することにより素子
分離膜４５を形成する第３段階により形成される。
を充填することにより形成された素子分離膜４５を示す
断面図である。前記図２に示された断面構造は、前記酸
化膜パターン（図１の１５）及び前記窒化膜パターン
（図１の２０）を取り除く第１段階、トレンチに絶縁物
質を埋め込むことにより絶縁膜を形成する第２段階、及
び前記基板１０上の絶縁膜を平坦化することにより素子
分離膜４５を形成する第３段階により形成される。
【０００５】図３は活性領域５５を示す断面図である。
前記活性領域５５は前記チャンネル阻止領域４０を形成
するためにドーピングする不純物（図１の３５）と反対
の導電型を有する不純物５０を前記基板１０にドーピン
グすることにより形成される。この際、不純物３５と５
０が重ね合わせてドーピングされた混合不純物層６０も
形成される。ここで、図面符号“Ｘ”は活性領域５５の
縁部に形成された接合界面の所定部を示す。
前記活性領域５５は前記チャンネル阻止領域４０を形成
するためにドーピングする不純物（図１の３５）と反対
の導電型を有する不純物５０を前記基板１０にドーピン
グすることにより形成される。この際、不純物３５と５
０が重ね合わせてドーピングされた混合不純物層６０も
形成される。ここで、図面符号“Ｘ”は活性領域５５の
縁部に形成された接合界面の所定部を示す。
【０００６】図４は従来の方法によるトレンチ素子分離
膜により限定された活性領域に形成された正常トランジ
スタＴ１と活性領域の縁部及び素子分離領域に形成され
た寄生トランジスタＴ３、Ｔ４、Ｔ２を示す概略図であ
り、図５は前記図４の５−５′線に沿い基板を切断した
断面図である。トレンチ２５に形成された素子分離膜４
５を示す前記図４及び図５の構造を見ると、所定の不純
物がドーピングされた活性領域５５上にゲート酸化膜６
５が形成されており、前記ゲート酸化膜６５の上部及び
素子分離膜４５上の一部にゲート電極７０が形成されて
おり、前記トレンチ２５の側壁及び底面にはチャンネル
拡散防止層４０が形成されている。一方、前記ゲート電
極７０上に図４に示された正常トランジスタ領域Ｔ１と
寄生トランジスタ領域Ｔ３、Ｔ４、Ｔ２が表示されてお
り、前記素子分離膜４５と活性領域５５との接合界面を
図面符号“Ｙ”で表示する。
膜により限定された活性領域に形成された正常トランジ
スタＴ１と活性領域の縁部及び素子分離領域に形成され
た寄生トランジスタＴ３、Ｔ４、Ｔ２を示す概略図であ
り、図５は前記図４の５−５′線に沿い基板を切断した
断面図である。トレンチ２５に形成された素子分離膜４
５を示す前記図４及び図５の構造を見ると、所定の不純
物がドーピングされた活性領域５５上にゲート酸化膜６
５が形成されており、前記ゲート酸化膜６５の上部及び
素子分離膜４５上の一部にゲート電極７０が形成されて
おり、前記トレンチ２５の側壁及び底面にはチャンネル
拡散防止層４０が形成されている。一方、前記ゲート電
極７０上に図４に示された正常トランジスタ領域Ｔ１と
寄生トランジスタ領域Ｔ３、Ｔ４、Ｔ２が表示されてお
り、前記素子分離膜４５と活性領域５５との接合界面を
図面符号“Ｙ”で表示する。
【０００７】前記チャンネル拡散防止層４０と活性領域
５５にドーピングされた不純物はその導電型が相互に反
対である。一方、前記寄生トランジスタＴ２、Ｔ３、Ｔ
４のスレショルド電圧と素子分離のパンチスルー電圧を
高めるため、前記不純物（図１の３５、図３の５０）を
高濃度でドーピングする。これにより、チャンネル阻止
領域４０と活性領域５５との間には相互に反対の導電型
を有する高濃度のＰＮ接合が形成される。この際、前記
高濃度のＰＮ接合の界面、すなわち、図３の“Ｘ”、図
５の“Ｙ”で電界集中現象が発生することにより、素子
の漏れ電流が増大する。
５５にドーピングされた不純物はその導電型が相互に反
対である。一方、前記寄生トランジスタＴ２、Ｔ３、Ｔ
４のスレショルド電圧と素子分離のパンチスルー電圧を
高めるため、前記不純物（図１の３５、図３の５０）を
高濃度でドーピングする。これにより、チャンネル阻止
領域４０と活性領域５５との間には相互に反対の導電型
を有する高濃度のＰＮ接合が形成される。この際、前記
高濃度のＰＮ接合の界面、すなわち、図３の“Ｘ”、図
５の“Ｙ”で電界集中現象が発生することにより、素子
の漏れ電流が増大する。
【０００８】したがって、前記の高濃度のＰＮ接合界面
（図３の“Ｘ”、図５の“Ｙ”）で発生する電界集中現
象を防止するため、前記チャンネル阻止領域にドーピン
グされた不純物（図１の３５）のドーピング濃度を低め
る方法が提案されている。しかしながら、このような方
法は寄生トランジスタＴ２、Ｔ３、Ｔ４のスレショルド
電圧と素子分離領域のパンチスルー電圧を低下させるの
で、漏れ電流は増大するという問題がある。
（図３の“Ｘ”、図５の“Ｙ”）で発生する電界集中現
象を防止するため、前記チャンネル阻止領域にドーピン
グされた不純物（図１の３５）のドーピング濃度を低め
る方法が提案されている。しかしながら、このような方
法は寄生トランジスタＴ２、Ｔ３、Ｔ４のスレショルド
電圧と素子分離領域のパンチスルー電圧を低下させるの
で、漏れ電流は増大するという問題がある。
【０００９】上述したように、従来の素子分離技術は活
性領域の縁部で漏れ電流が発生する問題を解決すること
ができない。素子の漏れ電流は、完成された素子の正常
的な動作を妨げ、ＭＯＳトランジスタにおける動作消費
電力を増大させる原因となる。したがって、製品の収率
は低下する。
性領域の縁部で漏れ電流が発生する問題を解決すること
ができない。素子の漏れ電流は、完成された素子の正常
的な動作を妨げ、ＭＯＳトランジスタにおける動作消費
電力を増大させる原因となる。したがって、製品の収率
は低下する。
【００１０】
【発明が解決しようとする課題】本発明は上述した従来
の問題点を解決するために案出されたものであり、活性
領域の縁部で発生された高濃度のＰＮ接合による電界集
中により漏れ電流が発生することを防止するように、ト
レンチの入口の縁部の基板とトレンチの底面の基板にド
ーピングされた不純物を含む漏れ電流防止部を備えるこ
とを特徴とするトレンチ素子分離構造を備えた半導体装
置を提供することを目的とする。
の問題点を解決するために案出されたものであり、活性
領域の縁部で発生された高濃度のＰＮ接合による電界集
中により漏れ電流が発生することを防止するように、ト
レンチの入口の縁部の基板とトレンチの底面の基板にド
ーピングされた不純物を含む漏れ電流防止部を備えるこ
とを特徴とするトレンチ素子分離構造を備えた半導体装
置を提供することを目的とする。
【００１１】本発明の他の目的は前記トレンチ素子分離
構造を備えた半導体装置の製造方法を提供することにあ
る。
構造を備えた半導体装置の製造方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に本発明によるトレンチ素子分離構造を備えた半導体装
置は、活性領域を限定するトレンチが形成された基板
と、前記トレンチの入口の縁部と前記トレンチの底面の
基板に形成されドーピングされた不純物を含む漏れ電流
防止部と、前記トレンチの内部に充填された絶縁物質か
らなる素子分離膜とを含むことを特徴とする。
に本発明によるトレンチ素子分離構造を備えた半導体装
置は、活性領域を限定するトレンチが形成された基板
と、前記トレンチの入口の縁部と前記トレンチの底面の
基板に形成されドーピングされた不純物を含む漏れ電流
防止部と、前記トレンチの内部に充填された絶縁物質か
らなる素子分離膜とを含むことを特徴とする。
【００１３】前記他の目的を達成するために本発明によ
るトレンチ素子分離構造を備えた半導体装置の製造方法
は、（ａ）基板の所定部を露出させる不純物ドーピング
防止層パターンを形成する段階と、（ｂ）前記不純物ド
ーピング防止層パターンをマスクとして用いて前記露出
された基板を食刻してトレンチを形成する段階と、
（ｃ）前記トレンチの側壁及び底面の基板上に均一な厚
さを有する食刻防止層を形成する段階と、（ｄ）前記食
刻防止層上に絶縁膜を形成した後、これを食刻して前記
トレンチの側壁上部及び前記トレンチの底面上の食刻防
止層を露出させる絶縁膜スペーサを形成する段階と、
（ｅ）前記絶縁膜スペーサ及び前記不純物ドーピング防
止層パターンをマスクとして用いて不純物をドーピング
して前記トレンチの入口の縁部の基板と前記トレンチの
底面の基板に漏れ電流防止部を形成する段階とを含めて
なることを特徴とする。
るトレンチ素子分離構造を備えた半導体装置の製造方法
は、（ａ）基板の所定部を露出させる不純物ドーピング
防止層パターンを形成する段階と、（ｂ）前記不純物ド
ーピング防止層パターンをマスクとして用いて前記露出
された基板を食刻してトレンチを形成する段階と、
（ｃ）前記トレンチの側壁及び底面の基板上に均一な厚
さを有する食刻防止層を形成する段階と、（ｄ）前記食
刻防止層上に絶縁膜を形成した後、これを食刻して前記
トレンチの側壁上部及び前記トレンチの底面上の食刻防
止層を露出させる絶縁膜スペーサを形成する段階と、
（ｅ）前記絶縁膜スペーサ及び前記不純物ドーピング防
止層パターンをマスクとして用いて不純物をドーピング
して前記トレンチの入口の縁部の基板と前記トレンチの
底面の基板に漏れ電流防止部を形成する段階とを含めて
なることを特徴とする。
【００１４】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。 〔実施例１〕図６は本発明の一目的を達成する一実施例
によるトレンチ素子分離構造を示す断面図である。これ
は、基板１００に形成されたトレンチ１１５、前記トレ
ンチ１１５の縁部の基板１００とトレンチ１１５の底面
の基板１００にそれぞれ形成された漏れ電流防止部１４
５、１５０、及び前記トレンチ１１５に絶縁物を充填し
て形成された素子分離膜１５５からなるトレンチ型の素
子分離構造を示す。
明の実施の形態を詳しく説明する。 〔実施例１〕図６は本発明の一目的を達成する一実施例
によるトレンチ素子分離構造を示す断面図である。これ
は、基板１００に形成されたトレンチ１１５、前記トレ
ンチ１１５の縁部の基板１００とトレンチ１１５の底面
の基板１００にそれぞれ形成された漏れ電流防止部１４
５、１５０、及び前記トレンチ１１５に絶縁物を充填し
て形成された素子分離膜１５５からなるトレンチ型の素
子分離構造を示す。
【００１５】前記漏れ電流防止部１４５、１５０は前記
半導体基板１００と同じ導電型の不純物でドーピングさ
せる。この際、前記漏れ電流防止部１４５、１５０は高
濃度でドーピングしても、従来とは異なり電界集中によ
る漏れ電流の問題点は発生しない。一方、図６に示され
た素子分離構造は前記トレンチ１１５の側壁及び底面上
に均一な厚さで形成された食刻防止層（図７の１２０）
をさらに備えてもよい。
半導体基板１００と同じ導電型の不純物でドーピングさ
せる。この際、前記漏れ電流防止部１４５、１５０は高
濃度でドーピングしても、従来とは異なり電界集中によ
る漏れ電流の問題点は発生しない。一方、図６に示され
た素子分離構造は前記トレンチ１１５の側壁及び底面上
に均一な厚さで形成された食刻防止層（図７の１２０）
をさらに備えてもよい。
【００１６】〔実施例２〕図７は本発明の一目的を達成
するための他の実施例によるトレンチ素子分離構造を示
す断面図であり、図６に示されたトレンチ１１５に食刻
防止層１２０と絶縁膜スペーサ１３０がさらに備えられ
ている。この際、前記食刻防止層１２０は絶縁膜スペー
サ１３０と前記トレンチ１１５の側壁との間に介在して
いる。そして、前記絶縁膜スペーサ１３０は前記食刻防
止層１２０に比べて乾食食刻選択が相対的に高い物質、
例えば、シリコンナイトライドまたはポリシリコンを用
いて形成されることができる。
するための他の実施例によるトレンチ素子分離構造を示
す断面図であり、図６に示されたトレンチ１１５に食刻
防止層１２０と絶縁膜スペーサ１３０がさらに備えられ
ている。この際、前記食刻防止層１２０は絶縁膜スペー
サ１３０と前記トレンチ１１５の側壁との間に介在して
いる。そして、前記絶縁膜スペーサ１３０は前記食刻防
止層１２０に比べて乾食食刻選択が相対的に高い物質、
例えば、シリコンナイトライドまたはポリシリコンを用
いて形成されることができる。
【００１７】〔実施例３〕図８乃至図１２は本発明の他
の目的を達成する一実施例を順次に説明するための断面
図である。図８は基板１００の所定部に形成されたトレ
ンチ１１５を示す断面図である。これは、基板１００上
に不純物ドーピング防止層を積層する第１段階、前記不
純物ドーピング防止層をパタニングして前記基板１００
の所定部を露出させる不純物ドーピング防止層パターン
１０５を形成する第２段階、前記不純物ドーピング防止
層パターン１０５をマスクとして用いて前記露出された
基板１００を食刻してトレンチ１１５を形成する第３段
階、及び前記トレンチ１１５の側壁及び底面上に薄膜の
食刻防止層１２０を形成する第４段階により形成され
る。
の目的を達成する一実施例を順次に説明するための断面
図である。図８は基板１００の所定部に形成されたトレ
ンチ１１５を示す断面図である。これは、基板１００上
に不純物ドーピング防止層を積層する第１段階、前記不
純物ドーピング防止層をパタニングして前記基板１００
の所定部を露出させる不純物ドーピング防止層パターン
１０５を形成する第２段階、前記不純物ドーピング防止
層パターン１０５をマスクとして用いて前記露出された
基板１００を食刻してトレンチ１１５を形成する第３段
階、及び前記トレンチ１１５の側壁及び底面上に薄膜の
食刻防止層１２０を形成する第４段階により形成され
る。
【００１８】図９は前記食刻防止層１２０上に絶縁膜１
２５が塗布されたことを示す断面図である。この際、前
記絶縁膜１２５は前記食刻防止層１２０に比べて乾式食
刻選択比が相対的に高い物質、例えば、シリコンナイト
ライドまたはポリシリコンを用いて形成される。
２５が塗布されたことを示す断面図である。この際、前
記絶縁膜１２５は前記食刻防止層１２０に比べて乾式食
刻選択比が相対的に高い物質、例えば、シリコンナイト
ライドまたはポリシリコンを用いて形成される。
【００１９】図１０は前記第２食刻防止層１２０の所定
部を露出させる絶縁膜スペーサ１３０が形成されたこと
を示す断面図である。前記絶縁膜スペーサ１３０は前記
絶縁膜（図９の１２５）に対する乾式食刻工程を行うこ
とにより形成される。前記絶縁膜スペーサ１３０は前記
トレンチ１１５の側壁上部とトレンチ１１５の底面の食
刻防止層１２０を露出させる。
部を露出させる絶縁膜スペーサ１３０が形成されたこと
を示す断面図である。前記絶縁膜スペーサ１３０は前記
絶縁膜（図９の１２５）に対する乾式食刻工程を行うこ
とにより形成される。前記絶縁膜スペーサ１３０は前記
トレンチ１１５の側壁上部とトレンチ１１５の底面の食
刻防止層１２０を露出させる。
【００２０】図１１は前記トレンチ１１５の入口の縁部
の基板１００と前記トレンチ１１５の底面の基板１００
に漏れ電流防止部１４５、１５０が形成されたことを示
す断面図である。これは、前記絶縁膜スペーサ１３０及
び前記不純物ドーピング防止層パターン１０５イオン注
入マスクとして用いて不純物１４０を注入することによ
り形成される。図１１で、不純物１４０を表示するクロ
ス矢印はイオン注入入射角の変化により前記不純物１４
０が前記トレンチ１１５の縁部の基板１００とトレンチ
１１５の底面の基板１００に注入されることを示す。こ
の際、前記イオン注入角度は前記基板１００の上部の平
面の法線に対して対称的であることが望ましい。さら
に、前記不純物１４０は前記基板１００と同じ導電型を
有することが望ましい。したがって、前記トレンチ１１
５の縁部の基板１００に前記不純物１４０が均一にドー
ピングして前記漏れ電流防止部１４５が形成される。こ
の際、前記トレンチ１１５の側壁に形成された漏れ電流
防止部１４５は通常に扇形状に形成される。
の基板１００と前記トレンチ１１５の底面の基板１００
に漏れ電流防止部１４５、１５０が形成されたことを示
す断面図である。これは、前記絶縁膜スペーサ１３０及
び前記不純物ドーピング防止層パターン１０５イオン注
入マスクとして用いて不純物１４０を注入することによ
り形成される。図１１で、不純物１４０を表示するクロ
ス矢印はイオン注入入射角の変化により前記不純物１４
０が前記トレンチ１１５の縁部の基板１００とトレンチ
１１５の底面の基板１００に注入されることを示す。こ
の際、前記イオン注入角度は前記基板１００の上部の平
面の法線に対して対称的であることが望ましい。さら
に、前記不純物１４０は前記基板１００と同じ導電型を
有することが望ましい。したがって、前記トレンチ１１
５の縁部の基板１００に前記不純物１４０が均一にドー
ピングして前記漏れ電流防止部１４５が形成される。こ
の際、前記トレンチ１１５の側壁に形成された漏れ電流
防止部１４５は通常に扇形状に形成される。
【００２１】図１２はトレンチ１１５の内部に絶縁物質
を充填することにより形成された素子分離膜１５５を示
す断面図である。前記素子分離膜１５５は前記不純物ド
ーピング防止層パターン（図１１の１０５）を取り除く
第１段階、前記トレンチ１１５の内部に絶縁物質を充填
して素子分離膜１５５を形成させる第２段階、及びその
上部面を平坦化させる第３段階により形成される。この
際、前記第３段階の平坦化工程は後続く工程により任意
に行われる。
を充填することにより形成された素子分離膜１５５を示
す断面図である。前記素子分離膜１５５は前記不純物ド
ーピング防止層パターン（図１１の１０５）を取り除く
第１段階、前記トレンチ１１５の内部に絶縁物質を充填
して素子分離膜１５５を形成させる第２段階、及びその
上部面を平坦化させる第３段階により形成される。この
際、前記第３段階の平坦化工程は後続く工程により任意
に行われる。
【００２２】〔実施例４〕図１３は本発明の他の目的を
達成する他の実施例を説明するために示す断面図であ
る。具体的に、前記図８から図１１の段階を順次に行っ
た後、前記トレンチ１１５の側壁に形成された前記絶縁
膜スペーサ１３０を取り除き、前記トレンチ１１５の内
部に絶縁物質を充填することにより素子分離膜１５５を
形成する。
達成する他の実施例を説明するために示す断面図であ
る。具体的に、前記図８から図１１の段階を順次に行っ
た後、前記トレンチ１１５の側壁に形成された前記絶縁
膜スペーサ１３０を取り除き、前記トレンチ１１５の内
部に絶縁物質を充填することにより素子分離膜１５５を
形成する。
【００２３】〔実施例５〕図１４は本発明の他の目的を
達成するさらに他の実施例を説明するための断面図であ
る。具体的に、前記図８から図１０の段階を順次に行っ
た後、図１４に示された構造は、不純物ソース膜１６０
を前記結果物の全面に塗布する第１段階、高温熱処理工
程により前記不純物ソース膜１６０に含まれている不純
物を前記ドーピング防止層パターン１０５と前記絶縁膜
スペーサ１３０を拡散手段マスクとして前記トレンチ１
１５の縁部の基板１００と前記トレンチ１１５の底面の
基板１００に熱拡散させることにより漏れ電流防止部１
４５、１５０をそれぞれ形成させる第２段階により形成
される。一方、工程単純化の側面から前記第１段階及び
第２段階は同時に行うことが望ましい。
達成するさらに他の実施例を説明するための断面図であ
る。具体的に、前記図８から図１０の段階を順次に行っ
た後、図１４に示された構造は、不純物ソース膜１６０
を前記結果物の全面に塗布する第１段階、高温熱処理工
程により前記不純物ソース膜１６０に含まれている不純
物を前記ドーピング防止層パターン１０５と前記絶縁膜
スペーサ１３０を拡散手段マスクとして前記トレンチ１
１５の縁部の基板１００と前記トレンチ１１５の底面の
基板１００に熱拡散させることにより漏れ電流防止部１
４５、１５０をそれぞれ形成させる第２段階により形成
される。一方、工程単純化の側面から前記第１段階及び
第２段階は同時に行うことが望ましい。
【００２４】前記不純物拡散段階後、前記不純物ソース
膜１６０及び前記ドーピング防止層パターン１０５を取
り除く。次いで、前記トレンチ１１５の内部に絶縁物質
を充填することにより素子分離膜１５５を形成すること
により、前記図１２の断面構造を形成することができ
る。この際、前記素子分離膜１５５を形成するまえに前
記絶縁膜スペーサ１３０を取り除く段階をさらに含むこ
とができ、その結果物は前記図１３に示された断面構造
と同様である。
膜１６０及び前記ドーピング防止層パターン１０５を取
り除く。次いで、前記トレンチ１１５の内部に絶縁物質
を充填することにより素子分離膜１５５を形成すること
により、前記図１２の断面構造を形成することができ
る。この際、前記素子分離膜１５５を形成するまえに前
記絶縁膜スペーサ１３０を取り除く段階をさらに含むこ
とができ、その結果物は前記図１３に示された断面構造
と同様である。
【００２５】
【発明の効果】本発明による各種の実施例、すなわち、
トレンチ１１５の縁部と前記トレンチ１１５の底面の基
板１００に形成された漏れ電流防止部１４５、１５０を
備えたトレンチ１１５を用いる素子分離構造及び素子分
離方法により活性領域の縁部で発生する寄生トランジス
タの漏れ電流の発生を防止することにより、素子の電気
的特性を向上させることができる。
トレンチ１１５の縁部と前記トレンチ１１５の底面の基
板１００に形成された漏れ電流防止部１４５、１５０を
備えたトレンチ１１５を用いる素子分離構造及び素子分
離方法により活性領域の縁部で発生する寄生トランジス
タの漏れ電流の発生を防止することにより、素子の電気
的特性を向上させることができる。
【００２６】本発明は前記実施例に限るものでなく、本
発明の技術的な思想内で多くの変形が当分野において通
常の知識を持つ者により可能なのは明らかである。
発明の技術的な思想内で多くの変形が当分野において通
常の知識を持つ者により可能なのは明らかである。
【図１】半導体素子の素子分離膜を製造するために用い
られた従来の方法を説明する断面図である。
られた従来の方法を説明する断面図である。
【図２】半導体素子の素子分離膜を製造するために用い
られた従来の方法を説明する断面図である。
られた従来の方法を説明する断面図である。
【図３】半導体素子の素子分離膜を製造するために用い
られた従来の方法を説明する断面図である。
られた従来の方法を説明する断面図である。
【図４】従来の方法により製造されたトランジスタの概
略図である。
略図である。
【図５】図４の５−５′線による断面図である。
【図６】本発明の実施例１を説明する断面図である。
【図７】本発明の実施例２を説明する断面図である。
【図８】本発明の実施例３を説明する断面図である。
【図９】本発明の実施例３を説明する断面図である。
【図１０】本発明の実施例３を説明する断面図である。
【図１１】本発明の実施例３を説明する断面図である。
【図１２】本発明の実施例３を説明する断面図である。
【図１３】本発明の実施例４を説明する断面図である。
【図１４】本発明の実施例５を説明する断面図である。
１００ 基板 １０５ ドーピング防止層パターン １１５ トレンチ １２０ 食刻防止層 １２５ 絶縁膜 １３０ 絶縁膜スペーサ １４０ 不純物 １４５ 漏れ電流防止部 １５０ 漏れ電流防止部 １５５ 素子分離膜 １６０ ソ−ス膜
Claims (22)
- 【請求項１】 活性領域を限定するトレンチが形成され
た基板と、 前記トレンチの入口の縁部と前記トレンチの底面の基板
に形成され、ドーピングされた不純物を含む漏れ電流防
止部と、 前記トレンチの内部に充填された絶縁物質からなる素子
分離膜とを含むことを特徴とするトレンチ素子分離構造
を備えた半導体装置。 - 【請求項２】 前記不純物は前記基板と同じ導電型を有
することを特徴とする請求項１に記載のトレンチ素子分
離構造を備えた半導体装置。 - 【請求項３】 前記トレンチの側壁及び前記トレンチの
底面の基板上に均一な厚さの食刻防止層をさらに備える
ことを特徴とする請求項２に記載のトレンチ素子分離構
造を備えた半導体装置。 - 【請求項４】 前記トレンチの側壁上部及び前記トレン
チの底面の食刻防止層を露出させる絶縁膜スペーサを前
記食刻防止層上にさらに備えることを特徴とする請求項
３に記載のトレンチ素子分離構造を備えた半導体装置。 - 【請求項５】 前記絶縁膜スペーサは前記食刻防止層に
対して乾式食刻選択比が相対的に高い物質からなること
を特徴とする請求項４に記載のトレンチ素子分離構造を
備えた半導体装置。 - 【請求項６】 前記絶縁膜スペーサはシリコンナイトラ
イドまたはポリシリコンからなることを特徴とする請求
項５に記載のトレンチ素子分離構造を備えた半導体装
置。 - 【請求項７】 （ａ）基板の所定部を露出させる不純物
ドーピング防止層パターンを形成する段階と、 （ｂ）前記不純物ドーピング防止層パターンをマスクと
して用いて前記露出された基板を食刻してトレンチを形
成する段階と、 （ｃ）前記トレンチの側壁及び底面の基板上に均一な厚
さを有する食刻防止層を形成する段階と、 （ｄ）前記食刻防止層上に絶縁膜を形成した後、これを
食刻して前記トレンチの側壁上部及び前記トレンチの底
面上の食刻防止層を露出させる絶縁膜スペーサを形成す
る段階と、 （ｅ）前記絶縁膜スペーサ及び前記不純物ドーピング防
止層パターンをマスクとして用いて不純物をドーピング
して前記トレンチの入口の縁部の基板と前記トレンチの
底面の基板に漏れ電流防止部を形成する段階とを含めて
なることを特徴とするトレンチ素子分離構造を備えた半
導体装置の製造方法。 - 【請求項８】 前記（ｄ）段階の絶縁膜は前記食刻防止
層に対する乾式食刻の選択比が相対的に高い物質を用い
て形成されることを特徴とする請求項７に記載のトレン
チ素子分離構造を備えた半導体装置の製造方法。 - 【請求項９】 前記（ｄ）段階の絶縁膜はシリコンナイ
トライドまたはポリシリコンからなることを特徴とする
請求項７に記載のトレンチ素子分離構造を備えた半導体
装置の製造方法。 - 【請求項１０】 前記（ｅ）段階の不純物ドーピングは
前記基板と同じ導電型を有する不純物を用いて行われる
ことを特徴とする請求項７に記載のトレンチ素子分離構
造を備えた半導体装置の製造方法。 - 【請求項１１】 前記（ｅ）段階の不純物ドーピングは
イオン注入工程により行われることを特徴とする請求項
１０に記載のトレンチ素子分離構造を備えた半導体装置
の製造方法。 - 【請求項１２】 前記イオン注入工程はイオン注入入射
角を変化させながら行うことを特徴とする請求項１１に
記載のトレンチ素子分離構造を備えた半導体装置の製造
方法。 - 【請求項１３】 前記イオン注入入射角はイオンの注入
される基板の平面の法線に対して所定の対称角を有する
範囲で変化することを特徴とする請求項１２に記載のト
レンチ素子分離構造を備えた半導体装置の製造方法。 - 【請求項１４】 前記（ｄ）段階の絶縁膜スペーサを形
成した後、前記絶縁膜スペーサにより露出されたトレン
チの側壁上部とトレンチの底面部の食刻防止層上に不純
物ソース層を形成する段階をさらに含むことを特徴とす
る請求項７に記載のトレンチ素子分離構造を備えた半導
体装置の製造方法。 - 【請求項１５】 前記不純物ソース層を形成した後、前
記（ｅ）段階の不純物ドーピングは熱拡散方法により行
われることを特徴とする請求項１４に記載のトレンチ素
子分離構造を備えた半導体装置の製造方法。 - 【請求項１６】 前記（ｅ）段階の熱拡散方法による不
純物のドーピング工程後、前記不純物ソース層を取り除
く段階をさらに含むことを特徴とする請求項１５に記載
のトレンチ素子分離構造を備えた半導体装置の製造方
法。 - 【請求項１７】 前記不純物ソース層を取り除いた後、
前記絶縁膜スペーサを取り除く段階をさらに含むことを
特徴とする請求項１６に記載のトレンチ素子分離構造を
備えた半導体装置の製造方法。 - 【請求項１８】 前記絶縁膜スペーサを取り除いた後、
前記食刻防止層を取り除く段階をさらに含むことを特徴
とする請求項１７に記載のトレンチ素子分離構造を備え
た半導体装置の製造方法。 - 【請求項１９】 前記（ｅ）段階の熱拡散方法による不
純物のドーピング工程は前記不純物ソース層の形成工程
と同時に行われることを特徴とする請求項１５に記載の
トレンチ素子分離構造を備えた半導体装置の製造方法。 - 【請求項２０】 前記（ｅ）段階の熱拡散方法による不
純物ドーピング工程後、前記不純物ソース層を取り除く
段階をさらに含むことを特徴とする請求項１９に記載の
トレンチ素子分離構造を備えた半導体装置の製造方法。 - 【請求項２１】 前記不純物ソース層を取り除いた後、
前記絶縁膜スペーサを取り除く段階をさらに含むことを
特徴とする請求項２０に記載のトレンチ素子分離構造を
備えた半導体装置の製造方法。 - 【請求項２２】 前記絶縁膜スペーサを取り除いた後、
前記食刻防止層を取り除く段階をさらに含むことを特徴
とする請求項２１に記載のトレンチ素子分離構造を備え
た半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995P46908 | 1995-12-05 | ||
| KR1019950046908A KR970053369A (ko) | 1995-12-05 | 1995-12-05 | 반도체 소자의 트렌치형 분리 구조 및 그 분리 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172060A true JPH09172060A (ja) | 1997-06-30 |
Family
ID=19437953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8323912A Pending JPH09172060A (ja) | 1995-12-05 | 1996-12-04 | トレンチ素子分離構造を備えた半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09172060A (ja) |
| KR (1) | KR970053369A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321131A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
-
1995
- 1995-12-05 KR KR1019950046908A patent/KR970053369A/ko not_active Abandoned
-
1996
- 1996-12-04 JP JP8323912A patent/JPH09172060A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09321131A (ja) * | 1996-05-30 | 1997-12-12 | Nec Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053369A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0159075B1 (ko) | 트렌치 dmos장치 및 그의 제조방법 | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| JP3200701B2 (ja) | 半導体装置の構造及び製造方法 | |
| US7071068B2 (en) | Transistor and method for fabricating the same | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| KR100579850B1 (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| JPH09172060A (ja) | トレンチ素子分離構造を備えた半導体装置及びその製造方法 | |
| KR100281272B1 (ko) | 반도체소자의 소자분리 절연막 형성방법 | |
| KR100234692B1 (ko) | 트랜지스터 및 그 제조방법 | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2838693B2 (ja) | 半導体素子の製造方法 | |
| JPH0485968A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH06224424A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS63305566A (ja) | 半導体装置およびその製造方法 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JP3061892B2 (ja) | 半導体装置の製造方法 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| JP2883242B2 (ja) | 半導体装置の製造方法 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| JPH0334655B2 (ja) | ||
| JPH06244415A (ja) | 半導体装置およびその製造方法 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH03272144A (ja) | 半導体装置およびその製造方法 | |
| KR20030056893A (ko) | 반도체소자의 소자분리막 형성방법 |