JPH09321184A - 半導体接続基板、半導体接続基板の製造方法、及びベアチップ搭載ボード - Google Patents

Abstract

(57)【要約】 【課題】 半導体チップ等の高配線密度の半導体チップ
と低配線密度のプリント配線板とを接続できる安価な半
導体接続基板を提供する。 【解決手段】 感光性ガラス基板１１には、ベアチップ
２０のバンプ２１〜２４と同じ数の孔１１ａ〜１１ｄが
あけられている。感光性ガラス基板１１の上面には、配
線１３ａ〜１３ｄが接着剤１２により接着されている。
配線１３ａ〜１３ｄは、ベアチップ２０を接続する際に
バンプ２１〜２４が接続されるべき位置と孔１１ａ〜１
１ｄとの間を電気的に接続している。各孔１１ａ〜１１
ｄ内部は、メッキにより設けられた導体によって埋めら
れており、さらにその先にバンプ１４ａ〜１４ｄが形成
されている。この半導体接続基板１０の、配線１３ａ〜
１３ｄにはベアチップ２０のバンプ２１〜２４を接続
し、バンプ１４ａ〜１４ｄにはプリント配線板３０の電
極３１〜３４を接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はベアチップ等の半導
体チップをプリント基板に搭載するための半導体接続基
板、半導体接続基板の製造方法及びベアチップ搭載ボー
ドに関し、特に高配線密度のチップを配線密度の低いプ
リント基板に搭載するための半導体接続基板、その半導
体接続基板の製造方法及び高密度実装のベアチップ搭載
ボードに関する。

【０００２】

【従来の技術】シリコンウエハー上に形成された後ダイ
シングされた状態のＬＳＩなどの半導体チップを電気的
に機能させるためには、チップの電極をプリント配線板
の配線に電気的に接続しなければならない。そこで、一
般的にはチップをリードフレームに接続するとともに封
止し、チップが封止された筐体（以下、チップパッケー
ジと呼ぶ）をプリント配線板に接続している。

【０００３】このチップパッケージに要求される機能は
チップの保護、チップ−プリント配線板間の電気的接続
の確立、熱放散である。ここで電気的接続を確立するに
はチップレベルの微小配線を、プリント配線板に接続可
能な広い配線にしなければならない。つまり、電極のピ
ンのピッチを拡大し、配線密度の変換を行う必要があ
る。

【０００４】ピンピッチを拡大する手段としては、ワイ
ヤーボンディングによりチップのボンディングパッドと
リードフレーム側の配線とを接続し、各配線を間隔の広
いピンに接続することによりピンピッチを拡大するとい
う技術が広く使用されている。ところが、近年はチップ
の高性能化にともなうＩ／Ｏ(Input/Output)の増加か
ら、ボンディングパッド及びリードフレームのピン数が
増加している。そのため、多量のボンディングパッドに
対して１つ１つワイヤーをボンディングしていたので
は、パッド数に比例してボンディング時間が長くなって
しまう。

【０００５】また、チップの多ピン化に伴いピンピッチ
も狭くせざるを得ない。そのため、リードフレームを短
絡させずにプリント配線板に接続することが次第に難し
くなってきている。以上のような理由から、ワイヤーボ
ンディングに変わる方法が必要とされている。

【０００６】そこで、最近ではチップ側のパッドにバン
プを設け、そのバンプによって半導体接続用基板に実装
するフリップチップ接続方式が提案されている。この方
式によれば、各バンプの配線を同時に接続できるため、
パッド数が増えることによる作業時間の増加は小さくな
る。また、ワイヤーボンディング方式にくらべ単位面積
当たりの接続端子を多くとることができ、かつボンディ
ングパッドを任意の位置に配置できるため、多ピン化に
よりピンピッチが狭くなるという問題を緩和することが
できる。さらに、単位面積当たりの接続端子を多くとれ
ることは、パッケージの小型化、高密度化にもつなが
る。

【０００７】また、パッケージの形状により多ピン化に
対応する技術として、ＢＧＡ（ボールグリッドアレイ）
等のように接続端子をアレイ状（格子状）に設けるもの
も実用化されつつある。接続端子をアレイ状にすること
により、限られたスペースを効率良く使用することがで
き、パッケージの小型化がさらに進められる。

【０００８】

【発明が解決しようとする課題】ところで、半導体チッ
プの小型化、高性能化の技術の進歩が著しいなかで、Ｂ
ＧＡのように端子をアレイ状に並べて接続するパッケー
ジ方法が多ピン化への対応として開発されている。しか
し、機器のさらなる軽薄短小化が求められるなかで、端
子電極をアレイ状に並べるパッケージを実現するために
はこれまで以上に微細な配線をもつパッケージング基板
材料が必要となる。

【０００９】また、現状高密度配線されるチップのパッ
ケージング基板材料としてはセラミックが一般的である
が、平坦性が低いことや階層配線の必要性から大型とな
り安価でなくなる等の課題がある。

【００１０】一方、プリント配線板の配線を高密度化す
ることにより、高配線密度のチップをプリント配線板に
接続することも可能であるが、現実においては、１つの
プリント配線板に実装される電子部品全てが高配線密度
を有するとは考えづらい。即ち、比較的ピンピッチの広
い表面実装部品とピンピッチの狭い部品との混載が広く
行われると考えられる。例えば、比較的低い配線密度の
プリント配線板に１〜２ヶの高性能（高配線密度）チッ
プを接続したいとのニーズが生ずると考えられる。従っ
て、ピンピッチの最も狭い部品に合わせたプリント配線
板を使用することは、製造コストの面で実用的ではな
い。つまり、コストを抑えるには、プリント配線板を高
密度にすることなく、高配線密度のチップを実装できな
ければならない。

【００１１】なお、高配線密度のチップが実装可能な半
導体接続基板が提供された場合には、その半導体接続基
板を利用したベアチップ搭載ボードが作れる。このベア
チップ搭載ボードは、複数のベアチップを搭載してマル
チチップモジュール（ＭＣＭ）とすることができるが、
各ベアチップは電極端子の数が多いため、それらを接続
するための配線の数も多くなる。この配線を基板表面に
配置すると、配線の占有する面積が広くなってしまい、
ベアチップ搭載ボードの十分な小型化が図れなくなる虞
がある。しかも、ベアチップ搭載ボードの機能を高性能
化するには、半導体チップやその他の電子部品の間の配
線の距離が短いほどよい。すなわち、搭載されるチップ
や電子部品の配線を効率よく行う必要がある。

【００１２】以上のように、ベアチップ等のパッケージ
技術として、チップの多ピン化へ対応し、かつ高配線密
度のプリント配線板へも、低配線密度のプリント配線板
へも接合可能な基板を安価に製造する方法が求められて
いるとともに、複数のベアチップを搭載したボードの配
線を効率よく行うことも求められている。

【００１３】本発明はこのような点に鑑みてなされたも
のであり、半導体チップ等の高配線密度の半導体チップ
と低配線密度のプリント配線板とを接続できる安価な半
導体接続基板を提供することを目的とする。

【００１４】また、本発明の他の目的は、半導体チップ
をパッケージングする際に、比較的少ない材料で、かつ
短い工程でピンピッチを拡大できる半導体接続基板の製
造方法を提供することである。

【００１５】また、本発明の別の目的は、極めて短い距
離でチップ間の配線が行われたベアチップ搭載ボードを
提供することである。

【００１６】

【課題を解決するための手段】本発明では上記課題を解
決するために、半導体チップをプリント基板に接続する
ための半導体接続基板において、所定の位置に複数の孔
が設けられた、感光性ガラスからなる基板と、前記孔に
埋められた導電性物質の上に形成されたバンプと、前記
バンプが形成された面と逆の面に設けられ、前記孔の間
隔と異なる間隔で配置された複数の接続端子と前記導電
性物質とを電気的に接続する配線と、を有することを特
徴とする半導体接続基板が提供される。

【００１７】このような構成の半導体接続基板は、基板
として感光性ガラスを用いているため、表面の高い平滑
性が得られ高密度配線が可能となるとともに、感光性で
あることからフォトリソグラフィにより微細な孔を高密
度に開けることができる。従って、バンプを有する半導
体チップをプリント配線板に接続する場合であれば、そ
の半導体チップを半導体接続基板上に高密度に配置され
た接続端子に接続し、半導体接続基板に広い間隔で設け
られたバンプをプリント配線板の電極に接続することが
できる。これにより、高配線密度の半導体チップの配線
と低配線密度のプリント配線板の配線とが電気的に接続
される。

【００１８】また、半導体チップをプリント基板に接続
するための半導体接続基板の製造方法において、フォト
リソグラフィにより、感光性ガラス基板の所定の位置
に、前記感光性ガラス基板を貫通する複数の孔をあけ、
前記感光性ガラス基板の一方の面に導体膜を形成し、メ
ッキにより前記孔の内部を埋め、さらに前記感光性ガラ
ス基板の面上に盛り上がるまで導体を成長させることに
よりバンプを形成し、前記導体膜をフォトリソグラフィ
で現像、及びエッチングをすることにより、前記孔の間
隔と異なる間隔で配置された複数の接続端子と、前記バ
ンプを形成する導体とを電気的に接続する配線を形成す
る、ことを特徴とする半導体接続基板の製造方法が提供
される。

【００１９】このような半導体接続基板の製造方法によ
り、半導体チップ等の高配線密度の半導体チップと低配
線密度のプリント配線板とを接続できる安価な半導体接
続基板が製造できる。

【００２０】また、基板上に各種半導体部品が設けられ
たベアチップ搭載ボードにおいて、所定の位置に複数の
孔が設けられた、感光性ガラスからなる基板と、前記孔
に埋められた導電性物質と、前記基板の両面において、
前記導電性物質の上に接続端子を形成する配線と、所定
の電極が前記接続端子に接続されることにより、前記基
板の両面に搭載された複数のベアチップと、を有するこ
とを特徴とするベアチップ搭載ボードが提供される。

【００２１】このようなベアチップ搭載ボードによれ
ば、搭載された複数のベアチップの所定の電極同士が、
基板の孔に設けられた導電性物質を介して電気的に接続
される。その結果、チップ同士の配線が３次元的に行わ
れるとともに、極めて短い距離で結線される。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は本発明の半導体接続基板を
示す図である。この半導体接続基板１０は、ベアチップ
２０を図中上側に接続し、図中下側にプリント配線板３
０を接続するためのものである。

【００２３】半導体接続基板１０は、土台となる基板と
して化学切削性を有する感光性ガラス基板１１を用いて
いる。感光性ガラス基板１１には、ベアチップ２０のバ
ンプ２１〜２４と同じ数の孔１１ａ〜１１ｄがあけられ
ている。この孔１１ａ〜１１ｄは、感光性ガラス基板１
１を貫通している。各孔１１ａ〜１１ｄの位置は、接続
すべきプリント配線板３０の電極３１〜３４の位置と対
応しており、十分に広い間隔をおいて設けられている。

【００２４】感光性ガラス基板１１の上面には、配線パ
ターンにエッチングされた配線１３ａ〜１３ｄが接着剤
１２により接着されている。配線１３ａ〜１３ｄは、そ
れぞれベアチップ２０のバンプ２１〜２４と１対１に対
応している。そして、配線１３ａ〜１３ｄは、ベアチッ
プ２０を接続する際にバンプ２１〜２４が接続されるべ
き位置と孔１１ａ〜１１ｄとの間を電気的に接続してい
る。

【００２５】各孔１１ａ〜１１ｄ内部は、メッキにより
設けられた導体によって埋められており、さらにその先
にバンプ１４ａ〜１４ｄが形成されている。このような
半導体接続基板１０であれば、図中の上側の面の配線１
３ａ〜１３ｄには、ベアチップ２０のバンプ２１〜２４
を接続し、図中の下側の面のバンプ１４ａ〜１４ｄに
は、プリント配線板３０の電極３１〜３４を接続するこ
とができる。これにより、高密度配線のベアチップ２０
のバンプ２１〜２４と、間隔の広いプリント配線板３０
側の電極と３１〜３４を電気的に接続することができ
る。

【００２６】次に、図１に示した半導体接続基板１０の
製造方法について説明する。図２は半導体接続基板１０
の製造工程を示す図である。なお、以下の説明におい
て、バンプを設ける面を「表面」とし、配線を設ける面
を「裏面」とする。 〔Ｓ１〕感光性ガラス基板１１の裏面にビアホール用マ
スク４１を設け、その上から感光性ガラス基板１１を露
光する。

【００２７】感光性ガラス基板１１には、Ｌｉ₂ Ｏ−Ａ
ｌ₂ Ｏ₃ −ＳｉＯ₂ （Ａｕ，Ｃｅ）系化学切削性感光性
ガラスを用いる。また、感光性ガラス基板１１の双方の
面は、十分な平滑性を有している。そして、露光処理に
はＨｇ−Ｘｅランプを使用し、そのランプによる光を２
０秒間照射する。次いで、現像処理を行う。 〔Ｓ２〕ステップＳ１による処理の結果、感光性ガラス
基板１１にビアホール１１ａ〜１１ｄが形成される。こ
のビアホール１１ａ〜１１ｄは、感光性ガラス基板１１
を貫通する孔であり、接続すべきベアチップの電極の数
と同じ数だけ設けられている。また、ビアホール１１ａ
〜１１ｄの位置は、プリント配線板側の電極と合致させ
るべき位置である。従って、プリント配線板の配線密度
と同程度の間隔で設けられている。 〔Ｓ３〕ビアホール１１ａ〜１１ｄが形成された感光性
ガラス基板１１の裏面に、接着剤１２を塗布し導体膜１
３を貼りつける。 〔Ｓ４〕メッキによりビアホール１１ａ〜１１ｄ内に導
体を成長させるとともにバンプ１４ａ〜１４ｄを形成す
る。

【００２８】メッキを行う際には、ビアホール１１ａ〜
１１ｄの内壁に接着剤の層を形成し、接着剤の層の上か
らメッキ処理を施すことにより、メッキされる金属の付
着性を向上させることができる。そして、この際のメッ
キ処理を感光性ガラス基板１１の表面よりも突出するよ
うに、メッキを十分成長させる。これにより、導体でビ
アホール１１ａ〜１１ｄが閉塞されるとともに、その先
にはバンプ１４ａ〜１４ｄが形成される。 〔Ｓ５〕導体膜１３の上にフォトレジスト４２を塗布
し、配線パターン用マスク４３で露光する。 〔Ｓ６〕フォトレジスト４２を現像し、露光された部分
を除去する。さらに、エッチングすることにより、フォ
トレジスト４２ａ〜４２ｅに被覆されていない部分の導
体膜１３を除去する。 〔Ｓ７〕ステップＳ６の現像、エッチングの処理により
導体膜１３がパターニングされ、配線１３ａ〜１３ｅが
形成される。そして、必要に応じて配線１３ａ〜１３ｅ
の表面をメッキし保護層（Ｎｉ／Ａｕ）を形成する。こ
れらの配線１３ａ〜１３ｅは、ベアチップのバンプと接
続するための電極と、プリント配線板に接続するための
バンプ１４ａ〜１４ｄとを１対１で接続している。

【００２９】以上のようにして製造された半導体接続基
板１０を用いて、ベアチップをプリント配線板に接続す
る。図３は本発明の半導体接続基板１０を用いてベアチ
ップを搭載したプリント配線板の第１の例を示す図であ
る。ベアチップ２０の電極用のパッドの上には、バンプ
２１〜２４が設けられている。バンプ２１〜２４は、そ
れぞれ半導体接続基板１０の配線１３ａ〜１３ｄに接続
されている。一方、プリント配線板３０の上面には、ベ
アチップの電極と電気的に接続するための電極３１〜３
４が設けられており、この電極３１〜３４と半導体接続
基板１０のバンプ１４ａ〜１４ｄとが接続されている。
これにより、ベアチップ２０のバンプ２１〜２４とプリ
ント配線板３０の電極３１〜３４とが電気的に接続され
る。

【００３０】図４は本発明の半導体接続基板を用いてベ
アチップを搭載したプリント配線板の第２の例を示す図
である。これは、ベアチップの電極用のパッドにバンプ
が形成されていない場合の例である。

【００３１】この例に示す半導体接続基板５０におい
て、感光性ガラス基板５１のビアホール５１ａ〜５１ｄ
は、ベアチップ２０ａのパッドと合致すべき位置に設け
られている。そして、そのビアホール５１ａ〜５１ｄ内
を導体物質で埋めた上にバンプが形成されている。一
方、接着剤５２により貼りつけられた配線５３ａ〜５３
ｄは、ビアホール５１ａ〜５１ｄの位置とプリント配線
板３０ａの電極３１ａ，３２ａ，３３ａ，３４ａに合致
すべき位置とを接続している。

【００３２】そして、半導体接続基板５０のバンプ５４
ａ〜５４ｄとベアチップ２０ａの電極用のパッドとが接
続され、逆側の配線５３ａ〜５３ｄとプリント配線板３
０ａの電極３１ａ，３２ａ，３３ａ，３４ａとが接続さ
れている。このようにして、電極用のパッドにバンプが
設けられていないベアチップ２０ａを、プリント配線板
３０ａに実装できる。

【００３３】図５は本発明の半導体接続基板を用いてベ
アチップを搭載したプリント配線板の第３の例を示す図
である。これは、プリント配線板にベアチップを複数接
続し、マルチチップモジュールとする場合の例である。

【００３４】この例に示す半導体接続基板６０の感光性
ガラス基板６１には、２つのベアチップ２０ｂ，２０ｃ
の電極数に対応したビアホール６１ａ〜６１ｆが設けら
れており、ビアホール６１ａ〜６１ｆ内を埋めた導体の
先端にバンプ６４ａ〜６４ｆが形成されている。ビアホ
ール６１ａ〜６１ｆの位置はプリント配線板３０ｂの電
極３１ｂ，３２ｂ，３３ｂ，３４ｂ，３５ｂ，３６ｂと
合致すべき位置である。感光性ガラス基板６１に接着剤
６２により貼りつけられた配線６３ａ〜６３ｆは、ベア
チップ２０ｂ用の配線６３ａ〜６３ｃと、ベアチップ２
０ｃ用の配線６３ｄ〜６３ｆとに分かれている。ベアチ
ップ２０ｂ用の配線６３ａ〜６３ｃは、ベアチップ２０
ｂのバンプ２１ｂ，２２ｂ，２３ｂが合致すべき位置と
ビアホール６１ａ〜６１ｃの位置とを接続している。一
方、ベアチップ２０ｃ用の配線６３ｄ〜６３ｆは、ベア
チップ２０ｃのバンプ２１ｃ，２２ｃ，２３ｃが合致す
べき位置とビアホール６１ｄ〜６１ｆの位置とを接続し
ている。

【００３５】このような半導体接続基板６０の配線６３
ａ〜６３ｃにはベアチップ２０ｂのバンプ２１ｂ，２２
ｂ，２３ｂが接続され、配線６３ｄ〜６３ｆには、ベア
チップ２０ｃのバンプ２１ｃ，２２ｃ，２３ｃが接続さ
れている。そして、半導体接続基板６０に設けられたバ
ンプ６４ａ〜６４ｆは、プリント配線板３０ｂの電極３
１ｂ，３２ｂ，３３ｂ，３４ｂ，３５ｂ，３６ｂに接続
されている。これにより、複数のベアチップ２０ｂ，２
０ｃがプリント配線板３０ｂに搭載される。

【００３６】図６は本発明の半導体接続基板を用いてベ
アチップを搭載したプリント配線板の第４の例を示す図
である。これは、バンプの無い複数のベアチップ２０
ｄ，２０ｅをプリント配線板３０ｃに搭載し、マルチチ
ップモジュールとする場合の例である。

【００３７】この例に示す半導体接続基板７０の感光性
ガラス基板７１には、２つのベアチップ２０ｄ，２０ｅ
の電極数に対応したビアホール７１ａ〜７１ｆが設けら
れており、ビアホール７１ａ〜７１ｆ内を埋めた導体の
先端にバンプ７４ａ〜７４ｆが形成されている。ビアホ
ール７１ａ〜７１ｆの位置はベアチップ２０ｄ，２０ｅ
の電極用のパッドの位置と合致すべき位置である。感光
性ガラス基板７１に接着剤７２により貼りつけられた配
線７３ａ〜７３ｆは、プリント配線板３０ｃの電極３１
ｃ，３２ｃ，３３ｃ，３４ｃ，３５ｃ，３６ｃと合致す
べき位置とビアホール７１ａ〜７１ｆの位置とを接続し
ている。

【００３８】このような半導体接続基板７０の配線７３
ａ〜７３ｆは、プリント配線板３０ｃの電極３１ｃ、３
２ｃ、３３ｃ、３４ｃ、３５ｃ、３６ｃに接続されてい
る。また、半導体接続基板７０に設けられたバンプ７４
ａ〜７４ｃはベアチップ２０ｄの電極用パッドに接続さ
れ、バンプ７４ｄ〜７４ｆはベアチップ２０ｅの電極用
パッドに接続されている。これにより、パッドにバンプ
が設けられていない複数のベアチップ２０ｄ，２０ｅが
プリント配線板３０ｃに搭載される。

【００３９】以上のように、本発明の半導体接続基板を
用いてベアチップをプリント配線板に接続することによ
り、次のような効果が得られる。第１の効果は、チップ
の電極数が増加しても半導体チップの接続に要する時間
が長くなることがなく、しかも半導体接続基板に使用さ
れる材料の種類が少なく、さらに感光性ガラス等の安価
な材料を使用して、半導体チップ等の高配線密度の半導
体チップと低配線密度のプリント配線板との接続が可能
になることである。

【００４０】第２の効果は、半導体接続基板とベアチッ
プとを接続する場合にワイヤボンディングを行っていな
いため、ベアチップの電極用のバッドを小さくすること
ができることである。その結果、チップ面積を小さくす
ることが可能となる。

【００４１】第３の効果は、パッドの配置を任意の場所
にできることである。その結果、チップの回路を設計す
る際の制約事項が緩和され、設計の自由度が増す。第４
の効果は、ベアチップの電極用のバッドを小さくし、そ
のパッドを任意の位置に配置することにより、単位面積
あたりの接続端子数を増やすことができることである。

【００４２】第５の効果は、バンプ付きのチップでも、
バンプ無しのチップでも接続可能なことである。第６の
効果は、本発明の半導体接続基板の配線ピッチは、プリ
ント配線板の配線ピッチにあわせて自由に決定できるこ
とである。つまり、現状のプリント配線板の配線ピッチ
は３００〜５００ミクロンピッチ程度であるため、この
ようなプリント配線板に接続する際には、同様の配線ピ
ッチに配線を拡大することもできる。一方、高密度のプ
リント配線板であれば、それに合わせた微細な配線ピッ
チにすることもできる。

【００４３】第７の効果は、基板の材料が有機樹脂のフ
ィルムでないため適度な強度を有しているとともに、光
の透過率が高いため光硬化性の接着剤が使用可能なこと
である。

【００４４】これらの効果は、以下に説明する他の半導
体接続基板においても同様である。ところで、図２に示
した方法では、感光性ガラス基板にビアホールを設けた
後、導体膜を貼りつけているが、導体膜が形成ずみの感
光性ガラス基板を用いて半導体接続基板を製造すること
もできる。以下に、その製造方法について説明する。

【００４５】図７は導体膜が形成ずみの感光性ガラス基
板を用いた場合の半導体接続基板の製造工程を示す図で
ある。 〔Ｓ１１〕表面が十分な平滑性を有しており、裏面に導
体膜８２が形成された感光性ガラス基板８１の表面にビ
アホール用マスク４４を設け、その上から感光性ガラス
基板８１を露光し、次いで現像処理を行う。 〔Ｓ１２〕ステップＳ１１による処理の結果、感光性ガ
ラス基板８１にビアホール８１ａ〜８１ｃが形成され
る。このビアホール８１ａ〜８１ｃは、感光性ガラス基
板８１を貫通する孔であり、接続すべきベアチップの電
極の数と同じ数だけ設けられる。また、ビアホール８１
ａ〜８１ｃの位置は、プリント配線板側の電極と合致さ
せるべき位置である。なお、ビアホール８１ａ〜８１ｃ
の裏面側は、導体膜８２で覆われたままである。 〔Ｓ１３〕メッキによりビアホール８１ａ〜８１ｃ内に
導体を成長させるとともにバンプ８３ａ〜８３ｃを形成
する。 〔Ｓ１４〕裏面にフォトレジスト４５を塗布し、配線パ
ターン用マスク４６で露光する。次いで、フォトレジス
ト４５を現像し、さらにエッチングすることにより、フ
ォトレジスト４５に被覆されていない部分の導体膜を除
去する。 〔Ｓ１５〕ステップＳ１４の現像、エッチングの処理に
より導体膜８２がパターニングされ、配線８２ａ〜８２
ｃが形成される。必要に応じて配線８２ａ〜８２ｃの表
面をメッキし保護層（Ｎｉ／Ａｕ）を形成する。

【００４６】このようにして、導体膜が形成ずみの感光
性ガラス基板から本発明の半導体接続基板を作成するこ
とができる。この方法によれば、図２に示した方法より
も工程を少なくすることができる。なお、この半導体接
続基板を用いてベアチップをプリント配線板に搭載した
際の形態は、図３〜図６に示したものと同様である。

【００４７】ここまで説明してきた半導体接続基板で
は、プリント配線板と接続するための端子は一方の面上
に設けられているが、基板の端面に接続端子を設けるこ
ともできる。以下にその例を示す。

【００４８】図８はプリント配線板との接続端子を基板
端面に設けた半導体接続基板の製造工程を示す図であ
る。 〔Ｓ２１〕十分に薄い（１ｍｍ以下）化学切削性感光性
ガラスの感光性ガラス基板９１に対し、フォトリソグラ
フィを用いて、外周部に一列のビアホールを形成する。
具体的には、感光性ガラス基板９１の上面にビアホール
用マスク４７を設け、その上から感光性ガラス基板９１
を露光し、次いで現像処理を行う。 〔Ｓ２２〕ステップＳ２１による処理の結果、感光性ガ
ラス基板９１にビアホール９１ａ，９１ｂが形成され
る。このビアホール９１ａ，９１ｂは、感光性ガラス基
板９１を貫通する孔であり、接続すべきベアチップの電
極の数と同じ数だけ、外周に沿って一列に設けられてい
る。 〔Ｓ２３〕ビアホール９１ａ，９１ｂが形成された感光
性ガラス基板９１の裏面に、スパッタリングにより導体
膜９２を形成する。この導体膜９２は、感光性ガラス基
板９１の裏面とビアホール９１ａ，９１ｂの内壁とに形
成される。 〔Ｓ２４〕メッキにより導体膜９２を成長させる。これ
により、スパッタリングで形成された導体膜９２の上に
新たな導体膜９３が形成され、十分な膜厚が得られる。 〔Ｓ２５〕形成された導体膜９２，９３を、リソグラフ
ィにより現像、エッチングする。これにより、配線９３
ａ〜９３ｅが形成される。配線９３ａ〜９３ｅの表面に
はメッキを施し、保護層（Ｎｉ／Ａｕ）を形成する。 〔Ｓ２６〕外周に整列して設けられているビアホール９
１ａ，９１ｂに沿って、感光性ガラス基板９１を切断す
る。これにより、ビアホール９１ａ，９１ｂが形成され
ていた部分が接続端子９４ａ，９４ｂとなる。

【００４９】図９は接続端子を基板端面に有する半導体
接続基板を示す図である。（Ａ）は上面図である。この
半導体接続基板９０は、側面に沿って接続端子９４が設
けられている。各接続端子９４は、配線９３によってベ
アチップ搭載領域９５のベアチップ用の接続端子と１対
１で接続されている。

【００５０】（Ｂ）は（Ａ）のＸ−Ｘ線断面図である。
感光性ガラス基板９１の側面には接続端子９４ｃ，９４
ｄが設けられており、上面には配線９３ｆが設けられて
いる。

【００５１】図１０は基板端面に設けられた接続端子の
拡大図である。接続端子９４は、感光性ガラス基板９１
の側面に設けられており、もとはビアホールの内壁を形
成する面であったため、表面は円柱の内面の形状となっ
ている。そして、配線９３によりベアチップ用の接続端
子と電気的に接続されている。

【００５２】図１１は端面に接続端子を有する半導体接
続基板を用いてベアチップを搭載したプリント配線板の
第１の例を示す図である。プリント配線板３０ｄには、
半導体接続基板９０が配置された位置の周囲に接続端子
３１ｄ，３２ｄが設けられている。

【００５３】半導体接続基板９０の上面にはベアチップ
２０ｆが接続されている。一方、感光性ガラス基板９１
の端面に設けられた接続端子９４ｅ，９４ｆは、はんだ
のような導電性接着材料４８ａ，４８ｂによりプリント
配線板３０ｄ側の接続端子３１ｄ，３２ｄに接続されて
いる。また、接続端子９４ｅ，９４ｆは、感光性ガラス
基板９１の上面に設けられた配線９３ｇ，９３ｊによ
り、ベアチップ２０ｆのバンプ２１ｆ，２４ｆとそれぞ
れ接続されている。なお、ベアチップ２０ｆのバンプ２
２ｆ，２３ｆは配線９３ｈ，９３ｉに接続されており、
この配線９３ｈ，９３ｉは、感光性ガラス基板９１の端
面の図示されていない接続端子を介して、プリント配線
板３０ｄ側の図示されていない接続端子に接続されてい
る。

【００５４】図１２は端面に接続端子を有する半導体接
続基板を用いてベアチップを搭載したプリント配線板の
第２の例を示す図である。これは、半導体接続基板に複
数のベアチップを搭載した場合の例である。プリント配
線板３０ｅは、半導体接続基板１０１が配置された位置
の周囲に接続端子３１ｅ，３２ｅが設けられている。

【００５５】半導体接続基板１００の上面には２つのベ
アチップ２０ｇ，２０ｈが接続されている。感光性ガラ
ス基板１０１の端面に設けられた接続端子１０４ａ，１
０４ｂは、はんだのような導電性接着材料４８ｃ，４８
ｄによりプリント配線板３０ｅ側の接続端子３１ｅ，３
２ｅに接続されている。また、接続端子１０４ａ，１０
４ｂは、感光性ガラス基板１０１の上面に設けられた配
線１０３ａ，１０３ｆにより、各ベアチップ２０ｇ，２
０ｈのバンプ２１ｇ，２３ｈに接続されている。なお、
ベアチップ２０ｇ，２１ｈのバンプ２２ｇ，２３ｇ，２
１ｈ，２２ｈは配線１０３ｂ〜１０３ｅに接続されてお
り、この配線１０３ｂ〜１０３ｅは、感光性ガラス基板
１０１の端面の図示されていない接続端子を介して、プ
リント配線板３０ｅ側の図示されていない接続端子に接
続されている。

【００５６】このようにして、接続端子を基板端面に設
けた半導体接続基板を用いて、ベアチップをプリント配
線板に搭載することができる。接続端子を基板端面に設
けると、半導体接続基板を小型化することができるとと
もに、はんだの様な従来から確立された技術を用いて容
易にプリント配線板上に実装することができる。

【００５７】ここで、接続端子を基板端面に設けた半導
体接続基板をプリント配線板に実装する場合には、接続
端子の位置とプリント配線板側の端子の位置とを正確に
一致させる（アライメントする）必要がある。そこで、
基板の材料に透明な感光性ガラスを使用することによ
り、アライメントを行い易くすることができる。

【００５８】図１３は透明な感光性ガラスを用いた半導
体接続基板とプリント配線板とを接続する際の位置確認
方向を示す図である。半導体接続基板２００は、透明な
感光性ガラスが用いられており、上面にベアチップ２０
ｎが接続されている。この半導体接続基板２００をプリ
ント配線板３００に搭載する際には、半導体接続基板２
００の上方（図中、矢印で示す方向）から半導体接続基
板２００の位置を視認する。

【００５９】図１４はアライメント時に視認される光景
を示す図である。（Ａ）は半導体接続基板２００を目的
の位置に接近させる前の状態を示す図である。半導体接
続基板２００の端面には接続端子２１１〜２１４が設け
られており、各接続端子２１１〜２１４は配線２２１〜
２２４によってベアチップの端子と電気的に接続されて
いる。プリント配線板側には、ベアチップと接続するた
めの配線３０１〜３０４が設けられている。そして、こ
の例では、接続端子２１１〜２１４をそれぞれ配線３０
１〜３０４に接続するものとする。

【００６０】（Ｂ）は半導体接続基板２００を目的の位
置に接近させた状態を示す図である。半導体接続基板２
００は透明な感光性ガラス基板で作られているため、配
線２２１〜２２４が設けられている領域以外は、下のプ
リント配線板を透かし見ることができる。従って、プリ
ント配線板上に形成された配線３０１〜３０４も十分視
認することができ、容易にアライメントすることができ
る。

【００６１】一方、さらに正確なアライメントを必要と
する場合や、コンピュータを用いた画像解析によってア
ライメントを行う場合には、位置合わせのマーク（以
下、アライメントマークと呼ぶ）を用意しておくことが
便利である。

【００６２】図１５はアライメントマークを設けた場合
のアライメント状況を示す図である。（Ａ）は半導体接
続基板４００を目的の位置に接近させる前の状態を示す
図である。半導体接続基板４００の端面には接続端子４
１１〜４１４が設けられており、各接続端子４１１〜４
１４は配線４２１〜４２４によってベアチップの端子と
電気的に接続されている。さらに、半導体接続基板４０
０の角には、位置合わせ用の十字型のマーク４０１が設
けられている。プリント配線板側には、ベアチップと接
続するための配線５１１〜５１４が設けられている。さ
らに、プリント配線板側にも位置合わせ用の正方形を４
つ並べた形のマーク５０１が設けられている。そして、
この例では、接続端子４１１〜４１４をそれぞれ配線５
１１〜５１４に接続するものとする。

【００６３】（Ｂ）は半導体接続基板４００を目的の位
置に接近させた状態を示す図である。アライメントをす
る際には、半導体接続基板４００側のマーク４０１の十
字の形状が、プリント配線板側のマーク５０１の正方形
の間に一致するように調整する。半導体接続基板４００
が透明であるため、プリント配線板上に半導体接続基板
４００を重ねた状態でも双方のマークを４０１，５０１
を視認するこができる。従って、半導体接続基板４００
を正確な位置に配置できる。

【００６４】ところで、最近の多くのチップパッケージ
では、ピングリッド形態が取られている。そこで、プリ
ント配線板と接続するための半導体接続基板側の接続端
子をピングリッド形態にする場合について次に説明す
る。

【００６５】図１６はプリント配線板との接続端子をピ
ングリッド形態にする半導体接続基板の製造工程を示す
図である。 〔Ｓ３１〕十分に薄い（１ｍｍ以下）化学切削性感光性
ガラスの感光性ガラス基板１１１に対し、フォトリソグ
ラフィを用いて、外周部に一列のビアホールを形成す
る。具体的には、感光性ガラス基板１１１の上面にビア
ホール用マスク４９を設け、その上から感光性ガラス基
板１１１を露光する。次いで、現像処理を行う。 〔Ｓ３２〕ステップＳ３１による処理の結果、感光性ガ
ラス基板１１１にビアホール１１１ａ，１１１ｂが形成
される。このビアホール１１１ａ，１１１ｂは、感光性
ガラス基板１１１を貫通する孔であり、接続すべきベア
チップの電極の数と同じ数だけ、外周に沿って一列に設
けられている。 〔Ｓ３３〕ビアホール１１１ａ，１１１ｂが形成された
感光性ガラス基板１１１の裏面（図中上面）に、スパッ
タリングにより導体膜１１２を形成する。この導体膜１
１２は、感光性ガラス基板１１１の裏面とビアホール１
１１ａ，１１１ｂの内壁とに形成される。 〔Ｓ３４〕メッキにより導体膜１１２を成長させる。こ
れにより、スパッタリングで形成された導体膜１１２の
上に新たな導体膜１１３が形成され、十分な膜厚が得ら
れる。 〔Ｓ３５〕形成された導体膜１１２，１１３を、リソグ
ラフィにより現像、エッチングする。これにより、配線
１１３ａ〜１１３ｅが形成される。この配線１１３ａ〜
１１３ｅは、ベアチップの電極に接続すべき接続端子と
外周部のビアホール内壁の導体膜とを１対１に接続して
いる。従って、各ビアホール１１１ａ，１１１ｂに導電
性のピンを貫通させることにより、プリント配線板との
接続端子を有する半導体接続基板を得ることができる。
ここで、この半導体接続基板にベアチップを接続しピン
を貫通させる形態としては、導電性のピンを貫通させる
方向や、ベアチップの接続方向によって複数の形態が考
えられる。

【００６６】図１７はピン突出側と反対側にベアチップ
を接続する場合の例を示す図である。 〔Ｓ４１〕半導体接続基板１１０の配線１１３ａ〜１１
３ｅが形成された面と逆の面に、絶縁性接着材料１１５
を用いて、基板補強材１１４を接着する。この基板補強
材１１４には、ビアホール１１１ａ，１１１ｂと重なる
位置に孔１１４ａ，１１４ｂをあけ、ビアホール１１１
ａ，１１１ｂの位置で貫通する孔を確保する。 〔Ｓ４２〕ビアホール１１１ａ，１１１ｂに対して、半
導体接続基板１１０の配線１１３ａ〜１１３ｅが設けら
れた面から配線用ピン１１６，１１７を挿入する。 〔Ｓ４３〕配線１１３ａ〜１１３ｅが設けられた面にベ
アチップ２０ｉを接続すし、そのベアチップ２０ｉと配
線用ピン１１６，１１７とを絶縁性接着剤１１８で固定
する。これにより、ピングリッド形態の接続端子を有す
るチップパッケージとなる。

【００６７】また、図１７のステップＳ４３の工程にお
いて、ベアチップ２０ｉ上部に蓋を設けてもよい。図１
８は蓋によりベアチップを封止した場合の例を示す図で
ある。この例は、図１７のステップＳ４１、ステップＳ
４２の工程の後に、ベアチップ２０ｉを接続し、その上
に蓋１１９を被せ、絶縁性接着剤１１８ａで固定してい
る。

【００６８】次に、上記の例とは逆の方向から配線用ピ
ンを挿入する場合について説明する。図１９はピン突出
側と同じ面にベアチップを接続する場合の例を示す図で
ある。 〔Ｓ５１〕半導体接続基板１１０の配線１１３ａ〜１１
３ｅが形成された面と逆の面に、絶縁性接着剤１２２を
用いて、基板補強材１２１を接着する。この基板補強材
１２１には、ビアホール１１１ａ，１１１ｂと重なる位
置に孔１２１ａ，１２１ｂをあけ、ビアホール１１１
ａ，１１１ｂの位置で貫通する孔を確保する。 〔Ｓ５２〕ビアホール１１１ａ，１１１ｂに対して、基
板補強材１２１が設けられた方向から配線用ピン１２
３，１２４を挿入する。 〔Ｓ５３〕基板補強材１２１の上に、ピンを押さえるた
めの蓋１２６を絶縁性接着剤１２５によって接着する。 〔Ｓ５４〕配線１１３ａ〜１１３ｅが設けられた面にベ
アチップ２０ｊを接続する。これにより、配線用ピンの
突起方向と同じ方向にベアチップが装着される。

【００６９】このように、配線用ピンは半導体接続用基
板のどちらの面から挿入してもよい。そこで、２つの半
導体接続用基板を重ね合わせることにより、双方の面に
ベアチップを接続し、マルチチップ構成とすることも可
能である。

【００７０】図２０は半導体接続用基板を重ね合わせて
マルチチップ構成とした場合の例を示す図である。この
例では、２つの半導体接続用基板１３０，１４０が使用
されている。これらの半導体接続基板１３０，１４０
は、それぞれ感光性ガラス１３１，１４１の上に導体膜
１３２，１４２が成膜され、その上にさらに導体膜１３
３，１４３が形成されている。これらの導体膜はリソグ
ラフィによって現像、エッチングされることにより、配
線を形成している。

【００７１】２つの半導体接続用基板１３０，１４０
は、双方の配線が設けられた面の逆側の面同士が、絶縁
基板１５１を挟んで接着されている。それぞれの配線に
は、ベアチップ２０ｋ，２０ｍが接続されている。

【００７２】そして、半導体接続用基板１３０の方向か
ら配線用ピン１５２，１５３が挿入されている。この配
線用ピン１５２，１５３とベアチップ２０ｋとの周囲
は、絶縁性接着剤１５４で固められている。同様にベア
チップ２０ｌの周囲も絶縁性接着剤１５５で固められて
いる。

【００７３】このように、２枚の半導体接続用基板を貼
り合わせることにより、マルチチップ構成のチップパッ
ケージのサイズを小さくすることができる。なお、図２
０の例では、配線用ピン１５２，１５３が設けられた位
置でのみ両面の配線が接続されているが、それ以外の位
置にも配線用の孔を設ければ、両面のチップの電極同士
を最短距離で接続することができる。そのような構成に
すれば、各種チップが非常に高密度に実装されたベアチ
ップ搭載ボードが得られる。このベアチップ搭載ボード
の例を、以下に示す。

【００７４】図２１は、高密度実装のベアチップ搭載ボ
ードを示す図である。（Ａ）は上面図であり、（Ｂ）は
（Ａ）のＹ−Ｙ断面図である。このベアチップ搭載ボー
ド１６０では、感光性ガラス基板１６１の両面に、リソ
グラフィにより配線１６２ａ，１６２ｂが形成されてい
る。また、感光性ガラス基板１６１には、両面の配線１
６２ａ，１６２ｂを電気的に接続するための多数の孔
（ビアホール）１６１ａがあけられている。この孔１６
１ａは、主に両面の電極端子の位置を直線的に結ぶ位置
に設けられている。孔１６１ａの内部は、導電性物質で
埋められている。この導電性物質と両面の配線１６２
ａ，１６２ｂとが接続されることにより、両面の配線配
線１６２ａ，１６２ｂが互いに電気的に接続される。

【００７５】そして、感光性ガラス基板１６１の両面
に、ＣＰＵチップ１６３、メモリチップ１６４等のベア
チップと、チップコンデンサ１６５等の電子部品とが搭
載されている。ＣＰＵチップ１６３や一部のメモリチッ
プ１６４ａ，１６４ｂは表面に搭載されており、他のメ
モリチップ１６４ｃ〜１６４ｆとチップコンデンサ１６
５ａ〜１６５ｄは裏面に搭載されている。これらのベア
チップと電子部品との所定の電極は、感光性ガラス基板
１６１の孔の上の電極端子に接続されている。

【００７６】これにより、表面に搭載されたチップの電
極と裏面に搭載されたチップの電極とを最短距離で接続
することができる。感光性ガラス基板１６１の厚さは、
０．７〜１．０ｍｍ程度であるため、配線の長さも同程
度である。しかも、チップ間配線が１つの平面上に限ら
れるという制限枠を取り去り、平面方向の配線と垂直方
向の配線とを組み合わせることができる。そのため、ベ
アチップ搭載ボードの小型化をさらに進めることができ
るとともに、配線抵抗が少なくなり高周波の動作クロッ
クにも対応することができる。

【００７７】また、図のように両面実装をすることによ
り、ベアチップの電源用の端子とグランド用の端子との
間に設けるべきコンデンサを、そのチップの裏側に接続
することができる。そのため、配線パターンを設計する
際に、コンデンサを搭載すべき場所を容易に確保でき
る。このコンデンサは、半導体チップに入出力される信
号の波形を整える働きをしているため、必要なコンデン
サを確実に搭載していれば、マルチチップモジュール全
体としての動作の安定性が向上する。しかも、コンデン
サ自身は非常に小型であるため、コンデンサを多数搭載
してもベアチップ搭載ボードが大型化することはない。

【００７８】なお、図２１のようなベアチップ搭載ボー
ドは、それ単体で１つのコンピュータシステムを構成で
きるが、このベアチップ搭載ボードをプリント配線板に
実装する必要がある場合には、図２０に示したような配
線用のピンを設けておけばよい。

【００７９】

【発明の効果】以上説明したように本発明の半導体接続
基板は、高い表面平滑性を有し、且つ安価な感光性ガラ
スを基板の材料としているため、半導体チップ等の高配
線密度の半導体チップと低配線密度のプリント配線板と
を接続するための半導体接続基板を安価にすることがで
きる。

【００８０】さらにリードフレーム等の空間配線がない
ためノイズが軽減される等電気的にも優れており、チッ
プ接続に要する時間がそれほど長くならないため電極数
の多いチップをプリント配線板に搭載する際の作業時間
を短縮できる。

【００８１】また、本発明の半導体接続基板の製造方法
では、感光性ガラスを基板として半導体接続基板を製造
するため安価な材料で製造できるとともに、チップの電
極数増加に対しても極端に製造コストをアップせずに半
導体接続基板を製造することが可能である。

【００８２】また、本発明のベアチップ搭載ボードで
は、感光性ガラスからなる基板の両面にベアチップを搭
載し、基板に設けられた孔を介して配線を行うようにし
たため、複数のベアチップ同士の配線が３次元的に行わ
れるとともに、基板の両面に搭載されたチップ同士が極
めて短い距離で結線される。従って、ベアチップ搭載ボ
ードの小型化が図れると同時に、配線抵抗の低下により
高周波の動作が可能となる。

【図面の簡単な説明】

【図１】図１は本発明の半導体接続基板を示す図であ
る。

【図２】半導体接続基板の製造工程を示す図である。

【図３】本発明の半導体接続基板を用いてベアチップを
搭載したプリント配線板の第１の例を示す図である。

【図４】本発明の半導体接続基板を用いてベアチップを
搭載したプリント配線板の第２の例を示す図である。

【図５】本発明の半導体接続基板を用いてベアチップを
搭載したプリント配線板の第３の例を示す図である。

【図６】本発明の半導体接続基板を用いてベアチップを
搭載したプリント配線板の第４の例を示す図である。

【図７】導体膜が形成ずみの感光性ガラス基板を用いた
場合の半導体接続基板の製造工程を示す図である。

【図８】プリント配線板との接続端子を基板端面に設け
た半導体接続基板の製造工程を示す図である。

【図９】接続端子を基板端面に有する半導体接続基板の
具体例を示す図である。（Ａ）は上面図であり、（Ｂ）
は（Ａ）のＸ−Ｘ線断面図である。

【図１０】基板端面に設けられた接続端子の拡大図であ
る。

【図１１】端面に接続端子を有する半導体接続基板を用
いてベアチップを搭載したプリント配線板の第１の例を
示す図である。

【図１２】端面に接続端子を有する半導体接続基板を用
いてベアチップを搭載したプリント配線板の第２の例を
示す図である。

【図１３】透明な感光性ガラスを用いた半導体接続基板
とプリント配線板とを接続する際の位置確認方向を示す
図である。

【図１４】アライメント時に視認される光景を示す図で
ある。（Ａ）は半導体接続基板を目的の位置に接近させ
る前の状態を示す図であり、（Ｂ）は半導体接続基板を
目的の位置に接近させた状態を示す図である。

【図１５】アライメントマークを設けた場合のアライメ
ント状況を示す図である。（Ａ）は半導体接続基板を目
的の位置に接近させる前の状態を示す図であり、（Ｂ）
は半導体接続基板を目的の位置に接近させた状態を示す
図である。

【図１６】プリント配線板との接続端子をピングリッド
形態にする半導体接続基板の製造工程を示す図である。

【図１７】ピン突出側と反対側にベアチップを接続する
場合の例を示す図である。

【図１８】蓋によりベアチップを封止した場合の例を示
す図である。

【図１９】ピン突出側と同じ面にベアチップを接続する
場合の例を示す図である。

【図２０】半導体接続用基板を重ね合わせてマルチチッ
プ構成とした場合の例を示す図である。

【図２１】高密度実装を可能にしたベアチップ搭載ボー
ドを示す図である。（Ａ）は上面図であり、（Ｂ）は
（Ａ）のＹ−Ｙ断面図である。

【符号の説明】

１０ 半導体接続基板 １１ 感光性ガラス基板 １２ 接着剤 １３ａ〜１３ｄ 配線 １４ａ〜１４ｄ バンプ ２０ ベアチップ ２１〜２４ バンプ ３０ プリント配線板 ３１〜３４ 電極

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体チップをプリント基板に接続する
   ための半導体接続基板において、 所定の位置に複数の孔が設けられた、感光性ガラスから
   なる基板と、 前記孔に埋められた導電性物質の上に形成されたバンプ
   と、 前記バンプが形成された面と逆の面に設けられ、前記孔
   の間隔と異なる間隔で配置された複数の接続端子と前記
   導電性物質とを電気的に接続する配線と、 を有することを特徴とする半導体接続基板。
2. 【請求項２】 半導体チップをプリント基板に接続する
   ための半導体接続基板において、 感光性ガラスからなる基板と、 前記基板の端面に設けられた複数の端面接続端子と、 前記基板の一方の面の前記半導体チップの電極に応じた
   位置に配置された複数の高密度端子と前記端面接続端子
   とを電気的に接続する配線と、 を有することを特徴とする半導体接続基板。
3. 【請求項３】 半導体チップをプリント基板に接続する
   ための半導体接続基板において、 前記プリント基板の配線密度に応じた間隔で複数の孔が
   設けられた、感光性ガラスからなる基板と、 前記基板の一方の面の前記半導体チップの電極に応じた
   位置に配置された複数の高密度端子と前記孔の内壁とを
   電気的に接続する配線と、 を有することを特徴とする半導体接続基板。
4. 【請求項４】 複数の半導体チップを基板に接続するた
   めの半導体接続基板の製造方法において、 フォトリソグラフィにより、感光性ガラス基板の所定の
   位置に前記感光性ガラス基板を貫通する複数の孔をあ
   け、 前記感光性ガラス基板の一方の面に導体膜を形成し、 メッキにより、前記孔の内部を埋め、さらに前記感光性
   ガラス基板の面上に盛り上がるまで導体を成長させるこ
   とによりバンプを形成し、 前記導体膜をフォトリソグラフィで現像、及びエッチン
   グをすることにより、前記孔の間隔と異なる間隔で配置
   された複数の接続端子と、前記バンプを形成する導体と
   を電気的に接続する配線を形成する、 ことを特徴とする半導体接続基板の製造方法。
5. 【請求項５】 半導体チップをプリント基板に接続する
   ための半導体接続基板の製造方法において、 フォトリソグラフィにより、感光性ガラス基板の所定の
   位置に、前記感光性ガラス基板を貫通する複数の孔をあ
   け、 スパッタリングにより、前記感光性ガラス基板の一方の
   配線面と前記孔の内壁とに導体膜を形成し、 メッキにより前記導体膜を成長させ、 前記導体膜をフォトリソグラフィで現像、及びエッチン
   グをすることにより、前記半導体チップの配線密度に応
   じた間隔で前記感光性ガラス基板の一方の面上に配置さ
   れた複数の高密度端子と、前記孔の内壁とを電気的に接
   続する配線を形成する、 ことを特徴とする半導体接続基板の製造方法。
6. 【請求項６】 前記孔をあける際には、前記感光性ガラ
   ス基板の外周に一列となる位置に前記孔をあけ、 前記配線を形成した後に、前記孔の位置に沿って前記感
   光性ガラス基板を切断する、 ことを特徴とする請求項５記載の半導体接続基板の製造
   方法。
7. 【請求項７】 前記孔をあける際には、電極用として挿
   入すべきピンの径に合わせた大きさの前記孔をあけるこ
   とを特徴とする請求項５記載の半導体接続基板の製造方
   法。
8. 【請求項８】 基板上に各種半導体部品が設けられたベ
   アチップ搭載ボードにおいて、 所定の位置に複数の孔が設けられた、感光性ガラスから
   なる基板と、 前記孔に埋められた導電性物質と、 前記基板の両面において、前記導電性物質の上に接続端
   子を形成する配線と、 所定の電極が前記接続端子に接続されることにより、前
   記基板の両面に搭載された複数のベアチップと、 を有することを特徴とするベアチップ搭載ボード。