JPH09321594A - 半導体素子駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】インバ−タ等を構成する半導体素子がオフした
直後に電位変動が生じる期間、フォトカプラ等の誤動作
による直流短絡を防止し得る半導体素子駆動回路を提供
するものである。 【解決手段】制御信号絶縁部，バッファ部，駆動部およ
びオフ信号ラッチ回路からなるとともに、駆動回路電源
とは別の制御電源より半導体素子をオフさせる信号が伝
達された際、伝達された瞬間より所定の期間、オフ信号
ラッチ回路にて駆動部から半導体素子をオフさせる出力
が継続して動作する如くに、してなるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、特に電力変換装置
に用いられる半導体素子の駆動回路に、関するものであ
る。

【０００２】

【従来の技術】近年、電力用半導体素子の開発が盛んに
進められ、家電製品から産業用電機品，鉄道用電機品
等、あらゆる分野にて電力変換技術の応用が行われてい
る。バイポ−ラトランジスタ，ＭＯＳＦＥＴ，ＩＧＢＴ
に代表される半導体素子を制御するためには、電力変換
装置全体を制御する制御回路のほか、各々の半導体素子
の特性に合わせた駆動回路が必要である。その駆動回路
においては、バイポ−ラトランジスタはベ−スに電流信
号を印加し、ＭＯＳＦＥＴ，ＩＧＢＴはゲ−トに電圧信
号を印加することにより、それぞれ駆動することができ
る。これを、図５および図６により、説明する。

【０００３】図５は従来例の半導体素子駆動回路を示
し、１は半導体素子、２は駆動回路、３は制御回路であ
る。ここに、駆動回路２において21は制御信号絶縁部、
22はバッファ部、23は駆動部である。図５においては、
ＩＧＢＴ例の半導体素子１を駆動するための駆動回路２
および制御回路３から構成される。その駆動回路２は、
制御信号絶縁部21にて制御回路３からの制御信号ＤＲを
受け取り絶縁して出力し、バッファ部22にて絶縁された
制御信号を受け増幅して後段に伝達し、駆動部23にて半
導体素子１の駆動信号を得て信号発生する如く、構成さ
れている。

【０００４】図６はインバータ回路に適用された一相分
の構成例を示し、１Ｐ，１Ｎは半導体素子、２Ｐ，２Ｎ
は駆動回路、３’は制御回路、４は直流電源、５Ｐ，５
Ｎは半導体素子１Ｐ，１Ｎに逆並列に接続されたダイオ
−ドである。すなわち、直流電源４に半導体素子１Ｐ，
１Ｎの直列回路が接続され、半導体素子１Ｐ，１Ｎの接
続点より負荷に交流電力が供給される構成をなすととも
に、制御回路３’からの制御信号ＤＲｐ，ＤＲｎを受け
る駆動回路２Ｐ，２Ｎによって半導体素子１Ｐ，１Ｎの
電力変換が行われるものである。そのインバータ回路の
制御方法については公知の技術であるため、ここでは説
明を省略する。

【０００５】さて、半導体素子１Ｐ，１Ｎは両方が同時
に導通状態になってしまうと、直流短絡となって直流電
源４から短絡過電流が流れてしまう。そのため制御回路
３’においては、半導体素子１Ｐから半導体素子１Ｎ
（もしくは半導体素子１Ｎから半導体素子１Ｐ）に導通
させる半導体素子を変化させる場合に、両方の素子が一
時的にオフ状態となるモードを経て変化させるのが、一
般的な制御信号の出し方である。この一時的に両方オフ
状態にさせている時間のことを、一般的にデッドタイム
と称している。

【０００６】デッドタイムを含んだ制御信号と制御信号
による各半導体素子両端のエミッタ−コレクタ電圧Ｖec
の変化は、図７および図８に示した２種類に大別でき
る。ここで、図７，図８ともに、半導体素子１Ｐがオン
からオフに変化した後に、半導体素子１Ｎがオフからオ
ンに変化するタイミングのものであって、ＤＲｐ，ＤＲ
ｎは図６における制御回路３’出力の制御信号、ＶＰe
c，ＶＮecは半導体素子１Ｐ，１Ｎのエミッタ−コレク
タ電圧、ＤＴ1 ，ＤＴ2 はデッドタイム、Ｓ631 ，Ｓ73
1 は後述するフォトカプラの誤動作出力である。すなわ
ち、図７において半導体素子１Ｐに電流が流れている状
態にて半導体素子１Ｐをオフさせた場合、半導体素子１
Ｐのオフと同時にＶＰecの変化が生じている。そして、
既に半導体素子１ＰのオフによりＶＰecが変化している
ため、半導体素子１Ｎがオンしたときには、見かけ上、
ＶＰecの変化は生じない。また、図８においてダイオー
ド５Ｐに電流が流れている状態にて半導体素子１Ｐをオ
フした場合、ダイオード５Ｐに電流が流れている状態で
半導体素子１Ｐをオフしても電流の経路の変化が生じな
いため、このタイミングではＶＰecの変化は生じなく、
つぎの半導体素子１ＮのオンによりＶＰecの変化が生ず
る。

【０００７】

【発明が解決しようする課題】この種の従来技術におい
ては、図６に示されるインバ−タ回路の適用における図
７，図８に示したような制御信号が伝達されると、ＶＰ
ecの変化により電位の変動を生ずる。すなわち、半導体
素子１Ｐがオフして半導体素子１Ｎがオンすることによ
り、半導体素子１Ｐのエミッタ側の電位が直流電源の正
極性側から負極性側へと変化する。ここで、半導体素子
の駆動回路はエミッタ側に接続されており、エミッタを
基準としてゲ−トを駆動している。そのため、半導体素
子自身の電位が変化すると、当然、駆動回路の電位も変
化することになる。一方、制御回路の電位は半導体素子
とは絶縁された電位にあって、半導体素子１Ｐの電位の
変動があっても、制御回路側の電位は変動しない。その
ため、半導体素子１Ｐに電位の変動が生じた場合に、そ
の影響を受ける部分は駆動回路内の制御信号絶縁部とな
る。

【０００８】一般的に、駆動回路内の制御信号絶縁部
は、実用上、フォトカプラやパルストランスを用いて構
成されている。特にフォトカプラは、小型，安価であっ
て、一次側のダイオ−ドに微少電流を流すだけで制御で
きるために、多用されている。しかしながら、図６の如
き駆動回路内の制御信号絶縁部にフォトカプラが用いら
れたとき、前述の半導体素子の電位変動が生じた際に誤
動作を生じる場合がある。その誤動作を示す例が、図
７，図８のＰ側ゲート信号に図示されるフォトカプラの
誤動作出力Ｓ631 ，Ｓ731 である。これは、半導体素子
１Ｐの電位が直流電源の負極性側から正極性側に変化し
ていく最中に、制御回路にて半導体素子１Ｐにはオフ状
態の信号を出し続けているにも係わらず、フォトカプラ
の誤動作のため、制御信号とは無関係にバッファ部に半
導体素子をオンさせる信号を伝達してしまう、ことにあ
る。

【０００９】図７の場合には半導体素子１Ｎがオフ状態
であるため直流短絡は起こさないものの、図８の場合に
は、半導体素子１Ｎのオン動作状態で半導体素子１Ｐが
制御信号とは無関係にオンするため、両方の半導体素子
がオン状態になってしまい、直流短絡状態となって直流
電源より過電流が流れてしまう。これより、過電流が流
れたところでフォトカプラの誤動作が終了し、半導体素
子１Ｐは再びオフ状態になるため、過電流を遮断するこ
とになる。かようにして、過電流を急激に遮断するため
に回路内のインダクタンスによる過大な逆起電力が発生
し、しかも、半導体素子１Ｐの耐圧を越える電圧となっ
て半導体素子１Ｐを破壊にさせてしまう。さらには、半
導体素子１Ｐが破壊してしまうと、インバータ自身は当
然機能しなくなってしまうだけでなく、負荷側あるいは
電源側にも損害を与えてしまう。なお、制御回路や駆動
回路の内部に半導体素子の過電流を検出して、過電流状
態になったとき半導体素子の遮断速度を遅くすることに
より、過電流時の保護を行える構成の場合でも、前述し
たようなフォトカプラの誤動作による短時間の短絡およ
び遮断動作には通常対応できず、保護しきれない。

【００１０】しかして本発明の目的とするところは、制
御回路から正規には出力されないタイミングにオフ出力
を与えて直流短絡を防ぐようにした格別な半導体素子駆
動回路を提供する、ことにある。

【００１１】

【課題を解決するための手段】本発明は上述したような
点に鑑みなされたものであって、つぎの如くに構成した
ものである。すなわち、第１に、制御信号絶縁部，バッ
ファ部，駆動部およびオフ信号ラッチ回路からなるとと
もに、駆動回路電源とは別の制御信号源より半導体素子
をオフさせる信号が伝達された際、伝達された瞬間より
所定の期間、オフ信号ラッチ回路にて駆動部から半導体
素子をオフさせる出力が継続して動作する如くに、して
なるものである。第２に、さらには信号が伝達された瞬
間より半導体素子の主回路電位の変動が終了するまでの
期間、駆動部から半導体素子をオフさせる出力を継続す
るようにしたものである。第３に、さらには信号が伝達
された瞬間よりオフ信号ラッチ回路の内部にて予め設定
された期間、駆動部から半導体素子をオフさせる出力を
継続するようにしたものである。

【００１２】かかる解決手段により、駆動回路にオフ信
号が伝達された直後より、半導体素子のＶecの変化が終
了するまでの期間またはデッドタイムより制御回路から
はつぎのオン信号が出力されるはずのない期間、制御信
号絶縁部より出力される信号を一時的にカットし、制御
信号絶縁部がオン信号を出したとしても、そのオン信号
は誤動作によるものとして無視することにより、駆動部
出力はオフ状態を続ける。よって、制御信号絶縁部から
出力されたオン信号のうち制御回路から正規には出され
るはずの無いタイミングのものだけをを無視して、駆動
部はオフ出力を続けるため、直流短絡状態になることを
防ぐことができる。

【００１３】

【発明の実施の形態】図１は本発明による一実施例を図
５に類して示したものであって、６は駆動回路である。
駆動回路６において、61は駆動部、62はバッファ部、63
は制御信号絶縁部、64はオフ信号ラッチ回路である。す
なわち、駆動回路６内にさらにオフ信号ラッチ回路64
を、図示の如く具備した構成になっている。このオフ信
号ラッチ回路64は、制御信号絶縁部63がオフ信号を出し
た瞬間にラッチ動作を開始し、駆動部61を制御信号絶縁
部63出力に係わらず強制的にオフ動作出力とし、さら
に、半導体素子のＶecの監視より半導体素子がオフ動作
を完了してエミッタ−コレクタ間に阻止すべき電圧が印
加されたことを検出し、駆動部61のオフ動作出力の状態
を強制的に解除して制御信号絶縁部63からの出力信号に
て動作するようにするものである。これを、さらに図２
を参照して説明する。

【００１４】図２は図１のオフ信号ラッチ回路の具体例
を示す。図２にあって、駆動部61において 611， 612は
トランジスタであり、制御信号絶縁部63において 631は
フォトカプラ， 632は抵抗である。オフ信号ラッチ回路
64において、 641ａ， 647ｃ， 648ａはインバ−タゲ−
ト、641ｂ， 645， 647ｂ， 648ｂは抵抗、 641ｃ， 64
8ｃはコンデンサ、 642，643， 644， 649はＮＡＮＤゲ
−ト、 646はトランジスタ、 647ａはダイオ−ドであ
る。ここに、図示の＋は駆動回路の制御電源の正側に，
−は負側に接続されているものとする。

【００１５】図２においては、制御信号絶縁部63にてフ
ォトカプラ 631の一次側のダイオ−ドに電流を流してい
るときがオン信号とすると、制御信号絶縁部63出力はオ
ン信号で「Ｌ」，オフ信号で「Ｈ」となる。オフ信号ラ
ッチ回路64にて、インバ−タゲ−ト 641ａ，ＮＡＮＤゲ
−ト 642，抵抗 641ｂ，コンデンサ 641ｃは、抵抗 641
ｂおよびコンデンサ 641ｃの積分回路を利用した微分回
路となっており、制御信号絶縁部63出力が「Ｌ」から
「Ｈ」に変化したときにＮＡＮＤゲ−ト 642は負極性の
パルスを出す。ＮＡＮＤゲ−ト 643， 644はＲ−Ｓフリ
ップフロップ構成のラッチ回路であって、ＮＡＮＤゲ−
ト 642が負極性のパルスを出したときにセットされＮＡ
ＮＤゲ−ト 643出力は「Ｈ」となり、抵抗 645を介して
トランジスタ 646が導通する。ここで、Ｒ−Ｓフリップ
フロップは一度セットされると、ＮＡＮＤゲ−ト 644に
リセット信号が入らない限り出力は変化しない。トラン
ジスタ 646が導通すると、駆動部61のトタンジスタ 611
はオフしてトランジスタ 612はオンとなり、その結果、
半導体素子１のゲ−トはオフバイアスされた状態とな
る。

【００１６】さらに図２のオフ信号ラッチ回路64にて、
ダイオード 647ａは主回路電圧を阻止する能力を有する
ものであって、半導体素子１のエミッタ−コレクタ間に
電圧をもっていないときに導通し、電圧があるときには
は阻止状態となる。ダイオード 647ａが導通状態にある
ときインバ−タゲ−ト 647ｃの入力は「Ｌ」であって、
阻止状態にあるときは抵抗 647ｂを介し「Ｈ」となる。
すなわち、半導体素子１が電圧を有しているとき
「Ｈ」，電圧をもっていないとき「Ｌ」である。制御信
号絶縁部63からのオフ信号により半導体素子１がオフし
てエミッタ−コレクタ間に電圧をもつと、インバ−タゲ
−ト 647ｃの出力は「Ｈ」から「Ｌ」に変化する。イン
バ−タゲ−ト 648ａ，抵抗 648ｂ，コンデンサ 648ｃ，
ＮＡＮＤゲ−ト 649も抵抗 648ｂおよびコンデンサ 648
ｃの積分回路を利用した微分回路であって、インバ−タ
ゲ−ト 647ｃの出力が「Ｈ」から「Ｌ」に変化した瞬間
に、ＮＡＮＤゲ−ト 649より負極性のパルスが出力され
る。ＮＡＮＤゲ−ト 644に負極性のパルスが入力される
と、Ｒ−Ｓフリップフロップはリセットされて、ＮＡＮ
Ｄゲ−ト 643出力は「Ｈ」から「Ｌ」に変化し、駆動部
61は、バッファ部62の信号のみによって制御されるよう
になる。

【００１７】つぎに、図３は本発明による他の実施例を
図１に類して示したものであって、７は駆動回路であ
る。駆動回路７において、71は駆動部、72はバッファ
部、73は制御信号絶縁部、74はオフ信号ラッチ回路であ
る。すなわち、駆動回路７も駆動回路６と同様に、さら
にオフ信号ラッチ回路74を具備している。そのオフ信号
ラッチ回路74は、前述のオフ信号ラッチ回路64と動作の
相違点は、半導体素子１のコレクタ−エミッタ間の電圧
を検出せず、制御信号絶縁部73からのオフ信号を検出し
て制御信号絶縁部73よりオフ信号が出力された瞬間から
一定期間、駆動部71を制御信号絶縁部73の信号に係わら
ず、オフ動作出力にするようにしたことである。ここに
おける一定期間とは、制御回路から駆動回路につぎのオ
ン指令信号が出力されるまでの期間をいう。さて、前述
のようにＰ側とＮ側の制御信号はデッドタイムを有して
いる。一つの半導体素子を駆動する信号は一度オフ信号
を出したら、つぎのオン信号を出すまでには必ず２倍の
デッドタイムの期間を経過しなければならない。そこ
で、制御信号絶縁部73がオフ信号を出力してから、２倍
のデッドタイムの時間を経過しないうちにオン信号を出
力したら、それは、明らかに制御信号絶縁部73の誤動作
である。そのため、オフ信号ラッチ回路74は一度オフ信
号を検出したら、２倍のデッドタイム相当の期間、制御
信号絶縁部73の出力信号状態に係わらず、駆動部71をオ
フ状態に保ち、２倍のデッドタイムの時間が経過してか
ら、再び制御信号絶縁部73の出力信号によって駆動部71
が動作するように働くものとしている。これを、さらに
図４を参照して説明する。

【００１８】図４は図３のオフ信号ラッチ回路の具体例
を示す。図４にあって、駆動部71および制御信号絶縁部
73は図２に示した駆動部61および制御信号絶縁部63と同
様である。またオフ信号ラッチ回路74において、 741は
ＯＲゲ−ト、 742はインバ−タゲ−ト、 743ダイオ−
ド、 744， 747は抵抗、 745はコンデンサ、 746はＡＮ
Ｄゲ−ト、 748はトランジスタである。ここに、図示の
＋は駆動回路の制御電源の正側に，−は負側に接続され
ているものとする。

【００１９】図４において制御信号絶縁部73の出力極性
は図３と同様とする。いま、半導体素子１をオフさせる
信号が制御信号絶縁部73より出力されると、ＯＲゲ−ト
741のフォトカプラ 731側の入力は、「Ｌ」から「Ｈ」
になる。ここで、ＡＮＤゲ−ト 746はＯＲゲ−ト 741出
力およびその反転出力が入力されているために定常的な
出力が「Ｌ」であって、そのため、ＯＲゲ−ト 741出力
も「Ｌ」から「Ｈ」に変化する。インバ−タゲ−ト 74
2，抵抗 744，コンデンサ 745，ＡＮＤゲ−ト 746は、
抵抗744，コンデンサ 745の積分回路を利用した微分回
路であって、ＯＲゲ−ト 741出力が「Ｌ」から「Ｈ」に
変化に変化した際、正極性のパルスを出力する。なお、
ダイオード 743は積分回路のリセット動作を早くさせる
ためのものである。その抵抗 744，コンデンサ 745の時
定数を調整することにより、ＡＮＤゲ−ト746のパルス
の出力時間を２倍のデッドタイムとし得る、ことは明ら
かである。また、オフ信号ラッチ回路74の入力はＡＮＤ
ゲ−ト 746出力により自己保持されているため、微分回
路の動作中に制御信号絶縁部73の出力が変化しても、そ
の影響は受けない。そして、ＡＮＤゲ−ト 746の出力が
正極性のパルスを出している期間、抵抗 747を介してト
ランジスタ 748ｈが導通し、駆動部71をオフ出力状態と
する。

【００２０】なお、オフ信号ラッチ回路にて制御信号絶
縁部の誤った信号による駆動部の誤動作解消の例による
ものとしたが、制御信号絶縁部出力をバッファ部に伝達
しないようにするオフ信号ラッチ回路の構成としてもよ
く、本発明が適用されることは勿論である。また、イン
バータ回路だけでなく正弦波入力コンバータの駆動回路
であっても、同様の効果が得られることはいうまでもな
い。

【００２１】

【発明の効果】以上詳述したように本発明によれば、半
導体素子のエミッタ−コレクタ電圧の変化により電位変
動が生じ、制御信号絶縁部が誤動作して誤ったオン信号
を出力しても駆動部に伝達されず、駆動部の動作は制御
回路の出力制御信号と同じとなって直流短絡状態にはな
り得ず半導体素子の破壊を防止可能となり、さらには、
半導体素子のスイッチング動作より電流を遮断したり電
位の変動が生じると、制御回路や制御回路から駆動回路
までの配線部分にノイズによる誤動作信号が混入してフ
ォトカプラの誤動作と同様な現象が生じても有効に動作
し得る実用効果の顕著な装置を、提供できる。

【図面の簡単な説明】

【図１】図１は本発明による一実施例を示すブロック図
である。

【図２】図２は図１のオフ信号ラッチ回路の具体例を示
す回路図である。

【図３】図３は本発明による他の実施例を示すブロック
図である。

【図４】図４は図２のオフ信号ラッチ回路の具体例を示
す回路図である。

【図５】図５は従来例の半導体素子駆動回路を示すブロ
ック図である。

【図６】図６はインバータ回路に適用された一相分の構
成例を示す回路図である。

【図７】図７は図６の動作波形の例を示す波形図であ
る。

【図８】図８は図６の動作波形の別な例を示す波形図で
ある。

【符号の説明】

１ 半導体素子 ２ 駆動回路 21 制御信号絶縁部 22 バッファ部 23 駆動部 ３ 制御回路 ４ 直流電源 ５ ダイオ−ド ６ 駆動回路 61 駆動部 62 バッファ部 63 制御信号絶縁部 631 フォトカプラ 64 オフ信号ラッチ回路 641ａ インバ−タゲ−ト 641ｃ ＮＡＮＤゲ−ト 646 トランジスタ ７ 駆動回路 741 ＯＲゲ−ト 745 ＡＮＤゲ−ト ＤＲ 制御信号 ＶＰec エミッタ−コレクタ電圧 ＤＴ1 デッドタイム ＤＴ2 デッドタイム Ｓ631 フォトカプラの誤動作出力 Ｓ731 フォトカプラの誤動作出力

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御信号絶縁部、バッファ部、駆動部お
   よびオフ信号ラッチ回路からなる半導体素子駆動回路に
   おいて、 駆動回路電源とは別の制御信号源より半導体素子をオフ
   させる信号が伝達された際に該信号が伝達された瞬間よ
   り所定の期間、前記オフ信号ラッチ回路にて駆動部から
   半導体素子をオフさせる出力が継続するよう動作させる
   ようにしたことを特徴とする半導体素子駆動回路。
2. 【請求項２】 前記信号が伝達された瞬間より半導体素
   子の主回路電位の変動が終了するまでの期間、前記駆動
   部から半導体素子をオフさせる出力が継続するようにし
   た請求項１記載の半導体素子駆動回路。
3. 【請求項３】 前記信号が伝達された瞬間よりオフ信号
   ラッチ回路の内部にて予め設定された期間、前記駆動部
   から半導体素子をオフさせる出力が継続するようにした
   請求項１記載の半導体素子駆動回路。