JPH09325974A - 機能ブロック部の動作検証装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の機能ブロック部のシミュレーションを
行う際に、タイミングや論理ミスなどの問題を解決する
ことができる動作検証装置を提供する。 【解決手段】 シミュレーション部１３に、論理回路内
部で機能ブロック部間相互に接続される機能ブロック部
の端子名を格納するブロック間端子格納部１５と、シミ
ュレーション実行時にブロック間端子格納部１５に格納
してある端子ごとのシミュレーション結果を格納するブ
ロック間データ格納部１６とを設け、各格納部１５，１
６に格納されたデータを利用することにより一つの機能
ブロック部による動作検証結果を後続の機能ブロック部
への入力データとして使用してシミュレーションを行う
ことができるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、複数の機
能ブロック部ごとに分割設計された大規模論理回路にお
ける各機能ブロック部の動作検証技術に関する。

【０００２】

【従来の技術】従来、論理回路は、その殆どが、ＬＳＩ
化された複数の機能ブロック部及びＣＰＵを有する構成
となっている。このような論理回路においては、その各
機能ブロック部をテスト、即ち動作検証するために、種
々の手法が知られている。通常、検証対象となる機能ブ
ロック部に対しては、シミュレーションデータを論理回
路の外部から入力し、このシミュレーションデータに基
づいて機能ブロック部を動作させる。この機能ブロック
部から出力される動作結果を、論理回路外部の評価装置
によって評価することで、機能ブロック部が正常動作し
ていることを確認する。

【０００３】従来手法では、複数の機能ブロック部が存
在する場合、一つの機能ブロック部において上記シミュ
レーションデータによる動作検証が終了した後に、次の
機能ブロック部の動作検証を開始している。このよう
に、各機能ブロック部について上記シミュレーションを
順次行っていく構成となっていることから、論理回路全
体の動作検証に要する時間は、最短でも、各機能ブロッ
ク部の動作検証時間の総和に等しい時間となり、長時間
を要してしまう。

【０００４】そこで、テスト時間を短縮するために、上
記のような各機能ブロック部ごとに個々の動作検証をそ
れぞれ平行して行い、各機能ブロック部においてその動
作が終了するとすぐにその動作結果が個々に並列的に出
力されるようにすることも試みられている。この手法に
よれば、動作検証時間は、各機能ブロック部の試験時間
のうち最長のものに要する時間で足りるので、上述のよ
うなシミュレーション時間の総和時間を要するシステム
に比較して、テスト時間は大幅に短縮される。しかし、
上記のように動作検証を平行して行う手法では、テスト
される個々の機能ブロック部ごとにシミュレーションデ
ータの入力及びシミュレーションによる動作検証結果の
出力を行うことが必要となる。従って、各機能ブロック
部ごとに制御信号の入出力を行って個々の機能ブロック
部ごとの制御を行うことが必要となり、これらのテスト
に要する構成が非常に大きなものとなってしまう。

【０００５】このような課題を解決するために、特開平
４−５５７７８号には、動作検証対象となる機能ブロッ
ク部と同じシステムに含まれるプロセッサが実行するプ
ログラムに命令に従って機能ブロック部をシミュレーシ
ョンすることにより、テストを行うための構成を大型化
することなく、かつテスト時間を短縮化する技術が開示
されている。

【０００６】

【発明が解決しようとする課題】上述した各従来技術に
おいては、分割設計した論理回路の機能シミュレーショ
ンによる動作検証では、各機能ブロック部単位ごとに機
能シミュレーション用の入力パタンを人手で作成する
か、他のシミュレーションで出力された結果を人手によ
って修正したデータを入力パタンとして動作検証を実施
していた。しかし、機能ブロック部単位での論理設計に
おける動作検証において、各機能ブロック部ごとにシミ
ュレーション用入力パタンを作成すると、機能ブロック
部間の動作タイミングのミスや接続における論理ミスな
どの問題が発生するおそれがある。

【０００７】そこで本発明の課題は、機能ブロック部単
位の動作検証において、動作検証結果を人手を介さずに
他の機能ブロック部の入力パタンとして使用すること
で、タイミングや論理ミスなどの問題を解決し、さらに
は、入力パタンの作成時間を削減することができる動作
検証技術を提供することにある。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明に係る機能ブロックの動作検証においては、
大規模論理回路内で分割設計された複数の機能ブロック
部を各機能ブロック部単位に動作検証する際、機能ブロ
ック部単位に実施したシミュレーション出力結果を格納
する機能を有し、その機能ブロック部での出力結果を、
接続される他の機能ブロック部の入力パタンとしてシミ
ュレーションを実施する。

【０００９】具体的には、本発明に係る機能ブロックの
動作検証装置は、複数の機能ブロック部から構成される
論理回路に対して個々の機能ブロック部の動作検証を行
う装置であって、少なくとも一つの機能ブロック部によ
る動作検証結果を後続の機能ブロック部への入力データ
とするシミュレーション手段を備えることを特徴とす
る。この装置においては、機能ブロックからの出力をそ
のまま他の機能ブロックにおける入力とすることが可能
とされ、従来人手により作成されていた入力パターンの
作成数が削減が可能となり、入力パタンの作成時間も削
減される。

【００１０】なお、前記シミュレーション手段は、少な
くとも一つの機能ブロック部の入出力の接続情報を保持
する第１メモリと、この第１メモリに保持されている接
続情報に応じて当該機能ブロック部による動作検証結果
の振り分け先を決定する手段とを有するように構成す
る。このようにすれば、第１メモリに保持された接続情
報に応じて、他の機能ブロックに接続されている出力が
選択的に振り分けられる。

【００１１】さらに、前記シミュレーション手段は、さ
らに、個々の機能ブロック部の動作検証結果を当該機能
ブロック部の入出力の接続情報とリンクさせて保持する
第２メモリを有するように構成する。このように構成す
ると、第２メモリに、動作検証結果とその入出力の接続
情報とが保持される。従って、この第２メモリに保持さ
れた動作結果の出力先に対して動作検証を行う際には、
この第２メモリを読み込むことで、その入力とすべき動
作検証結果を得ることが可能となる。

【００１２】更に、前記第２メモリは、前記第１メモリ
に保持されている、入出力の接続情報が保持された各機
能ブロック部のそれぞれについて、個々の機能ブロック
部の動作検証結果を保持するようにする。このようにす
れば、個々の動作検証結果毎にその入力元と出力先とが
保持され、他の機能ブロックからの動作検証結果を入力
とする機能ブロック部のすべてにおいて、この第２メモ
リを読み込むことで、その入力とすべき動作検証結果を
得ることが可能となる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の一実施形態のブ
ロック構成図であり、被検証機能ブロック部１１を、規
定の入力データから成る入力パタン１２によりシミュレ
ーションする場合の例を示すものである。

【００１４】この実施形態では、シミュレーション部１
３に、ブロック間端子格納部１５（第１メモリ）が設け
られている。このブロック間端子格納部１５は、論理回
路内部で機能ブロック部間相互に接続される機能ブロッ
ク部の端子名が格納されている。シミュレーション部１
３には、さらに、ブロック間データ格納部１６（第２メ
モリ）が設けられている。このブロック間データ格納部
１６は、シミュレーション実行時において、ブロック間
端子格納部１５に格納してある端子ごとに、そのシミュ
レーション結果を格納するものである。

【００１５】図２は、複数の機能ブロック部２１、２２
から構成される論理回路２３の例を示すものである。な
お、機能ブロックシミュレーション時には、図１及び図
２の各部は、図示省略した制御部によってデータの読み
込みや入出力等の制御がなされる。その動作内容を図３
に示す。

【００１６】以下、図４に示される機能ブロック部間の
接続端子名を格納する格納データを用い、図３のフロー
チャートを参照して、機能ブロックシミュレーションの
詳細を説明する。図３において、Ｓは処理ステップを表
す。

【００１７】機能ブロックシミュレーションが開始され
ると、まず、各機能ブロック部の各端子について、その
端子が他の機能ブロック部の出力に接続されているか否
かが検出される。この実施形態においては、適当な手段
で回路図データを読み込むことで、各端子ごとに、他の
機能ブロック部に接続されているかどうかの検出を行
う。その結果は、接続データとしてブロック間端子格納
部１５に格納される（Ｓ３１）。

【００１８】その後、各機能ブロック部の入力端子毎
に、他の機能ブロック部からの入力であるかどうかが検
出され、その結果に応じてブロック間データ格納部のデ
ータを使用するか否かが決定される（Ｓ３２）。

【００１９】この実施形態においては、図２に示される
ように、機能ブロック部２１の入力端子Ａ１、Ａ２のい
ずれも機能ブロック部には接続されていないので、機能
ブロック部２１の各入力端子に対しては、予め作成され
た入力パタンを読み込み（Ｓ３７）、シミュレーション
を実施する。一方、機能ブロック部２１の出力端子Ｂ
１，Ｂ２，Ｂ３のうち、Ｂ１，Ｂ２端子については、機
能ブロック部２２の入力端子に接続されているので、シ
ミュレーション実施前に、ブロック間接続端子としてブ
ロック間端子格納部１５に、図４の４１に示されるよう
に端子名、即ちＢ１，Ｂ２を格納する（Ｓ３１）。

【００２０】これらの端子名を格納後、シミュレーショ
ンを実施することにより格納した端子名のシミュレーシ
ョン結果をブロック間データ格納部１６に格納する。機
能ブロック部２１のシミュレーション結果は、シミュレ
ーション結果として結果出力部１４に出力される。

【００２１】次いで機能ブロック部２２についてシミュ
レーションを実施する。機能ブロック部２２の入力端子
は、機能ブロック部２１との間で接続される入力端子Ｂ
１，Ｃ１と直接外部からの入力端子Ｃ２と外部への出力
端子Ｄ１，Ｄ２から構成されている。この場合は、機能
ブロック部２１と同様に、機能ブロック部２２の回路デ
ータを読み込み、ブロック間端子格納ブロック１５に格
納されている機能ブロック部２１の格納データ４１と機
能ブロック部Ｂ２２の入力端子名が異なる端子名の接続
情報とを、格納データ４２としてブロック間端子格納部
１５に格納する（Ｓ３１）。

【００２２】機能ブロック部２２に論理回路内の接続が
ある場合、機能部ブロック２１と同様に、出力端子名を
ブロック間端子格納ブロック１５に格納する。シミュレ
ーション実行時にブロック間データ格納ブロック１６の
データを使用するか使用しないかを入力する（Ｓ３
２）。使用する場合、機能ブロック部２２の入力端子へ
のデータがブロック間データ格納ブロック１６に存在す
るかどうかを、ブロック間端子格納部１５の格納データ
４２より検索する（Ｓ３３）。

【００２３】検索した端子名がある場合、ブロック間デ
ータ格納部１６に格納されているデータ（Ｂ１、Ｂ２端
子データ）を入力パタンとして読み出す（Ｓ３５）。検
索した端子名がない場合は、入力パタン１２として作成
したデータをＣ２端子の入力パタンとしてシミュレーシ
ョンを実施し（Ｓ３６）その結果をブロック間データ格
納部へ出力する（Ｓ３８）。また、ブロック間端子格納
部１５にデータはあるが、データ格納部１６にデータが
ない場合は、作成した入力パタン１２によりシミュレー
ションを実施する（Ｓ３６）。

【００２４】機能ブロック部２２においてブロック間端
子格納部１５に格納してある出力端子があれば、ブロッ
ク間データ格納部１６にシミュレーション結果データを
格納する。機能ブロック部２２のシミュレーション結果
は、結果出力部１４に出力する。

【００２５】このように、本実施形態では、機能ブロッ
ク部単位でシミュレーションを実施した出力結果をブロ
ック間データ格納部１６に格納するようにしたので、論
理回路内で接続される他の機能ブロック部のシミュレー
ション実行時にブロック間データ格納部１６に格納した
データをそのまま他の機能ブロック部のシミュレーショ
ン時に読み出し、これを入力パタンとしてシミュレーシ
ョンを実施することができる。

【００２６】

【発明の効果】以上の説明から明らかなように、本発明
によれば、機能ブロック部単位の動作検証の際に、動作
検証結果を人手を介さずに他の機能ブロック部の入力パ
タンとして使用することができるので、タイミングや論
理ミスなどの問題が解決され、さらには、入力パタンの
作成時間を削減することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る機能ブロックシミュ
レーションの構成図。

【図２】本実施形態による論理回路図。

【図３】本実施形態の動作例を示すフローチャート。

【図４】本実施形態によるブロック間端子格納部の格納
データの例を示す説明図。

【符号の説明】

１１ 被検証機能ブロック部 １２ 入力パタン １３ シミュレーション部 １４ 結果出力部 １５ ブロック間端子格納部 １６ ブロック間データ格納部 ２１、２２ 機能ブロック部 ２３ 論理回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の機能ブロック部から構成される論
   理回路に対して個々の機能ブロック部の動作検証を行う
   装置であって、少なくとも一つの機能ブロック部による
   動作検証結果を後続の機能ブロック部への入力データと
   するシミュレーション手段を備えることを特徴とする機
   能ブロックの動作検証装置。
2. 【請求項２】 前記シミュレーション手段は、少なくと
   も一つの機能ブロック部の入出力の接続情報を保持する
   第１メモリと、この第１メモリに保持されている接続情
   報に応じて当該機能ブロック部による動作検証結果の振
   り分け先を決定する手段とを有することを特徴とする請
   求項１記載の機能ブロックの動作検証装置。
3. 【請求項３】 前記シミュレーション手段は、さらに、
   個々の機能ブロック部の動作検証結果を当該機能ブロッ
   ク部の入出力の接続情報とリンクさせて保持する第２メ
   モリを有することを特徴とする請求項２記載の機能ブロ
   ックの動作検証装置。
4. 【請求項４】 前記第２メモリは、前記第１メモリに保
   持されている、入出力の接続情報が保持された各機能ブ
   ロック部のそれぞれについて、個々の機能ブロック部の
   動作検証結果を保持することを特徴とする請求項３記載
   の機能ブロックの動作検証装置。