JPH09330933A - 突起電極部の形成方法 - Google Patents
突起電極部の形成方法Info
- Publication number
- JPH09330933A JPH09330933A JP8149649A JP14964996A JPH09330933A JP H09330933 A JPH09330933 A JP H09330933A JP 8149649 A JP8149649 A JP 8149649A JP 14964996 A JP14964996 A JP 14964996A JP H09330933 A JPH09330933 A JP H09330933A
- Authority
- JP
- Japan
- Prior art keywords
- protruding electrode
- electrode portion
- forming
- leveling
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の接合不良を無くして半導体素子
と回路基板との電気的接続における信頼性が向上できる
突起電極部の形成方法を提供する。 【解決手段】 突起電極部６の頂部６ａの表面積が従来
に比べて増加するので突起電極部６の頂部６ａと導電性
接着剤との接触面積も従来に比べて増加し、突起電極部
の導電性接着剤に対する表面張力を増大して、突起電極
部６の頂部６ａに転写される導電性接着剤の転写高さを
安定して確保する。
と回路基板との電気的接続における信頼性が向上できる
突起電極部の形成方法を提供する。 【解決手段】 突起電極部６の頂部６ａの表面積が従来
に比べて増加するので突起電極部６の頂部６ａと導電性
接着剤との接触面積も従来に比べて増加し、突起電極部
の導電性接着剤に対する表面張力を増大して、突起電極
部６の頂部６ａに転写される導電性接着剤の転写高さを
安定して確保する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子に電極
パッドを通じて電気信号を入出力する入出力端として電
極パッド上に設けられる突起電極部の形成方法に関する
ものである。
パッドを通じて電気信号を入出力する入出力端として電
極パッド上に設けられる突起電極部の形成方法に関する
ものである。
【０００２】
【従来の技術】近年、電子機器の回路部には多くのＩＣ
が使用され、これらのＩＣは各種形態で供給される。特
に実装の高密度化を達成するために、フリップチップＩ
Ｃの使用が増加してきている。
が使用され、これらのＩＣは各種形態で供給される。特
に実装の高密度化を達成するために、フリップチップＩ
Ｃの使用が増加してきている。
【０００３】このような半導体素子の回路基板上への実
装方法について以下に説明する。まず、半導体素子の回
路基板上への実装に際し、半導体素子の電極パッド上に
突起電極部を形成する方法を、図６及び図７に基づいて
説明する。図６（ａ）に示すように金属ワイヤ１４の先
端に形成したボール１５を、図６（ｂ）に示すように、
キャピラリー１６によって矢印Ｙ１の方向に半導体素子
の電極パッド１７上に押圧して、突起電極部の底部１８
を形成するとともに、この底部１８を電極パッド１７上
に接合させ、この状態で、図６（ｃ）に示すように、キ
ャピラリー１６を矢印Ｙ２の方向に移動させて金属ワイ
ヤ１４を突起電極部の底部１８上方で引きちぎるか、あ
るいは、キャピラリー１６を、図６（ｄ）に示すように
矢印Ｙ３に従ってルーピングさせた後、図６（ｅ）に示
すように矢印Ｙ４の方向に移動させて、図６（ｆ）に示
すように金属ワイヤ１４を切断するかして、図６（ｆ）
に示すような突起電極部２０を形成する。
装方法について以下に説明する。まず、半導体素子の回
路基板上への実装に際し、半導体素子の電極パッド上に
突起電極部を形成する方法を、図６及び図７に基づいて
説明する。図６（ａ）に示すように金属ワイヤ１４の先
端に形成したボール１５を、図６（ｂ）に示すように、
キャピラリー１６によって矢印Ｙ１の方向に半導体素子
の電極パッド１７上に押圧して、突起電極部の底部１８
を形成するとともに、この底部１８を電極パッド１７上
に接合させ、この状態で、図６（ｃ）に示すように、キ
ャピラリー１６を矢印Ｙ２の方向に移動させて金属ワイ
ヤ１４を突起電極部の底部１８上方で引きちぎるか、あ
るいは、キャピラリー１６を、図６（ｄ）に示すように
矢印Ｙ３に従ってルーピングさせた後、図６（ｅ）に示
すように矢印Ｙ４の方向に移動させて、図６（ｆ）に示
すように金属ワイヤ１４を切断するかして、図６（ｆ）
に示すような突起電極部２０を形成する。
【０００４】このようにして、図７（ａ）に示すように
半導体素子上に形成された複数の突起電極部２１の頂部
２１ａを、図７（ｂ）に示すように、表面が平坦なレベ
リングツール２２で一度に押圧することにより、複数の
突起電極部２１の頂部２１ａの高さを揃え、これらの突
起電極部２１に、図７（ｃ）に示すように導電性接着剤
Ｓｅを転写する。
半導体素子上に形成された複数の突起電極部２１の頂部
２１ａを、図７（ｂ）に示すように、表面が平坦なレベ
リングツール２２で一度に押圧することにより、複数の
突起電極部２１の頂部２１ａの高さを揃え、これらの突
起電極部２１に、図７（ｃ）に示すように導電性接着剤
Ｓｅを転写する。
【０００５】その後、図７（ｃ）に示す半導体素子と回
路基板との位置合せを行い、この半導体素子を回路基板
上に実装するようにしている。
路基板との位置合せを行い、この半導体素子を回路基板
上に実装するようにしている。
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来の突起電極部の形成方法では、近年のＩＣパッ
ケージの小型化と接続端子の増加により、半導体素子の
接続端子間すなわちピッチ間隔が次第に狭くなりつつあ
るため突起電極部の大きさも小さくなり、突起電極部の
レベリングされた面に転写される導電性接着剤の転写高
さが減少する。そのため、回路基板のそりを吸収するこ
とが難しくなるという問題点を有していた。
うな従来の突起電極部の形成方法では、近年のＩＣパッ
ケージの小型化と接続端子の増加により、半導体素子の
接続端子間すなわちピッチ間隔が次第に狭くなりつつあ
るため突起電極部の大きさも小さくなり、突起電極部の
レベリングされた面に転写される導電性接着剤の転写高
さが減少する。そのため、回路基板のそりを吸収するこ
とが難しくなるという問題点を有していた。
【０００７】その結果、図８に示すような接合オープン
による半導体素子の接合不良が発生しやすくなり、半導
体素子と回路基板との電気的接続における信頼性が著し
く低下するという問題点も有していた。
による半導体素子の接合不良が発生しやすくなり、半導
体素子と回路基板との電気的接続における信頼性が著し
く低下するという問題点も有していた。
【０００８】本発明は、上記の問題点を解決するもの
で、半導体素子の接合不良を無くすことができ、半導体
素子と回路基板との電気的接続における信頼性を向上す
ることができる突起電極部の形成方法を提供する。
で、半導体素子の接合不良を無くすことができ、半導体
素子と回路基板との電気的接続における信頼性を向上す
ることができる突起電極部の形成方法を提供する。
【０００９】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明の突起電極部の形成方法は、突起電極部
の頂部の表面積が増加するので突起電極部の頂部と導電
性接着剤との接触面積を増加し、突起電極部の導電性接
着剤に対する表面張力を増大して、突起電極部頂部に転
写される導電性接着剤の転写高さを安定して確保する方
法とする。
ために、本発明の突起電極部の形成方法は、突起電極部
の頂部の表面積が増加するので突起電極部の頂部と導電
性接着剤との接触面積を増加し、突起電極部の導電性接
着剤に対する表面張力を増大して、突起電極部頂部に転
写される導電性接着剤の転写高さを安定して確保する方
法とする。
【００１０】この方法により、半導体素子の接合不良を
無くすことができ、半導体素子と回路基板との電気的接
続における信頼性を向上することができる。
無くすことができ、半導体素子と回路基板との電気的接
続における信頼性を向上することができる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の突起電
極部の形成方法は、半導体素子に電極パッドを通じて電
気信号を入出力するため前記電極パッド上に設けられる
複数の突起電極部を形成するに際し、金属ワイヤの先端
の金属ボールを前記電極パッド上に押圧して接合した後
前記金属ワイヤを切断し、これを繰り返して形成された
複数のワイヤ切断面をレベリングツールで一度に押圧す
ることにより、前記複数のワイヤ切断面の高さを揃える
突起電極部の形成方法であって、前記複数のワイヤ切断
面を一度に押圧する際に表面に複数の凹凸部を有するレ
ベリングツールを用いることにより、前記ワイヤ切断面
に複数の凹凸部を形成する方法とする。
極部の形成方法は、半導体素子に電極パッドを通じて電
気信号を入出力するため前記電極パッド上に設けられる
複数の突起電極部を形成するに際し、金属ワイヤの先端
の金属ボールを前記電極パッド上に押圧して接合した後
前記金属ワイヤを切断し、これを繰り返して形成された
複数のワイヤ切断面をレベリングツールで一度に押圧す
ることにより、前記複数のワイヤ切断面の高さを揃える
突起電極部の形成方法であって、前記複数のワイヤ切断
面を一度に押圧する際に表面に複数の凹凸部を有するレ
ベリングツールを用いることにより、前記ワイヤ切断面
に複数の凹凸部を形成する方法とする。
【００１２】この方法によると、突起電極部の頂部の表
面積が増加するので突起電極部の頂部と導電性接着剤と
の接触面積を増加し、突起電極部の導電性接着剤に対す
る表面張力を増大して、突起電極部頂部に転写される導
電性接着剤の転写高さを安定して確保する。
面積が増加するので突起電極部の頂部と導電性接着剤と
の接触面積を増加し、突起電極部の導電性接着剤に対す
る表面張力を増大して、突起電極部頂部に転写される導
電性接着剤の転写高さを安定して確保する。
【００１３】以下、本発明の実施の形態を示す突起電極
部の形成方法について、図面を参照しながら具体的に説
明する。 （実施の形態１）本発明の実施の形態１の突起電極部の
形成方法を説明する。
部の形成方法について、図面を参照しながら具体的に説
明する。 （実施の形態１）本発明の実施の形態１の突起電極部の
形成方法を説明する。
【００１４】図１は本実施の形態の突起電極部の形成方
法の説明図である。この形成方法では、まず、図１
（ａ）に示すように、表面が平坦なレベリング面１を有
するレベリングツールＴ０において、そのレベリング面
１に対してサンドブラスト法により吹き付け用のサンド
粒子２を衝突させ、レベリング面１を、図１（ｂ）に示
すように、表面全体としては比較的均一ではあるが凹部
３ａ及び凸部３ｂが存在するレベリング面３に加工し、
このレベリング面３を有するレベリングツールＴ１を作
成する。
法の説明図である。この形成方法では、まず、図１
（ａ）に示すように、表面が平坦なレベリング面１を有
するレベリングツールＴ０において、そのレベリング面
１に対してサンドブラスト法により吹き付け用のサンド
粒子２を衝突させ、レベリング面１を、図１（ｂ）に示
すように、表面全体としては比較的均一ではあるが凹部
３ａ及び凸部３ｂが存在するレベリング面３に加工し、
このレベリング面３を有するレベリングツールＴ１を作
成する。
【００１５】次に、図１（ｂ）に示すように、レベリン
グツールＴ１により矢印Ｙ５の方向に突起電極部４を押
圧して、その頂部４ａをレベリング面３でレベリングす
ることにより、図１（ｃ）に示すように、凸部５が形成
されて凹凸面となった頂部６ａを有する突起電極部６を
形成する。
グツールＴ１により矢印Ｙ５の方向に突起電極部４を押
圧して、その頂部４ａをレベリング面３でレベリングす
ることにより、図１（ｃ）に示すように、凸部５が形成
されて凹凸面となった頂部６ａを有する突起電極部６を
形成する。
【００１６】この形成方法によると、突起電極部６にお
いて凸部５が形成された凹凸面により頂部の表面積が増
加するので、その頂部では導電性接着剤を保持するため
の表面張力が大きくなることと、図５（ａ）に示す突起
電極部Ｄ１における頂部ＣＨ１の表面積１３と導電性接
着剤Ｓｅの転写高さＨ１との関係が図５（ｂ）に示すよ
うになっていることから、導電性接着剤の頂部への転写
高さを増大することができ、基板のそりを吸収しやすく
なる。この転写高さは、凸部５の数を増やすことによ
り、なおいっそう増大することができる。 （実施の形態２）本発明の実施の形態２の突起電極部の
形成方法を説明する。
いて凸部５が形成された凹凸面により頂部の表面積が増
加するので、その頂部では導電性接着剤を保持するため
の表面張力が大きくなることと、図５（ａ）に示す突起
電極部Ｄ１における頂部ＣＨ１の表面積１３と導電性接
着剤Ｓｅの転写高さＨ１との関係が図５（ｂ）に示すよ
うになっていることから、導電性接着剤の頂部への転写
高さを増大することができ、基板のそりを吸収しやすく
なる。この転写高さは、凸部５の数を増やすことによ
り、なおいっそう増大することができる。 （実施の形態２）本発明の実施の形態２の突起電極部の
形成方法を説明する。
【００１７】図２は本実施の形態の突起電極部の形成方
法の説明図である。この形成方法では、図２に示すよう
に、ダイヤモンド粒８を平坦面７に接着あるいは溶着さ
せて形成したレベリング面２７を有するレベリングツー
ルＴ２を用いる。
法の説明図である。この形成方法では、図２に示すよう
に、ダイヤモンド粒８を平坦面７に接着あるいは溶着さ
せて形成したレベリング面２７を有するレベリングツー
ルＴ２を用いる。
【００１８】このレベリングツールＴ２によって、実施
の形態１の突起電極部の形成方法の場合と同様に、凹凸
面となった頂部を有する突起電極部（図示せず）を形成
する。
の形態１の突起電極部の形成方法の場合と同様に、凹凸
面となった頂部を有する突起電極部（図示せず）を形成
する。
【００１９】この形成方法によると、レベリングツール
Ｔ２によるレベリング時に、レベリング面２７のダイヤ
モンド粒８により突起電極部の頂部に凹部が形成され、
このように凹部が形成された凹凸面により頂部の表面積
が増加するので、図５（ｂ）に示す関係から導電性接着
剤の頂部への転写高さが増大し、基板のそりが吸収され
やすくなる。また、ダイヤモンド粒８は硬度が高いの
で、レベリング回数が増えても摩耗せず、レベリングツ
ールとしての寿命が長いという利点をも有している。 （実施の形態３）本発明の実施の形態３の突起電極部の
形成方法を説明する。
Ｔ２によるレベリング時に、レベリング面２７のダイヤ
モンド粒８により突起電極部の頂部に凹部が形成され、
このように凹部が形成された凹凸面により頂部の表面積
が増加するので、図５（ｂ）に示す関係から導電性接着
剤の頂部への転写高さが増大し、基板のそりが吸収され
やすくなる。また、ダイヤモンド粒８は硬度が高いの
で、レベリング回数が増えても摩耗せず、レベリングツ
ールとしての寿命が長いという利点をも有している。 （実施の形態３）本発明の実施の形態３の突起電極部の
形成方法を説明する。
【００２０】図３は本実施の形態の突起電極部の形成方
法の説明図である。この形成方法では、図３（ａ）に示
すように、レベリングツールＴ０の平坦面９にレーザ光
あるいは各種ビーム光などの光源１０を照射して平坦面
９を加工することにより、図３（ｂ）に示すように、凹
部１１を形成したレベリング面３９を有するレベリング
ツールＴ３を用いる。
法の説明図である。この形成方法では、図３（ａ）に示
すように、レベリングツールＴ０の平坦面９にレーザ光
あるいは各種ビーム光などの光源１０を照射して平坦面
９を加工することにより、図３（ｂ）に示すように、凹
部１１を形成したレベリング面３９を有するレベリング
ツールＴ３を用いる。
【００２１】このレベリングツールＴ３によって、実施
の形態１の突起電極部の形成方法の場合と同様に、凹凸
面となった頂部を有する突起電極部（図示せず）を形成
する。
の形態１の突起電極部の形成方法の場合と同様に、凹凸
面となった頂部を有する突起電極部（図示せず）を形成
する。
【００２２】この形成方法によると、レベリングツール
Ｔ３によるレベリング時に、レベリング面３９の凹部１
１により突起電極部の頂部に凸部が形成され、このよう
に凸部が形成された凹凸面により頂部の表面積が増加す
るので、図５（ｂ）に示す関係から導電性接着剤の頂部
への転写高さが増大し、基板のそりが吸収されやすくな
る。また、この種の加工は、レベリングツールＴ０の平
坦面９を比較的容易に任意な形状に加工することがで
き、レベリング面となる平坦面９において突起電極部の
位置に対応した部分のみに加工を施すことが可能であ
る。 （実施の形態４）本発明の実施の形態４の突起電極部の
形成方法を説明する。
Ｔ３によるレベリング時に、レベリング面３９の凹部１
１により突起電極部の頂部に凸部が形成され、このよう
に凸部が形成された凹凸面により頂部の表面積が増加す
るので、図５（ｂ）に示す関係から導電性接着剤の頂部
への転写高さが増大し、基板のそりが吸収されやすくな
る。また、この種の加工は、レベリングツールＴ０の平
坦面９を比較的容易に任意な形状に加工することがで
き、レベリング面となる平坦面９において突起電極部の
位置に対応した部分のみに加工を施すことが可能であ
る。 （実施の形態４）本発明の実施の形態４の突起電極部の
形成方法を説明する。
【００２３】図４は本実施の形態の突起電極部の形成方
法の説明図であり、図４（ａ）は本実施の形態の突起電
極部の形成方法において用いるレベリングツールの斜視
図で、その断面図を図４（ｂ）に示す。この形成方法で
は、図４（ａ）および図４（ｂ）に示すように、ローレ
ット加工を施して凹凸面となったレベリング面１２を有
するレベリングツールＴ４を用いる。
法の説明図であり、図４（ａ）は本実施の形態の突起電
極部の形成方法において用いるレベリングツールの斜視
図で、その断面図を図４（ｂ）に示す。この形成方法で
は、図４（ａ）および図４（ｂ）に示すように、ローレ
ット加工を施して凹凸面となったレベリング面１２を有
するレベリングツールＴ４を用いる。
【００２４】このレベリングツールＴ４によって、実施
の形態１の突起電極部の形成方法の場合と同様に、凹凸
面となった頂部を有する突起電極部（図示せず）を形成
する。
の形態１の突起電極部の形成方法の場合と同様に、凹凸
面となった頂部を有する突起電極部（図示せず）を形成
する。
【００２５】この形成方法によると、レベリングツール
Ｔ４によるレベリング時に、レベリング面１２の凹凸に
より突起電極部の頂部にも凹凸面が形成され、このよう
にして形成された凹凸面により頂部の表面積が増加する
ので、図５（ｂ）に示す関係から導電性接着剤の頂部へ
の転写高さが増大し、基板のそりが吸収されやすくな
る。また、レベリング面１２の表面にＴｉＮやハードク
ロムメッキなどのコーティングを施すことにより、なお
いっそう耐久性を向上させることができる。
Ｔ４によるレベリング時に、レベリング面１２の凹凸に
より突起電極部の頂部にも凹凸面が形成され、このよう
にして形成された凹凸面により頂部の表面積が増加する
ので、図５（ｂ）に示す関係から導電性接着剤の頂部へ
の転写高さが増大し、基板のそりが吸収されやすくな
る。また、レベリング面１２の表面にＴｉＮやハードク
ロムメッキなどのコーティングを施すことにより、なお
いっそう耐久性を向上させることができる。
【００２６】以上により、半導体素子の回路基板への接
合不良を無くすことができ、半導体素子と回路基板との
電気的接続における信頼性を向上することができる。
合不良を無くすことができ、半導体素子と回路基板との
電気的接続における信頼性を向上することができる。
【００２７】
【発明の効果】以上のように本発明によれば、突起電極
部の頂部の表面積が増加するので突起電極部の頂部と導
電性接着剤との接触面積を増加し、突起電極部の導電性
接着剤に対する表面張力を増大して、突起電極部頂部に
転写される導電性接着剤の転写高さを安定して確保する
ことができる。
部の頂部の表面積が増加するので突起電極部の頂部と導
電性接着剤との接触面積を増加し、突起電極部の導電性
接着剤に対する表面張力を増大して、突起電極部頂部に
転写される導電性接着剤の転写高さを安定して確保する
ことができる。
【００２８】そのため、半導体素子の接合不良を無くす
ことができ、半導体素子と回路基板との電気的接続にお
ける信頼性を向上することができる。
ことができ、半導体素子と回路基板との電気的接続にお
ける信頼性を向上することができる。
【図１】本発明の実施の形態１における突起電極部の形
成方法の説明図
成方法の説明図
【図２】本発明の実施の形態２の形成方法で用いるレベ
リングツールの断面図
リングツールの断面図
【図３】本発明の実施の形態３の形成方法で用いるレベ
リングツールの断面図
リングツールの断面図
【図４】本発明の実施の形態４の形成方法で用いるレベ
リングツールの断面図
リングツールの断面図
【図５】本発明の各実施の形態における頂部の表面積と
転写高さの関係説明図
転写高さの関係説明図
【図６】従来の突起電極部の形成方法の説明図
【図７】同従来例におけるレベリングおよび転写工程の
説明図
説明図
【図８】同従来例における接合不良の説明図
３，１２，２７，３９ レベリング面 ４ レベリング前の突起電極部 ５ 凸部 ６ レベリング後の突起電極部 ４ａ レベリング前の頂部 ６ａ レベリング後の頂部 Ｔ１，Ｔ２，Ｔ３，Ｔ４ レベリングツール
フロントページの続き (72)発明者 塚原 法人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】 半導体素子に電極パッドを通じて電気信
号を入出力するため前記電極パッド上に設けられる複数
の突起電極部を形成するに際し、金属ワイヤの先端の金
属ボールを前記電極パッド上に押圧して接合した後前記
金属ワイヤを切断し、これを繰り返して形成された複数
のワイヤ切断面をレベリングツールで一度に押圧するこ
とにより、前記複数のワイヤ切断面の高さを揃える突起
電極部の形成方法であって、前記複数のワイヤ切断面を
一度に押圧する際に表面に複数の凹凸部を有するレベリ
ングツールを用いることにより、前記ワイヤ切断面に複
数の凹凸部を形成することを特徴とする突起電極部の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149649A JPH09330933A (ja) | 1996-06-12 | 1996-06-12 | 突起電極部の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8149649A JPH09330933A (ja) | 1996-06-12 | 1996-06-12 | 突起電極部の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330933A true JPH09330933A (ja) | 1997-12-22 |
Family
ID=15479846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8149649A Pending JPH09330933A (ja) | 1996-06-12 | 1996-06-12 | 突起電極部の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330933A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266555A (ja) * | 2006-03-30 | 2007-10-11 | Denso Corp | バンプ接合体の製造方法 |
| JP2008205446A (ja) * | 2007-01-24 | 2008-09-04 | Ngk Spark Plug Co Ltd | 部品付き配線基板の製造方法、はんだバンプを有する配線基板の製造方法、配線基板 |
-
1996
- 1996-06-12 JP JP8149649A patent/JPH09330933A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266555A (ja) * | 2006-03-30 | 2007-10-11 | Denso Corp | バンプ接合体の製造方法 |
| JP2008205446A (ja) * | 2007-01-24 | 2008-09-04 | Ngk Spark Plug Co Ltd | 部品付き配線基板の製造方法、はんだバンプを有する配線基板の製造方法、配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3663938B2 (ja) | フリップチップ実装方法 | |
| CN1937887B (zh) | 用于减小基板翘曲的结构及方法 | |
| KR100349896B1 (ko) | 집적회로칩의실장구조체및그실장방법 | |
| JPH06283537A (ja) | 凹凸面を有するバンプの形成方法およびそのバンプを有する半導体装置の実装方法および半導体ユニット | |
| JPH09330933A (ja) | 突起電極部の形成方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| KR100752028B1 (ko) | 브릿지형 패턴을 이용한 솔더 접합 구조 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JPH10233401A (ja) | 半導体装置 | |
| JPH03218039A (ja) | 半導体素子の実装方法 | |
| JPH05190601A (ja) | フリップチップ接合方法 | |
| JP3627895B2 (ja) | 配線板 | |
| JP3855523B2 (ja) | Ｉｃチップと回路基板との接続方法 | |
| JPH08111437A (ja) | 半導体装置の実装方法 | |
| JPH02174136A (ja) | 回路基板構造 | |
| JP3196845B2 (ja) | バンプ電極形成方法 | |
| JP3446608B2 (ja) | 半導体ユニット | |
| JPH06151507A (ja) | 回路基板上の端子電極とその形成方法及び実装体 | |
| JP2812304B2 (ja) | フリップチップ型半導体装置のリペア方法 | |
| JP2000150556A (ja) | バンプ電極形成方法 | |
| JPH10340906A (ja) | 表面実装型電子部品及びその製造方法並びにその実装方法 | |
| JPS63128574A (ja) | コネクタピン | |
| JPH08186117A (ja) | ワイヤボンディング装置用キャピラリーとバンプの形成方法 | |
| JP2002270629A (ja) | 電子部品およびその製造方法 |