JPH0934830A - バスマスタ回路 - Google Patents
バスマスタ回路Info
- Publication number
- JPH0934830A JPH0934830A JP18515195A JP18515195A JPH0934830A JP H0934830 A JPH0934830 A JP H0934830A JP 18515195 A JP18515195 A JP 18515195A JP 18515195 A JP18515195 A JP 18515195A JP H0934830 A JPH0934830 A JP H0934830A
- Authority
- JP
- Japan
- Prior art keywords
- bus master
- bus
- circuit
- system side
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】システム側の内部回路が高速化されていても、
バスマスタ側からシステム側内部回路をアクセスする速
度を高速化することはできない。 【解決手段】通常、システム側が汎用バス上に基本クロ
ックｃを駆動している状態でバスマスタ側からバス要求
信号ａがアサートされると、システム側のバスマスタ制
御回路１３がバス駆動を許可するときは、バスマスタ制
御回路１３はバス使用許可信号ｂをバスマスタ側へアサ
ートするとともに、方向制御信号ｄをアサートする。そ
のとき、基本クロックｃはバスマスタ側により駆動され
る。その後、バスマスタがバス駆動を停止する際には、
バス要求信号ａをネゲートし、システム側がそれを許可
するときは、バス使用許可信号ｂをネゲートするととも
に、方向制御信号ｂをネゲートする。そのとき、基本ク
ロックｃはシステム側により駆動される。
バスマスタ側からシステム側内部回路をアクセスする速
度を高速化することはできない。 【解決手段】通常、システム側が汎用バス上に基本クロ
ックｃを駆動している状態でバスマスタ側からバス要求
信号ａがアサートされると、システム側のバスマスタ制
御回路１３がバス駆動を許可するときは、バスマスタ制
御回路１３はバス使用許可信号ｂをバスマスタ側へアサ
ートするとともに、方向制御信号ｄをアサートする。そ
のとき、基本クロックｃはバスマスタ側により駆動され
る。その後、バスマスタがバス駆動を停止する際には、
バス要求信号ａをネゲートし、システム側がそれを許可
するときは、バス使用許可信号ｂをネゲートするととも
に、方向制御信号ｂをネゲートする。そのとき、基本ク
ロックｃはシステム側により駆動される。
Description
【０００１】
【発明の属する技術分野】本発明はバスマスタ回路に関
し、特にバスマスタをアクセスする際にシステムを高速
化させるバスマスタ回路に関する。
し、特にバスマスタをアクセスする際にシステムを高速
化させるバスマスタ回路に関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータ（パソコ
ン）においてバスをアクセスする際には、バスマスタ側
はシステム側で定めた一定のアクセスタイミングによっ
てシステム側をアクセスしていた。
ン）においてバスをアクセスする際には、バスマスタ側
はシステム側で定めた一定のアクセスタイミングによっ
てシステム側をアクセスしていた。
【０００３】
【発明が解決しようとする課題】この従来のパソコンに
おいては、バスアクセスの際にバスマスタ側はシステム
側で定めた一定のアクセスタイミングによってシステム
側をアクセスしていたので、システム側の内部回路が高
速化されていても、バスマスタ側からシステム側内部回
路をアクセスする速度を高速化することはできないとい
う問題点があった。
おいては、バスアクセスの際にバスマスタ側はシステム
側で定めた一定のアクセスタイミングによってシステム
側をアクセスしていたので、システム側の内部回路が高
速化されていても、バスマスタ側からシステム側内部回
路をアクセスする速度を高速化することはできないとい
う問題点があった。
【０００４】本発明の目的は、バスマスタ側からのバス
要求信号を入力しバス使用許可信号をバスマスタ側に出
力するとともに方向制御信号をシステム側駆動回路およ
びバスマスタ側駆動回路に出力するバスマスタ制御回路
を備えることにより、バスマスタ側からシステム側内部
回路へのアクセスを高速化するバスマスタ回路を提供す
ることにある。
要求信号を入力しバス使用許可信号をバスマスタ側に出
力するとともに方向制御信号をシステム側駆動回路およ
びバスマスタ側駆動回路に出力するバスマスタ制御回路
を備えることにより、バスマスタ側からシステム側内部
回路へのアクセスを高速化するバスマスタ回路を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明によれば、バスマ
スタ側は高速化された基本クロックを出力するバスマス
タ側駆動回路を備え、システム側は前記バスマスタ側か
らの前記基本クロックによって内部回路を動作させるシ
ステム側駆動回路と、前記バスマスタ側からのバス要求
信号を入力しバス使用許可信号を前記バスマスタ側に出
力するとともに方向制御信号を前記システム側駆動回路
および前記バスマスタ側駆動回路に出力するバスマスタ
制御回路とを備えることを特徴とするバスマスタ回路が
得られる。
スタ側は高速化された基本クロックを出力するバスマス
タ側駆動回路を備え、システム側は前記バスマスタ側か
らの前記基本クロックによって内部回路を動作させるシ
ステム側駆動回路と、前記バスマスタ側からのバス要求
信号を入力しバス使用許可信号を前記バスマスタ側に出
力するとともに方向制御信号を前記システム側駆動回路
および前記バスマスタ側駆動回路に出力するバスマスタ
制御回路とを備えることを特徴とするバスマスタ回路が
得られる。
【０００６】また、前記バスマスタ側駆動回路および前
記システム側駆動回路はそれぞれ入力された前記方向制
御信号により出力方向と入力方向とが切り替わる双方向
駆動回路であることを特徴とするバスマスタ回路が得ら
れる。
記システム側駆動回路はそれぞれ入力された前記方向制
御信号により出力方向と入力方向とが切り替わる双方向
駆動回路であることを特徴とするバスマスタ回路が得ら
れる。
【０００７】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【０００８】図１は本発明の一実施形態を示すバスマス
タ回路のブロック図、図２は図１における動作を説明す
るためのタイムチャートである。
タ回路のブロック図、図２は図１における動作を説明す
るためのタイムチャートである。
【０００９】図１を参照すると、本実施形態のバスマス
タ回路は、システム側の装置とバスマスタ側の装置と汎
用バスとから構成され、バスマスタ側は高速化された基
本クロックｃを出力するバスマスタ側の双方向駆動回路
１２を備え、システム側はバスマスタ側からの基本クロ
ックｃによって内部回路を動作させるシステム側の双方
向駆動回路１１と、バスマスタ側からのバス要求信号ａ
を入力しバス使用許可信号ｂをバスマスタ側に出力する
とともに方向制御信号ｄをシステム側の双方向駆動回路
１１とバスマスタ側の双方向駆動回路１２とに出力する
バスマスタ制御回路１３とを備えている。
タ回路は、システム側の装置とバスマスタ側の装置と汎
用バスとから構成され、バスマスタ側は高速化された基
本クロックｃを出力するバスマスタ側の双方向駆動回路
１２を備え、システム側はバスマスタ側からの基本クロ
ックｃによって内部回路を動作させるシステム側の双方
向駆動回路１１と、バスマスタ側からのバス要求信号ａ
を入力しバス使用許可信号ｂをバスマスタ側に出力する
とともに方向制御信号ｄをシステム側の双方向駆動回路
１１とバスマスタ側の双方向駆動回路１２とに出力する
バスマスタ制御回路１３とを備えている。
【００１０】すなわち、システム側の双方向駆動回路１
１とバスマスタ側の双方向駆動回路１２とは基本クロッ
クｃおよび方向制御信号ｄを共用している。
１とバスマスタ側の双方向駆動回路１２とは基本クロッ
クｃおよび方向制御信号ｄを共用している。
【００１１】このような構成のバスマスタ回路では、通
常、汎用バスへの基本クロックｃはシステム側で駆動す
るが、常に一定の周波数がシステム側の双方向駆動回路
１１にて出力される。
常、汎用バスへの基本クロックｃはシステム側で駆動す
るが、常に一定の周波数がシステム側の双方向駆動回路
１１にて出力される。
【００１２】一方、バスマスタ側が汎用バスを駆動する
際には、バス要求信号ａをシステム側に対し出力し、シ
ステム側はバスマスタのバス駆動を許可するときには、
バス使用許可信号ｂをバスマスタ側へ出力し、方向制御
信号ｄをシステム側の双方向駆動回路１１およびバスマ
スタ側の双方向駆動回路１２に対し出力する。
際には、バス要求信号ａをシステム側に対し出力し、シ
ステム側はバスマスタのバス駆動を許可するときには、
バス使用許可信号ｂをバスマスタ側へ出力し、方向制御
信号ｄをシステム側の双方向駆動回路１１およびバスマ
スタ側の双方向駆動回路１２に対し出力する。
【００１３】バス使用許可信号ｂと方向制御信号ｄとに
よってバスマスタ側の双方向駆動回路１２は高速化され
た基本クロックｃをシステム側に出力し、システム側の
双方向駆動回路１１は方向制御信号ｄによって出力から
入力へと切り替って、バスマスタ側から出力された高速
な基本クロックｃによりシステム側の内部回路が動作す
る。
よってバスマスタ側の双方向駆動回路１２は高速化され
た基本クロックｃをシステム側に出力し、システム側の
双方向駆動回路１１は方向制御信号ｄによって出力から
入力へと切り替って、バスマスタ側から出力された高速
な基本クロックｃによりシステム側の内部回路が動作す
る。
【００１４】続いて、本実施形態の動作について図２を
併用して説明する。
併用して説明する。
【００１５】通常、システム側が汎用バス上に基本クロ
ックｃを駆動している状態でバスマスタ側からバス要求
信号ａがアサートされると、システム側のバスマスタ制
御回路１３がバス駆動を許可するときは、バスマスタ制
御回路１３はバス使用許可信号ｂをバスマスタ側へアサ
ートするとともに、方向制御信号ｄをアサートする。そ
のとき、基本クロックｃはバスマスタ側により駆動され
る。
ックｃを駆動している状態でバスマスタ側からバス要求
信号ａがアサートされると、システム側のバスマスタ制
御回路１３がバス駆動を許可するときは、バスマスタ制
御回路１３はバス使用許可信号ｂをバスマスタ側へアサ
ートするとともに、方向制御信号ｄをアサートする。そ
のとき、基本クロックｃはバスマスタ側により駆動され
る。
【００１６】その後、バスマスタがバス駆動を停止する
際には、バス要求信号ａをネゲートし、システム側がそ
れを許可するときは、バス使用許可信号ｂをネゲートす
るとともに、方向制御信号ｂをネゲートする。そのと
き、基本クロックｃはシステム側により駆動される。
際には、バス要求信号ａをネゲートし、システム側がそ
れを許可するときは、バス使用許可信号ｂをネゲートす
るとともに、方向制御信号ｂをネゲートする。そのと
き、基本クロックｃはシステム側により駆動される。
【００１７】このように、本実施形態では基本クロック
ｃをシステム側とバスマスタ側とが排他的に駆動するこ
とができる。
ｃをシステム側とバスマスタ側とが排他的に駆動するこ
とができる。
【００１８】
【発明の効果】以上説明したように本発明は、バスマス
タ側は高速化された基本クロックを出力するバスマスタ
側駆動回路を備え、システム側はバスマスタ側からの基
本クロックによって内部回路を動作させるシステム側駆
動回路と、バスマスタ側からのバス要求信号を入力しバ
ス使用許可信号をバスマスタ側に出力するとともに方向
制御信号をシステム側駆動回路およびバスマスタ側駆動
回路に出力するバスマスタ制御回路とを備えることによ
り、また、バスマスタ側駆動回路およびシステム側駆動
回路はそれぞれ入力された方向制御信号により出力方向
と入力方向とが切り替わる双方向駆動回路であることに
より、基本クロックをシステム側とバスマスタ側とが排
他的に駆動することができるので、従来のバスマスタ回
路においてシステム側が定めた一定の汎用バス上のバス
マスタ仕様に合わせることが不用となり、バスマスタ側
の高速なアクセスタイミングによってシステム側の入出
力装置やメモリをアクセスすることができ、システムの
性能を高めることができるという効果を有する。
タ側は高速化された基本クロックを出力するバスマスタ
側駆動回路を備え、システム側はバスマスタ側からの基
本クロックによって内部回路を動作させるシステム側駆
動回路と、バスマスタ側からのバス要求信号を入力しバ
ス使用許可信号をバスマスタ側に出力するとともに方向
制御信号をシステム側駆動回路およびバスマスタ側駆動
回路に出力するバスマスタ制御回路とを備えることによ
り、また、バスマスタ側駆動回路およびシステム側駆動
回路はそれぞれ入力された方向制御信号により出力方向
と入力方向とが切り替わる双方向駆動回路であることに
より、基本クロックをシステム側とバスマスタ側とが排
他的に駆動することができるので、従来のバスマスタ回
路においてシステム側が定めた一定の汎用バス上のバス
マスタ仕様に合わせることが不用となり、バスマスタ側
の高速なアクセスタイミングによってシステム側の入出
力装置やメモリをアクセスすることができ、システムの
性能を高めることができるという効果を有する。
【図１】本発明の一実施形態を示すバスマスタ回路のブ
ロック図である。
ロック図である。
【図２】図１における動作を説明するためのタイムチャ
ートである。
ートである。
１１ システム側の双方向駆動回路 １２ バスマスタ側の双方向駆動回路 １３ バスマスタ制御回路 ａ バス要求信号 ｂ バス使用許可信号 ｃ 基本クロック ｄ 方向制御信号
Claims (2)
- 【請求項１】 バスマスタ側は高速化された基本クロッ
クを出力するバスマスタ側駆動回路を備え、システム側
は前記バスマスタ側からの前記基本クロックによって内
部回路を動作させるシステム側駆動回路と、前記バスマ
スタ側からのバス要求信号を入力しバス使用許可信号を
前記バスマスタ側に出力するとともに方向制御信号を前
記システム側駆動回路および前記バスマスタ側駆動回路
に出力するバスマスタ制御回路とを備えることを特徴と
するバスマスタ回路。 - 【請求項２】 前記バスマスタ側駆動回路および前記シ
ステム側駆動回路はそれぞれ入力された前記方向制御信
号により出力方向と入力方向とが切り替わる双方向駆動
回路であることを特徴とする請求項１記載のスマスタ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18515195A JPH0934830A (ja) | 1995-07-21 | 1995-07-21 | バスマスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18515195A JPH0934830A (ja) | 1995-07-21 | 1995-07-21 | バスマスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934830A true JPH0934830A (ja) | 1997-02-07 |
Family
ID=16165755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18515195A Pending JPH0934830A (ja) | 1995-07-21 | 1995-07-21 | バスマスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0934830A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219627A (ja) * | 1982-06-15 | 1983-12-21 | Fuji Electric Co Ltd | バスシステム |
-
1995
- 1995-07-21 JP JP18515195A patent/JPH0934830A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58219627A (ja) * | 1982-06-15 | 1983-12-21 | Fuji Electric Co Ltd | バスシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11143821A (ja) | コンピュータ・バス | |
| EP0242879A2 (en) | Data processor with wait control allowing high speed access | |
| US5432944A (en) | Data processing system having a dynamically enabled input synchronizer for selectively minimizing power consumption | |
| JPH07334267A (ja) | ロジックｌｓｉ | |
| JPH0934830A (ja) | バスマスタ回路 | |
| US6202113B1 (en) | Bank register circuit for a multiply accumulate circuit | |
| JP3887005B2 (ja) | プロセッサ集積回路 | |
| KR100190856B1 (ko) | Gpio보드의 내부클럭 분주제어방법 | |
| SU1737440A1 (ru) | Устройство дл программной обработки цифровой информации @ | |
| JPH05314277A (ja) | ポート制御回路 | |
| KR19980046872U (ko) | 중앙 처리 장치와 시스템 버스 간의 인터페이스 회로 | |
| CA1209273A (en) | High-speed auxiliary computer plug-in units | |
| JP2668215B2 (ja) | マイクロコンピユータ | |
| JPH11306073A (ja) | 情報処理装置 | |
| JPS6313558Y2 (ja) | ||
| JP2576805Y2 (ja) | 楽音生成用ｌｓｉ | |
| JPH08185386A (ja) | 音響処理用集積回路 | |
| JPS62131337A (ja) | 応答信号発生回路 | |
| JPS6385842A (ja) | 情報処理装置 | |
| JPS616737A (ja) | マイクロプロセツサの異速度制御方式 | |
| JPH04142638A (ja) | 情報処理装置 | |
| JPH08339680A (ja) | メモリアクセス装置 | |
| JPH0282340A (ja) | マイクロプロセッサ制御装置 | |
| KR20030079530A (ko) | 디지털 티브이 디코더의 인터페이스 장치 | |
| JPH03276218A (ja) | 電子回路制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971125 |