JPH0934866A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0934866A JPH0934866A JP7181366A JP18136695A JPH0934866A JP H0934866 A JPH0934866 A JP H0934866A JP 7181366 A JP7181366 A JP 7181366A JP 18136695 A JP18136695 A JP 18136695A JP H0934866 A JPH0934866 A JP H0934866A
- Authority
- JP
- Japan
- Prior art keywords
- address
- built
- register
- microcomputer
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】マイクロコンピュータにおいて、汎用レジスタ
の利用効率を向上させ、プログラムに必要なメモリ容量
を削減する。 【構成】ＣＰＵ１−１はアドレス値の上限および下限が
連続するアドレス空間をもち、３２Ｋバイト内蔵ＲＯＭ
１−２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４
−１〜１−４−３のそれぞれをアドレス空間の特定アド
レスに割り当てアクセスするアドレッシング手段とし
て、ＣＰＵ１−１のゼロ値データ読出し専用のレジスタ
であるゼロレジスタ１−１２と、アドレス空間に対応し
たビット幅まで命令指定の１６ビットデータ（ｄｉｓ
ｐ）１−６を符号ビット信号により拡張する符号拡張手
段１−１２と、この符号拡張手段１−１２およびゼロレ
ジスタ１−１２の出力を入力し特定アドレス１−８を出
力する３２ビット加算器１−７とを備えている。
の利用効率を向上させ、プログラムに必要なメモリ容量
を削減する。 【構成】ＣＰＵ１−１はアドレス値の上限および下限が
連続するアドレス空間をもち、３２Ｋバイト内蔵ＲＯＭ
１−２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４
−１〜１−４−３のそれぞれをアドレス空間の特定アド
レスに割り当てアクセスするアドレッシング手段とし
て、ＣＰＵ１−１のゼロ値データ読出し専用のレジスタ
であるゼロレジスタ１−１２と、アドレス空間に対応し
たビット幅まで命令指定の１６ビットデータ（ｄｉｓ
ｐ）１−６を符号ビット信号により拡張する符号拡張手
段１−１２と、この符号拡張手段１−１２およびゼロレ
ジスタ１−１２の出力を入力し特定アドレス１−８を出
力する３２ビット加算器１−７とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロコンピュー
タに関し、特にメモリ，周辺回路などを内蔵するシング
ルチップマイクロコンピュータに関する。
タに関し、特にメモリ，周辺回路などを内蔵するシング
ルチップマイクロコンピュータに関する。
【０００２】
【従来の技術】従来から、この種のマイクロコンピュー
タは、各種機器の制御用途などに用いられている。
タは、各種機器の制御用途などに用いられている。
【０００３】特に、シングルチップマイクロコンピュー
タは、中央処理装置（以下ＣＰＵと呼ぶ）の他に、通常
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ（以下ＲＯＭと呼
ぶ），Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（以
下ＲＡＭと呼ぶ）などのメモリや、タイマー，シリアル
インタフェースなどの周辺回路を内蔵し、各種の小型機
器に組み込まれている。
タは、中央処理装置（以下ＣＰＵと呼ぶ）の他に、通常
Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ（以下ＲＯＭと呼
ぶ），Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ（以
下ＲＡＭと呼ぶ）などのメモリや、タイマー，シリアル
インタフェースなどの周辺回路を内蔵し、各種の小型機
器に組み込まれている。
【０００４】このシングルチップマイクロコンピュータ
内のＣＰＵは、内蔵ＲＯＭ，内蔵ＲＡＭ，周辺回路との
アクセスを行う際に、これら内蔵ＲＯＭ，内蔵ＲＡＭ，
周辺回路に割り当てられた固有のアドレスに対してアク
セスを行う。
内のＣＰＵは、内蔵ＲＯＭ，内蔵ＲＡＭ，周辺回路との
アクセスを行う際に、これら内蔵ＲＯＭ，内蔵ＲＡＭ，
周辺回路に割り当てられた固有のアドレスに対してアク
セスを行う。
【０００５】たとえば、図３は、従来のマイクロコンピ
ュータにおけるメモリ，周辺回路などのアドレッシング
例を示した構成図である。
ュータにおけるメモリ，周辺回路などのアドレッシング
例を示した構成図である。
【０００６】図３を参照すると、従来のマイクロコンピ
ュータは、アドレス値の上限および下限が連続するアド
レス空間をもつＣＰＵ３−１と、このＣＰＵ３−１によ
りアクセスされる３２Ｋバイト内蔵ＲＯＭ３−２，２Ｋ
バイト内蔵ＲＡＭ３−３，周辺回路３−４−１〜３−４
−３とを内蔵している。
ュータは、アドレス値の上限および下限が連続するアド
レス空間をもつＣＰＵ３−１と、このＣＰＵ３−１によ
りアクセスされる３２Ｋバイト内蔵ＲＯＭ３−２，２Ｋ
バイト内蔵ＲＡＭ３−３，周辺回路３−４−１〜３−４
−３とを内蔵している。
【０００７】また、ＣＰＵ３−１は、３２Ｋバイト内蔵
ＲＯＭ３−２，２Ｋバイト内蔵ＲＡＭ３−３，周辺回路
３−４−１〜３−４−３のそれぞれをアドレス空間の特
定アドレスに割り当てアクセスするアドレッシング手段
として、ベースアドレス値３−９を設定されポインタと
して使用される３２ビット汎用レジスタ（ｒ１〜ｒｘ）
３−５と、アドレス空間に対応したビット幅まで命令指
定の１６ビットデータ（ｄｉｓｐ）３−６を符号ビット
信号により拡張する符号拡張手段３−１２と、この符号
拡張手段３−１２および汎用レジスタ（ｒ１〜ｒｘ）３
−５の１レジスタ出力を入力し特定アドレス３−８を出
力する３２ビット加算器３−７とを備えている。
ＲＯＭ３−２，２Ｋバイト内蔵ＲＡＭ３−３，周辺回路
３−４−１〜３−４−３のそれぞれをアドレス空間の特
定アドレスに割り当てアクセスするアドレッシング手段
として、ベースアドレス値３−９を設定されポインタと
して使用される３２ビット汎用レジスタ（ｒ１〜ｒｘ）
３−５と、アドレス空間に対応したビット幅まで命令指
定の１６ビットデータ（ｄｉｓｐ）３−６を符号ビット
信号により拡張する符号拡張手段３−１２と、この符号
拡張手段３−１２および汎用レジスタ（ｒ１〜ｒｘ）３
−５の１レジスタ出力を入力し特定アドレス３−８を出
力する３２ビット加算器３−７とを備えている。
【０００８】なお、３２Ｋバイト内蔵ＲＯＭ３−２，２
Ｋバイト内蔵ＲＡＭ３−３，周辺回路３−４−１〜３−
４−３をアクセスするときは、ＣＰＵ３−１のプログラ
ムカウンタ（ＰＣ）３−１０，ＣＰＵ３−１のゼロ値デ
ータ読出し専用のレジスタ手段であるゼロレジスタ３−
１２は、アドレッシング手段の構成要素ではないことを
示している。
Ｋバイト内蔵ＲＡＭ３−３，周辺回路３−４−１〜３−
４−３をアクセスするときは、ＣＰＵ３−１のプログラ
ムカウンタ（ＰＣ）３−１０，ＣＰＵ３−１のゼロ値デ
ータ読出し専用のレジスタ手段であるゼロレジスタ３−
１２は、アドレッシング手段の構成要素ではないことを
示している。
【０００９】ＣＰＵ３−１は、３２Ｋバイト内蔵ＲＯＭ
３−２、２Ｋバイト内蔵ＲＡＭ３−３、周辺回路３−４
−１〜３−４−３に対してアクセスする際、アドレス生
成のために次のような処理を行う。
３−２、２Ｋバイト内蔵ＲＡＭ３−３、周辺回路３−４
−１〜３−４−３に対してアクセスする際、アドレス生
成のために次のような処理を行う。
【００１０】まず、３２ビットの汎用レジスタ（ｒ１〜
ｒｘ）３−５の１レジスタをポインタとして使用するた
めに、ｍｏｖ等の命令により、ベースアドレス値３−９
を設定する。
ｒｘ）３−５の１レジスタをポインタとして使用するた
めに、ｍｏｖ等の命令により、ベースアドレス値３−９
を設定する。
【００１１】内蔵ＲＯＭ３−２，内蔵ＲＡＭ３−３，周
辺回路３−４−１〜３−４−３に対するアクセス命令の
実行において、ポインタとして汎用レジスタ（ｒｘ）３
−５の既設定レジスタが選択された場合、既設定のベー
スアドレス値３−９と、アクセス命令指定の１６ビット
データ（ｄｉｓｐ）３−６を３２ビットまで符号拡張し
た値とを、３２ビットの加算器３−７によって加算し、
アクセス先のアドレス３−８を生成する。
辺回路３−４−１〜３−４−３に対するアクセス命令の
実行において、ポインタとして汎用レジスタ（ｒｘ）３
−５の既設定レジスタが選択された場合、既設定のベー
スアドレス値３−９と、アクセス命令指定の１６ビット
データ（ｄｉｓｐ）３−６を３２ビットまで符号拡張し
た値とを、３２ビットの加算器３−７によって加算し、
アクセス先のアドレス３−８を生成する。
【００１２】また、データアクセスは、３２ビットで表
現される４Ｇバイトの空間について可能であり、３２ビ
ットを越えるアドレス計算は無視され、アドレス０００
０００００ＨとアドレスＦＦＦＦＦＦＦＦＨとは連続し
たアドレスとなり、この境界でラップアラウンドする。
現される４Ｇバイトの空間について可能であり、３２ビ
ットを越えるアドレス計算は無視され、アドレス０００
０００００ＨとアドレスＦＦＦＦＦＦＦＦＨとは連続し
たアドレスとなり、この境界でラップアラウンドする。
【００１３】一方、プログラム空間は、プログラムカウ
ンタ（ＰＣ）３−１０の幅により決定される。３２ビッ
トであるプログラムカウンタ（ＰＣ）３−１０は、リセ
ット後‘０’に初期化され、＋１づつインクリメントさ
れる。また、アドレス００００００００ＨとアドレスＦ
ＦＦＦＦＦＦＦＨとの間は、連続したアドレスとなり、
この領域でラップアラウンドする。
ンタ（ＰＣ）３−１０の幅により決定される。３２ビッ
トであるプログラムカウンタ（ＰＣ）３−１０は、リセ
ット後‘０’に初期化され、＋１づつインクリメントさ
れる。また、アドレス００００００００ＨとアドレスＦ
ＦＦＦＦＦＦＦＨとの間は、連続したアドレスとなり、
この領域でラップアラウンドする。
【００１４】
【発明が解決しようとする課題】図３を用いて説明した
ように、従来のマイクロコンピュータは、内蔵ＲＯＭ、
内蔵ＲＡＭ、周辺回路とのアクセスを行う際に、それら
内蔵ＲＯＭ、内蔵ＲＡＭ、周辺回路に割り当てられた固
有のアドレスに対してアクセスを行うアドレッシングの
ために、汎用レジスタへのアドレス設定が必要であり、
少なくとも１つの汎用レジスタがポインタ専用に確保さ
れる必要があった。このポインタ専用のレジスタとして
汎用レジスタが使用されることが、汎用レジスタの活用
効率を低下させる要因であった。
ように、従来のマイクロコンピュータは、内蔵ＲＯＭ、
内蔵ＲＡＭ、周辺回路とのアクセスを行う際に、それら
内蔵ＲＯＭ、内蔵ＲＡＭ、周辺回路に割り当てられた固
有のアドレスに対してアクセスを行うアドレッシングの
ために、汎用レジスタへのアドレス設定が必要であり、
少なくとも１つの汎用レジスタがポインタ専用に確保さ
れる必要があった。このポインタ専用のレジスタとして
汎用レジスタが使用されることが、汎用レジスタの活用
効率を低下させる要因であった。
【００１５】また、汎用レジスタは、アドレスデータ，
リードデータ，ライトデータの保持以外に、コンパイラ
等で使用するケースもあり、限られた汎用レジスタの効
率的な利用は必要不可欠である。
リードデータ，ライトデータの保持以外に、コンパイラ
等で使用するケースもあり、限られた汎用レジスタの効
率的な利用は必要不可欠である。
【００１６】さらに、プログラム中で汎用レジスタへの
アドレス設定を行うために必要とするプログラム容量
は、限られたプログラム用メモリ容量を圧迫する要因の
１つともなっていた。
アドレス設定を行うために必要とするプログラム容量
は、限られたプログラム用メモリ容量を圧迫する要因の
１つともなっていた。
【００１７】特に、ＲＩＳＣ型のマイクロコンピュータ
では、少数の簡単な命令を組み合わせてプログラムする
ため、必要とするプログラム容量は大きくなる傾向にあ
り、これを如何に限られたメモリ容量内に納めるかは重
要である。
では、少数の簡単な命令を組み合わせてプログラムする
ため、必要とするプログラム容量は大きくなる傾向にあ
り、これを如何に限られたメモリ容量内に納めるかは重
要である。
【００１８】同時に、機器に組み込んで使用するシング
ルチップマイクロコンピュータでは、内蔵ＲＯＭなど内
部の限られたメモリ内に必要なプログラムを格納してし
まわなければならず、この点でもプログラム容量の削減
は重要である。
ルチップマイクロコンピュータでは、内蔵ＲＯＭなど内
部の限られたメモリ内に必要なプログラムを格納してし
まわなければならず、この点でもプログラム容量の削減
は重要である。
【００１９】従って、本発明の目的は、マイクロコンピ
ュータにおいて、汎用レジスタの利用効率を向上させ、
プログラムに必要なメモリ容量を削減することにある。
ュータにおいて、汎用レジスタの利用効率を向上させ、
プログラムに必要なメモリ容量を削減することにある。
【００２０】
【課題を解決するための手段】そのため、本発明による
マイクロコンピュータは、アドレス値の上限および下限
が連続するアドレス空間をもつ中央処理装置と、この中
央処理装置によりアクセスされる記憶装置および周辺回
路とを有し、前記中央処理装置が前記記憶装置および周
辺回路のそれぞれを前記アドレス空間の特定アドレスに
割り当てアクセスするアドレッシング手段を持つマイク
ロコンピュータにおいて、前記アドレッシング手段が、
ゼロ値データ読出し専用のレジスタであるゼロレジスタ
手段と、前記アドレス空間に対応したビット幅まで命令
指定のデータを符号ビット信号により拡張する符号拡張
手段と、この符号拡張手段および前記ゼロレジスタ手段
の出力を入力し前記特定アドレスを出力する演算手段と
を備える。
マイクロコンピュータは、アドレス値の上限および下限
が連続するアドレス空間をもつ中央処理装置と、この中
央処理装置によりアクセスされる記憶装置および周辺回
路とを有し、前記中央処理装置が前記記憶装置および周
辺回路のそれぞれを前記アドレス空間の特定アドレスに
割り当てアクセスするアドレッシング手段を持つマイク
ロコンピュータにおいて、前記アドレッシング手段が、
ゼロ値データ読出し専用のレジスタであるゼロレジスタ
手段と、前記アドレス空間に対応したビット幅まで命令
指定のデータを符号ビット信号により拡張する符号拡張
手段と、この符号拡張手段および前記ゼロレジスタ手段
の出力を入力し前記特定アドレスを出力する演算手段と
を備える。
【００２１】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
して説明する。
【００２２】図１は、本発明のマイクロコンピュータの
１実施形態を示した構成図である。
１実施形態を示した構成図である。
【００２３】図１を参照すると、本実施形態のマイクロ
コンピュータは、アドレス値の上限および下限が連続す
るアドレス空間をもつＣＰＵ１−１と、このＣＰＵ１−
１によりアクセスされる３２Ｋバイト内蔵ＲＯＭ１−
２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４−１
〜１−４−３とを内蔵している。
コンピュータは、アドレス値の上限および下限が連続す
るアドレス空間をもつＣＰＵ１−１と、このＣＰＵ１−
１によりアクセスされる３２Ｋバイト内蔵ＲＯＭ１−
２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４−１
〜１−４−３とを内蔵している。
【００２４】また、ＣＰＵ１−１は、３２Ｋバイト内蔵
ＲＯＭ１−２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路
１−４−１〜１−４−３のそれぞれをアドレス空間の特
定アドレスに割り当てアクセスするアドレッシング手段
として、ＣＰＵ１−１のゼロ値データ読出し専用のレジ
スタであるゼロレジスタ１−１２と、アドレス空間に対
応したビット幅まで命令指定の１６ビットデータ（ｄｉ
ｓｐ）１−６を符号ビット信号により拡張する符号拡張
手段１−１２と、この符号拡張手段１−１２およびゼロ
レジスタ１−１２の出力を入力し特定アドレス１−８を
出力する３２ビット加算器１−７とを備えている。
ＲＯＭ１−２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路
１−４−１〜１−４−３のそれぞれをアドレス空間の特
定アドレスに割り当てアクセスするアドレッシング手段
として、ＣＰＵ１−１のゼロ値データ読出し専用のレジ
スタであるゼロレジスタ１−１２と、アドレス空間に対
応したビット幅まで命令指定の１６ビットデータ（ｄｉ
ｓｐ）１−６を符号ビット信号により拡張する符号拡張
手段１−１２と、この符号拡張手段１−１２およびゼロ
レジスタ１−１２の出力を入力し特定アドレス１−８を
出力する３２ビット加算器１−７とを備えている。
【００２５】なお、３２Ｋバイト内蔵ＲＯＭ１−２，２
Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４−１〜１−
４−３をアクセスするときは、ＣＰＵ１−１のプログラ
ムカウンタ（ＰＣ）１−１０，３２ビットの汎用レジス
タ（ｒ１〜ｒｘ）１−５は、アドレッシング手段の構成
要素ではないことを示している。
Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４−１〜１−
４−３をアクセスするときは、ＣＰＵ１−１のプログラ
ムカウンタ（ＰＣ）１−１０，３２ビットの汎用レジス
タ（ｒ１〜ｒｘ）１−５は、アドレッシング手段の構成
要素ではないことを示している。
【００２６】ＣＰＵ１−１は、３２Ｋバイト内蔵ＲＯＭ
１−２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４
−１〜１−４−３に対してアクセスする際、アドレス生
成のために次のような処理を行う。
１−２，２Ｋバイト内蔵ＲＡＭ１−３，周辺回路１−４
−１〜１−４−３に対してアクセスする際、アドレス生
成のために次のような処理を行う。
【００２７】ポインタとしてゼロレジスタ１−１１を使
用する場合、ゼロレジスタ１−１１から読み出された３
２ビットのゼロ値データと、命令指定の１６ビットデー
タ（ｄｉｓｐ）１−６を３２ビットまで符号拡張した値
とを、３２ビットの加算器１−７によって加算し、アク
セス先のアドレス１−８を生成する。
用する場合、ゼロレジスタ１−１１から読み出された３
２ビットのゼロ値データと、命令指定の１６ビットデー
タ（ｄｉｓｐ）１−６を３２ビットまで符号拡張した値
とを、３２ビットの加算器１−７によって加算し、アク
セス先のアドレス１−８を生成する。
【００２８】生成されるアドレス１−８は、１６ビット
データ（ｄｉｓｐ）１−６で表される範囲、すなわち、
アドレス０番地を中心として６４Ｋバイトの範囲の値を
とり得る。このとき、３２ビットを越えるアドレス計算
は無視されるため、アドレス００００００００Ｈとアド
レスＦＦＦＦＦＦＦＦＨとは連続したアドレスとなり、
この境界で、データアクセスはラップアラウンドする。
データ（ｄｉｓｐ）１−６で表される範囲、すなわち、
アドレス０番地を中心として６４Ｋバイトの範囲の値を
とり得る。このとき、３２ビットを越えるアドレス計算
は無視されるため、アドレス００００００００Ｈとアド
レスＦＦＦＦＦＦＦＦＨとは連続したアドレスとなり、
この境界で、データアクセスはラップアラウンドする。
【００２９】通常、内蔵ＲＯＭ１−２、内蔵ＲＡＭ１−
３、周辺回路１−４−１〜１−４−３などの内蔵ハード
ウエア資源をアドレッシングするために必要なアドレス
範囲は、本実施形態のように６４Ｋバイト以内である。
３、周辺回路１−４−１〜１−４−３などの内蔵ハード
ウエア資源をアドレッシングするために必要なアドレス
範囲は、本実施形態のように６４Ｋバイト以内である。
【００３０】したがって、内蔵ＲＯＭ１−２，内蔵ＲＡ
Ｍ１−３，周辺回路１−４−１〜１−４−３のアドレス
を、０番地±３２Ｋバイトのアドレス範囲内のアドレス
領域２−１，２−２，２−３にマッピングし、アドレッ
シングすることができる。
Ｍ１−３，周辺回路１−４−１〜１−４−３のアドレス
を、０番地±３２Ｋバイトのアドレス範囲内のアドレス
領域２−１，２−２，２−３にマッピングし、アドレッ
シングすることができる。
【００３１】図２は、このときのメモリマップの例を示
したマップ図である。
したマップ図である。
【００３２】一方、プログラム空間はプログラムカウン
タ（ＰＣ）１−１０の幅により決定される。図１に示し
た本実施形態では、３２ビットのプログラムカウンタ
（ＰＣ）１−１０の上位８ビットがハードウエア上
‘０’に固定されているため、プログラムカウンタ（Ｐ
Ｃ）１−１０は、リセット後‘０’に初期化され、＋１
づつインクリメントされ、下位２４ビットで表される領
域、すなわち、１６Ｍバイトの領域をアクセスできる。
ここで、ビット２４からビット２３へのキャリーやボロ
ーは無視され、アドレス００００００００Ｈとアドレス
００ＦＦＦＦＦＦＨは連続したアドレスとなり、この領
域でラップアラウンドできる。
タ（ＰＣ）１−１０の幅により決定される。図１に示し
た本実施形態では、３２ビットのプログラムカウンタ
（ＰＣ）１−１０の上位８ビットがハードウエア上
‘０’に固定されているため、プログラムカウンタ（Ｐ
Ｃ）１−１０は、リセット後‘０’に初期化され、＋１
づつインクリメントされ、下位２４ビットで表される領
域、すなわち、１６Ｍバイトの領域をアクセスできる。
ここで、ビット２４からビット２３へのキャリーやボロ
ーは無視され、アドレス００００００００Ｈとアドレス
００ＦＦＦＦＦＦＨは連続したアドレスとなり、この領
域でラップアラウンドできる。
【００３３】
【発明の効果】以上説明したように、本発明によるマイ
クロコンピュータは、記憶装置および周辺回路のアドレ
ッシング時に、中央処理装置内のゼロ値データ読出し専
用のレジスタであるゼロレジスタをポインタとして用い
ることにより、中央処理装置のプログラムアドレス空
間，データアドレス空間の上限，下限のラップアラウン
ドを利用してアドレス０番地近傍に記憶装置および周辺
回路等の各ハードウエア資源をマッピングするような構
成をとることが可能になり、汎用レジスタをポインタ専
用として確保することなく各ハードウエア資源を全てア
クセスできる。
クロコンピュータは、記憶装置および周辺回路のアドレ
ッシング時に、中央処理装置内のゼロ値データ読出し専
用のレジスタであるゼロレジスタをポインタとして用い
ることにより、中央処理装置のプログラムアドレス空
間，データアドレス空間の上限，下限のラップアラウン
ドを利用してアドレス０番地近傍に記憶装置および周辺
回路等の各ハードウエア資源をマッピングするような構
成をとることが可能になり、汎用レジスタをポインタ専
用として確保することなく各ハードウエア資源を全てア
クセスできる。
【００３４】このため、汎用レジスタの利用効率が向上
すると共に、プログラムに必要なメモリ容量が削減さ
れ、その削減分をマイクロコンピュータ全体として効率
的に利用できる等の効果がある。
すると共に、プログラムに必要なメモリ容量が削減さ
れ、その削減分をマイクロコンピュータ全体として効率
的に利用できる等の効果がある。
【図１】本発明のマイクロコンピュータの１実施形態を
示す構成図である。
示す構成図である。
【図２】図１のマイクロコンピュータにおけるメモリマ
ップを示すマップ図である。
ップを示すマップ図である。
【図３】従来のマイクロコンピュータの１例を示す構成
図である。
図である。
１−１，３−１ ＣＰＵ １−２，３−２ 内蔵ＲＯＭ １−３，３−３ 内蔵ＲＡＭ １−４−１〜１−４−３，３−４−１〜３−４−３
周辺回路 １−５，３−５ 汎用レジスタ（ｒ１〜ｒｘ） １−６，３−６ １６ビットデータ（ｄｉｓｐ） １−７，３−７ ３２ビット加算器 １−８，３−８ アクセス先のアドレス値 １−９，３−９ ベースアドレス値 １−１０，３−１０ プログラムカウンタ（ＰＣ） １−１１，３−１１ ゼロレジスタ ２−１ 内蔵ＲＯＭアドレス領域 ２−２ 内蔵ＲＡＭアドレス領域 ２−３ 周辺回路アドレス領域
周辺回路 １−５，３−５ 汎用レジスタ（ｒ１〜ｒｘ） １−６，３−６ １６ビットデータ（ｄｉｓｐ） １−７，３−７ ３２ビット加算器 １−８，３−８ アクセス先のアドレス値 １−９，３−９ ベースアドレス値 １−１０，３−１０ プログラムカウンタ（ＰＣ） １−１１，３−１１ ゼロレジスタ ２−１ 内蔵ＲＯＭアドレス領域 ２−２ 内蔵ＲＡＭアドレス領域 ２−３ 周辺回路アドレス領域
Claims (2)
- 【請求項１】 アドレス値の上限および下限が連続する
アドレス空間をもつ中央処理装置と、この中央処理装置
によりアクセスされる記憶装置および周辺回路とを有
し、前記中央処理装置が前記記憶装置および周辺回路の
それぞれを前記アドレス空間の特定アドレスに割り当て
アクセスするアドレッシング手段を持つマイクロコンピ
ュータにおいて、 前記アドレッシング手段が、ゼロ値データ読出し専用の
レジスタであるゼロレジスタ手段と、前記アドレス空間
に対応したビット幅まで命令指定のデータを符号ビット
信号により拡張する符号拡張手段と、この符号拡張手段
および前記ゼロレジスタ手段の出力を入力し前記特定ア
ドレスを出力する演算手段とを備えることを特徴とする
マイクロコンピュータ。 - 【請求項２】 前記中央処理装置と、前記記憶装置およ
び周辺回路とが、シングルチップに構成された請求項１
記載のマイクロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7181366A JPH0934866A (ja) | 1995-07-18 | 1995-07-18 | マイクロコンピュータ |
| EP96111451A EP0755000A3 (en) | 1995-07-18 | 1996-07-16 | Microcomputer and address generation method |
| KR1019960028973A KR100207335B1 (ko) | 1995-07-18 | 1996-07-18 | 마이크로컴퓨터와 어드레스 발생 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7181366A JPH0934866A (ja) | 1995-07-18 | 1995-07-18 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0934866A true JPH0934866A (ja) | 1997-02-07 |
Family
ID=16099475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7181366A Pending JPH0934866A (ja) | 1995-07-18 | 1995-07-18 | マイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0755000A3 (ja) |
| JP (1) | JPH0934866A (ja) |
| KR (1) | KR100207335B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100351813C (zh) * | 2005-09-07 | 2007-11-28 | 大唐微电子技术有限公司 | 数字信号处理系统中访问存储单元的方法及其处理系统 |
| CN118982993B (zh) * | 2024-07-31 | 2025-08-05 | 广东东勤科技有限公司 | Sas基地址的确定方法、装置、设备、存储介质及程序产品 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079431A (ja) * | 1983-10-06 | 1985-05-07 | Hitachi Ltd | プログラマブルコントローラのパイプライン処理方法 |
| US5386534A (en) * | 1992-10-27 | 1995-01-31 | Motorola, Inc. | Data processing system for generating symmetrical range of addresses of instructing-address-value with the use of inverting sign value |
| EP0729612A1 (en) * | 1994-09-16 | 1996-09-04 | Koninklijke Philips Electronics N.V. | Microcontroller having a page address mode |
-
1995
- 1995-07-18 JP JP7181366A patent/JPH0934866A/ja active Pending
-
1996
- 1996-07-16 EP EP96111451A patent/EP0755000A3/en not_active Ceased
- 1996-07-18 KR KR1019960028973A patent/KR100207335B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100207335B1 (ko) | 1999-07-15 |
| EP0755000A3 (en) | 1997-09-03 |
| EP0755000A2 (en) | 1997-01-22 |
| KR970007643A (ko) | 1997-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11161547A (ja) | データ処理装置用記憶装置、および記憶場所にアクセスする方法 | |
| US7117196B2 (en) | Method and system for optimizing leaf comparisons from a tree search | |
| US5666510A (en) | Data processing device having an expandable address space | |
| CA1278382C (en) | Reduced instruction set computing apparatus and methods | |
| JPH11272546A (ja) | 可変長レジスタ装置 | |
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| JP2000330867A (ja) | 直接および仮想アドレス指定を備えたディジタル信号プロセッサー | |
| JP2551167B2 (ja) | マイクロコンピュータ | |
| JPH04363735A (ja) | 命令処理装置 | |
| JPH0934866A (ja) | マイクロコンピュータ | |
| JPH04288643A (ja) | マルチプロセッサシステムのメモリマッピング方式 | |
| JPH087680B2 (ja) | 命令カウンタのロード装置 | |
| JPH09505428A (ja) | ページアドレスモードを有するマイクロコントローラ | |
| US6243798B1 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| US12032984B2 (en) | System and method for the creation and provision of execution virtual context information | |
| JPS62120543A (ja) | メモリバンクの切替方式 | |
| JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
| JP2507314B2 (ja) | リンケ−ジコンベンシヨン方法 | |
| JP3517579B2 (ja) | マイクロプロセッサ | |
| JPH11312006A (ja) | アクセス装置 | |
| JPH073659B2 (ja) | マイクロプロセッサ | |
| JPS61250753A (ja) | アドレス拡張方式 | |
| Schottky | Two-chip dynamic memory control | |
| JPH05120134A (ja) | キヤツシユメモリ実装方式 | |
| JP2003233497A (ja) | アドレス変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |