JPH0936113A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0936113A JPH0936113A JP18162895A JP18162895A JPH0936113A JP H0936113 A JPH0936113 A JP H0936113A JP 18162895 A JP18162895 A JP 18162895A JP 18162895 A JP18162895 A JP 18162895A JP H0936113 A JPH0936113 A JP H0936113A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- film
- wiring
- lower conductive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 配線の冗長性に優れ、しかもエレクトロマイ
グレーション（ＥＭ）耐性およびストレスマイグレーシ
ョン（ＳＭ）耐性に優れた配線を有する半導体装置の製
造方法を提供すること。 【構成】 タングステン（Ｗ）膜から成る下部導電層１
４の表面に、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの不活性ガス
種またはＳｉなどの不純物をイオン注入し、この不純物
がイオン注入された下部導電層１４の表面に、Ａｌ、Ｃ
ｕ、Ａｇ、Ａｕもしくはそれらを基とした合金層から成
る上部導電層１６を積層して、積層配線を形成する。い
ったん形成されたＷ膜などで構成される下部導電層の少
なくとも表面の結晶が、イオン注入により壊され、アモ
ルファス構造に変化する。アモルファス膜上に、Ａｌ等
の上部導電層をスパッタリングなどで形成すると、下地
の結晶の配向の影響を受けなくなり、Ａｌ等の上部導電
層は、優先配向面に揃うようになる。
グレーション（ＥＭ）耐性およびストレスマイグレーシ
ョン（ＳＭ）耐性に優れた配線を有する半導体装置の製
造方法を提供すること。 【構成】 タングステン（Ｗ）膜から成る下部導電層１
４の表面に、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの不活性ガス
種またはＳｉなどの不純物をイオン注入し、この不純物
がイオン注入された下部導電層１４の表面に、Ａｌ、Ｃ
ｕ、Ａｇ、Ａｕもしくはそれらを基とした合金層から成
る上部導電層１６を積層して、積層配線を形成する。い
ったん形成されたＷ膜などで構成される下部導電層の少
なくとも表面の結晶が、イオン注入により壊され、アモ
ルファス構造に変化する。アモルファス膜上に、Ａｌ等
の上部導電層をスパッタリングなどで形成すると、下地
の結晶の配向の影響を受けなくなり、Ａｌ等の上部導電
層は、優先配向面に揃うようになる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、さらに詳しくは、半導体集積回路の配線形成法
に関し、特にエレクトロマイグレーション（ＥＭ）耐性
およびストレスマイグレーション（ＳＭ）耐性に優れた
配線を提供する方法に関する。
に係り、さらに詳しくは、半導体集積回路の配線形成法
に関し、特にエレクトロマイグレーション（ＥＭ）耐性
およびストレスマイグレーション（ＳＭ）耐性に優れた
配線を提供する方法に関する。
【０００２】
【従来の技術】半導体集積回路においては、Ａｌ合金配
線が一般的に用いられているが、素子の高密度化により
配線幅も０．５μm を切るまでになってきている。この
ため配線においても、より高い信頼性が要求されてきて
いる。配線の信頼性上問題となるエレクトロマイグレー
ション(ＥＭ)やストレスマイグレーション(ＳＭ)による
断線不良については、以下のような対策がこれまでにな
されてきた。
線が一般的に用いられているが、素子の高密度化により
配線幅も０．５μm を切るまでになってきている。この
ため配線においても、より高い信頼性が要求されてきて
いる。配線の信頼性上問題となるエレクトロマイグレー
ション(ＥＭ)やストレスマイグレーション(ＳＭ)による
断線不良については、以下のような対策がこれまでにな
されてきた。
【０００３】第１の対策として、不純物添加によりＡｌ
自身の材質を改質する方法がある。この方法では、Ａｌ
に対して、Ｃｕ、Ｔｉ、Ｓｃなどを添加する。第２の対
策として、Ａｌ配線の積層化により冗長効果を利用して
オープン不良（OPEN不良：断線など）を防ぐ方法があ
る。たとえば、Ａｌ配線に対して、ＴｉＮ／Ｔｉ、Ｔ
ｉ、ＴｉＷ、またはＷなどを積層させる。
自身の材質を改質する方法がある。この方法では、Ａｌ
に対して、Ｃｕ、Ｔｉ、Ｓｃなどを添加する。第２の対
策として、Ａｌ配線の積層化により冗長効果を利用して
オープン不良（OPEN不良：断線など）を防ぐ方法があ
る。たとえば、Ａｌ配線に対して、ＴｉＮ／Ｔｉ、Ｔ
ｉ、ＴｉＷ、またはＷなどを積層させる。
【０００４】第３の対策として、Ａｌ成膜法を改良して
Ａｌの結晶性を向上する方法がある。たとえば、ＩＣＢ
（イオンクラスタービーム）法により単結晶Ａｌを成膜
する方法、または化学気相成長（ＣＶＤ）法によりＡｌ
を成膜する方法が例示できる。
Ａｌの結晶性を向上する方法がある。たとえば、ＩＣＢ
（イオンクラスタービーム）法により単結晶Ａｌを成膜
する方法、または化学気相成長（ＣＶＤ）法によりＡｌ
を成膜する方法が例示できる。
【０００５】このうち、第２の対策である積層化方法に
よる配線の信頼性の向上は、第１の対策である不純物添
加と組み合わせて用いられることが多い。第２の対策の
中でもＷとの積層化は、Ｗ自体のＥＭ耐性が導電材料の
うち最も高いことと、ＷがＴｉＮやＴｉ等に比べて低抵
抗であるということから、信頼性向上の点で有効と考え
られる。
よる配線の信頼性の向上は、第１の対策である不純物添
加と組み合わせて用いられることが多い。第２の対策の
中でもＷとの積層化は、Ｗ自体のＥＭ耐性が導電材料の
うち最も高いことと、ＷがＴｉＮやＴｉ等に比べて低抵
抗であるということから、信頼性向上の点で有効と考え
られる。
【０００６】
【発明が解決しようとする課題】しかしながら、通常の
スパッタ法でＡｌ／Ｗの積層膜を形成すると、Ａｌの配
向性が悪くなると言う問題が生じる。また、酸化膜等の
アモルファス構造膜上にＡｌを形成した場合に比べて、
Ａｌの結晶粒が小さくなるという問題がある。すなわ
ち、従来の通常スパッタでＡｌ／Ｗの積層膜を形成する
とＡｌの配向性が劣化し、粒径も小さいためＡｌのＥＭ
耐性が劣化してしまう。このため、Ａｌが断線すると下
層のＷに高電流が集中し、高いジュール発熱を生じるよ
うになり、Ａｌのマイグレーションがさらに加速され不
良に至ってしまう。
スパッタ法でＡｌ／Ｗの積層膜を形成すると、Ａｌの配
向性が悪くなると言う問題が生じる。また、酸化膜等の
アモルファス構造膜上にＡｌを形成した場合に比べて、
Ａｌの結晶粒が小さくなるという問題がある。すなわ
ち、従来の通常スパッタでＡｌ／Ｗの積層膜を形成する
とＡｌの配向性が劣化し、粒径も小さいためＡｌのＥＭ
耐性が劣化してしまう。このため、Ａｌが断線すると下
層のＷに高電流が集中し、高いジュール発熱を生じるよ
うになり、Ａｌのマイグレーションがさらに加速され不
良に至ってしまう。
【０００７】前述のように、Ａｌ／Ｗの積層配線ではＷ
上のＡｌの配向性が劣化することと、結晶粒が微細にな
ることから、Ａｌ自身のＥＭ耐性が劣化してしまう。そ
こで、Ｗ膜上にＡｌを（111）に高配向でかつ粒径を大
きくする方法が求められていた。また、Ｃｕ、Ａｇ配線
等についてもＡｌと同様に、高配向、大粒径の膜が必要
になる。
上のＡｌの配向性が劣化することと、結晶粒が微細にな
ることから、Ａｌ自身のＥＭ耐性が劣化してしまう。そ
こで、Ｗ膜上にＡｌを（111）に高配向でかつ粒径を大
きくする方法が求められていた。また、Ｃｕ、Ａｇ配線
等についてもＡｌと同様に、高配向、大粒径の膜が必要
になる。
【０００８】本発明は、このような実情に鑑みてなさ
れ、配線の冗長性に優れ、しかもエレクトロマイグレー
ション（ＥＭ）耐性およびストレスマイグレーション
（ＳＭ）耐性に優れた配線を有する半導体装置の製造方
法を提供することを目的とする。
れ、配線の冗長性に優れ、しかもエレクトロマイグレー
ション（ＥＭ）耐性およびストレスマイグレーション
（ＳＭ）耐性に優れた配線を有する半導体装置の製造方
法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の製造方法は、下部導電層
の表面に不純物をイオン注入する工程と、この不純物が
イオン注入された下部導電層の表面に上部導電層を積層
する工程とを有する。
に、本発明に係る半導体装置の製造方法は、下部導電層
の表面に不純物をイオン注入する工程と、この不純物が
イオン注入された下部導電層の表面に上部導電層を積層
する工程とを有する。
【００１０】前記下部導電層は、たとえばタングステン
（Ｗ）あるいはモリブデン（Ｍｏ）などで構成すること
ができるが、Ｗで構成されることが好ましい。Ｗは、そ
れ自体で、ＥＭ耐性が高く、ＴｉあるいはＴｉＮなどと
比べて、低抵抗であるからである。
（Ｗ）あるいはモリブデン（Ｍｏ）などで構成すること
ができるが、Ｗで構成されることが好ましい。Ｗは、そ
れ自体で、ＥＭ耐性が高く、ＴｉあるいはＴｉＮなどと
比べて、低抵抗であるからである。
【００１１】前記下部導電層に打ち込まれる不純物が、
下部導電層と反応し難い不純物であることが好ましい。
たとえば、前記不純物として、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ
などの不活性ガス種またはＳｉなどを例示することがで
きる。これらの不純物を下部導電層の表面にイオン注入
することで、少なくともその表面がアモルファス化す
る。
下部導電層と反応し難い不純物であることが好ましい。
たとえば、前記不純物として、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ
などの不活性ガス種またはＳｉなどを例示することがで
きる。これらの不純物を下部導電層の表面にイオン注入
することで、少なくともその表面がアモルファス化す
る。
【００１２】前記上部導電層は、Ａｌ、Ｃｕ、Ａｇ、Ａ
ｕもしくはそれらを基とした合金層であることが好まし
い。前記下部導電層は、スパッタリング法もしくは化学
気相成長法により成膜されることが好ましい。
ｕもしくはそれらを基とした合金層であることが好まし
い。前記下部導電層は、スパッタリング法もしくは化学
気相成長法により成膜されることが好ましい。
【００１３】前記上部導電層は、スパッタリング法もし
くは化学気相成長法により成膜されることが好ましい。
くは化学気相成長法により成膜されることが好ましい。
【００１４】
【作用】本発明のイオン注入法を用いた積層配線を有す
る半導体装置の製造方法では、いったん形成されたＷ膜
などで構成される下部導電層の少なくとも表面の結晶
が、イオン注入により壊され、アモルファス構造に変化
する。アモルファス膜上に、Ａｌ等の上部導電層をスパ
ッタリングなどで形成すると、下地の結晶の配向の影響
を受けなくなり、Ａｌ等の上部導電層は、優先配向面に
揃うようになる。例えばfcc構造を有するＡｌ、Ｃｕ膜
では、最も緻密な（111）に配向するようになる。さら
に、Ａｌの粒径成長を抑止する下地の結晶格子との整合
性の影響を受けなくなるため、粒が大きく成長すること
ができる。以上の効果によって、Ａｌ、Ｃｕ等の上部導
電層の配向性が向上し、結晶粒の粒径も大きくなるため
粒界の数も減少し、原子の移動が起きにくくなるため配
線としての信頼性が向上する。
る半導体装置の製造方法では、いったん形成されたＷ膜
などで構成される下部導電層の少なくとも表面の結晶
が、イオン注入により壊され、アモルファス構造に変化
する。アモルファス膜上に、Ａｌ等の上部導電層をスパ
ッタリングなどで形成すると、下地の結晶の配向の影響
を受けなくなり、Ａｌ等の上部導電層は、優先配向面に
揃うようになる。例えばfcc構造を有するＡｌ、Ｃｕ膜
では、最も緻密な（111）に配向するようになる。さら
に、Ａｌの粒径成長を抑止する下地の結晶格子との整合
性の影響を受けなくなるため、粒が大きく成長すること
ができる。以上の効果によって、Ａｌ、Ｃｕ等の上部導
電層の配向性が向上し、結晶粒の粒径も大きくなるため
粒界の数も減少し、原子の移動が起きにくくなるため配
線としての信頼性が向上する。
【００１５】また、本発明では、基本的には積層配線構
造であるので、一方の導電層に断線などが生じても他方
の導電層により導通を補い、好適な冗長作用を奏する。
造であるので、一方の導電層に断線などが生じても他方
の導電層により導通を補い、好適な冗長作用を奏する。
【００１６】
【実施例】以下、本発明に係わる半導体装置の製造方法
について具体的に説明する。半導体装置の製造過程で
は、半導体基板の表面に形成された不純物拡散層（また
は下層側の配線層）と、層間絶縁膜に形成されたコンタ
クトホールを通して上層側の配線層とを接続したい場合
がある。本発明は、その上層側の配線層の形成方法に関
し、その配線層を積層構造としている。以下詳述する。
について具体的に説明する。半導体装置の製造過程で
は、半導体基板の表面に形成された不純物拡散層（また
は下層側の配線層）と、層間絶縁膜に形成されたコンタ
クトホールを通して上層側の配線層とを接続したい場合
がある。本発明は、その上層側の配線層の形成方法に関
し、その配線層を積層構造としている。以下詳述する。
【００１７】実施例 １ 本実施例では、Ａｌ-０．５％ＣｕとＷの積層配線にお
いて、Ａｒをイオン注入する例を示す。始めに、図１
（Ａ）に示すように、半導体基板２として、シリコン基
板を準備し、このシリコン基板上に、所定の素子を形成
した後、層間絶縁膜６としてＢＰＳＧ（ボロンおよびリ
ン含有ガラス）膜を７００ｎｍ形成する。層間絶縁膜６
としては、ＢＰＳＧ膜以外に、ＰＳＧ（リン含有ガラ
ス）膜、酸化シリコン膜、窒化シリコン膜を用いること
ができる。
いて、Ａｒをイオン注入する例を示す。始めに、図１
（Ａ）に示すように、半導体基板２として、シリコン基
板を準備し、このシリコン基板上に、所定の素子を形成
した後、層間絶縁膜６としてＢＰＳＧ（ボロンおよびリ
ン含有ガラス）膜を７００ｎｍ形成する。層間絶縁膜６
としては、ＢＰＳＧ膜以外に、ＰＳＧ（リン含有ガラ
ス）膜、酸化シリコン膜、窒化シリコン膜を用いること
ができる。
【００１８】次いで、この層間絶縁膜６に、基板２の表
面の不純物拡散層４の表面を露出させるコンタクトホー
ル８を形成する。次いで、図１（Ｂ）に示すように、下
地膜およびバリア膜として、Ｔｉ膜１０を３０ｎｍ、Ｔ
ｉＮ膜１２を７０ｎｍの膜厚で、この順にスパッタ法で
形成する。Ｔｉ膜のスパッタ条件は、以下の表１の通り
である。
面の不純物拡散層４の表面を露出させるコンタクトホー
ル８を形成する。次いで、図１（Ｂ）に示すように、下
地膜およびバリア膜として、Ｔｉ膜１０を３０ｎｍ、Ｔ
ｉＮ膜１２を７０ｎｍの膜厚で、この順にスパッタ法で
形成する。Ｔｉ膜のスパッタ条件は、以下の表１の通り
である。
【００１９】
【表１】 ガス Ａｒ＝１００sccm 圧力 ０．４Ｐａ ＤＣ電力 ５ｋＷ 基板加熱温度 １５０°Ｃ ＴｉＮ膜のスパッタ条件は、以下の表２通りである。
【００２０】
【表２】 ガス Ａｒ／Ｎ2 ＝３０／８０sccm 圧力 ０．４Ｐａ ＤＣ電力 ５ｋＷ 基板加熱温度 １５０°Ｃ 次いで、図１（Ｃ）に示すように、下部導電層１４とし
てブランケットタングステン（Blk-Ｗ）を、コンタクト
ホール８内に入り込むように、６００ｎｍ形成する。Bl
k−Ｗの成膜条件は、以下の表３の通りである。
てブランケットタングステン（Blk-Ｗ）を、コンタクト
ホール８内に入り込むように、６００ｎｍ形成する。Bl
k−Ｗの成膜条件は、以下の表３の通りである。
【００２１】
【表３】 ガス ＷＦ6 ／Ｈ2 ／Ａｒ＝７５／５００／２８００sccm 圧力 １０６４０Ｐａ 成膜温度 ４５０°Ｃ ここでは、Ｗをエッチバッグせずに配線層の一部として
用いる。Blk-Ｗ成膜後、図１（Ｄ）に示すように、イオ
ン注入によりＡｒを、下部導電層１４であるＷ膜に打ち
込む。このときのイン注入条件は、注入エネルギーが６
０ｋｅＶ、ドーズ量が８×１０15／ｃｍ2 とする。この
イオン注入条件は、下部導電層１４の少なくとも表面を
アモルファス化することができれば、その他の条件でも
良い。
用いる。Blk-Ｗ成膜後、図１（Ｄ）に示すように、イオ
ン注入によりＡｒを、下部導電層１４であるＷ膜に打ち
込む。このときのイン注入条件は、注入エネルギーが６
０ｋｅＶ、ドーズ量が８×１０15／ｃｍ2 とする。この
イオン注入条件は、下部導電層１４の少なくとも表面を
アモルファス化することができれば、その他の条件でも
良い。
【００２２】次いで、図２に示すように、下部導電層１
４の表面に、Ａｌ−０．５％Ｃｕから成る上部導電層１
６をスパッタリングにより形成し、積層配線層を得る。
Ａｌ−０．５％Ｃｕのスパッタリング条件は、以下の表
４の通りである。
４の表面に、Ａｌ−０．５％Ｃｕから成る上部導電層１
６をスパッタリングにより形成し、積層配線層を得る。
Ａｌ−０．５％Ｃｕのスパッタリング条件は、以下の表
４の通りである。
【００２３】
【表４】 ガス Ａｒ＝１００sccm 圧力 ０．４Ｐａ ＤＣ電力 ５ｋＷ 基板加熱温度 １５０°Ｃ この後、通常の加工工程を経て、配線形状にする。
【００２４】本実施例において、上部導電層としてのＡ
ｌ−０．５％Ｃｕを、ＸＲＤ（Ｘ線回折）により調べた
結果、下記の表５に示すように、半値幅が５〜１０°で
あり、Ａｌ（１１１）に良好に配向していることが確認
された。また、Ａｌ−０．５％Ｃｕの粒径を調べたとこ
ろ、１μm 程度であった。配向性が良好であり、粒径が
大きいほど、ＥＭ耐性およびＳＭ耐性に優れている。
ｌ−０．５％Ｃｕを、ＸＲＤ（Ｘ線回折）により調べた
結果、下記の表５に示すように、半値幅が５〜１０°で
あり、Ａｌ（１１１）に良好に配向していることが確認
された。また、Ａｌ−０．５％Ｃｕの粒径を調べたとこ
ろ、１μm 程度であった。配向性が良好であり、粒径が
大きいほど、ＥＭ耐性およびＳＭ耐性に優れている。
【００２５】また、本実施例では、配線層が、上部導電
層１６と下部導電層１４との積層構造になるので、冗長
性も良好である。
層１６と下部導電層１４との積層構造になるので、冗長
性も良好である。
【００２６】
【表５】
【００２７】比較例 １ 下部導電層１４としてのＷ膜の表面にイオン注入しない
以外は、前記実施例１と同様にして積層構造の配線層を
形成した。前記実施例１と同様にして、上部導電層１６
としてのＡｌ−０．５％Ｃｕを、ＸＲＤ（Ｘ線回折）に
より調べた結果、前記表５に示すように、半値幅の計測
が不可能であり、配向性の点で前記実施例１に比較して
劣ることが確認された。また、Ａｌ−０．５％Ｃｕの粒
径を調べたところ、０．３μm 以下であり、粒径の点で
も、前記実施例１に比較して劣ることが確認された。
以外は、前記実施例１と同様にして積層構造の配線層を
形成した。前記実施例１と同様にして、上部導電層１６
としてのＡｌ−０．５％Ｃｕを、ＸＲＤ（Ｘ線回折）に
より調べた結果、前記表５に示すように、半値幅の計測
が不可能であり、配向性の点で前記実施例１に比較して
劣ることが確認された。また、Ａｌ−０．５％Ｃｕの粒
径を調べたところ、０．３μm 以下であり、粒径の点で
も、前記実施例１に比較して劣ることが確認された。
【００２８】比較例 ２ 下部導電層１４として、ＴｉＮ膜を用い、その表面にイ
オン注入しない以外は、前記実施例１と同様にして積層
構造の配線層を形成した。前記実施例１と同様にして、
上部導電層１６としてのＡｌ−０．５％Ｃｕを、ＸＲＤ
（Ｘ線回折）により調べた結果、前記表５に示すよう
に、半値幅は５〜１０°であり、Ａｌ（１１１）に良好
に配向していることが確認された。また、Ａｌ−０．５
％Ｃｕの粒径を調べたところ、０．５μm 以下であり、
粒径の点で、前記実施例１に比較して劣ることが確認さ
れた。また、ＴｉＮは、導電性の点で、実施例１のＷに
比べ劣る。
オン注入しない以外は、前記実施例１と同様にして積層
構造の配線層を形成した。前記実施例１と同様にして、
上部導電層１６としてのＡｌ−０．５％Ｃｕを、ＸＲＤ
（Ｘ線回折）により調べた結果、前記表５に示すよう
に、半値幅は５〜１０°であり、Ａｌ（１１１）に良好
に配向していることが確認された。また、Ａｌ−０．５
％Ｃｕの粒径を調べたところ、０．５μm 以下であり、
粒径の点で、前記実施例１に比較して劣ることが確認さ
れた。また、ＴｉＮは、導電性の点で、実施例１のＷに
比べ劣る。
【００２９】比較例 ３ 酸化シリコン（ＳｉＯ2 ）膜の上に、実施例１と同様に
して、Ａｌ−０．５％Ｃｕを成膜した。前記実施例１と
同様にして、上部導電層１６としてのＡｌ−０．５％Ｃ
ｕを、ＸＲＤ（Ｘ線回折）により調べた結果、前記表５
に示すように、半値幅は５°であり、Ａｌ（１１１）に
良好に配向していることが確認された。また、Ａｌ−
０．５％Ｃｕの粒径を調べたところ、１μm 程度であ
り、Ａｌ−０．５％Ｃｕ単独では、前記実施例１と同様
なＥＭ耐性およびＳＭ耐性が得られることが予想され
る。
して、Ａｌ−０．５％Ｃｕを成膜した。前記実施例１と
同様にして、上部導電層１６としてのＡｌ−０．５％Ｃ
ｕを、ＸＲＤ（Ｘ線回折）により調べた結果、前記表５
に示すように、半値幅は５°であり、Ａｌ（１１１）に
良好に配向していることが確認された。また、Ａｌ−
０．５％Ｃｕの粒径を調べたところ、１μm 程度であ
り、Ａｌ−０．５％Ｃｕ単独では、前記実施例１と同様
なＥＭ耐性およびＳＭ耐性が得られることが予想され
る。
【００３０】しかしながら、酸化シリコン膜は絶縁膜な
どで、実施例１に比較して、冗長性の点で劣る。実施例 ２ 本実施例では、Ａｌ−０．５％ＣｕとＷとの積層配線に
おいて、下部導電層１４の表面にＳｉをイオン注入した
以外は、前記実施例１と同様にして、積層構造の配線層
を形成した。前記実施例１と共通する部分の説明は省略
し、相違点のみ説明する。
どで、実施例１に比較して、冗長性の点で劣る。実施例 ２ 本実施例では、Ａｌ−０．５％ＣｕとＷとの積層配線に
おいて、下部導電層１４の表面にＳｉをイオン注入した
以外は、前記実施例１と同様にして、積層構造の配線層
を形成した。前記実施例１と共通する部分の説明は省略
し、相違点のみ説明する。
【００３１】本実施例では、図１（Ｃ）に示すように、
Blk-Ｗから成る下部導電層１４を前記実施例１と同一の
条件で成膜後、図１（Ｄ）に示すように、イオン注入に
よりＳｉを、下部導電層１４であるＷ膜に打ち込む。こ
のときのイン注入条件は、注入エネルギーが６０ｋｅ
Ｖ、ドーズ量が８×１０15／ｃｍ2 とする。このイオン
注入条件は、下部導電層１４の少なくとも表面をアモル
ファス化することができれば、その他の条件でも良い。
Blk-Ｗから成る下部導電層１４を前記実施例１と同一の
条件で成膜後、図１（Ｄ）に示すように、イオン注入に
よりＳｉを、下部導電層１４であるＷ膜に打ち込む。こ
のときのイン注入条件は、注入エネルギーが６０ｋｅ
Ｖ、ドーズ量が８×１０15／ｃｍ2 とする。このイオン
注入条件は、下部導電層１４の少なくとも表面をアモル
ファス化することができれば、その他の条件でも良い。
【００３２】その後の工程は、前記実施例１と同様であ
る。本実施例において、上部導電層としてのＡｌ−０．
５％Ｃｕを、ＸＲＤ（Ｘ線回折）により調べた結果、前
記表５に示すように、半値幅が５〜１０°であり、Ａｌ
（１１１）に良好に配向していることが確認された。ま
た、Ａｌ−０．５％Ｃｕの粒径を調べたところ、１μm
程度であった。配向性が良好であり、粒径が大きいほ
ど、ＥＭ耐性およびＳＭ耐性に優れている。すなわち、
本実施例に係る積層配線は、前記比較例１，２に比較し
て、ＥＭ耐性およびＳＭ耐性に優れている。
る。本実施例において、上部導電層としてのＡｌ−０．
５％Ｃｕを、ＸＲＤ（Ｘ線回折）により調べた結果、前
記表５に示すように、半値幅が５〜１０°であり、Ａｌ
（１１１）に良好に配向していることが確認された。ま
た、Ａｌ−０．５％Ｃｕの粒径を調べたところ、１μm
程度であった。配向性が良好であり、粒径が大きいほ
ど、ＥＭ耐性およびＳＭ耐性に優れている。すなわち、
本実施例に係る積層配線は、前記比較例１，２に比較し
て、ＥＭ耐性およびＳＭ耐性に優れている。
【００３３】また、本実施例では、配線層が、上部導電
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。実施例 ３ 本実施例では、上部導電層１６として、Ｃｕを用いた以
外は、前記実施例１と同様にして、積層構造の配線層を
形成した。前記実施例１と共通する部分の説明は省略
し、相違点のみ説明する。
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。実施例 ３ 本実施例では、上部導電層１６として、Ｃｕを用いた以
外は、前記実施例１と同様にして、積層構造の配線層を
形成した。前記実施例１と共通する部分の説明は省略
し、相違点のみ説明する。
【００３４】本実施例では、図１（Ｄ）に示すように、
イオン注入によりＡｒを、下部導電層１４であるＷ膜に
打ち込んだ後、図３に示すように、Ｃｕをスパッタリン
グ法により成膜し、上部導電層１６ａを成膜した。Ｃｕ
のスパッタリング条件は、以下の表６の通りである。
イオン注入によりＡｒを、下部導電層１４であるＷ膜に
打ち込んだ後、図３に示すように、Ｃｕをスパッタリン
グ法により成膜し、上部導電層１６ａを成膜した。Ｃｕ
のスパッタリング条件は、以下の表６の通りである。
【００３５】
【表６】 ガス Ａｒ＝１００sccm 圧力 ０．４Ｐａ ＤＣ電力 ８ｋＷ 基板加熱温度 ３００°Ｃ この後、通常の加工工程を経て、配線形状にする。
【００３６】本実施例において、上部導電層としてのＣ
ｕを、ＸＲＤ（Ｘ線回折）により調べた結果、良好に配
向していることが確認された。また、Ｃｕの粒径を調べ
たところ、１μm 程度であった。配向性が良好であり、
粒径が大きいほど、ＥＭ耐性およびＳＭ耐性に優れてい
る。すなわち、本実施例に係る積層配線は、前記比較例
１，２に比較して、ＥＭ耐性およびＳＭ耐性に優れてい
る。
ｕを、ＸＲＤ（Ｘ線回折）により調べた結果、良好に配
向していることが確認された。また、Ｃｕの粒径を調べ
たところ、１μm 程度であった。配向性が良好であり、
粒径が大きいほど、ＥＭ耐性およびＳＭ耐性に優れてい
る。すなわち、本実施例に係る積層配線は、前記比較例
１，２に比較して、ＥＭ耐性およびＳＭ耐性に優れてい
る。
【００３７】また、本実施例では、配線層が、上部導電
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。実施例 ４ 本実施例では、Ａｌ−０．５％ＣｕとＷとの積層配線に
おいて、下部導電層１４の表面にＫｒをイオン注入した
以外は、前記実施例１と同様にして、積層構造の配線層
を形成した。前記実施例１と共通する部分の説明は省略
し、相違点のみ説明する。
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。実施例 ４ 本実施例では、Ａｌ−０．５％ＣｕとＷとの積層配線に
おいて、下部導電層１４の表面にＫｒをイオン注入した
以外は、前記実施例１と同様にして、積層構造の配線層
を形成した。前記実施例１と共通する部分の説明は省略
し、相違点のみ説明する。
【００３８】本実施例では、図１（Ｃ）に示すように、
Blk-Ｗから成る下部導電層１４を前記実施例１と同一の
条件で成膜後、図１（Ｄ）に示すように、イオン注入に
よりＫｒを、下部導電層１４であるＷ膜に打ち込む。こ
のときのイン注入条件は、注入エネルギーが５０ｋｅ
Ｖ、ドーズ量が５×１０15／ｃｍ2 とする。このイオン
注入条件は、下部導電層１４の少なくとも表面をアモル
ファス化することができれば、その他の条件でも良い。
Blk-Ｗから成る下部導電層１４を前記実施例１と同一の
条件で成膜後、図１（Ｄ）に示すように、イオン注入に
よりＫｒを、下部導電層１４であるＷ膜に打ち込む。こ
のときのイン注入条件は、注入エネルギーが５０ｋｅ
Ｖ、ドーズ量が５×１０15／ｃｍ2 とする。このイオン
注入条件は、下部導電層１４の少なくとも表面をアモル
ファス化することができれば、その他の条件でも良い。
【００３９】その後の工程は、前記実施例１と同様であ
る。本実施例において、上部導電層としてのＡｌ−０．
５％Ｃｕを、ＸＲＤ（Ｘ線回折）により調べた結果、前
記表５に示すように、半値幅が５〜１０°であり、Ａｌ
（１１１）に良好に配向していることが確認された。ま
た、Ａｌ−０．５％Ｃｕの粒径を調べたところ、１μm
程度であった。配向性が良好であり、粒径が大きいほ
ど、ＥＭ耐性およびＳＭ耐性に優れている。すなわち、
本実施例に係る積層配線は、前記比較例１，２に比較し
て、ＥＭ耐性およびＳＭ耐性に優れている。
る。本実施例において、上部導電層としてのＡｌ−０．
５％Ｃｕを、ＸＲＤ（Ｘ線回折）により調べた結果、前
記表５に示すように、半値幅が５〜１０°であり、Ａｌ
（１１１）に良好に配向していることが確認された。ま
た、Ａｌ−０．５％Ｃｕの粒径を調べたところ、１μm
程度であった。配向性が良好であり、粒径が大きいほ
ど、ＥＭ耐性およびＳＭ耐性に優れている。すなわち、
本実施例に係る積層配線は、前記比較例１，２に比較し
て、ＥＭ耐性およびＳＭ耐性に優れている。
【００４０】また、本実施例では、配線層が、上部導電
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。実施例 ５ 本実施例では、上部導電層１６として、Ａｇを用い、下
部導電層１４の表面にＸｅをイオン注入した以外は、前
記実施例１と同様にして、積層構造の配線層を形成し
た。前記実施例１と共通する部分の説明は省略し、相違
点のみ説明する。
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。実施例 ５ 本実施例では、上部導電層１６として、Ａｇを用い、下
部導電層１４の表面にＸｅをイオン注入した以外は、前
記実施例１と同様にして、積層構造の配線層を形成し
た。前記実施例１と共通する部分の説明は省略し、相違
点のみ説明する。
【００４１】本実施例では、図１（Ｄ）に示すように、
Blk-Ｗから成る下部導電層１４を前記実施例１と同一の
条件で成膜後、図１（Ｄ）に示すように、イオン注入に
よりＸｅを、下部導電層１４であるＷ膜に打ち込む。こ
のときのイン注入条件は、注入エネルギーが５０ｋｅ
Ｖ、ドーズ量が８×１０15／ｃｍ2 とする。このイオン
注入条件は、下部導電層１４の少なくとも表面をアモル
ファス化することができれば、その他の条件でも良い。
Blk-Ｗから成る下部導電層１４を前記実施例１と同一の
条件で成膜後、図１（Ｄ）に示すように、イオン注入に
よりＸｅを、下部導電層１４であるＷ膜に打ち込む。こ
のときのイン注入条件は、注入エネルギーが５０ｋｅ
Ｖ、ドーズ量が８×１０15／ｃｍ2 とする。このイオン
注入条件は、下部導電層１４の少なくとも表面をアモル
ファス化することができれば、その他の条件でも良い。
【００４２】次に、図４に示すように、Ａｇをスパッタ
リング法により成膜し、上部導電層１６ｂを成膜した。
Ａｇのスパッタリング条件は、以下の表７の通りであ
る。
リング法により成膜し、上部導電層１６ｂを成膜した。
Ａｇのスパッタリング条件は、以下の表７の通りであ
る。
【００４３】
【表７】 ガス Ａｒ＝１００sccm 圧力 ０．４Ｐａ ＤＣ電力 １０ｋＷ 基板加熱温度 ３５０°Ｃ この後、通常の加工工程を経て、配線形状にする。
【００４４】本実施例において、上部導電層としてのＡ
ｇを、ＸＲＤ（Ｘ線回折）により調べた結果、良好に配
向していることが確認された。また、Ａｇの粒径を調べ
たところ、１μm 程度であった。配向性が良好であり、
粒径が大きいほど、ＥＭ耐性およびＳＭ耐性に優れてい
る。すなわち、本実施例に係る積層配線は、前記比較例
１，２に比較して、ＥＭ耐性およびＳＭ耐性に優れてい
る。
ｇを、ＸＲＤ（Ｘ線回折）により調べた結果、良好に配
向していることが確認された。また、Ａｇの粒径を調べ
たところ、１μm 程度であった。配向性が良好であり、
粒径が大きいほど、ＥＭ耐性およびＳＭ耐性に優れてい
る。すなわち、本実施例に係る積層配線は、前記比較例
１，２に比較して、ＥＭ耐性およびＳＭ耐性に優れてい
る。
【００４５】また、本実施例では、配線層が、上部導電
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。なお、本発明は、
上記実施例に限定されるものではなく、本発明の範囲内
で種々に改変することができる。
層１６と下部導電層１４との積層構造になるので、比較
例３に比較し、冗長性も良好である。なお、本発明は、
上記実施例に限定されるものではなく、本発明の範囲内
で種々に改変することができる。
【００４６】
【発明の効果】以上説明してきたように、本発明に係る
半導体装置の製造方法によれば、以下の効果が得られ
る。 １．実質的に配線抵抗を支配している高導電層であるＡ
ｌ膜、Ｃｕ膜、Ａｇ膜などで構成される上部導電層の結
晶配向性の向上および大粒径化が実現され、積層構造の
配線で構成される配線層のＥＭ耐性が向上する。
半導体装置の製造方法によれば、以下の効果が得られ
る。 １．実質的に配線抵抗を支配している高導電層であるＡ
ｌ膜、Ｃｕ膜、Ａｇ膜などで構成される上部導電層の結
晶配向性の向上および大粒径化が実現され、積層構造の
配線で構成される配線層のＥＭ耐性が向上する。
【００４７】２．下部導電層として、Ｗを用いた場合に
は、Ｗ自体の高いＥＭ耐性により、配線全体としての信
頼性は、従来のＴｉＮ等を用いた積層構造配線に比べて
大幅に高まる。 ３．線幅の低下に伴い、よりＥＭ耐性の向上に効果が上
がり、今後の高密度デバイスへの適用に効果が高い。
は、Ｗ自体の高いＥＭ耐性により、配線全体としての信
頼性は、従来のＴｉＮ等を用いた積層構造配線に比べて
大幅に高まる。 ３．線幅の低下に伴い、よりＥＭ耐性の向上に効果が上
がり、今後の高密度デバイスへの適用に効果が高い。
【００４８】４．本発明では、基本的には積層配線構造
であるので、一方の導電層に断線などが生じても他方の
導電層により導通を補い、好適な冗長効果を奏する。
であるので、一方の導電層に断線などが生じても他方の
導電層により導通を補い、好適な冗長効果を奏する。
【図１】図１（Ａ）〜（Ｄ）は本発明の一実施例に係る
半導体装置の製造過程を示す要部概略断面図である。
半導体装置の製造過程を示す要部概略断面図である。
【図２】図２は図１（Ｄ）の続きの工程を示す要部概略
断面図である。
断面図である。
【図３】図３は本発明の他の実施例に係る図１（Ｄ）の
続きの工程を示す要部概略断面図である。
続きの工程を示す要部概略断面図である。
【図４】図４は本発明のさらに他の実施例に係る図１
（Ｄ）の続きの工程を示す要部概略断面図である。
（Ｄ）の続きの工程を示す要部概略断面図である。
【符号の説明】 ２… 半導体基板 ４… 不純物拡散層 ６… 層間絶縁膜 ８… コンタクトホール １０… Ｔｉ膜 １２… ＴｉＮ膜 １４… 下部導電層 １６，１６ａ，１６ｂ… 上部導電層
Claims (8)
- 【請求項１】 下部導電層と上部導電層とから成る積層
配線を有する半導体装置の製造方法であって、 前記下部導電層の表面に不純物をイオン注入する工程
と、 この不純物がイオン注入された下部導電層の表面に上部
導電層を積層する工程とを有する半導体装置の製造方
法。 - 【請求項２】 前記下部導電層が、タングステンで構成
される請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記下部導電層に打ち込まれる不純物
が、下部導電層と反応し難い不純物である請求項１また
は２に記載の半導体装置の製造方法。 - 【請求項４】 前記不純物が、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ
などの不活性ガス種またはＳｉである請求項３に記載の
半導体装置の製造方法。 - 【請求項５】 前記上部導電層が、Ａｌ、Ｃｕ、Ａｇ、
Ａｕもしくはそれらを基とした合金層である請求項１〜
４のいずれかに記載の半導体装置の製造方法。 - 【請求項６】 前記下部導電層は、スパッタリング法も
しくは化学気相成長法により成膜される請求項１〜５の
いずれかに記載の半導体装置の製造方法。 - 【請求項７】 前記上部導電層は、スパッタリング法も
しくは化学気相成長法により成膜される請求項１〜６の
いずれかに記載の半導体装置の製造方法。 - 【請求項８】 前記不純物のイオン注入により、下部導
電層の少なくとも表面の結晶状態がアモルファス構造と
なることを特徴とする請求項１〜８のいずれかに記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18162895A JPH0936113A (ja) | 1995-07-18 | 1995-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18162895A JPH0936113A (ja) | 1995-07-18 | 1995-07-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936113A true JPH0936113A (ja) | 1997-02-07 |
Family
ID=16104105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18162895A Pending JPH0936113A (ja) | 1995-07-18 | 1995-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936113A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159848A (en) * | 1999-02-02 | 2000-12-12 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device having a high melting point metal film |
| JP2013182961A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体製造装置及び半導体装置の製造方法 |
-
1995
- 1995-07-18 JP JP18162895A patent/JPH0936113A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6159848A (en) * | 1999-02-02 | 2000-12-12 | Oki Electric Industry Co., Ltd. | Method of manufacturing a semiconductor device having a high melting point metal film |
| JP2013182961A (ja) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | 半導体製造装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0865083B1 (en) | Electrode for semiconductor device and method of manufacturing it | |
| US6703307B2 (en) | Method of implantation after copper seed deposition | |
| US6306761B1 (en) | Method of manufacturing semiconductor device | |
| US6066358A (en) | Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer | |
| US5703403A (en) | Electrode for semiconductor device and method for producing the same | |
| JPH0653163A (ja) | 集積回路障壁構造体とその製法 | |
| JP3491237B2 (ja) | 半導体装置の積層導電膜構造 | |
| JPH1064907A (ja) | 電気的固体装置及びその製造方法 | |
| JPH10308363A (ja) | メタライゼーション構造を製造する方法 | |
| JP3315211B2 (ja) | 電子部品 | |
| US6876082B2 (en) | Refractory metal nitride barrier layer with gradient nitrogen concentration | |
| Joswig et al. | Advanced metallization of very-large-scale integration devices | |
| US6045892A (en) | Metal wiring structures for integrated circuits including seed layer | |
| JPH0936113A (ja) | 半導体装置の製造方法 | |
| JP3346794B2 (ja) | 半導体装置及びその形成方法 | |
| JP4230713B2 (ja) | 電子部品及びその製造方法 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JP2001068473A (ja) | 半導体装置およびその製造方法 | |
| KR950004590B1 (ko) | 반도체장치 | |
| JP3643563B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS63197358A (ja) | 金属薄膜配線の形成方法 | |
| JPH09237786A (ja) | 半導体装置の積層配線構造およびその形成方法 | |
| JPH03225822A (ja) | 配線の製造方法 | |
| HK1015946B (en) | Electrode for semiconductor device and method of manufacturing it | |
| JPS6154644A (ja) | 薄膜及びその製造方法 |