JPH03225822A - 配線の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、半導体装置用配線の製造方法に関し、詳しく
は、耐エレクトロマイグレーションが大きく、長寿命で
、高集積密度を有する半導体装置に好適な、半導体装置
用配線の製造方法に関する。 〔従来の技術〕 周知のように、半導体装置の配線としては、般にＡＱを
主成分とする合金の膜が使用された。 しかし、半導体装置の集積度が高くなり、特性や信頼性
がさらに高い配線が要求されるにともなって、単層のＡ
Ｍ合金膜にかわり、例えば第２６回アニュアルプロシー
デイングス・リライアビリテイフイジツクス（１９８８
年）第１７３頁から１７８頁（２６ｔｈ　Ａｎｎｕａｌ
　Ｐｒｏｃｅｅｄｉｎｇｓ　Ｒｅ１ｉａｂｉｌｉｔｙＰ
ｈｙｓｉｃｓ　、　（１９８８）ＰＰ　、　１７３−１
７８　、　Ｈ、）１．Ｈｏａｎｇ　、　”Ｅｆｆｅｃｔ
ｓｏｆ　Ａｎｎｅａｌｉｎｇ　Ｔｅｍｐｅｒａｔｕｒｅ
　ｏｎ　ＥｌｅｃｔｒｏｍｉｇｒａｔｉｏｎＰｅｒｆｏ
ｒｍａｎｃｅ　ｏｆ　Ｍｕｌｔｉｌａｙｅｒ　Ｍｅｔａ
ｌｌｉｚａｔｉｏｎＳｙｓｔｅｍｓ、”　）に示されて
いるように、複数の導電体膜を積層した積層膜を、配線
として使用することが提案されている。 〔発明が解決しようとする課題〕 しかし、上記従来技術における積層構造を有する配線は
、性能向上が小さく、特にエレクトロマイグレーション
の点でこれからの高電流密度化には不十分であることが
わかった。 すなわち１本発明者の検討によれば、半導体装置用配線
における耐エレクトロマイグレーション性はＡＱ膜やＡ
２合金膜の膜質に強く依存し、単に積層構造としただけ
では、向上しないことがわかった。 すなわち、単層のＡＱＳｉ膜およびＡＱＳｉ膜をＷ膜の
上に重ねて形成した積層膜からそれぞれなる配線を通電
試験によって比較すると、線幅が大きい場合は、積層膜
配線の寿命は単層膜配線より長いが、配線が微細化して
くると、例えば第２図に示したように、積層膜配線の抵
抗は、単層膜配線の場合よりも、はるかに短時間の通電
によって急速に上昇し、積層膜とすることによって、か
えって寿命が短かくなってしまうことが見出された。こ
のような積層化によって短寿命化の生じた原因は明らか
ではないが、積層化によってＡＱ膜の膜質がむしろ劣化
してしまい、それによって、エレクトロマイグレーショ
ンが進行しやすくなったためと推定される。例えば通常
の方法で作成した配線では、積層構造の方が結晶粒径が
小さく、配向性も低かった。しかも、上記結晶粒径は配
線幅に依存し、幅が狭いはど粒径も小さくなっているこ
とが認められた。 本発明の目的は、従来の配線の有する上記問題を解決し
、耐エレクトロマイグレーションが大きく、長寿命の半
導体装置用配線を形成することのできる、半導体装置用
配線の製造方法を提供することである。 〔課題を解決するための手段〕 上記目的は、少なくともアルミニウムを含む配線用の導
電体膜を全面に形成した後、所定の配線形状にパターニ
ングする前に、熱処理を行なうことによって達成される
。 上記目的は、また、上記導電体膜としてアルミニウムシ
リコン合金を使用する配線の製造方法、上記導電体膜は
アルミニウム・シリコン合金膜である配線の製造方法、
上記導電体膜は単層のアルミニウムシリコン合金膜と単
層の高融点導電体膜の積層膜である配線の製造方法、上
記高融点導電体膜は、高融点金属、 該高融点金属を含む合金もしくは該高融点金属を含む化
合物の膜である配線の製造方法、上記高融点金属は、タ
ングステン、モリブデン、チタン、もしくはタンタルで
ある配線の製造方法、上記高融点導電膜の単層はバイア
ス・スパッタリングによって形成される配線の製造方法
、上記熱処理の温度は３００〜４５０℃である配線の製
造方法によって達成される。上記目的はさらに、上記導
電体膜はアルミニウムと銅を少なくとも含む合金膜であ
る配線の製造方法、上記導電体膜は単層の上記合金膜で
ある配線の製造方法、上記導電体膜は単層の上記合金膜
と単層の高融点導電体膜の積層膜で−ある配線の製造方
法、上記高融点導電体膜は、高融点金属、該高融点金属
を含む合金もしくは該高融点金属を含む化合物の膜であ
る配線の製造方法、上記高融点金属は、タングステン、
モリブデ方法。６、上記高融点金属はタンタルである配
線の製造方法、上記高融点導電膜の単層はバイアス・ス
パッタリングによって形成される配線の製造方法、上記
熱処理の温度は３５０〜５００℃である配線の製造方法
、上記製造方法によって形成された配線をそなえた半導
体装置、上記配線は、該配線の幅より大きな粒径の粒子
を有している半導体装置、上記導電体膜の単層は、他の
膜よりも配向度が高い半導体装置によって達成れる。 〔作用〕 ＡＱ合金膜とＷ、ｊ　Ｔ　ａなどの異種導電材料膜の積
層膜からなる配線に通電するとＡｆｌ［子の移動により
ＡＱの欠損領域（ボイド）がＡＱ合金膜中に発生する。 ボイドが成長しＡＱ合金膜を横断すると電流は異種導電
材料膜を通って流れるが、異種導電材料膜の抵抗値がＡ
Ｑ合金膜よりも大きく、電流密度も高いため、ジュール
発熱により局所的に温度が上昇する。ある限度以上に温
度が上がると溶断、酸化等の劣化過程が進行し断線に至
る。 上記ＡＱ原子の移動は主に結晶粒界を通じて起こる。従
って、結晶配向性をそろえ、結晶粒を粗大化して結晶粒
界を減少させることにより、上記ＡＱ原子の移動を抑制
し、それにともなう抵抗の増大や断線を防止して、配線
の長寿命化を実現できる。 本発明は、配線用の導電体膜を全面に形成した後、所定
温度でアニールを行ない、その後で、所定形状にパター
ニングすることにより、上記結晶粒を大きくするもので
あ、る。従来は、本発明とは逆に、所定形状にパターニ
ングした後に、アニールを行なっていたがこのようにす
ると、導電体膜と下地との接触面積に対し、導電体膜側
面の面積が比較的大きいため、下地との間の熱膨張係数
の差によって導電体膜内に発生したストレスは、上記側
面から除かれるため、導電体膜に残るストレスは小さい
、その結果、上記結晶粒の成長は抑制されて微細となり
、エレクトロマイグレーションが生じやすくなる。 一方、本発明は、導電体膜を全面に形成した状態でアニ
ールされるため、導電体膜と下地との接触面積は極めて
大きく、これに対する腹側面の面積は、無視することが
できる。そのため、導電体膜内に発生したストレスは、
外部に除去されることなしに膜内に残り、その結果、結
晶粒は著しく成長して粗大化され、それにより、ＡＱ原
子の移動とエレクトロマイグレーションの発生は、効果
的に抑制されるのである。 このように２本発明は、アニールとパターニングの順序
を従来とは逆にすることにより、結晶粒を大きくし、Ａ
Ｍ原子の移動を抑制するものであるから、ＡＱ膜やＡＱ
合金膜の単層で配線を形成する場合、および他の導電体
膜をＡＱ膜もしくはＡＱ合金膜と積層して配線を形成す
る場合のいずれにも用い得ることはいうまでもない。 従来の場合は、配線の幅が小さくなると、上記障害の発
生が特に著しかったが、本発明では、アニールした後で
パターニングを行なうのであるがら、配線の幅とは無関
係に結晶粒を粗大化させることができ、配線の幅が極度
に小さい、高集積密度半導体集積回路の配線の形成１こ
特に有用である。 〔実施例〕 以下本発明を実施例をもって説明する。 実施例１ 第１図は本発明の一実施例を示す断面図である。 通常の半導体素子製造工程により能動部分を形成した導
電体膜１０上に絶縁膜２０を形成した後、本発明の配線
を形成した。記号１１は所定のマスクにより選択的にお
こなったイオンインプランテーションと引き続いておこ
なった熱処理によって形成した高濃度のＰ型もしくはＮ
型ドープ領域を示す、配線はＡ２膜３０とＷ膜４０，４
１とからなる。不純物ドープ領域１１の表面に形成され
ている薄い酸化膜をフッ酸を含む水溶液で除去した後、
通常のマグネトロンスパッタ法を用いて膜厚１１００ｎ
のＷ膜４ｏを形成し、引き続き膜厚５００ｎｍのＡｌ２
Ｓｉ膜３０を形成後、再度膜厚５０ｎｍのＷ膜４１をそ
の上に形成した。この状態で温度２５０〜５００℃９時
間３０分の水素雰囲気熱処理を施したのち１周知のオー
トエツチング技術を用いて所定の形状に加工して、配線
を形成した。比較のために従来の製造工程と同様に。 上記積層膜を配線の形状に加工した後、上記条件で熱処
理を施して配線を作成した。 これらの配線における上記熱処理温度と結晶粒径の関係
を第３図に示した。熱処理後に配線の形状に加工したも
のでは、第３図（ａ）に示したように八〇の結晶粒径は
配線幅に依存せず、大きな粒子に成長した。線幅が０．
８μｍの配線でも線幅が６μｍ以上のときと同様に、Ａ
Ｑ粒径は１．０μｍ以上になっており、配線幅よりも結
晶粒が大きく成長した、いわゆるバンブー構造を有する
配線が実現している。一方、従来の方法に従い、配線形
状に加工した後、熱処理を施したものは、第３図（ｂ）
に示したように、ＡＭの粒径が配線幅に依存し、配線幅
が６μｍ以上の場合は、１μｍ以上の粒径が得られたが
、配線幅が狭いほど、結晶粒が小さくなり、配線幅が０
．８μｍの場合は、熱処理温度を６００℃としても、粒
径は０．５μｍ程度にすぎなかった。すなわち従来方法
によって形成された配線幅の小さな積層配線においては
、ＡＱの粒径は配線幅よりも小さく、Ａｆｆ膜は完全な
バンブー構造を形成していないことが認められた。なお
、ＡＱ配線の結晶粒径は、素子完成後に測定し、また、
バンブー構造となった配線の結晶粒については、隣接す
るバンブー間の距離を粒径とした。 これらの配線の幅を変えて通電して各配線の換算配線寿
命（単位Ｍｓ：１０’秒）を測定し、エレクトロマイグ
レーション耐性を比較した。得られた結果を、第１表に
示す。 第　　１　　表 配線構造：Ｗ／ＡＱＳｉ／Ｗ　（５０１５００／　１０
０　ｎ　ｍ厚） 単　　位：Ｍｓ（１０’秒） 第１表から明らかなように、上記積層膜を配線形状に加
工した後に熱処理を施した場合は、配線が微細化するに
つれ急激に配線の寿命が低下し、特に幅１．０μｍ以下
の配線では寿命の低下が著しかった。しかし、熱処理を
上記加工前に行なう本発明によって配線を形成した場合
は、配線が微細化して、輻１．０μｍ以下になっても、
寿命の低下は認められず、はぼ一定の寿命を保ち得るこ
とが認められた。 さらに、ＡｆｆｉＳｉ膜上のＷ膜の形成をＡＱの結晶粒
がほとんど成長しない２００℃以下で行ない、その後、
上記本発明の工程に供することにより、配線の寿命をさ
らに数１０％から数倍向上できることが認められた。 また１本実施例では、Ａｌ膜の下側に高融点金属膜を設
けたが、この高融点金属膜を有さない構造の配線におい
ても、同様に顕著な効果が認められた。 本実施例では通常の炉を用いて熱処理を施したが、赤外
ランプ照射型の加熱装置を用い、高温。 短時間の熱処理を施しても同様の効果があることはいう
までもない。 実施例２ 第４図は本発明の他の実施例を示す半導体素子の断面図
である。通常の半導体素子製造工程により能動部分を形
成した導電体膜１０上に絶縁膜２０を形成した後、本発
明の配線を形成する。記号１１は所定のマスクにより選
択的におこなったイオンインプランテーションと引き続
いておこなった熱処理によって形成した高濃度のＰ型も
しくはＮ型不純物ドープ領域を示す。配線はＡ１１ｌ膜
３０とＷ膜４０，４１とからなる。上記不純物ドープ領
域１１の表面に形成されている薄い酸化膜をフッ酸を含
む水溶液で除去した０通常のマグネトロンスパッタ法を
用い、基板にバイアスを印加せずに膜厚１１００ｎのＷ
膜４０を形成し、その表面に、約１００ｖのバイアスを
印加して膜厚約２０ｎｍのＷ膜６１を形成した。引き続
き膜厚５００ｎｍのＡＱＳｉ膜３０膜形０後、再度膜厚
５０ｎｍのＷ膜４１を基板バイアスを印加せずに形成し
た。通常のフォトエツチング技術により所定の形状に加
工し第一層目の配線とした。 上記積層膜の加工と熱処理を、従来法および実施例１に
示した方法、すなわち配線形状に加工する前に熱処理を
行なう方法によって、それぞれ行ない、得られた二種類
の試料の性能を比較した。 Ｗの配向をＸ線回折法で調べてみると、通常のスパッタ
法で形成した最下層のＷ膜４０には配向性がほとんど見
られない（通常のデイフラクトメータによる測定では（
１１０）回折ピークが最大強度を示すものの、いわゆる
ロッキングカーブ測定では明瞭なピークにならない）が
、バイアススパッタ法で形成したＷ膜層６１には強い（
１１０）配向が見られロッキングカーブの半値幅は約１
０度であり、明瞭なピークが認められた（第５図参照）
。 比較のためＡＱＳｉ膜３０膜形０度を同様にロッキング
カーブで比べてみると、上記Ｗ膜６１をＡＱＳｉ膜３０
膜形０設けた場合の方が上記Ｗ膜６１がＷ膜４０とＡＱ
Ｓｉ膜３０膜形０介在しない場合よりも、数倍〜数十倍
（１１，１）配向度（ピーク強度値）が強いことがわか
った（第６図参照）。 パターンニングした配線に４５０”Ｃで３０分の水素ア
ニールを施し、次にこれをプラズマＣＶＤ法によるＳ　
ｉ　Ｏ２絶縁膜２１で覆い、所定の位置に開口を設けた
。その開口部のみに六フッ化タングステンをソースガス
とする選択ＣＶＤ法で絶縁膜２１とほぼ同じ厚さの約５
００ｎｍのＷプラグ４３を形成した。第一層目配線と同
様に、膜厚１１００ｎのＷ膜４２、約１００ｖのバイア
スを印加したスパッタリングによって約２０ｎｍのＷ膜
６２．引き続き膜厚５００ｎｍのＡＱ膜３１からなる三
層膜を形成し、上記と同様に熱処理を行なった後、所定
の形状に加工し、第二層配線とした。最後にこれをプラ
ズマＣＶＤ法によるＳｉＯ□絶縁膜２２で覆い、外部と
の接続位置に開口を設けた。本実施例ではＷ膜４０，４
．１，４２，６１゜６２はスパッタ法で形成したが、Ｃ
ＶＤ法で形成してもよい。但し、膜の配向性は、ＣＶＤ
で形成した膜では強くないので、Ｗ膜６１．６２はバイ
アス・スパッタによって形成した方が好ましい。 このようにして形成した素子の配線部分の信頼度評価結
果を第２表に示す。表は試験温度２００℃に換算した通
電試験の寿命および積層配線の実効抵抗率を示している
。ここで積層配線の寿命は配線抵抗が初期値の１１０％
に達した時間をとった。 第　　２　　表 配線構造：　Ｗ／Ａ　Ｑ　Ｓ　ｉ　／Ｗ　（５０／　５
００／　１００　ｎ　ｍ厚） 実効抵抗率〜４μΩ】、単位：Ｍｓ（１０ｒ″秒）配線
構造：ＡＱＳｉ／Ｗ　（５００／１１００ｎ厚）実効抵
抗率〜３．５μΩロ、単位：　Ｍｓ（１０”秒）上記実
施例においてはＷ／Ａ　Ｑ　Ｓ　ｉ　／Ｗ、もしくはＡ
ＱＳｉ／Ｗなど、Ａｌ２Ｓｉを用いた場合について説明
したが、ＡｆｌＳｉの代りに、例えばＡＱＳｉＣｕ等他
の元素が数％以下の範囲で添加されているＡＱ金合金用
いても同程度の長寿命化効果が認められた。ＡＱＳｉＣ
ｕを用いた場合の寿命を第３表に示す。 第 表 配線構造：ＡＱＳｉ−０，５ｗ％Ｃｕ　／　Ｗ（５００
／１１００ｎ厚） 単　　位：Ｍｓ（１０’秒） また、高配向度、膜６１は膜厚が約１０ｎｍ以上の連続
膜であればその効果は変わらなかった。 膜厚が約１０ｎｍ以下では、第７図に示したように、配
線寿命は急激に低下し、上記効果が小さくなった。導電
体膜とＡＱ合金膜の間に設けられるバリア層は、Ｗに限
られるわけではなく、ＭＯやＴｉ、Ｔａ等の高融点金属
とその合金、ＴｉＮ等の化合物を用いることができ、こ
れらを用いた場合もまったく同様の長寿命化効果がみと
められた。Ｔｉｅ、ＴｉＮを用いた場合に得られ結果を
第４表に示す。 第 表 配線構造：ＡＱＳｉ／ＴｉＷ （５００／ １１００ｎ厚） 単 位：Ｍｓ（１０’秒） 配線構造：　Ａ　Ｑ　Ｓ　ｉ　／　Ｔ　ｉ　Ｎ（５００
／ １１００ｎ厚） 単 位：Ｍｓ（１０’秒） バイアススパッタを行なう際に基板に加えられるバイア
スについては第８図に示したように５０−４００Ｖの範
囲で配線の寿命の改善に極めて有効であった。また、ピ
ーク半値幅も上記範囲内では著しく小さくなり、強い配
向の生じていることが認められた。 実施例３ 第９図は本発明の他の実施例を示す断面図であり、高配
向度層６３．６４以外は第４図と同じである。 通常の半導体素子製造工程により能動部分を形成した導
電体膜１０上に絶縁膜２０を形成した後、本発明の配線
を形成した。記号１１は所定のマスクにより選択的にお
こなったイオンインプランテーションと引き続いておこ
なった熱処理によって形成した高濃度のＰ型もしくはＮ
型不純物ドープ領域である。配線はＡＱ膜３０．６３と
Ｗ膜４０．４１とからなる上記不純物ドープ領域１１表
面に形成されている薄い酸化膜をフッ酸を含む水溶液で
除去した後、通常のマグネトロンスパッタ法で基板にバ
イアスを印加せずに膜厚１００ｎｍのＷ膜４０を形成し
た。引き続いて膜厚５００ｎｍのＡＱＳｉ層を形成した
が、最初の約２０ｎｍの層６３は、約５０Ｖの基板バイ
アスを印加して形成し、残りの層３０はこの基板バイア
スを印加せずに形成した。その上に再度膜厚５０ｎｍの
Ｗ膜４１を基板バイアスを印加せずに形成した。 通常のフォトエツチング技術により所望の形状に加工し
第一層目の配線とした。加工と熱処理を、従来法による
ものと実施例１に示した方法、すなわち配線形状に加工
する前に熱処理したものとの二種類の試料を作成して性
能を比較した。 ＡＱとＷの配向をＸ線回折法で調べてみると、Ｗ層４０
には配向がほとんど見られないが、バイアススパッタ法
で形成したＡＱ層６３とその上のＡＱ層３０には強い１
１１配向が見られた。 比較のため高配向度膜６３を設けずに、膜厚５００ｎｍ
のＡＱＳｉ膜３０と膜厚５０ｎｍのＷ膜４１を形成して
パターンニングした配線も作製した。Ａｌ２Ｓｉ膜３０
の配向度を上記のようにロッキングカーブで比べてみる
と、高配向度膜６３を設けない場合は、ＡＱの（１１１
）ピーク強度は数分の一〜数十分の−になり、ロッキン
グカーブでも明瞭な配向がほとんど認められなかった。 パターンニングした配線に４５０℃で３０分の水素アニ
ールを施し、次にこれをプラズマＣＶＤ法による５ｉｎ
２絶縁膜２１で覆い、所定の位置に開口を設けた。その
開口部のみに、六フッ化タングステンをソースガスとす
る選択ＣＶＤ法によって、絶縁膜２１とほぼ同じ厚さ（
約５００ｎｍ）のＷプラグ４３を形成した。第一層目配
線と同様に、膜厚１１００ｎのＷ膜４２を形成し、次に
約５０Ｖのバイアスを印加して約２０ｎｍのＡｆｆｉ層
（６４）を形成した後、引き続き膜厚５００ｎｍのＡＱ
膜３１を形成して三層膜とし、所定の形状に加工して第
二層目配線とした。最後にこれをプラズマＣＶＤ法によ
るＳｉＯ□絶縁膜層２２で覆い、外部との接続位置に開
口を設けた。四層膜４０．６３，３０．４１および三層
膜４２，６４゜３１は、ともにここではスパッタ装置の
真空を破ることなく連続的に形成した。Ｗ膜４０，４１
゜４２はスパッタ法で形成したが、ＣＶＤ法で形成して
も構わない。このようにして形成した素子の配線部分の
信頼度評価結果を第５表に示す。この表は試験温度２０
０℃に換算した通電試験の寿命および積層配線の実効抵
抗率を示している。ここで積層配線の寿命は配線抵抗が
初期値の１１０％に達した時間をとった。 第　　５　　表 配線構造：　Ｗ／Ａ　Ｑ　Ｓ　ｉ　／Ｗ　（５０／　５
００／　１００　ｎ　ｍ厚） 単　　位：Ｍｓ（１０’秒） Ｗ　／　Ａ　Ｑ　Ｓ　ｉ　／　Ｗ積層膜配線の代りにＡ
　Ｑ　Ｃｕ５ｉ等他の元素が数％以下の範囲で添加され
ている系でも同程度の長寿命化効果が得られた。 高配向膜６３は、膜厚が約１０ｎｍ以上の連続塵であれ
ば効果は変わらなかった。 バリア層もＷに限られるわけではなく、Ｍ　ＯｇＴｉ、
Ｔａ等の高融点金属とその合金、もしくはＴｉＮ等の化
合物を用いてもまったく同様の長寿命化効果が認められ
た。 バイアススパッタ時の基板バイアスは、５Ｏ−４００ｖ
の範囲で寿命の改善効果が認められた。 上記のように１本願発明は、ＡＱもしくはＡＱ合金膜を
形成した後、所定の形状にパターニングする前に、熱処
理を行なって、粒径を大きくし、それによって配線の寿
命を長くするものである。 上記熱処理の温度は、ＡＱ合金の種類によって定まり、
単層膜もしくは積層膜であっても、はとんど同じでよい
。例えばＡＱＳｉ合金膜の場合は。 はぼ３００〜４５０℃、ＡＱ−ＣｕもしくはＡＱＳｉＣ
ｕ合金膜の場合は、はぼ３５０〜５００℃とすれば、い
ずれも良好な結果を得られる０本発明は、配線幅が小さ
いときに有効であり、特に、線幅が０．５μｍ以下の場
合は、バンブー構造が容易に形成され、従来の方法より
はるかにすぐれた結果が得られる。 〔発明の効果〕 以上説明したように本発明によれば、八Ωを含む配線の
マイグレーションによる配線性能の劣化を抑制でき、微
細配線の高信頼化を実現できる。 ３、

【図面の簡単な説明】

第１図、第４図および第９図は、それぞれ本発明の異な
る実施例を示す断面図、第２図は従来の配線の問題を説
明するための曲線図、第３図、第５図、第６図、第７図
および第８図は、それぞれ本発明の詳細な説明するため
の曲線図である。 １０・・・Ｓｉ基板、１１・・・不純物ドープ領域、２
０゜２１．２２・・・絶縁、３０，３１．３２・・・Ａ
１２合金配線、またはＡＱ領領域４０，４１，４２．４
３・・Ｗ膜、４８・・Ｗプラグ、６１．６２・高配向度
膜（Ｗ）、６３．６４・・・高配向度膜（ＡＱ−３ｉχ 図 囁 回 通電時ｆ’５　（萩） ｒ 刑 図 拓 ４ 区 拓 固 猶 図 Ｘ−繰入身十舊 （７￥） 兄 乙 面 久 ７４１、ＳＪバイ７スス／’ニーｔ’１（ＣＥ）ａＷ− 鼻稟入射向 （尺） 猶 図

Claims (1)

1. 【特許請求の範囲】 １、開口部を有する絶縁膜を半導体基板の主表面上に形
   成する工程と、少なくともアルミニウムを含む導電体膜
   を全面に形成する工程と、熱処理を行なつて上記導電体
   膜の粒径を大きくした後に、上記導電体膜の所定部分を
   除去して、上記開口部を介して露出された上記半導体基
   板の主表面上から上記絶縁膜上へ延伸する配線を形成す
   る工程を、少なくとも含む配線の製造方法。 ２、上記導電体膜はアルミニウム・シリコン合金膜であ
   る請求項１記載の配線の製造方法。 ３、上記導電体膜は単層のアルミニウムシリコン合金膜
   である請求項２記載の配線の製造方法。 ４、上記導電体膜は少なくとも１層の上記アルミ・シリ
   コン合金膜と少なくとも１層の高融点導電体膜の積層膜
   である請求項２記載の配線の製造方法。 ５、上記高融点導電体膜は、高融点金属、該高融点金属
   を含む合金もしくは該高融点金属を含む化合物の膜であ
   る請求項４記載の配線の製造方法。 ６、上記高融点金属は、タングステン、モリブデン、チ
   タン、もしくはタンタルである請求項５記載の配線の製
   造方法。 ７、上記高融点導電膜の少なくとも１層はバイアス・ス
   パッタリングによつて形成される請求項４乃至６記載の
   配線の製造方法。 ８、上記熱処理の温度は３００〜４５０℃である請求項
   ２乃至７記載の配線の製造方法。 ９、上記導電体膜はアルミニウムと銅を少なくとも含む
   合金膜である請求項１記載の配線の製造方法。 １０、上記導電体膜は、単層の上記合金膜である請求項
   ９記載の配線の製造方法。 １１、上記導電体膜は少なくとも１層の上記合金膜と少
   なくとも１層の高融点導電体膜の積層膜である請求項９
   記載の配線の製造方法。 １２、上記高融点導電体膜は、高融点金属、該高融点金
   属 を含む合金もしくは該高融点金属を含む化合物の膜であ
   る請求項１１記載の配線の製造方法。 １３、上記高融点金属は、タングステン、モリブデン、
   チタン、もしくはタンタルである請求項１２記載の配線
   の製造方法。 １４、上記高融点導電膜の少なくとも１層はバイアス・
   スパッタリングによつて形成される請求項１１乃至１３
   記載の配線の製造方法。 １５、上記熱処理の温度は３５０〜５００℃である請求
   項９乃至１４記載の配線の製造方法。 １６、請求項１乃至１５記載の製造方法によつて形成さ
   れた配線をそなえた半導体装置。 １７、上記配線は、該配線の幅より大きな粒径の粒子を
   有している請求項１６記載の半導体装置。 １８、上記導電体膜の少なくとも１層は、他の膜よりも
   配向度が高い請求項１６乃至１７記載の半導体装置。