JPH0936381A - シリコンオンサファイア集積回路構成体 - Google Patents

シリコンオンサファイア集積回路構成体

Info

Publication number
JPH0936381A
JPH0936381A JP8188236A JP18823696A JPH0936381A JP H0936381 A JPH0936381 A JP H0936381A JP 8188236 A JP8188236 A JP 8188236A JP 18823696 A JP18823696 A JP 18823696A JP H0936381 A JPH0936381 A JP H0936381A
Authority
JP
Japan
Prior art keywords
silicon
silicon layer
ions
sapphire substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8188236A
Other languages
English (en)
Inventor
John A Kerr
アンソニー カー ジョン
Anthony Sakari Garraway
サカリ ガラウエイ アンソニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JPH0936381A publication Critical patent/JPH0936381A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H10D30/6759—Silicon-on-sapphire [SOS] substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H10D30/0327—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon on sapphire substrates, e.g. of silicon-on-sapphire [SOS] transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 （ＳＯＳ）集積回路構成体の改良された製造
方法を提供すること。 【解決手段】 入射放射線を受けたとき、サファイア基
板上に形成されたｎチャンネルＭＯＳデバイスに生じる
漏れ電流を減少するために、基板とＭＯＳデバイス形成
されているエピタキシャルシリコンとの界面にｐ形層を
形成する。このｐ形層は、サファイア基板からアルミニ
ウムを後方散乱させるように腔エネルギーのシリコンイ
オンをエピタキシャルシリコンを通して植込むことによ
って生成される。以後のアニール処理によりシリコン内
に高品質の結晶構造を創生する。放射線耐性に顕著な改
良が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコンオンサフ
ァイア（ＳＯＳ）集積回路構成体に関し、そのような集
積回路構成体を製造する方法に関する。
【０００２】
【従来の技術】放射線の損傷作用に耐えて作動し続ける
ことができる集積回路に対する受容は増大し続けてい
る。例えば、サテライトやスペースプローブのための電
子機器は、地球上であれば地球の大気によって遮蔽され
る放射線に対する耐性を有していなければならない。宇
宙線、電子、陽子、Ｘ線等の放射線は、電子機器の集積
回路の電気的特性を変化及び劣化させ、デバイスやシス
テムに破滅的な損傷を与えることがある。現在のシリコ
ン系半導体技術においては、シリコンオンサファイアだ
けが、１回の擾乱過渡的全線量放射線に対する必要な耐
性を有すると考えられる。
【０００３】
【発明が解決しようとする課題】耐放射線製品として加
工するのに適したウエハの供給源を提供するためにサフ
ァイア基板上のシリコンのエピタキシーエピタキシャル
成長を制御する技術に関して従来から多くの研究がなさ
れてきたが、ある目的のために最適化されたエピタキシ
ャル成長工程は、シリコンオンサファイアの既に不良な
結晶品質を劣化させることがあり、その結果、半導体内
でのキャリアの移動度を低下させ、電流の漏れを増大さ
せることになる。それとともに、ウエハの品質を検査す
るのに利用することができる信頼性のある非破壊試験法
がなく、ウエハから得られるデバイス又は回路の性能
は、ウエハの加工が完成した後でなければ判明しない。
後にサファイア基板上に形成されるｎチャンネルデバイ
スの放射線性能を改善するために最適化された１つの特
定のエピタキシャル成長工程の場合、基板の温度がその
エピタキシャル成長工程中変化せしめられ、その結果、
基板からアルミニウムをシリコン層内へ均一に拡散さ
せ、ｐチャンネルデバイスの漏れを許容し得ない度合に
まで増大させることになる。本発明は、これらの問題を
解決することを企図するものである。
【０００４】
【課題を解決するための手段】本発明によれば、サファ
イア基板上に堆積されたシリコン層に複数のｎチャンネ
ルデバイスが形成されている集積回路構成体を製造する
方法であって、前記シリコン層内の、少くとも前記ｎチ
ャンネルデバイスが占める区域を覆うようにシリコンイ
オン又はゲルマニウムイオンを植込み、その際のシリコ
ンイオン又はゲルマニウムイオンのエネルギーを、該イ
オンの該シリコン層内の平均レンジがシリコン層の厚さ
に実質的に等しくなるように選択し、それによって、前
記サファイア基板からシリコン層内へアルミニウム原子
を後方散乱させることによりシリコン層内のシリコン層
とサファイア基板との界面に近接したところに薄いｐ形
領域を形成させ、その後、該シリコン層の選択された複
数の領域を除去して前記サファイア基板上にシリコンの
複数の隔離されたアイランドを残し、それらのアイラン
ドの幾つかが前記ｎチャンネルデバイスを包含したもの
とすることを特徴とする方法が提供される。シリコンの
極薄フィルムには、ゲルマニウムイオンを用いる方が適
しており、その場合、移動度の向上が得られるからであ
る。
【０００５】アニール処理は、固相エピタキシャル成長
によってシリコンの堆積層の結晶構造を改良することが
できる。上述した本発明の方法を用いる場合、結晶構造
を可能な限り完璧なものとするために、シリコン層が形
成されるエピタキシャル成長の条件を最適化することが
できる。
【０００６】
【発明の実施の形態】本発明に従ってシリコンオンサフ
ァイア（ＳＯＳ）集積回路を製造する方法を添付図を参
照して説明する。まず、図１を参照して説明すると、本
発明の製造方法は、サファイア基板２と、該基板上に担
持された厚さ約２００ｎｍのエピタキシー様に堆積され
たシリコン層（「エピタキシャルシリコン層」又は「エ
ピタキシャル層」とも称する）３から成るウエハ１を用
いる。エピタキシャルシリコン層３は、ウエハ１の加工
中心合キー又は位置ぎめキーとして機能する、基板２に
まで延長した１つ又は複数の孔４を有する。
【０００７】シリコン層３の上には、入射するシリコン
イオンに対して実質的に不透過性の、例えばμｍ単位の
厚さのフォトレジスト又はレジスト層即ち表面コーチン
グ５を被覆する。該レジスト層５には、ｎチャンネルデ
バイスを形成すべき区域を覆って孔６が形成されてい
る。ｐチャンネルデバイスを形成すべき区域は、レジス
ト層５によってマスク（遮蔽）される。
【０００８】次いで、レジスト層５によってマスクされ
たウエハ１のｎチャンネルデバイスを形成すべき区域に
シリコンイオンの非晶質化植込みを実施する。その際、
植込み機から出射されるシリコンイオンのエネルギー
は、それらのイオンの平均レンジ（飛程）がシリコン層
３とサファイア基板２の界面又はその近傍に存在するよ
うに選択される。レジスト層５は、シリコン層３のマス
クされた区域内へのシリコンイオンの浸透を実質的に防
止するのに十分な厚さである。分子窒素のような望まし
くない種の植込みを最少限にするために、そして、植込
み所要時間を短縮するために、適当なエネルギーのシリ
コンイオンのビームを１６０ＫｅＶの植込み機によって
未稀釈シランＳｉＨ4 から単独イオン化イオンとして発
生させることができる。シリコンイオンの線量は、１×
１０14〜２×１０15ｃｍ -2 の範囲とすることができ
る。
【０００９】これらの植込まれたシリコンイオンのエネ
ルギーは、平均値１６０ＫｅＶを中心として非常に狭い
拡がりを有し、イオンビームのエネルギーの高い割合の
一部分がシリコン層３とサファイア基板２の界面のとこ
ろに与えられるようにシリコン層３の厚みに関連して選
択される。
【００１０】このことは、２つの主要な作用をもたら
す。サファイアはＡｌ2 Ｏ3 の組成を有するが、上記イ
オンビームの第１の作用は、サファイアのアルミニウム
原子をシリコン内へ局部的に後方散乱させることであ
り、それによって、アルミニウムとシリコンの原子混合
が起る薄い領域７が形成され、その結果、通常僅か２０
ｎｍ程度の厚さのｐ＋形領域又は層が形成される。この
イオンビームの第２の作用は、シリコンの結晶構造を局
部的に破壊することであり、それによって、シリコン層
３の相当な厚さに亙る領域８に非晶質シリコンが生成さ
れる。シリコン層３の全厚を非晶質化しないことが重要
である。なぜなら、必要とされる結晶再成長をシードす
る（結晶再成長のための種を供給する）のに十分に大き
い結晶シリコンの表面領域を残しておかなければならな
いからである。
【００１１】次いで、図３に示されるように、フォトレ
ジスト層５を剥取り、シリコン層３を半時間かけて約８
００°Ｃにまで加熱することによってシリコン層３をア
ニールし、その後シリコン層３をゆっくり冷却しながら
結晶構造を再形成させることによって上記結晶再成長を
達成する。
【００１２】この段階では、図４に示されるように、シ
リコン層３の結晶品質は高く、シリコンのｐ＋形領域又
は層７が活性化される。層７の頂面に近接した上方領域
８は、エピタキシャル層３がサファイア基板２上に最初
に生育されたときに元々存在していた欠陥を有している
場合がある。シリコン層３の結晶品質を更に高めるため
に、シリコン層３全体にイオン植込み機からシリコンイ
オンの追加の植込みを施すが、このときは、シリコン層
３の上方領域だけが非晶質化されるようにはるかに低い
エネルギーで植込みを行う。したが、上方領域の下の改
良された結晶構造はそのまま改変されることなく残さ
れ、その下方領域は、次の工程中に結晶構造が再びアニ
ールされるとき、結晶の再成長をシードするのに用いら
れる。
【００１３】この工程が終了すると、サファイア基板２
上に結晶シリコンの層３が得られる。即ち、ｎチャンネ
ルデバイスを形成すべき領域の結晶構造は、転位が極め
て少ない、格別に規則的な結晶構造となり、サファイア
とシリコンの間の界面にアルミニウムのｐ形層が存在す
る。
【００１４】その後、このデバイスを慣用の方法で処理
し、必要とされるｐチャンネルＭＯＳデバイスとｎチャ
ンネルＭＯＳデバイスのパターンを形成し、各ＭＯＳの
周りのシリコンが除去されてサファイアの共通基板上に
多数の個別アイランドが残される。
【００１５】そのようなアイランドの１つが図５に示さ
れている。この間にはｎチャンネルＭＯＳデバイスが形
成されている。この例では、基本的なエピタキシーシリ
コンは、中央ｐ形領域１０と、その一方の側に形成され
たｎ＋電源領域１１と、他方の側に形成されたｎ＋ドレ
ン領域１２と、中央領域１０の上に該領域からゲート酸
化物の薄い層１４を介して離隔されたゲート電極１３と
から成る。図５は、概略図であり、従って、電源接続
部、ドレン接続部及び表面不活性化層等の、ＭＯＳデバ
イスが通常備えている特徴の全部が示されているわけで
はない。
【００１６】ゲート電極１３に適当な電位を印加するこ
とによって、酸化物層１４の下に電源１１とドレン１２
の間の電気導体に通じるｎチャンネル１５が周知の態様
で形成される。このｎチャンネルは、電源−ドレン間に
電流を構成するのがその領域内の過剰な自由電子である
ことから、そのように称される。従来のデバイスでは、
そのようなＭＯＳデバイスは、実際上、電荷トラッピン
グ（捕獲）を惹起する放射線に作用に因りシリコン−サ
ファイア界面に生じることがある望ましくないｎチャン
ネル即ち漏れ経路１６によって短絡されることがある。
【００１７】正孔は、サファイアの表面においてトラッ
プ（捕獲）される傾向があり、その結果、シリコン層３
の下面に自由電子による鏡像の負電荷が生じる。これ
が、望ましくないｎチャンネル１６を構成する。しかし
ながら、本発明によれば、ｐ形層が寄生デバイスの域値
電圧を増大させるので、望ましくないｎチャンネル１６
が生じるのを困難にし、その結果得られる放射線許容度
即ち耐性の増大は非常に大きなものとなる。通常、放射
線耐性は、１００Ｋｒａｄの許容度から１Ｍｒａｄを十
分に越す許容度にまで増大する。これは、ｐ＋形層７の
存在だけでなく、改良された結晶品質にも基因する。こ
の結晶品質の改良は、格子にトラップされる正孔（正電
荷）の数を減少させる。
【図面の簡単な説明】
【図１】図１は、ウエハの概略断面図であり、本発明の
製造方法の一工程を示す。
【図２】図２は、ウエハの概略断面図であり、本発明の
製造方法の図１の工程の後の工程を示す。
【図３】図３は、ウエハの概略断面図であり、本発明の
製造方法の図２の工程の後の工程を示す。
【図４】図４は、ウエハの概略断面図であり、本発明の
製造方法の図３の工程の後の工程を示す。
【図５】図５は、ＭＯＳデバイスの基板上に形成された
個別アイランドの１つを示す概略図である。
【符号の説明】
１：ウエハ ２：サファイア基板 ３：シリコン層 ５：表面コーチング（フォトレジスト層） ７：ｐ＋形層 ８：非晶質領域
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６１５ ６２７Ｇ (72)発明者 アンソニー サカリ ガラウエイ イギリス エヌジー24 ２エイティ，ノッ ティンガムシアー，ニューアク，ノーマン アベニュ ６

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 サファイア基板上に堆積されたシリコン
    層に複数のｎチャンネルデバイスが形成されている集積
    回路構成体を製造する方法であって、 前記シリコン層内の、少くとも前記ｎチャンネルデバイ
    スが占める区域を覆うようにシリコンイオン又はゲルマ
    ニウムイオンを植込み、その際の該シリコンイオン又は
    ゲルマニウムイオンのエネルギーを、該イオンのシリコ
    ン層内の平均レンジがシリコン層の厚さに実質的に等し
    くなるように選択し、それによって、前記サファイア基
    板からシリコン層内へアルミニウム原子を後方散乱させ
    ることによりシリコン層内のシリコン層とサファイア基
    板との界面に近接したところに薄いｐ形領域を形成さ
    せ、その後、該シリコン層の選択された複数の領域を除
    去して前記サファイア基板上にシリコンの複数の隔離さ
    れたアイランドを残し、それらのアイランドの幾つかが
    前記ｎチャンネルデバイスを包含したものとすることを
    特徴とする方法。
  2. 【請求項２】 前記シリコン層の選択された複数の領域
    に、入射シリコンイオンに対して実質的に不透過性の表
    面コーチングを付与することを特徴とする請求項１に記
    載の方法。
  3. 【請求項３】 前記表面コーチングは、フォトレジスト
    から成ることを特徴とする請求項２に記載の方法。
  4. 【請求項４】 前記シリコンイオンの平均エネルギー
    は、１６０Ｋe Ｖ程度であることを特徴とする請求項１
    〜３のいずれか１つに記載の方法。
  5. 【請求項５】 前記シリコンイオンの供給源としてシラ
    ンを用いることを特徴とする請求項１〜４のいずれか１
    つに記載の方法。
  6. 【請求項６】 前記シリコン層を８００°Ｃ程度の温度
    でアニールすることを特徴とする請求項１〜５のいずれ
    か１つに記載の方法。
  7. 【請求項７】 前記アニール処理の後に、比較的低い平
    均エネルギーを有するシリコンイオンを少くとも前記ｎ
    チャンネルデバイスによって占められるべき区域を覆っ
    て植込み、該区域の露出表面から内部へ延長した非晶質
    シリコンの領域を形成し、該シリコン層をアニールする
    ことを特徴とする請求項１〜６のいずれか１つに記載の
    方法。
  8. 【請求項８】 請求項１〜７のいずれか１つに記載の方
    法によって製造された素子を含む集積回路構成体。
JP8188236A 1995-07-07 1996-06-28 シリコンオンサファイア集積回路構成体 Pending JPH0936381A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9513909.3 1995-07-07
GBGB9513909.3A GB9513909D0 (en) 1995-07-07 1995-07-07 Silicon on sapphire integrated circuit arrangements

Publications (1)

Publication Number Publication Date
JPH0936381A true JPH0936381A (ja) 1997-02-07

Family

ID=10777309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8188236A Pending JPH0936381A (ja) 1995-07-07 1996-06-28 シリコンオンサファイア集積回路構成体

Country Status (3)

Country Link
EP (1) EP0752719A1 (ja)
JP (1) JPH0936381A (ja)
GB (1) GB9513909D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081191A (ja) * 2005-09-15 2007-03-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2390874C1 (ru) * 2009-01-30 2010-05-27 Общество с ограниченной ответственностью Научно-производственная фирма "Топаз-К" Способ получения гетероэпитаксиальных структур кремния на сапфире

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59228713A (ja) * 1983-06-10 1984-12-22 Toshiba Corp 半導体装置の製造方法
US4659392A (en) * 1985-03-21 1987-04-21 Hughes Aircraft Company Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits
JPS62235726A (ja) * 1986-04-07 1987-10-15 Matsushita Electronics Corp 半導体装置の製造方法
US4753895A (en) * 1987-02-24 1988-06-28 Hughes Aircraft Company Method of forming low leakage CMOS device on insulating substrate
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081191A (ja) * 2005-09-15 2007-03-29 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0752719A1 (en) 1997-01-08
GB9513909D0 (en) 1995-09-06

Similar Documents

Publication Publication Date Title
US4975126A (en) Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer
US4078947A (en) Method for forming a narrow channel length MOS field effect transistor
US4704302A (en) Process for producing an insulating layer buried in a semiconductor substrate by ion implantation
US5895957A (en) Minimum charge FET fabricated on an ultrathin silicon on sapphire wafer
US4523370A (en) Process for fabricating a bipolar transistor with a thin base and an abrupt base-collector junction
US4797721A (en) Radiation hardened semiconductor device and method of making the same
US4144101A (en) Process for providing self-aligned doping regions by ion-implantation and lift-off
US4753895A (en) Method of forming low leakage CMOS device on insulating substrate
JPH0697665B2 (ja) 集積回路構成体の製造方法
US5391903A (en) Selective recrystallization to reduce P-channel transistor leakage in silicon-on-sapphire CMOS radiation hardened integrated circuits
GB2195498A (en) Silicon-on-insulator semiconductor device
JPS63174355A (ja) 半導体デバイス
JPH03129832A (ja) アニーリング
Aitken 1/spl mu/m MOSFET VLSI technology. VIII. Radiation effects
CN113964178A (zh) 具有由富陷阱层提供的电性隔离的iii-v族化合物半导体层堆叠
JPH05102072A (ja) ケイ化物層からなる半導体デバイスおよびそのデバイスの製造方法
US7524710B2 (en) Radiation-hardened silicon-on-insulator CMOS device, and method of making the same
JPH0259624B2 (ja)
JPS6323328A (ja) 酸化シリコン膜の製造方法
US4090289A (en) Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS
US4701422A (en) Method of adjusting threshold voltage subsequent to fabrication of transistor
US5795627A (en) Method for annealing damaged semiconductor regions allowing for enhanced oxide growth
JPH0936381A (ja) シリコンオンサファイア集積回路構成体
JP3211773B2 (ja) 半導体装置およびその製造方法
CN111739838B (zh) 一种抗辐射的soi材料的制备方法