JPS62235726A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62235726A JPS62235726A JP7976686A JP7976686A JPS62235726A JP S62235726 A JPS62235726 A JP S62235726A JP 7976686 A JP7976686 A JP 7976686A JP 7976686 A JP7976686 A JP 7976686A JP S62235726 A JPS62235726 A JP S62235726A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ions
- silicon
- crystallinity
- sos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 150000002500 ions Chemical class 0.000 claims abstract description 28
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 22
- 239000010980 sapphire Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 abstract description 44
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 6
- 238000011109 contamination Methods 0.000 abstract description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000007790 solid phase Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 125000001153 fluoro group Chemical group F* 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はサファイア基板上にエピタキシャル成長させた
シリコン薄膜の電気的特性を改善する方法に関するもの
である。
シリコン薄膜の電気的特性を改善する方法に関するもの
である。
従来の技術
従来、サファイア基板上にシリコン薄膜をエピタキシャ
ル成長させたＳＯ８膜はサファイアとシリコンの格子定
数の違いから、シリコン−サファイア界面で格子の不整
合が生じ、このためシリコ２ベーゾ 〜ンーサファイア界面近傍を中心に、シリコン膜中に多
数の欠陥が存在している。このため、これらのＳＯ８膜
上に作製したＭＯ８型トランジスタはバルクシリコン上
に作製したＭＯ８型トランジスタに比ベキャリア移動度
が低く、さらにドレイン漏れ電流が多い等の欠点を持っ
ていた。
ル成長させたＳＯ８膜はサファイアとシリコンの格子定
数の違いから、シリコン−サファイア界面で格子の不整
合が生じ、このためシリコ２ベーゾ 〜ンーサファイア界面近傍を中心に、シリコン膜中に多
数の欠陥が存在している。このため、これらのＳＯ８膜
上に作製したＭＯ８型トランジスタはバルクシリコン上
に作製したＭＯ８型トランジスタに比ベキャリア移動度
が低く、さらにドレイン漏れ電流が多い等の欠点を持っ
ていた。
これらの電気的特性を改善するため従来は第２図ｄ〜第
２図ｑに示すような工程流れ図に従った工程が提案され
ていた。以下第２図ａ〜第２図ｑを参照して従来のＳＯ
８膜の電気的特性の改善法について説明する。
２図ｑに示すような工程流れ図に従った工程が提案され
ていた。以下第２図ａ〜第２図ｑを参照して従来のＳＯ
８膜の電気的特性の改善法について説明する。
即ち、まず第一に第２図ａに示すようにＳＯ８膜中で結
晶欠陥が高密度に存在しているシリコン−サファイア界
面近傍に第２図すに示すようにＳｉ”イオンを高濃度に
イオン注入し、シリコン−サファイア界面近傍を非晶質
化し非晶質層Ｉ４する。このときＳＯ８膜は液体窒素温
度に保持しておく。続いて、第２図Ｃに示すように前記
ＳＯ８膜を６００℃以上の窒素雰囲気中で熱処理を行な
う。これにより非晶質化された部分に向かって表３ベー
ノ 面から同相成長がおこり、第２図ｄに示すように非晶質
層Ｉ４は単結晶化され、シリコン−サファイア界面近傍
の結晶性が改善され結晶性改善領域■５となる。その結
果ＳＯ８膜のシリコン−サファイア界面近傍の電気的特
性が改善され、本ＳＯ８膜上にＭＯ８型トランジスタを
形成した場合、ドレイン漏れ電流は低減できる。次に第
２図ｅに示すようにＳＯＳ膜の表面近傍の電気的特性改
善のためＳｉ＋イオンをＳＯ８膜表面付近６に高濃度に
イオン注入し、６００℃以上の窒素雰囲気中で熱処理を
行なう。これにより第２図ｆに示すように今度はＳＯ８
膜中から表面に向かって固相成長が起シ第２図９に示す
ように表面付近の結晶性が改善され、結晶性改善領域■
となる。その結果ＳＯ８膜表面近傍の電気的特性が改善
され、本ＳＯ８膜上にＭＯ８型トランジスタを形成した
場合、移動度が改善される。
晶欠陥が高密度に存在しているシリコン−サファイア界
面近傍に第２図すに示すようにＳｉ”イオンを高濃度に
イオン注入し、シリコン−サファイア界面近傍を非晶質
化し非晶質層Ｉ４する。このときＳＯ８膜は液体窒素温
度に保持しておく。続いて、第２図Ｃに示すように前記
ＳＯ８膜を６００℃以上の窒素雰囲気中で熱処理を行な
う。これにより非晶質化された部分に向かって表３ベー
ノ 面から同相成長がおこり、第２図ｄに示すように非晶質
層Ｉ４は単結晶化され、シリコン−サファイア界面近傍
の結晶性が改善され結晶性改善領域■５となる。その結
果ＳＯ８膜のシリコン−サファイア界面近傍の電気的特
性が改善され、本ＳＯ８膜上にＭＯ８型トランジスタを
形成した場合、ドレイン漏れ電流は低減できる。次に第
２図ｅに示すようにＳＯＳ膜の表面近傍の電気的特性改
善のためＳｉ＋イオンをＳＯ８膜表面付近６に高濃度に
イオン注入し、６００℃以上の窒素雰囲気中で熱処理を
行なう。これにより第２図ｆに示すように今度はＳＯ８
膜中から表面に向かって固相成長が起シ第２図９に示す
ように表面付近の結晶性が改善され、結晶性改善領域■
となる。その結果ＳＯ８膜表面近傍の電気的特性が改善
され、本ＳＯ８膜上にＭＯ８型トランジスタを形成した
場合、移動度が改善される。
発明が解決しようとする問題点
このような従来の方法は主にＳＯ８膜を非晶質化し、同
相成長の効果により結晶性を改善し、その結果、ＳＯ８
膜の電気的特性を改善するものであり、固相成長により
ＳＯ８膜の結晶性を改善した後も、シリコン−サファイ
ア界面や膜中には数多くのシリコン原子の未結合手が残
されている。
相成長の効果により結晶性を改善し、その結果、ＳＯ８
膜の電気的特性を改善するものであり、固相成長により
ＳＯ８膜の結晶性を改善した後も、シリコン−サファイ
ア界面や膜中には数多くのシリコン原子の未結合手が残
されている。
従来のＳｔ”イオンを用いたイオン注入ではシリコン原
子が４価であることから、膜中のシリコン未結合手を電
気的に不活性にすることができず、ＳＯ８膜中にはまだ
結晶欠陥が数多く残されていた。さらにＳｉ＋イオンの
質量数が２８であることからイオン注入時に窒素による
汚染の問題がある。
子が４価であることから、膜中のシリコン未結合手を電
気的に不活性にすることができず、ＳＯ８膜中にはまだ
結晶欠陥が数多く残されていた。さらにＳｉ＋イオンの
質量数が２８であることからイオン注入時に窒素による
汚染の問題がある。
本発明はこれらの問題を解決するもので他イオンの汚染
なしにイオン注入が行なえ、ＳＯ８膜中のシリコン未結
合手を電気的に不活性化し、ＳＯ８膜の電気的特性を効
果的に改善することを目的とする。
なしにイオン注入が行なえ、ＳＯ８膜中のシリコン未結
合手を電気的に不活性化し、ＳＯ８膜の電気的特性を効
果的に改善することを目的とする。
問題点を解決するための手段
前記問題点を解決するため本発明はサファイア基板上に
エピタキシャル成長させた一導電型のシリコン薄膜にＳ
ｉＦ＋イオン又はＳｉＨ＋イオンを２×１０ ｃｒｎ
以上の高濃度にイオン注入し、６ページ 其の後７００℃から９００℃の温度範囲で熱処理を行な
うことを特徴とする半導体装置の製造方法を提供する。
エピタキシャル成長させた一導電型のシリコン薄膜にＳ
ｉＦ＋イオン又はＳｉＨ＋イオンを２×１０ ｃｒｎ
以上の高濃度にイオン注入し、６ページ 其の後７００℃から９００℃の温度範囲で熱処理を行な
うことを特徴とする半導体装置の製造方法を提供する。
作 用
ＳｉＦ＋イオン又はＳｉＨ＋イオンをイオン注入の注入
イオンとして用いることにより、ＳｉＦ＋イオン又はＳ
ｉＨ＋イオンによるＳＯ８膜の非晶質化による通常の固
相成長の結晶性改善の効果に加え、弗素原子又は水素原
子がシリコン−サファイア界面及びＳＯ８膜中に存在す
る。
イオンとして用いることにより、ＳｉＦ＋イオン又はＳ
ｉＨ＋イオンによるＳＯ８膜の非晶質化による通常の固
相成長の結晶性改善の効果に加え、弗素原子又は水素原
子がシリコン−サファイア界面及びＳＯ８膜中に存在す
る。
実施例
以下、本発明の一実施例を第１図ａ〜第１図ｑの工程流
れ図を参照して説明する。
れ図を参照して説明する。
まず、第１図ａに示すようなシリコン膜厚０．６μｍの
ＳＯ８基板に第１図すに示すようにＳｉＦ”イオンをド
ーズ量５ Ｘ １０” ｃｍ−２の濃度でシリコン表面
から０．６５μｍ付近にイオン飛程の中心がくるような
加速エネルギーでイオン注入を行なう。
ＳＯ８基板に第１図すに示すようにＳｉＦ”イオンをド
ーズ量５ Ｘ １０” ｃｍ−２の濃度でシリコン表面
から０．６５μｍ付近にイオン飛程の中心がくるような
加速エネルギーでイオン注入を行なう。
これによシシリコンーサファイア界面近傍には非晶質層
Ｉ４が形成される。このときイオン注入に６ページ 用いるガスはＳ Ｉ Ｆ４ガスを用い、注入中ＳＯ８膜
は注入による温度上昇を防ぐ目的と非晶質化を効果的に
行なうため液体窒素で冷却する。次に、第１図Ｃに示す
ようにこのＳＯ８膜を７００℃の窒素雰囲気中で６ｏ分
間熱処理する。これにより非晶質層に固相成長がおこり
単結晶化されると同時に弗素原子がシリコン−サファイ
ア界面に存在するシリコンの未結合手を電気的に不活性
化する。
Ｉ４が形成される。このときイオン注入に６ページ 用いるガスはＳ Ｉ Ｆ４ガスを用い、注入中ＳＯ８膜
は注入による温度上昇を防ぐ目的と非晶質化を効果的に
行なうため液体窒素で冷却する。次に、第１図Ｃに示す
ようにこのＳＯ８膜を７００℃の窒素雰囲気中で６ｏ分
間熱処理する。これにより非晶質層に固相成長がおこり
単結晶化されると同時に弗素原子がシリコン−サファイ
ア界面に存在するシリコンの未結合手を電気的に不活性
化する。
また熱処理中に過剰な弗素原子はＳＯ８膜表面に向かっ
て拡散しその時ＳＯ８膜中に存在する未結合手を電気的
に不活性化する。これらの工程により第１図ｄに示すよ
うにＳＯ８膜のシリコン−サファイア界面近傍の結晶性
が改善され、結晶性改善領域Ｉ５となる。
て拡散しその時ＳＯ８膜中に存在する未結合手を電気的
に不活性化する。これらの工程により第１図ｄに示すよ
うにＳＯ８膜のシリコン−サファイア界面近傍の結晶性
が改善され、結晶性改善領域Ｉ５となる。
続いて、第１図ｅに示すようにＳＯ８膜の表面から０．
１μｍ付近にイオンの飛程の中心がくるような加速エネ
ルギーでＳｉＦ＋イオンヲ５×１ｏ１５ｔＭ”−２のド
ーズ量でイオン注入する。これによシ第１図ｆに示すよ
うにＳＯＳ膜の表面近傍に非晶質層■６が形成される。
１μｍ付近にイオンの飛程の中心がくるような加速エネ
ルギーでＳｉＦ＋イオンヲ５×１ｏ１５ｔＭ”−２のド
ーズ量でイオン注入する。これによシ第１図ｆに示すよ
うにＳＯＳ膜の表面近傍に非晶質層■６が形成される。
次いで、第１図ｑに示す７ベーノ
ようにこのＳＯ８膜に７００℃の窒素雰囲気中で熱処理
を施こすことによりＳＯ８膜中から表面に向かって固相
成長がおこり表面付近の結晶性が改善され、結晶性改善
領域■７となる。以上の処理によｐｓｏｓ膜のシリコン
−サファイア界面近傍シリコン薄膜中、シリコン表面の
全領域にわたって結晶性が改善される。なお、本実施例
ではＳｉＦ＋イオンを例に説明したが、ＳｉＨ＋イオン
でも同様の効果が期待できる。またＳｉＦ＋イオンを用
いる場合はその質量数が４７であることから窒素汚染の
問題が生じない。
を施こすことによりＳＯ８膜中から表面に向かって固相
成長がおこり表面付近の結晶性が改善され、結晶性改善
領域■７となる。以上の処理によｐｓｏｓ膜のシリコン
−サファイア界面近傍シリコン薄膜中、シリコン表面の
全領域にわたって結晶性が改善される。なお、本実施例
ではＳｉＦ＋イオンを例に説明したが、ＳｉＨ＋イオン
でも同様の効果が期待できる。またＳｉＦ＋イオンを用
いる場合はその質量数が４７であることから窒素汚染の
問題が生じない。
発明の効果
以上のように本発明によればＳＯ８膜のシリコン−サフ
ァイア界面と、シリコン薄膜中、シリコン表面の全領域
にわたって結晶性を効果的に改善することが可能であシ
、これによυ本りＯ８膜上に形成したｈｖｉ ＯＳ型ト
ランジスタのドレイン漏れ電流は低減化され、実効移動
度は増大するためＳｏＳ膜上に作製したＭＯＳ型集積回
路を高性能化することが可能である。
ァイア界面と、シリコン薄膜中、シリコン表面の全領域
にわたって結晶性を効果的に改善することが可能であシ
、これによυ本りＯ８膜上に形成したｈｖｉ ＯＳ型ト
ランジスタのドレイン漏れ電流は低減化され、実効移動
度は増大するためＳｏＳ膜上に作製したＭＯＳ型集積回
路を高性能化することが可能である。
第１図は本発明の実施例による半導体装置の製造方法を
示す工程断面図、第２図は従来の半導体装置の製造方法
を示す工程断面図である。 １・・・・・・サファイア基板、２・・・・・・シリコ
ンエピタキシャル層、３・・・・・・シリコン−サファ
イア界面、４・・・・・・ＳｉＦ＋イオン注入による非
晶質層１．５・・・・・・固相成長による結晶性改善領
域Ｉ、６・・・・・・ＳｉＦ”イオン注入による非晶質
層■、７・・・・・・固相成長による結晶性改善領域■
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名リ
（）憾
（
示す工程断面図、第２図は従来の半導体装置の製造方法
を示す工程断面図である。 １・・・・・・サファイア基板、２・・・・・・シリコ
ンエピタキシャル層、３・・・・・・シリコン−サファ
イア界面、４・・・・・・ＳｉＦ＋イオン注入による非
晶質層１．５・・・・・・固相成長による結晶性改善領
域Ｉ、６・・・・・・ＳｉＦ”イオン注入による非晶質
層■、７・・・・・・固相成長による結晶性改善領域■
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名リ
（）憾
（
Claims (1)
- サファイア基板上にエピタキシャル成長させた一導電型
のシリコン薄膜にＳｉＦ＾＋イオン又はＳｉＨ＾＋イオ
ンを２×１０＾１＾５ｃｍ＾−＾２以上の高濃度にイオ
ン注入し、其の後７００℃から９００℃の温度範囲で熱
処理を行なうことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7976686A JPS62235726A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7976686A JPS62235726A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62235726A true JPS62235726A (ja) | 1987-10-15 |
| JPH0533527B2 JPH0533527B2 (ja) | 1993-05-19 |
Family
ID=13699333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7976686A Granted JPS62235726A (ja) | 1986-04-07 | 1986-04-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62235726A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0752719A1 (en) * | 1995-07-07 | 1997-01-08 | Plessey Semiconductors Limited | Method of manufacturing a silicon on sapphire integrated circuit arrangement |
| US6090648A (en) * | 1993-07-12 | 2000-07-18 | Peregrine Semiconductor Corp. | Method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire |
| JP2012506132A (ja) * | 2008-10-02 | 2012-03-08 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 埋め込みプロセスの温度調整方法 |
-
1986
- 1986-04-07 JP JP7976686A patent/JPS62235726A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090648A (en) * | 1993-07-12 | 2000-07-18 | Peregrine Semiconductor Corp. | Method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire |
| EP0752719A1 (en) * | 1995-07-07 | 1997-01-08 | Plessey Semiconductors Limited | Method of manufacturing a silicon on sapphire integrated circuit arrangement |
| JP2012506132A (ja) * | 2008-10-02 | 2012-03-08 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 埋め込みプロセスの温度調整方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533527B2 (ja) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4659392A (en) | Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits | |
| JP2004014856A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPS62501320A (ja) | 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法 | |
| JPH04230071A (ja) | 電界効果トランジスタを有する集積回路とその製造 方法 | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| US4983536A (en) | Method of fabricating junction field effect transistor | |
| JPS62235726A (ja) | 半導体装置の製造方法 | |
| JPH04264724A (ja) | 半導体基板の製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| US6911380B2 (en) | Method of forming silicon on insulator wafers | |
| JP2005268792A (ja) | 半導体デバイス製造方法、半導体デバイス、および装置 | |
| JPH05259075A (ja) | 半導体装置の製造方法 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| JPS58131748A (ja) | 半導体装置の製造方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPS63136A (ja) | 半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH01181473A (ja) | 半導体装置及びその製造方法 | |
| JPH077748B2 (ja) | 半導体装置の製造方法 | |
| JPH10163129A (ja) | 半導体装置の製造方法 | |
| JP2808753B2 (ja) | ＩｎＰの導電層形成方法 |