JPH0936717A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPH0936717A JPH0936717A JP7182317A JP18231795A JPH0936717A JP H0936717 A JPH0936717 A JP H0936717A JP 7182317 A JP7182317 A JP 7182317A JP 18231795 A JP18231795 A JP 18231795A JP H0936717 A JPH0936717 A JP H0936717A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- pulse signal
- time
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 入力信号に含まれるパルス信号のうち指定の
タイミングで発生するパルス信号のみを検出すること。 【解決手段】 入力信号１００の電圧がスレッシュホー
ルド電圧を越えた越えたときにバッファ１４からパルス
信号を出力し、このパルス信号を遅延素子１６で一定時
間遅らせ、遅延素子１６の出力パルスとバッファ１４の
出力パルスの論理積をＡＮＤゲート１８で求め、ＡＭＤ
ゲート１８の出力パルスがタイミング信号と時間軸上で
重複したときにＡＮＤゲート２０を介してフリップフロ
ップ２２からトリガ信号を出力する。
タイミングで発生するパルス信号のみを検出すること。 【解決手段】 入力信号１００の電圧がスレッシュホー
ルド電圧を越えた越えたときにバッファ１４からパルス
信号を出力し、このパルス信号を遅延素子１６で一定時
間遅らせ、遅延素子１６の出力パルスとバッファ１４の
出力パルスの論理積をＡＮＤゲート１８で求め、ＡＭＤ
ゲート１８の出力パルスがタイミング信号と時間軸上で
重複したときにＡＮＤゲート２０を介してフリップフロ
ップ２２からトリガ信号を出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、信号検出回路に係
わり、詳細には入力信号に一定時間幅以上のパルス信号
が含まれているか否かを検出するに好適な信号検出回路
に関する。
わり、詳細には入力信号に一定時間幅以上のパルス信号
が含まれているか否かを検出するに好適な信号検出回路
に関する。
【０００２】
【従来の技術】従来の信号検出回路としては、例えば、
特開昭６３─１６４５２２号公報に記載されているもの
が知られている。この信号検出回路は図７に示すよう
に、遅延回路７２、インバータ７４、ＮＡＮＤゲート７
６を備えて構成されている。この信号検出回路は、図８
に示すように、入力端子７０に入力信号としてパルス信
号２００が入力されたときに、遅延回路７２でパルス信
号２００を一定時間遅らせた後インバータ７４で負論理
のパルス信号２０２を生成し、ＮＡＮＤゲート７６でパ
ルス信号２００とパルス信号２０２の論理積をとり、規
定のパルス幅を有するパルス信号２０４を検出するよう
になっている。
特開昭６３─１６４５２２号公報に記載されているもの
が知られている。この信号検出回路は図７に示すよう
に、遅延回路７２、インバータ７４、ＮＡＮＤゲート７
６を備えて構成されている。この信号検出回路は、図８
に示すように、入力端子７０に入力信号としてパルス信
号２００が入力されたときに、遅延回路７２でパルス信
号２００を一定時間遅らせた後インバータ７４で負論理
のパルス信号２０２を生成し、ＮＡＮＤゲート７６でパ
ルス信号２００とパルス信号２０２の論理積をとり、規
定のパルス幅を有するパルス信号２０４を検出するよう
になっている。
【０００３】また、他の信号検出回路としては、図９に
示すものが知られている。この信号検出回路は、遅延回
路８２、インバータ８４、遅延時間選択回路８６、ＮＡ
ＮＤゲート８８を備えて構成されている。この信号検出
回路は、図１０に示すように、入力端子８０に、入力信
号としてパルス信号２０６が入力されたときに、遅延時
間選択回路８６でパルス信号２０６を一定時間遅らせて
パルス信号２０８とし、パルス信号２０８を遅延回路８
２で一定時間遅らせた後インバータ８４で負論理のパル
ス信号２１０を生成し、ＮＡＮＤゲート８８でパルス信
号２０６、２０８、２１０の論理積をとることで、規定
の遅延時間以上のパルス幅を有するパルス信号２１２を
検出できるようになっている。
示すものが知られている。この信号検出回路は、遅延回
路８２、インバータ８４、遅延時間選択回路８６、ＮＡ
ＮＤゲート８８を備えて構成されている。この信号検出
回路は、図１０に示すように、入力端子８０に、入力信
号としてパルス信号２０６が入力されたときに、遅延時
間選択回路８６でパルス信号２０６を一定時間遅らせて
パルス信号２０８とし、パルス信号２０８を遅延回路８
２で一定時間遅らせた後インバータ８４で負論理のパル
ス信号２１０を生成し、ＮＡＮＤゲート８８でパルス信
号２０６、２０８、２１０の論理積をとることで、規定
の遅延時間以上のパルス幅を有するパルス信号２１２を
検出できるようになっている。
【０００４】
【発明が解決しようとする課題】従来の信号検出回路
は、入力信号に一定時間幅以上または一定時間幅以下の
パルス信号が含まれているときに、このパルス信号を検
出することはできるが、検出したパルス信号が正常なパ
ルス信号であるのかノイズであるのかを判定することが
できない。すなわち、この信号検出回路をシステムに搭
載した場合、信号検出回路で検出されたパルス信号がシ
ステムの回路動作上問題となるパルス信号か問題となら
ないパルス信号かを判定することができない。
は、入力信号に一定時間幅以上または一定時間幅以下の
パルス信号が含まれているときに、このパルス信号を検
出することはできるが、検出したパルス信号が正常なパ
ルス信号であるのかノイズであるのかを判定することが
できない。すなわち、この信号検出回路をシステムに搭
載した場合、信号検出回路で検出されたパルス信号がシ
ステムの回路動作上問題となるパルス信号か問題となら
ないパルス信号かを判定することができない。
【０００５】そこで、本発明の目的は、入力信号に含ま
れるパルス信号のうち指定のタイミングで発生するパル
ス信号のみを検出することができる信号検出回路を提供
することにある。
れるパルス信号のうち指定のタイミングで発生するパル
ス信号のみを検出することができる信号検出回路を提供
することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明で
は、（イ）入力信号が設定電圧を越えたときに入力信号
が設定電圧を越えた時間に相当するパルス幅のパルス信
号を出力するバッファ手段と、（ロ）バッファ手段から
のパルス信号を設定時間遅らせる遅延手段と、（ハ）バ
ッファ手段からのパルス信号と遅延手段により遅延され
たパルス信号とを比較して両者のパルス信号が時間軸上
で重複したときに重複した時間に応じたパルス幅のノイ
ズ検知パルス信号を出力するノイズ検知手段と、（ニ）
指定のタイミングで発生するタイミング信号とノイズ検
知パルス信号とが時間軸上で重複したことを条件にトリ
ガ信号を出力するトリガ信号出力手段とを信号検出回路
に具備させる。
は、（イ）入力信号が設定電圧を越えたときに入力信号
が設定電圧を越えた時間に相当するパルス幅のパルス信
号を出力するバッファ手段と、（ロ）バッファ手段から
のパルス信号を設定時間遅らせる遅延手段と、（ハ）バ
ッファ手段からのパルス信号と遅延手段により遅延され
たパルス信号とを比較して両者のパルス信号が時間軸上
で重複したときに重複した時間に応じたパルス幅のノイ
ズ検知パルス信号を出力するノイズ検知手段と、（ニ）
指定のタイミングで発生するタイミング信号とノイズ検
知パルス信号とが時間軸上で重複したことを条件にトリ
ガ信号を出力するトリガ信号出力手段とを信号検出回路
に具備させる。
【０００７】すなわち請求項１記載の発明では、入力信
号に設定電圧を越えたパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてノイズ検知パルス信号を生成し、
このノイズパルス信号がタイミング信号と時間軸上で重
複したことを条件にトリガ信号を出力することを特徴と
している。
号に設定電圧を越えたパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてノイズ検知パルス信号を生成し、
このノイズパルス信号がタイミング信号と時間軸上で重
複したことを条件にトリガ信号を出力することを特徴と
している。
【０００８】請求項２記載の発明では、（イ）入力信号
が設定電圧以下になったときに入力電圧が設定電圧以下
にある時間に相当するパルス幅のパルス信号を出力する
バッファ手段と、（ロ）バッファ手段からのパルス信号
を設定時間遅らせる遅延手段と、（ハ）バッファ手段か
らのパルス信号と遅延手段により遅延されたパルス信号
とを比較して両者のパルス信号が時間軸上で重複したと
きに重複した時間に応じたパルス幅のノイズ検知パルス
信号を出力するノイズ検知手段と、（ニ）指定のタイミ
ングで発生するタイミング信号とノイズ検知パルス信号
とが時間軸上で重複したことを条件にトリガ信号を出力
するトリガ信号出力手段とを信号検出回路に具備させ
る。
が設定電圧以下になったときに入力電圧が設定電圧以下
にある時間に相当するパルス幅のパルス信号を出力する
バッファ手段と、（ロ）バッファ手段からのパルス信号
を設定時間遅らせる遅延手段と、（ハ）バッファ手段か
らのパルス信号と遅延手段により遅延されたパルス信号
とを比較して両者のパルス信号が時間軸上で重複したと
きに重複した時間に応じたパルス幅のノイズ検知パルス
信号を出力するノイズ検知手段と、（ニ）指定のタイミ
ングで発生するタイミング信号とノイズ検知パルス信号
とが時間軸上で重複したことを条件にトリガ信号を出力
するトリガ信号出力手段とを信号検出回路に具備させ
る。
【０００９】すなわち請求項２記載の発明では、入力信
号に設定電圧以下のパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてノイズ検知パルス信号を生成し、
このノイズパルス信号がタイミング信号と時間軸上で重
複したことを条件にトリガ信号を出力することを特徴と
している。
号に設定電圧以下のパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてノイズ検知パルス信号を生成し、
このノイズパルス信号がタイミング信号と時間軸上で重
複したことを条件にトリガ信号を出力することを特徴と
している。
【００１０】請求項３記載の発明では、（イ）入力信号
が設定電圧を越えたときに入力信号が設定電圧を越えた
時間に相当するパルス幅のパルス信号を出力する第１バ
ッファ手段と、（ロ）入力信号が設定電圧以下になった
ときに入力電圧が設定電圧以下にある時間に相当するパ
ルス幅のパルス信号を出力する第２バッファ手段と、
（ハ）第１バッファ手段からのパルス信号を第１設定時
間遅らせる第１遅延手段と、（ニ）第２バッファ手段か
らのパルス信号を第２設定時間遅らせる第２遅延手段
と、（ホ）第１バッファ手段からのパルス信号と第１遅
延手段により遅延されたパルス信号とを比較して両者の
パルス信号が時間軸上で重複したときに重複した時間に
応じたパルス幅の第１ノイズ検知パルス信号を出力する
第１ノイズ検知手段と、（ヘ）第２バッファ手段からの
パルス信号と第２遅延手段により遅延されたパルス信号
とを比較して両者のパルス信号が時間軸上で重複したと
きに重複した時間に応じたパルス幅の第２ノイズ検知パ
ルス信号を出力する第２ノイズ検知手段と、（ト）指定
のタイミングで発生するタイミング信号と第１ノイズ検
知パルス信号とが時間軸上で重複したことを条件に第１
トリガ信号を出力する第１トリガ信号出力手段と、
（チ）指定のタイミングで発生するタイミング信号と第
２ノイズ検知パルス信号とが時間軸上で重複したことを
条件に第２トリガ信号を出力する第２トリガ信号出力手
段とを信号検出回路に具備させる。
が設定電圧を越えたときに入力信号が設定電圧を越えた
時間に相当するパルス幅のパルス信号を出力する第１バ
ッファ手段と、（ロ）入力信号が設定電圧以下になった
ときに入力電圧が設定電圧以下にある時間に相当するパ
ルス幅のパルス信号を出力する第２バッファ手段と、
（ハ）第１バッファ手段からのパルス信号を第１設定時
間遅らせる第１遅延手段と、（ニ）第２バッファ手段か
らのパルス信号を第２設定時間遅らせる第２遅延手段
と、（ホ）第１バッファ手段からのパルス信号と第１遅
延手段により遅延されたパルス信号とを比較して両者の
パルス信号が時間軸上で重複したときに重複した時間に
応じたパルス幅の第１ノイズ検知パルス信号を出力する
第１ノイズ検知手段と、（ヘ）第２バッファ手段からの
パルス信号と第２遅延手段により遅延されたパルス信号
とを比較して両者のパルス信号が時間軸上で重複したと
きに重複した時間に応じたパルス幅の第２ノイズ検知パ
ルス信号を出力する第２ノイズ検知手段と、（ト）指定
のタイミングで発生するタイミング信号と第１ノイズ検
知パルス信号とが時間軸上で重複したことを条件に第１
トリガ信号を出力する第１トリガ信号出力手段と、
（チ）指定のタイミングで発生するタイミング信号と第
２ノイズ検知パルス信号とが時間軸上で重複したことを
条件に第２トリガ信号を出力する第２トリガ信号出力手
段とを信号検出回路に具備させる。
【００１１】すなわち請求項３記載の発明では、入力信
号に設定電圧を越えたパルス信号が重畳されているとき
に、このパルス信号を第１設定時間遅らせるとともに、
設定時間遅延されたパルス信号と入力信号に重畳された
パルス信号とを比較して両者のパルス信号が時間軸上で
重複したときに、入力信号に設定時間幅以上のパルス信
号が重畳されていたとして第１ノイズ検知パルス信号を
生成し、このノイズパルス信号がタイミング信号と時間
軸上で重複したことを条件に第１トリガ信号を出力する
ことを特徴とすると共に、入力信号に設定電圧以下のパ
ルス信号が重畳されているときに、このパルス信号を第
２設定時間遅らせるとともに、設定時間遅延されたパル
ス信号と入力信号に重畳されたパルス信号とを比較して
両者のパルス信号が時間軸上で重複したときに、入力信
号に設定時間幅以上のパルス信号が重畳されていたとし
て第２ノイズ検知パルス信号を生成し、このノイズパル
ス信号がタイミング信号と時間軸上で重複したことを条
件に第２トリガ信号を出力することを特徴としている。
号に設定電圧を越えたパルス信号が重畳されているとき
に、このパルス信号を第１設定時間遅らせるとともに、
設定時間遅延されたパルス信号と入力信号に重畳された
パルス信号とを比較して両者のパルス信号が時間軸上で
重複したときに、入力信号に設定時間幅以上のパルス信
号が重畳されていたとして第１ノイズ検知パルス信号を
生成し、このノイズパルス信号がタイミング信号と時間
軸上で重複したことを条件に第１トリガ信号を出力する
ことを特徴とすると共に、入力信号に設定電圧以下のパ
ルス信号が重畳されているときに、このパルス信号を第
２設定時間遅らせるとともに、設定時間遅延されたパル
ス信号と入力信号に重畳されたパルス信号とを比較して
両者のパルス信号が時間軸上で重複したときに、入力信
号に設定時間幅以上のパルス信号が重畳されていたとし
て第２ノイズ検知パルス信号を生成し、このノイズパル
ス信号がタイミング信号と時間軸上で重複したことを条
件に第２トリガ信号を出力することを特徴としている。
【００１２】請求項４記載の発明では、（イ）入力信号
が設定電圧を越えたときに入力信号が設定電圧を越えた
時間に相当するパルス幅のパルス信号を出力するバッフ
ァ手段と、（ロ）バッファ手段からのパルス信号を設定
時間遅らせる遅延手段と、（ハ）バッファ手段からのパ
ルス信号と遅延手段により遅延されたパルス信号とを比
較して遅延手段で設定された時間幅以上のパルス信号を
検出するパルス検出手段と、（ニ）指定のタイミングで
発生するタイミング信号とパルス検出手段の検出による
パルス信号とが時間軸上で重複したことを条件にトリガ
信号を出力するトリガ信号出力手段とを信号検出回路に
具備させる。
が設定電圧を越えたときに入力信号が設定電圧を越えた
時間に相当するパルス幅のパルス信号を出力するバッフ
ァ手段と、（ロ）バッファ手段からのパルス信号を設定
時間遅らせる遅延手段と、（ハ）バッファ手段からのパ
ルス信号と遅延手段により遅延されたパルス信号とを比
較して遅延手段で設定された時間幅以上のパルス信号を
検出するパルス検出手段と、（ニ）指定のタイミングで
発生するタイミング信号とパルス検出手段の検出による
パルス信号とが時間軸上で重複したことを条件にトリガ
信号を出力するトリガ信号出力手段とを信号検出回路に
具備させる。
【００１３】すなわち請求項４記載の発明では、入力信
号に設定電圧を越えたパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてパルス信号を生成し、このパルス
信号がタイミング信号と時間軸上で重複したことを条件
にトリガ信号を出力することを特徴としている。
号に設定電圧を越えたパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてパルス信号を生成し、このパルス
信号がタイミング信号と時間軸上で重複したことを条件
にトリガ信号を出力することを特徴としている。
【００１４】請求項５記載の発明では、（イ）入力信号
が設定電圧以下になったときに入力電圧が設定電圧以下
にある時間に相当するパルス幅のパルス信号を出力する
バッファ手段と、（ロ）バッファ手段からのパルス信号
を設定時間遅らせる遅延手段と、（ハ）バッファ手段か
らのパルス信号と遅延手段により遅延されたパルス信号
とを比較して遅延手段で設定された時間幅以上のパルス
信号を検出するパルス検出手段と、（ニ）指定のタイミ
ングで発生するタイミング信号とパルス検出手段の検出
によるパルス信号とが時間軸上で重複したことを条件に
トリガ信号を出力するトリガ信号出力手段とを信号検出
回路に具備させる。
が設定電圧以下になったときに入力電圧が設定電圧以下
にある時間に相当するパルス幅のパルス信号を出力する
バッファ手段と、（ロ）バッファ手段からのパルス信号
を設定時間遅らせる遅延手段と、（ハ）バッファ手段か
らのパルス信号と遅延手段により遅延されたパルス信号
とを比較して遅延手段で設定された時間幅以上のパルス
信号を検出するパルス検出手段と、（ニ）指定のタイミ
ングで発生するタイミング信号とパルス検出手段の検出
によるパルス信号とが時間軸上で重複したことを条件に
トリガ信号を出力するトリガ信号出力手段とを信号検出
回路に具備させる。
【００１５】すなわち請求項５記載の発明では、入力信
号に設定電圧以下のパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてパルス信号を生成し、このパルス
信号がタイミング信号と時間軸上で重複したことを条件
にトリガ信号を出力することを特徴としている。
号に設定電圧以下のパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてパルス信号を生成し、このパルス
信号がタイミング信号と時間軸上で重複したことを条件
にトリガ信号を出力することを特徴としている。
【００１６】
【発明の実施の形態】以下実施例につき本発明を詳細に
説明する。
説明する。
【００１７】図１は本発明の一実施例における信号検出
回路のブロック構成図である。図１において、信号検出
回路は、第１バッファ手段としてのバッファ１４、第１
遅延手段としての遅延素子１６、第１ノイズ検知手段と
してのＡＮＤゲート１８、第１トリガ信号出力信号とし
てのＡＮＤゲート２０、フリップフロップ２２を備えて
構成されており、バッファ１４が入力端子１０に接続さ
れ、ＡＮＤゲート２０が入力端子１２に接続され、フリ
ップフロップ２２が出力端子２４に接続されている。
回路のブロック構成図である。図１において、信号検出
回路は、第１バッファ手段としてのバッファ１４、第１
遅延手段としての遅延素子１６、第１ノイズ検知手段と
してのＡＮＤゲート１８、第１トリガ信号出力信号とし
てのＡＮＤゲート２０、フリップフロップ２２を備えて
構成されており、バッファ１４が入力端子１０に接続さ
れ、ＡＮＤゲート２０が入力端子１２に接続され、フリ
ップフロップ２２が出力端子２４に接続されている。
【００１８】バッファ１４は、入力端子１０に入力され
た入力信号１００のスレッシュホールド電圧を決定する
入力バッファとして、入力信号１００が設定電圧を越え
たときに、設定電圧を越えた時間に相当するパルス幅の
パルス信号を出力するようになっている。遅延素子１６
は、バッファ１６からのパルス信号を設定時間遅らせる
ようになっている。ＡＮＤゲート１８は、遅延素子１６
からのパルス信号とバッファ１４からのパルス信号とを
比較して、両者のパルス信号が時間軸上で重複したとき
に、重複した時間に応じたパルス幅の第１ノイズ検知パ
ルス信号を出力するようになっている。ＡＮＤゲート２
０は、ＡＮＤゲート１８からの第１ノイズ検知パルス信
号と入力端子１２に入力されるタイミング信号の発生時
間帯が重複したときに、ハイレベルのパルス信号をフリ
ップフロップ２２へ出力するようになっている。フリッ
プフロップ２２はＮＡＮＤゲート２０からのパルス信号
に応答してハイレベルの第１トリガ信号を出力するよう
になっている。
た入力信号１００のスレッシュホールド電圧を決定する
入力バッファとして、入力信号１００が設定電圧を越え
たときに、設定電圧を越えた時間に相当するパルス幅の
パルス信号を出力するようになっている。遅延素子１６
は、バッファ１６からのパルス信号を設定時間遅らせる
ようになっている。ＡＮＤゲート１８は、遅延素子１６
からのパルス信号とバッファ１４からのパルス信号とを
比較して、両者のパルス信号が時間軸上で重複したとき
に、重複した時間に応じたパルス幅の第１ノイズ検知パ
ルス信号を出力するようになっている。ＡＮＤゲート２
０は、ＡＮＤゲート１８からの第１ノイズ検知パルス信
号と入力端子１２に入力されるタイミング信号の発生時
間帯が重複したときに、ハイレベルのパルス信号をフリ
ップフロップ２２へ出力するようになっている。フリッ
プフロップ２２はＮＡＮＤゲート２０からのパルス信号
に応答してハイレベルの第１トリガ信号を出力するよう
になっている。
【００１９】次に、図１に示す信号検出回路の動作を図
２の波形図によって説明する。
２の波形図によって説明する。
【００２０】図１に示す信号検出回路は、入力信号１０
０に含まれるノイズのうちハイレベルのノイズを検出す
るように構成されており、入力信号１００にノイズ１０
２、１０４、１０６、１０８が重畳されているときに、
ノイズ１０２がスレッシュホールド電圧以下のときには
ノイズ１０２はバッファ１４によって検知されない。
０に含まれるノイズのうちハイレベルのノイズを検出す
るように構成されており、入力信号１００にノイズ１０
２、１０４、１０６、１０８が重畳されているときに、
ノイズ１０２がスレッシュホールド電圧以下のときには
ノイズ１０２はバッファ１４によって検知されない。
【００２１】一方、ノイズ１０４、１０６、１０８がそ
れぞれスレッシュホールド電圧を越えているときには、
各ノイズ１０４、１０６、１０８がスレッシュホールド
電圧を越えた時間に相当するパルス幅のパルス信号１１
０、１１２、１１４が順次バッファ１４から出力され
る。各パルス信号１１０、１１２、１１４はそれぞれ遅
延素子１６で設定時間だけ遅らせられ、パルス信号１１
６、１１８、１２０としてＡＮＤゲート１８に入力され
る。このＡＮＤゲート１８で、パルス信号１１０と１１
６、パルス信号１１２と１１８、パルス信号１１４と１
２０との論理積が判定される。この判定によりＡＮＤゲ
ート１８からは第１ノイズ検知パルス信号１２２、１２
４が順次出力される。
れぞれスレッシュホールド電圧を越えているときには、
各ノイズ１０４、１０６、１０８がスレッシュホールド
電圧を越えた時間に相当するパルス幅のパルス信号１１
０、１１２、１１４が順次バッファ１４から出力され
る。各パルス信号１１０、１１２、１１４はそれぞれ遅
延素子１６で設定時間だけ遅らせられ、パルス信号１１
６、１１８、１２０としてＡＮＤゲート１８に入力され
る。このＡＮＤゲート１８で、パルス信号１１０と１１
６、パルス信号１１２と１１８、パルス信号１１４と１
２０との論理積が判定される。この判定によりＡＮＤゲ
ート１８からは第１ノイズ検知パルス信号１２２、１２
４が順次出力される。
【００２２】一方、入力端子１２からは、信号検出回路
が搭載されたシステムの回路動作上問題となるタイミン
グでタイミング信号１２６が発生する。そして第１ＡＮ
Ｄゲート２０において、パルス信号１０２とタイミング
信号１２６、パルス信号１２４とタイミング信号１２６
とがそれぞれ時間軸上で重複するか否かの判定が行われ
る。このときパルス信号１２４のみがタイミング信号１
２６と時間軸上で重複するため、パルス信号１２４に応
答してＡＮＤゲート２０からはハイレベルのパルス信号
１２８が発生する。このパルス信号１２８がフリップフ
ロップ２２のセット端子に入力されると、フリップフロ
ップ２２から第１トリガ信号１３０が出力される。
が搭載されたシステムの回路動作上問題となるタイミン
グでタイミング信号１２６が発生する。そして第１ＡＮ
Ｄゲート２０において、パルス信号１０２とタイミング
信号１２６、パルス信号１２４とタイミング信号１２６
とがそれぞれ時間軸上で重複するか否かの判定が行われ
る。このときパルス信号１２４のみがタイミング信号１
２６と時間軸上で重複するため、パルス信号１２４に応
答してＡＮＤゲート２０からはハイレベルのパルス信号
１２８が発生する。このパルス信号１２８がフリップフ
ロップ２２のセット端子に入力されると、フリップフロ
ップ２２から第１トリガ信号１３０が出力される。
【００２３】このように、本実施例によれば、入力信号
１００にノイズ１０２、１０４、１０６、１０８が重畳
されていたときに、ノイズ１０８のみをシステムの回路
動作上問題があるタイミングで発生したノイズとして検
出することができる。
１００にノイズ１０２、１０４、１０６、１０８が重畳
されていたときに、ノイズ１０８のみをシステムの回路
動作上問題があるタイミングで発生したノイズとして検
出することができる。
【００２４】次に、本発明の第２実施例を図３に従って
説明する。
説明する。
【００２５】図３において、信号検出回路は、第２バッ
ファ手段としてのバッファ３４、第２遅延手段としての
遅延素子３６、第２ノイズ検知手段としてのＮＯＲゲー
ト３８、第２トリガ信号出力手段としてのＡＮＤゲート
４０、フリップフロップ４２を備えて構成されており、
バッファ３４が入力端子３０に接続され、ＡＮＤゲート
４０が入力端子３２に接続され、フリップフロップ４２
が出力端子４４に接続されている。
ファ手段としてのバッファ３４、第２遅延手段としての
遅延素子３６、第２ノイズ検知手段としてのＮＯＲゲー
ト３８、第２トリガ信号出力手段としてのＡＮＤゲート
４０、フリップフロップ４２を備えて構成されており、
バッファ３４が入力端子３０に接続され、ＡＮＤゲート
４０が入力端子３２に接続され、フリップフロップ４２
が出力端子４４に接続されている。
【００２６】本実施例における信号検出回路は、入力信
号１４０に含まれるノイズのうちロウレベルのノイズを
検出するために、バッファ３４でスレッシュホールド電
圧以下のノイズ（パルス信号）を検出するとともに、Ｎ
ＯＲゲート３８において、遅延素子３６からのパルス信
号とバッファ３４からのパルス信号に対して負論理の論
理和をとるようにしたものであり、他の構成は図１のも
のと同様である。
号１４０に含まれるノイズのうちロウレベルのノイズを
検出するために、バッファ３４でスレッシュホールド電
圧以下のノイズ（パルス信号）を検出するとともに、Ｎ
ＯＲゲート３８において、遅延素子３６からのパルス信
号とバッファ３４からのパルス信号に対して負論理の論
理和をとるようにしたものであり、他の構成は図１のも
のと同様である。
【００２７】次に、図３に示す信号検出回路の動作を図
４に示す波形図に従って説明する。
４に示す波形図に従って説明する。
【００２８】入力信号１４０にノイズ１４２、１４４、
１４６、１４８が重畳されているときに、ノイズ１４２
がバッファ３４のスレッシュホールド電圧を越えている
ときには、ノイズ１４２は検知されない。一方、ノイズ
１４４、１４６、１４８がバッファ３４のスレッシュホ
ールド電圧以下であるときには、ノイズ１４４、１４
６、１４８がスレッシュホールド電圧以下にある時間に
相当するパルス幅のパルス信号１５０、１５２、１５４
がそれぞれバッファ３４から出力される。各パルス信号
１５０、１５２、１５４はそれぞれ遅延素子３６で設定
時間だけ遅延された後ＮＯＲゲート３８に入力される。
そしてＮＯＲゲート３８において、パルス信号１５０と
１５６、パルス信号１５２と１５８、パルス信号１５４
と１６０に対してそれぞれ論理和が判定され、ＮＯＲゲ
ート３８からは、負論理のパルス信号１５２、１６４が
出力される。
１４６、１４８が重畳されているときに、ノイズ１４２
がバッファ３４のスレッシュホールド電圧を越えている
ときには、ノイズ１４２は検知されない。一方、ノイズ
１４４、１４６、１４８がバッファ３４のスレッシュホ
ールド電圧以下であるときには、ノイズ１４４、１４
６、１４８がスレッシュホールド電圧以下にある時間に
相当するパルス幅のパルス信号１５０、１５２、１５４
がそれぞれバッファ３４から出力される。各パルス信号
１５０、１５２、１５４はそれぞれ遅延素子３６で設定
時間だけ遅延された後ＮＯＲゲート３８に入力される。
そしてＮＯＲゲート３８において、パルス信号１５０と
１５６、パルス信号１５２と１５８、パルス信号１５４
と１６０に対してそれぞれ論理和が判定され、ＮＯＲゲ
ート３８からは、負論理のパルス信号１５２、１６４が
出力される。
【００２９】一方、出力端子３２に、システムの回路動
作上問題となるタイミングでタイミング信号１６６が入
力されると、ＡＮＤゲート４０において、第２ノイズ検
知パルス信号として発生したパルス信号１６２、１６４
がそれぞれタイミング信号１６６と時間軸上で重複する
か否かの判定がおこなわれる。このときパルス信号１６
４のみがタイミング信号１６６と時間軸上で重複するた
め、パルス信号１６４に応答してＡＮＤゲート４０から
はハイレベルのパルス信号１６８が出力される。このパ
ルス信号１６８がフリップフロップ４２のセット端子に
入力されると、フリップフロップ４２からは第２トリガ
信号１７０が出力される。
作上問題となるタイミングでタイミング信号１６６が入
力されると、ＡＮＤゲート４０において、第２ノイズ検
知パルス信号として発生したパルス信号１６２、１６４
がそれぞれタイミング信号１６６と時間軸上で重複する
か否かの判定がおこなわれる。このときパルス信号１６
４のみがタイミング信号１６６と時間軸上で重複するた
め、パルス信号１６４に応答してＡＮＤゲート４０から
はハイレベルのパルス信号１６８が出力される。このパ
ルス信号１６８がフリップフロップ４２のセット端子に
入力されると、フリップフロップ４２からは第２トリガ
信号１７０が出力される。
【００３０】本実施例によれば、入力信号１４０にノイ
ズ１４２、１４４、１４６、１４８が重畳されていると
きに、ノイズ１４８のみがシステムの回路動作上問題と
なるタイミングで発生したノイズとして検出される。
ズ１４２、１４４、１４６、１４８が重畳されていると
きに、ノイズ１４８のみがシステムの回路動作上問題と
なるタイミングで発生したノイズとして検出される。
【００３１】次に、本発明の応用例を図５に従って説明
する。
する。
【００３２】図５において、信号検出回路５４は図１ま
たは図３に示す回路で構成されており、入力端子１０ま
たは３０が観測回路５０に接続され、入力端子１２また
は３２がタイミング回路５２に接続され、出力端子２４
または４４がオシロスコープ５６に接続されている。観
測回路５０からは、図６に示すように、ＲＡＳ（Row Ad
dres Select ）信号１８０、ＣＡＳ（Colum Ad Row Adr
es Serect ）信号１８２が出力されるようになってお
り、ＲＡＳ信号１８０がタイミング回路５２、信号検出
回路５４、オシロスコープ５６に入力され、ＣＡＳ信号
１８２がタイミング回路５２に入力されている。またタ
イミング回路５２からはシステムの回路動作上問題とな
るタイミングでタイミング信号１８４が発生し、このタ
イミング信号１８４が信号検出回路５４に入力されてい
る。すなわち、タイミング信号１８４は、ＲＡＳ信号１
８０の立ち下がりに応答してＣＡＳ信号１８２がハイレ
ベルにあるときにハイレベルとなり、ＣＡＳ信号１８２
の立ち下がりに応答してロウレベルとなるよいうに設定
されている。
たは図３に示す回路で構成されており、入力端子１０ま
たは３０が観測回路５０に接続され、入力端子１２また
は３２がタイミング回路５２に接続され、出力端子２４
または４４がオシロスコープ５６に接続されている。観
測回路５０からは、図６に示すように、ＲＡＳ（Row Ad
dres Select ）信号１８０、ＣＡＳ（Colum Ad Row Adr
es Serect ）信号１８２が出力されるようになってお
り、ＲＡＳ信号１８０がタイミング回路５２、信号検出
回路５４、オシロスコープ５６に入力され、ＣＡＳ信号
１８２がタイミング回路５２に入力されている。またタ
イミング回路５２からはシステムの回路動作上問題とな
るタイミングでタイミング信号１８４が発生し、このタ
イミング信号１８４が信号検出回路５４に入力されてい
る。すなわち、タイミング信号１８４は、ＲＡＳ信号１
８０の立ち下がりに応答してＣＡＳ信号１８２がハイレ
ベルにあるときにハイレベルとなり、ＣＡＳ信号１８２
の立ち下がりに応答してロウレベルとなるよいうに設定
されている。
【００３３】上記構成において、ＲＡＳ信号１８０にノ
イズ１８６、１８８が重畳されているときに、ノイズ１
８６がバッファ１４のスレッシュホールド電圧以下のと
きにはノイズ１８６は検知されないが、ノイズ１８８が
バッファ１４のスレッシュホールド電圧を越えたとき
に、このタイミングでタイミング信号１８４が発生した
ときには、信号検出回路５４からはトリガ信号１９２が
出力され、このトリガ信号がオシロスコープ５６の外部
端子に外部トリガとして入力され、ノイズ１８８の波形
がオシロスコープ５６の画面上に表示される。
イズ１８６、１８８が重畳されているときに、ノイズ１
８６がバッファ１４のスレッシュホールド電圧以下のと
きにはノイズ１８６は検知されないが、ノイズ１８８が
バッファ１４のスレッシュホールド電圧を越えたとき
に、このタイミングでタイミング信号１８４が発生した
ときには、信号検出回路５４からはトリガ信号１９２が
出力され、このトリガ信号がオシロスコープ５６の外部
端子に外部トリガとして入力され、ノイズ１８８の波形
がオシロスコープ５６の画面上に表示される。
【００３４】本実施例によれば、入力信号１８０に重畳
したノイズ１８６、１８８のうち、ノイズ１８８がシス
テムの回路動作上問題となるタイミングで発生したノイ
ズとしてオシロスコープ５６によって記録される。
したノイズ１８６、１８８のうち、ノイズ１８８がシス
テムの回路動作上問題となるタイミングで発生したノイ
ズとしてオシロスコープ５６によって記録される。
【００３５】本実施例においては、信号検出回路５４に
用いるバッファ１４、３４のスレッシュホールド電圧を
変更したものや、遅延素子１６、３６の遅延時間を変更
したものを用いることができる。この場合には、スレッ
シュホールド電圧および遅延時間が異なるものを用いる
ことで各種のノイズを観測することができる。
用いるバッファ１４、３４のスレッシュホールド電圧を
変更したものや、遅延素子１６、３６の遅延時間を変更
したものを用いることができる。この場合には、スレッ
シュホールド電圧および遅延時間が異なるものを用いる
ことで各種のノイズを観測することができる。
【００３６】
【発明の効果】以上説明したように請求項１記載の発明
によれば、入力信号に設定電圧を越えたパルス信号が重
畳されているときに、このパルス信号を設定時間遅らせ
るとともに、設定時間遅延されたパルス信号と入力信号
に重畳されたパルス信号とを比較して両者のパルス信号
が時間軸上で重複したときに、入力信号に設定時間幅以
上のパルス信号が重畳されていたとしてノイズ検知パル
ス信号を生成し、このノイズパルス信号がタイミング信
号と時間軸上で重複したことを条件にトリガ信号を出力
するようにしたため、入力信号にノイズなどのパルスが
重畳されていたときに、回路動作上問題があるタイミン
グで発生したノイズのみを検出することができる。
によれば、入力信号に設定電圧を越えたパルス信号が重
畳されているときに、このパルス信号を設定時間遅らせ
るとともに、設定時間遅延されたパルス信号と入力信号
に重畳されたパルス信号とを比較して両者のパルス信号
が時間軸上で重複したときに、入力信号に設定時間幅以
上のパルス信号が重畳されていたとしてノイズ検知パル
ス信号を生成し、このノイズパルス信号がタイミング信
号と時間軸上で重複したことを条件にトリガ信号を出力
するようにしたため、入力信号にノイズなどのパルスが
重畳されていたときに、回路動作上問題があるタイミン
グで発生したノイズのみを検出することができる。
【００３７】また請求項２記載の発明によれば、入力信
号に設定電圧以下のパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてノイズ検知パルス信号を生成し、
このノイズパルス信号がタイミング信号と時間軸上で重
複したことを条件にトリガ信号を出力するようにしたた
め、入力信号にノイズなどのパルスが重畳されていたと
きに、回路動作上問題があるタイミングで発生したノイ
ズのみを検出することができる。
号に設定電圧以下のパルス信号が重畳されているとき
に、このパルス信号を設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとしてノイズ検知パルス信号を生成し、
このノイズパルス信号がタイミング信号と時間軸上で重
複したことを条件にトリガ信号を出力するようにしたた
め、入力信号にノイズなどのパルスが重畳されていたと
きに、回路動作上問題があるタイミングで発生したノイ
ズのみを検出することができる。
【００３８】請求項３記載の発明によれば、入力信号に
設定電圧を越えたパルス信号が重畳されているときに、
このパルス信号を第１設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとして第１ノイズ検知パルス信号を生成
し、このノイズパルス信号がタイミング信号と時間軸上
で重複したことを条件に第１トリガ信号を出力すること
を特徴とすると共に、入力信号に設定電圧以下のパルス
信号が重畳されているときに、このパルス信号を第２設
定時間遅らせるとともに、設定時間遅延されたパルス信
号と入力信号に重畳されたパルス信号とを比較して両者
のパルス信号が時間軸上で重複したときに、入力信号に
設定時間幅以上のパルス信号が重畳されていたとして第
２ノイズ検知パルス信号を生成し、このノイズパルス信
号がタイミング信号と時間軸上で重複したことを条件に
第２トリガ信号を出力するようにしたため、入力信号に
ノイズなどのパルスが重畳されていたときに、回路動作
上問題があるタイミングで発生したノイズのみを検出す
ることができる。
設定電圧を越えたパルス信号が重畳されているときに、
このパルス信号を第１設定時間遅らせるとともに、設定
時間遅延されたパルス信号と入力信号に重畳されたパル
ス信号とを比較して両者のパルス信号が時間軸上で重複
したときに、入力信号に設定時間幅以上のパルス信号が
重畳されていたとして第１ノイズ検知パルス信号を生成
し、このノイズパルス信号がタイミング信号と時間軸上
で重複したことを条件に第１トリガ信号を出力すること
を特徴とすると共に、入力信号に設定電圧以下のパルス
信号が重畳されているときに、このパルス信号を第２設
定時間遅らせるとともに、設定時間遅延されたパルス信
号と入力信号に重畳されたパルス信号とを比較して両者
のパルス信号が時間軸上で重複したときに、入力信号に
設定時間幅以上のパルス信号が重畳されていたとして第
２ノイズ検知パルス信号を生成し、このノイズパルス信
号がタイミング信号と時間軸上で重複したことを条件に
第２トリガ信号を出力するようにしたため、入力信号に
ノイズなどのパルスが重畳されていたときに、回路動作
上問題があるタイミングで発生したノイズのみを検出す
ることができる。
【００３９】請求項４記載の発明によれば、入力信号に
設定電圧を越えたパルス信号が重畳されているときに、
このパルス信号を設定時間遅らせるとともに、設定時間
遅延されたパルス信号と入力信号に重畳されたパルス信
号とを比較して両者のパルス信号が時間軸上で重複した
ときに、入力信号に設定時間幅以上のパルス信号が重畳
されていたとしてパルス信号を生成し、このパルス信号
がタイミング信号と時間軸上で重複したことを条件にト
リガ信号を出力するようにしたため、入力信号にノイズ
などのパルスが重畳されていたときに、回路動作上問題
があるタイミングで発生したノイズのみを検出すること
ができる。
設定電圧を越えたパルス信号が重畳されているときに、
このパルス信号を設定時間遅らせるとともに、設定時間
遅延されたパルス信号と入力信号に重畳されたパルス信
号とを比較して両者のパルス信号が時間軸上で重複した
ときに、入力信号に設定時間幅以上のパルス信号が重畳
されていたとしてパルス信号を生成し、このパルス信号
がタイミング信号と時間軸上で重複したことを条件にト
リガ信号を出力するようにしたため、入力信号にノイズ
などのパルスが重畳されていたときに、回路動作上問題
があるタイミングで発生したノイズのみを検出すること
ができる。
【００４０】請求項５記載の発明によれば、入力信号に
設定電圧以下のパルス信号が重畳されているときに、こ
のパルス信号を設定時間遅らせるとともに、設定時間遅
延されたパルス信号と入力信号に重畳されたパルス信号
とを比較して両者のパルス信号が時間軸上で重複したと
きに、入力信号に設定時間幅以上のパルス信号が重畳さ
れていたとしてパルス信号を生成し、このパルス信号が
タイミング信号と時間軸上で重複したことを条件にトリ
ガ信号を出力するようにしたため、入力信号にノイズな
どのパルスが重畳されていたときに、回路動作上問題が
あるタイミングで発生したノイズのみを検出することが
できる。
設定電圧以下のパルス信号が重畳されているときに、こ
のパルス信号を設定時間遅らせるとともに、設定時間遅
延されたパルス信号と入力信号に重畳されたパルス信号
とを比較して両者のパルス信号が時間軸上で重複したと
きに、入力信号に設定時間幅以上のパルス信号が重畳さ
れていたとしてパルス信号を生成し、このパルス信号が
タイミング信号と時間軸上で重複したことを条件にトリ
ガ信号を出力するようにしたため、入力信号にノイズな
どのパルスが重畳されていたときに、回路動作上問題が
あるタイミングで発生したノイズのみを検出することが
できる。
【図１】本発明の一実施例における信号検出回路のブロ
ック構成図である。
ック構成図である。
【図２】図１に示す信号検出回路の動作を説明するため
の波形図である。
の波形図である。
【図３】本発明の他の実施例を示すブロック構成図であ
る。
る。
【図４】図３に示す回路の動作を説明するための波形図
である。
である。
【図５】本発明の応用例を示すブロック構成図である。
【図６】図５に示す回路の動作を説明するための波形図
である。
である。
【図７】従来例の回路構成図である。
【図８】図８に示す回路の動作を説明するための波形図
である。
である。
【図９】他の従来例の回路構成図である。
【図１０】図９に示す回路の動作を説明するための波形
図である。
図である。
１４ バッファ １６ 遅延素子 １８、２０、４０ ＡＮＤゲート ２２、４２ フリップフロップ ３４ バッファ ３６ 遅延素子 ３８ ＮＯＲゲート
Claims (5)
- 【請求項１】 入力信号が設定電圧を越えたときに入力
信号が設定電圧を越えた時間に相当するパルス幅のパル
ス信号を出力するバッファ手段と、 前記バッファ手段からのパルス信号を設定時間遅らせる
遅延手段と、 前記バッファ手段からのパルス信号と前記遅延手段によ
り遅延されたパルス信号とを比較して両者のパルス信号
が時間軸上で重複したときに重複した時間に応じたパル
ス幅のノイズ検知パルス信号を出力するノイズ検知手段
と、 指定のタイミングで発生するタイミング信号と前記ノイ
ズ検知パルス信号とが時間軸上で重複したことを条件に
トリガ信号を出力するトリガ信号出力手段とを具備する
ことを特徴とする信号検出回路。 - 【請求項２】 入力信号が設定電圧以下になったときに
入力電圧が設定電圧以下にある時間に相当するパルス幅
のパルス信号を出力するバッファ手段と、 前記バッファ手段からのパルス信号を設定時間遅らせる
遅延手段と、 前記バッファ手段からのパルス信号と前記遅延手段によ
り遅延されたパルス信号とを比較して両者のパルス信号
が時間軸上で重複したときに重複した時間に応じたパル
ス幅のノイズ検知パルス信号を出力するノイズ検知手段
と、 指定のタイミングで発生するタイミング信号と前記ノイ
ズ検知パルス信号とが時間軸上で重複したことを条件に
トリガ信号を出力するトリガ信号出力手段とを具備する
ことを特徴とする信号検出回路。 - 【請求項３】 入力信号が設定電圧を越えたときに入力
信号が設定電圧を越えた時間に相当するパルス幅のパル
ス信号を出力する第１バッファ手段と、 前記入力信号が設定電圧以下になったときに入力電圧が
設定電圧以下にある時間に相当するパルス幅のパルス信
号を出力する第２バッファ手段と、前記第１バッファ手
段からのパルス信号を第１設定時間遅らせる第１遅延手
段と、前記第２バッファ手段からのパルス信号を第２設
定時間遅らせる第２遅延手段と、 前記第１バッファ手段からのパルス信号と前記第１遅延
手段により遅延されたパルス信号とを比較して両者のパ
ルス信号が時間軸上で重複したときに重複した時間に応
じたパルス幅の第１ノイズ検知パルス信号を出力する第
１ノイズ検知手段と、 前記第２バッファ手段からのパルス信号と前記第２遅延
手段により遅延されたパルス信号とを比較して両者のパ
ルス信号が時間軸上で重複したときに重複した時間に応
じたパルス幅の第２ノイズ検知パルス信号を出力する第
２ノイズ検知手段と、 指定のタイミングで発生するタイミング信号と前記第１
ノイズ検知パルス信号とが時間軸上で重複したことを条
件に第１トリガ信号を出力する第１トリガ信号出力手段
と、 前記指定のタイミングで発生するタイミング信号と前記
第２ノイズ検知パルス信号とが時間軸上で重複したこと
を条件に第２トリガ信号を出力する第２トリガ信号出力
手段とを具備することを特徴とする信号検出回路。 - 【請求項４】 入力信号が設定電圧を越えたときに入力
信号が設定電圧を越えた時間に相当するパルス幅のパル
ス信号を出力するバッファ手段と、 前記バッファ手段からのパルス信号を設定時間遅らせる
遅延手段と、 前記バッファ手段からのパルス信号と前記遅延手段によ
り遅延されたパルス信号とを比較して前記遅延手段で設
定された時間幅以上のパルス信号を検出するパルス検出
手段と、 指定のタイミングで発生するタイミング信号と前記パル
ス検出手段の検出によるパルス信号とが時間軸上で重複
したことを条件にトリガ信号を出力するトリガ信号出力
手段とを具備することを特徴とする信号検出回路。 - 【請求項５】 入力信号が設定電圧以下になったときに
入力電圧が設定電圧以下にある時間に相当するパルス幅
のパルス信号を出力するバッファ手段と、 前記バッファ手段からのパルス信号を設定時間遅らせる
遅延手段と、 前記バッファ手段からのパルス信号と前記遅延手段によ
り遅延されたパルス信号とを比較して前記遅延手段で設
定された時間幅以上のパルス信号を検出するパルス検出
手段と、 指定のタイミングで発生するタイミング信号と前記パル
ス検出手段の検出によるパルス信号とが時間軸上で重複
したことを条件にトリガ信号を出力するトリガ信号出力
手段とを具備することを特徴とする信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182317A JPH0936717A (ja) | 1995-07-19 | 1995-07-19 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7182317A JPH0936717A (ja) | 1995-07-19 | 1995-07-19 | 信号検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936717A true JPH0936717A (ja) | 1997-02-07 |
Family
ID=16116198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7182317A Pending JPH0936717A (ja) | 1995-07-19 | 1995-07-19 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936717A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319856A (ja) * | 2001-04-24 | 2002-10-31 | Hitachi Ltd | 半導体集積回路装置 |
| CN118363033A (zh) * | 2023-03-15 | 2024-07-19 | 杭州宇称电子技术有限公司 | 基于通道加合的环境噪声抑制电路、方法及其应用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114651A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Electronic circuit |
-
1995
- 1995-07-19 JP JP7182317A patent/JPH0936717A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114651A (en) * | 1977-03-17 | 1978-10-06 | Fujitsu Ltd | Electronic circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319856A (ja) * | 2001-04-24 | 2002-10-31 | Hitachi Ltd | 半導体集積回路装置 |
| CN118363033A (zh) * | 2023-03-15 | 2024-07-19 | 杭州宇称电子技术有限公司 | 基于通道加合的环境噪声抑制电路、方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864884B2 (en) | Synchronization signal generation circuit, image display apparatus using synchronization signal generation circuit, and method for generating synchronization signal | |
| JP2002158567A (ja) | クロック信号からのパルス信号の生成 | |
| US6380784B1 (en) | Circuit for generating sense amplifier control signal for semiconductor memory | |
| US6249141B1 (en) | Enhanced glitch removal circuit | |
| US6577550B2 (en) | Control circuit and semiconductor memory device | |
| US6819139B2 (en) | Skew-free dual rail bus driver | |
| US20050140403A1 (en) | Internal clock doubler | |
| JP3234575B2 (ja) | ノイズ除去装置 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| US5777492A (en) | Address transition detector circuit | |
| KR20100018124A (ko) | 클록 발생기 및 이를 이용한 디스플레이 구동 회로 | |
| JP3519329B2 (ja) | 半導体試験装置 | |
| US5949255A (en) | Method and apparatus for generating active pulse of desired polarity | |
| JPH11144468A (ja) | アドレス遷移検出回路 | |
| KR20010045945A (ko) | 반도체 메모리의 어드레스 천이 검출 회로 | |
| JP3475018B2 (ja) | データロード回路 | |
| JP3033206B2 (ja) | トリガ発生回路 | |
| KR100438766B1 (ko) | 동기식 디램의 데이타 마스킹 신호 발생 장치 및방법 | |
| JPH0793975A (ja) | アドレス変化検出回路 | |
| KR970011584B1 (ko) | 자동 테스트 회로 | |
| JPH06207971A (ja) | 半導体装置内蔵試験信号発生回路 | |
| JPH07318511A (ja) | 周期性パターン検査装置 | |
| JPH06350411A (ja) | ノイズ検出回路 | |
| KR960008135B1 (ko) | 어드레스 입력 버퍼 회로 | |
| JPH05191226A (ja) | スパイクノイズ除去回路 |