JPH0944281A - Multiplex input device for digital input signal - Google Patents
Multiplex input device for digital input signalInfo
- Publication number
- JPH0944281A JPH0944281A JP19747895A JP19747895A JPH0944281A JP H0944281 A JPH0944281 A JP H0944281A JP 19747895 A JP19747895 A JP 19747895A JP 19747895 A JP19747895 A JP 19747895A JP H0944281 A JPH0944281 A JP H0944281A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gates
- input
- digital
- digital input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は,デジタル入力カー
ドを備えた装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device having a digital input card.
【0002】[0002]
【0003】デジタル入力カードとは,外部からの接点
信号をデジタル装置に入力するに際し,同信号をデジタ
ル装置が読み込み可能な信号レベルに変換する装置であ
る。このようなデジタル入力カードにおいて,従来,入
力信号が重要な信号である場合には,何らかの作用によ
り誤った信号がデジタル装置に入力されることを防ぐた
め,同一の入力信号をもう1枚の別のデジタル入力カー
ドにも入力し,2つのデジタル入力カードからの出力信
号が一致する場合の入力信号のみをデジタル装置に伝搬
していた。A digital input card is a device that, when a contact signal from the outside is input to a digital device, converts the signal into a signal level that can be read by the digital device. In such a digital input card, when the input signal is conventionally an important signal, in order to prevent an erroneous signal from being input to the digital device by some action, the same input signal is transmitted to another one. , And only the input signal when the output signals from the two digital input cards match was propagated to the digital device.
【0004】[0004]
【発明が解決しようとする課題】上記従来の方式におい
ては,信号接点からの入力信号点数の倍の数のデジタル
入力カードが必要となり,多重入力を必要とするデジタ
ル装置においては,入力信号点数が多ければ多いほどデ
ジタル入力カード分の費用が嵩むといった課題があっ
た。本発明はこのような課題を解決することを目的とす
る。In the above-mentioned conventional system, the number of digital input cards required is twice as many as the number of input signal points from the signal contacts, and the number of input signal points is increased in a digital device which requires multiple inputs. There was a problem that the more the number, the higher the cost for the digital input card. The present invention aims to solve such problems.
【0005】[0005]
【課題を解決するための手段】上記の課題を解決するた
め,本発明は,デジタル装置への入力信号を出力する複
数の信号接点からの信号経路を2本に分割し,同分割さ
れた各信号経路が重複して同一のオアゲートに入力され
ないように設けた複数のオアゲートと,上記オアゲート
と1対1に対応し同オアゲートの出力を入力とするデジ
タル入力カードと,上記デジタル入力カードからの出力
を基に,「オン」若しくは「オフ」入力した信号接点を
抽出する演算処理装置とから成り,信号接点の数をp
個,デジタル入力カードの数をn枚としたときに下記の
(イ)及び(ロ)の関係を満たすことを特徴とする。
(イ) nとpの間には次の関係式が成り立つ。 (ロ) オアゲートの入力ピンの数は(n−1)本であ
り,かつ出力ピンの数は1本である。In order to solve the above problems, the present invention divides a signal path from a plurality of signal contacts outputting an input signal to a digital device into two, and divides the signal paths into two. A plurality of OR gates provided so that signal paths do not overlap and are not input to the same OR gate, a digital input card which receives the output of the OR gate in a one-to-one correspondence with the OR gate, and an output from the digital input card Based on the above, it is composed of an arithmetic processing unit that extracts the signal contacts input “on” or “off”, and the number of signal contacts is p
When the number of digital input cards is n, the following relationships (a) and (b) are satisfied.
(B) The following relational expression holds between n and p. (B) The number of input pins of the OR gate is (n-1), and the number of output pins is one.
【0006】また,本発明における作用は,以下の通り
である。即ち,信号接点からの入力信号を2分割し,そ
れぞれ異なるオアゲートに入力する。各信号接点から分
割した信号経路が接続されたオアゲートの組み合わせと
同じ組み合わせのオアゲートには,別の信号接点からの
信号経路を接続しない。ようにする。各オアゲートで
は,入力された信号の論理和を演算し,1ビットの信号
として出力する。各オアゲートからの信号は,それぞれ
のオアゲートに1対1で対応したデジタル入力カードに
入力され,デジタル装置への信号に変換される。演算処
理装置では,各デジタル入力カードからの信号の組み合
わせを基に,どの信号接点からの入力信号が入力された
かを抽出し,また,伝送状態に異常がないか確認する。The operation of the present invention is as follows. That is, the input signal from the signal contact is divided into two and input to different OR gates. A signal path from another signal contact is not connected to an OR gate having the same combination of OR gates to which a signal path divided from each signal contact is connected. To do. Each OR gate calculates the logical sum of the input signals and outputs it as a 1-bit signal. The signal from each OR gate is input to the digital input card that corresponds to each OR gate in a one-to-one correspondence, and is converted into a signal to a digital device. The arithmetic processing unit extracts which input signal the input signal is input from based on the combination of the signals from each digital input card, and also confirms whether there is any abnormality in the transmission state.
【0007】n個存在するオアゲートの内の2個のオア
ゲートの出力が「1」となるような組み合わせは, 通りあるので,信号接点がp個存在する場合には, を満足するオアゲートの数,即ちデジタル入力カードの
数nが求まる。信号接点数に対するデジタル入力数は図
3のようになる。A combination in which the output of two OR gates out of n OR gates becomes "1" is If there are p signal contacts, The number of OR gates satisfying the above condition, that is, the number n of digital input cards is obtained. The number of digital inputs with respect to the number of signal contacts is as shown in FIG.
【0008】また,n個のオアゲートで信号接点数pの
倍の数の信号経路をまかなうこととなるので,オアゲー
トへの入力用のピン数は(n−1)本必要となる。Further, since the number of signal paths is twice as many as the number of signal contacts p by n OR gates, the number of pins for input to the OR gate is (n-1).
【0009】[0009]
【発明の実施の形態】以下,本発明の一実施例を図面に
基づいて説明する。図1は,本発明にかかるデジタル入
力信号の多重入力装置の例である。同図においては,外
部の信号接点はA〜Jまでの10点が存在している。同
信号接点A〜Jからの信号経路は2分割され,それぞれ
異なるワイヤードオアゲートa〜eに接続されている。
ワイヤードオアゲートa〜eは4入力1出力のゲートを
使用している。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an example of a multiplex input device for digital input signals according to the present invention. In the figure, there are 10 external signal contacts A to J. The signal paths from the same signal contacts A to J are divided into two parts, which are respectively connected to different wired OR gates a to e.
The wired OR gates a to e use 4-input 1-output gates.
【0010】信号接点A〜Jからの経路は2分割された
後,それぞれ異なるワイヤードオアゲートに接続されて
いる。各信号接点から分割した信号経路が接続されたオ
アゲートの組み合わせと同じ組み合わせのオアゲートに
は,別の信号接点からの信号経路を接続しないこととす
る。即ち,例えば,信号接点Aを2分割した信号経路が
オアゲートa及びbに接続されているときには,別の信
号接点B〜Jからの信号経路はa及びbというオアゲー
トの組み合わせには接続しないこととする。各信号接点
とオアゲートを上記のように接続すると,「1」を出力
している信号接点と接続している2個のオアゲートの出
力のみが「1」となり,他の信号接点が「1」を出力す
る場合にはこれと同じ組み合わせでオアゲートの出力が
「1」となることは起こり得ない。従って,オアゲート
の出力の結果から信号接点の状態を検出することが可能
となり,かつ信号の伝送状態が正常であるか異常である
か確認することができる。The paths from the signal contacts A to J are divided into two, and then connected to different wired OR gates. The signal path from another signal contact shall not be connected to the same combination of OR gates to which the signal path divided from each signal contact is connected. That is, for example, when the signal path obtained by dividing the signal contact A into two is connected to the OR gates a and b, the signal paths from the other signal contacts B to J are not connected to the combination of the OR gates a and b. To do. When each signal contact and OR gate are connected as described above, only the output of the two OR gates connected to the signal contact outputting "1" becomes "1", and the other signal contact outputs "1". When outputting, the output of the OR gate cannot be "1" in the same combination as this. Therefore, the state of the signal contact can be detected from the result of the output of the OR gate, and it can be confirmed whether the signal transmission state is normal or abnormal.
【0011】本実施例の場合,信号接点Aからの経路は
2分割された後,ワイヤードオアゲートa及びbに接続
されている。同様に,信号接点Bからの経路はワイヤー
ドオアゲートa及びcに,信号接点Cからの経路はワイ
ヤードオアゲートa及びdに,信号接点Dからの経路は
ワイヤードオアゲートa及びeに,信号接点Eからの経
路はワイヤードオアゲートb及びcに,信号接点Fから
の経路はワイヤードオアゲートb及びdに,信号接点G
からの経路はワイヤードオアゲートb及びeに,信号接
点Hからの経路はワイヤードオアゲートc及びdに,信
号接点Iからの経路はワイヤードオアゲートc及びe
に,そして信号接点Iからの経路はワイヤードオアゲー
トd及びeにそれぞれ接続されている。In the case of this embodiment, the path from the signal contact A is divided into two and then connected to the wired OR gates a and b. Similarly, the path from the signal contact B to the wired OR gates a and c, the path from the signal contact C to the wired OR gates a and d, the path from the signal contact D to the wired OR gates a and e, and the signal contact The path from E to wired OR gates b and c, the path from signal contact F to wired OR gates b and d, and signal contact G
To the wired OR gates b and e, the path from the signal contact H to the wired OR gates c and d, and the path from the signal contact I to the wired OR gates c and e.
, And the path from signal contact I is connected to wired OR gates d and e, respectively.
【0012】ワイヤードオアゲートa〜eの出力は,そ
れぞれデジタル入力カード1〜5に接続されている。デ
ジタル入力カード1〜5は,それぞれワイヤードオアゲ
ートa〜eからの信号をデジタル装置への入力信号に変
換し,演算処理装置6へ送る。演算処理装置6では,デ
ジタル入力カードからの信号を基に,信号接点A〜Jま
でのどの信号が入力されたかを図2の規則より抽出する
デコード処理を行う。即ち,例えばワイヤードオアゲー
トa及びbからの信号出力が「1」であり,かつワイヤ
ードオアゲートc,d及びeの信号出力が「0」である
ときは,信号接点Aからの入力信号「1」が入力された
旨を抽出する処理を行う。ワイヤードオアゲートa〜e
の出力の組み合わせが図2の関係を満たしていないとき
には,演算処理装置6は信号の伝送状態に異常があると
判断し,図示しない警報装置や表示装置等にその旨を伝
える。The outputs of the wired OR gates a to e are connected to the digital input cards 1 to 5, respectively. The digital input cards 1 to 5 respectively convert the signals from the wired OR gates a to e into input signals to the digital device and send them to the arithmetic processing device 6. The arithmetic processing unit 6 performs a decoding process for extracting which signal from the signal contacts A to J is input according to the rule of FIG. 2 based on the signal from the digital input card. That is, for example, when the signal outputs from the wired OR gates a and b are “1” and the signal outputs from the wired OR gates c, d and e are “0”, the input signal “1” from the signal contact A is “1”. A process for extracting that "" has been input is performed. Wired or gate a to e
2 does not satisfy the relationship shown in FIG. 2, the arithmetic processing unit 6 determines that there is an abnormality in the signal transmission state, and informs an alarm device or a display device (not shown) of that fact.
【0013】[0013]
【発明の効果】本発明により,信号接点からの入力信号
点数が増加しても,デジタル入力カードの数を少なくす
ることができ,同カードにかかる費用等を節約すること
が可能となる。なお,本発明と従来の方式おいて,同じ
数の信号接点に対して必要となるデジタル入力カードの
枚数は,図4に示す通りである。According to the present invention, even if the number of input signal points from the signal contacts increases, the number of digital input cards can be reduced, and the cost of the cards can be saved. The number of digital input cards required for the same number of signal contacts in the present invention and the conventional method is as shown in FIG.
【図1】本発明の一実施例にかかるデジタル入力信号の
多重入力装置の構成図。FIG. 1 is a configuration diagram of a digital input signal multiplex input device according to an embodiment of the present invention.
【図2】本発明の一実施例にかかる演算処理部でのデコ
ード処理規則を示した図。FIG. 2 is a diagram showing a decoding processing rule in an arithmetic processing unit according to an embodiment of the present invention.
【図3】本発明にかかる信号接点数に対して必要なデジ
タル入力カードの数を示した対応表。FIG. 3 is a correspondence table showing the number of digital input cards required for the number of signal contacts according to the present invention.
【図4】本発明と従来の方式におけるデジタル入力カー
ドの必要数を示した表。FIG. 4 is a table showing the required number of digital input cards in the present invention and the conventional system.
1,2,3,4,5 デジタル入力カード 6 演算処理装置 A,B,C,D,E, F,G,H,I,J 信号接点 a,b,c,d,e ワイヤードオアゲート 1, 2, 3, 4, 5 Digital input card 6 Processor A, B, C, D, E, F, G, H, I, J Signal contact a, b, c, d, e Wired OR gate
Claims (1)
の信号接点からの信号経路を2本に分割し,同分割され
た各信号経路が重複して同一のオアゲートに入力されな
いように設けた複数のオアゲートと,上記オアゲートと
1対1に対応し同オアゲートの出力を入力とするデジタ
ル入力カードと,上記デジタル入力カードからの出力を
基に,「オン」若しくは「オフ」入力した信号接点を抽
出する演算処理装置とから成り,信号接点の数をp個,
デジタル入力カードの数をn枚としたときに下記の
(イ)及び(ロ)の関係を満たすことを特徴とするデジ
タル入力信号の多重入力装置。 (イ) nとpの間には次の関係式が成り立つ。 (ロ) オアゲートの入力ピンの数は(n−1)本であ
り,かつ出力ピンの数は1本である。1. A signal path from a plurality of signal contacts for outputting an input signal to a digital device is divided into two, and the divided signal paths are provided so as not to be overlapped and inputted to the same OR gate. A plurality of OR gates, a digital input card that corresponds to the OR gate in a one-to-one manner and receives the output of the OR gate, and a signal contact input “ON” or “OFF” based on the output from the digital input card. The number of signal contacts is p,
A multiple input device for digital input signals, wherein the following relationships (a) and (b) are satisfied when the number of digital input cards is n. (B) The following relational expression holds between n and p. (B) The number of input pins of the OR gate is (n-1), and the number of output pins is one.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19747895A JPH0944281A (en) | 1995-08-02 | 1995-08-02 | Multiplex input device for digital input signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19747895A JPH0944281A (en) | 1995-08-02 | 1995-08-02 | Multiplex input device for digital input signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0944281A true JPH0944281A (en) | 1997-02-14 |
Family
ID=16375155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19747895A Withdrawn JPH0944281A (en) | 1995-08-02 | 1995-08-02 | Multiplex input device for digital input signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0944281A (en) |
-
1995
- 1995-08-02 JP JP19747895A patent/JPH0944281A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW347639B (en) | System and method for processing video data | |
| JPS61267136A (en) | Interruption system for information processing system | |
| JP2540794B2 (en) | Programmable logic array circuit | |
| JPS62293441A (en) | Data outputting system | |
| US6339835B1 (en) | Pseudo-anding in dynamic logic circuits | |
| JPS57201953A (en) | Information transmitting method of multiple cpu system | |
| JPH0573791A (en) | Alarm information output system | |
| KR930007326B1 (en) | Variable bit field sign/non-sign abstracting processing circuit | |
| JPH0789610B2 (en) | Signal stretch circuit | |
| JPH02280256A (en) | Detecting system for connecting position | |
| JPS639245A (en) | Mis-input preventing device for digital data receiver | |
| JPS585837A (en) | Logical circuit system | |
| JPS61153739A (en) | Interrupting circuit of microprocessor | |
| JPH01101020A (en) | Voltage signal input multiplexer circuit | |
| JPS63288346A (en) | Equipment managing system | |
| JPS63168724A (en) | Sticky signal generating circuit for rounding circuit | |
| JPH03257535A (en) | Multi-signal interruption circuit system | |
| JPS56124956A (en) | Double information processing equipment | |
| JPS5678295A (en) | Digital signal reception system | |
| JPH04172833A (en) | Bus transmission system | |
| JPS6450135A (en) | Fault processing system | |
| JPH11284668A (en) | Signal test circuit | |
| JPS63231633A (en) | Fault processing circuit | |
| JPH10107592A (en) | Latch device and latch circuit | |
| JPH0435197A (en) | Transmission terminal equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |