JPH0944583A - 除算回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な回路で高精度な除算処理を行うことが
できる除算回路を提供する。 【解決手段】 差動増幅器３の正相入力端子には入力信
号Ｂが入力され、逆相入力端子には信号Ｂ’が入力さ
れ、信号Ｂと信号Ｂ’との差分である信号Ｖout1を出力
する。スイッチ回路５の端子ａには信号Ｖout1が入力さ
れ、端子ｂには反転回路４により極性が反転された信号
（−Ｖout1）が入力される。スイッチ回路５は、入力信
号Ａが正極性の時には端子ａを選択し、負極性の時には
端子ｂを選択する。スイッチ回路５の出力は増幅回路６
により増幅されて信号Ｖout2とされ、乗算回路７に入力
される。乗算回路７は入力信号Ａに信号Ｖout2を乗算
し、信号Ｂ’とする。この構成により、出力端子８には
信号Ｂ／Ａが得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号処理回路等に使用
する演算回路に係るものであり、特に、ある任意の信号
を他の任意の信号で除算処理する除算回路に関する。

【０００２】

【従来の技術】従来の除算回路の一例を図２に示す。図
２において、１／ｘの関数回路１０には任意の入力信号
Ａが入力され、信号１／Ａを出力する。この信号１／Ａ
は乗算回路２０に入力される。乗算回路２０には他の任
意の信号である入力信号Ｂが入力され、乗算回路２０は
信号１／Ａに信号Ｂを乗算することにより、Ｂ／Ａを出
力する。

【０００３】なお、図２における関数回路１０は、図３
に示すような入出力特性を有するものである。関数回路
１０は例えばデジタル回路の場合には、ＲＯＭ（リード
オンリメモリ）により構成するのが一般的である。ま
た、アナログ回路の場合には、差動増幅器における非直
線特性を利用し、異なる非直線特性を有する差動増幅器
を何段か組み合わせることにより、１／ｘの関数回路を
構成する。

【０００４】

【発明が解決しようとする課題】上記のように従来の除
算回路にあっては、デジタル回路で構成する場合にはＲ
ＯＭが必要となり、アナログ回路で構成する場合には、
関数の精度を向上させるために差動増幅器の段数を多く
する必要があり、回路規模が大きくなってしまうという
問題点があった。本発明はこのような問題点に鑑みなさ
れたものであり、簡単な回路で高精度な除算処理を行う
ことができる除算回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、第１の入力信号（Ａ）と
第２の入力信号（Ｂ）とが入力され、この第２の入力信
号（Ｂ）を前記第１の入力信号（Ａ）で除算処理する除
算回路において、前記第２の入力信号（Ｂ）が正相入力
端子に入力されると共に、前記第１の入力信号（Ａ）に
所定の信号を乗算した乗算出力信号（Ｂ’）が逆相入力
端子に入力され、正相入力より逆相入力を減算して出力
する差分検出手段（３）と、前記差分検出手段（３）の
出力信号（Ｖout1）とその反転信号（−Ｖout1）とが入
力され、前記第１の入力信号（Ａ）が正極性の時には前
記差分検出手段（３）の出力信号（Ｖout1）を出力し、
前記第１の入力信号（Ａ）が負極性の時には前記反転信
号（−Ｖout1）を出力するスイッチ手段（５）と、前記
第１の入力信号（Ａ）と前記スイッチ手段（５）の出力
信号（Ｖout2）とを乗算して前記乗算出力信号（Ｂ’）
を得る乗算手段（７）とを備えて構成することにより、
前記スイッチ手段（５）の出力信号（Ｖout2）を除算処
理信号として出力することを特徴とする除算回路を提供
するものである。

【０００６】

【実施例】以下、本発明の除算回路について、添付図面
を参照して説明する。図１は本発明の除算回路の一実施
例を示すブロック図である。

【０００７】図１において、入力端子１には入力信号Ａ
が入力され、入力端子２には入力信号Ｂが入力される。
入力端子２に入来した入力信号Ｂは差動増幅器３の正相
入力端子（＋と表記）に入力される。一方、差動増幅器
３の逆相入力端子（−と表記）には、入力信号Ａが入力
される乗算回路７の出力信号（乗算出力信号）Ｂ’が入
力される。従って、差動増幅器３からは信号Ｂと信号
Ｂ’との差分である信号Ｖout1が出力されることにな
る。

【０００８】この信号Ｖout1はスイッチ回路５の一方の
端子ａに入力されると共に、反転回路４により極性が反
転された信号（−Ｖout1）とされて他方の端子ｂに入力
される。このスイッチ回路５は、後に詳述するように、
入力端子１に入力された入力信号Ａの極性により制御さ
れる。スイッチ回路５の出力信号は、増幅回路６で増幅
されて出力端子８より出力されると共に、乗算回路７に
入力される。乗算回路７は入力信号Ａと増幅回路６の出
力信号とを乗算し、その結果の信号Ｂ’を上記の差動増
幅器３の逆相入力端子に入力する。

【０００９】次に、本発明の除算回路の具体的動作につ
いて説明する。差動増幅器３の利得をＫ１とすると、差
動増幅器３の出力信号Ｖout1は、 Ｖout1＝Ｋ１（Ｂ−Ｂ’） …（１） となる。この信号Ｖout1とこれを反転した信号（−Ｖou
t1）は上記のようにそれぞれスイッチ回路５の端子ａ，
ｂに入力され、入力信号Ａの極性により端子ａ，ｂへの
接続が制御される。即ち、スイッチ回路５は入力信号Ａ
が正（＋）極性の時には端子ａを選択し、負（−）極性
の時には端子ｂを選択するように構成されている。

【００１０】今、入力信号Ａが正極性であるとすると、
スイッチ回路５の出力は信号Ｖout1となる。増幅回路６
の利得をＫ２とすると、増幅回路６を介して乗算回路７
に入力される信号Ｖout2は、 Ｖout2＝（Ｋ２×Ｖout1） ＝Ｋ（Ｂ−Ｂ’） …（２） となる（但し、Ｋ＝Ｋ２・Ｋ１）。

【００１１】この信号Ｖout2に入力端子１からの入力信
号Ａを乗算した結果が差動増幅器３の入力信号Ｂ’とな
るわけであるから、 Ｂ’＝Ｋ・Ａ（Ｂ−Ｂ’） …（３） となる。従って、信号Ｂ’は次式となる。 Ｂ’＝｛ＫＡ／（１＋ＫＡ）｝×Ｂ …（４）

【００１２】この（４）式を（２）式に代入し整理する
と、 Ｖout2＝｛Ｋ／（１＋ＫＡ）｝×Ｂ …（５） となる。ここで、図１に示す本発明の除算回路は帰還回
路で構成されており、トータル利得Ｋはループ利得を表
している。従って、Ｋは１より相当大きい（Ｋ＞＞１）
と仮定できるので、（５）式は次式のように近似でき
る。 Ｖout2＝（１／Ａ）×Ｂ ＝Ｂ／Ａ …（６） これにより、出力端子８からは信号Ｖout2である信号Ｂ
／Ａが出力され、除算処理が行われていることが分か
る。

【００１３】さらに、図１に示す回路の帰還ループにつ
いて考える。まず、スイッチ回路５が端子ａに接続され
ている場合において、入力信号Ａが正極性（Ａ＞０）の
時は、この帰還回路は負帰還ループとなり、回路が安定
な動作をすることは明白である。しかしながら、入力信
号Ａの極性が負極性（Ａ＜０）となると、この回路は正
帰還ループとなり、動作が不安定となる。そこで、本発
明の除算回路においては、入力信号Ａが負極性の場合、
スイッチ回路５が端子ｂに接続して負帰還ループを構成
し、動作を安定化するようにしている。

【００１４】ここで、入力信号Ａの極性が負極性の場合
について、上記と同様に回路動作について考える。差動
増幅器３の出力信号Ｖout1は、上記の（１）式となる。
今、入力信号Ａが負極性であるとすると、スイッチ回路
５は端子ｂに接続されるため、スイッチ回路５の出力は
信号（−Ｖout1）となる。従って、増幅回路６を介して
乗算回路７に入力される入力信号Ｖout2は、 Ｖout2＝−（Ｋ２×Ｖout1） ＝−Ｋ（Ｂ−Ｂ’） …（７） となる。

【００１５】この入力信号Ｖout2に入力端子１からの負
極性の入力信号（−Ａ）を乗算した結果が差動増幅器３
の入力信号Ｂ’となるわけであるから、 Ｂ’＝｛−Ｋ（Ｂ−Ｂ’）｝×（−Ａ） ＝Ｋ・Ａ（Ｂ−Ｂ’） …（８） となる。従って、信号Ｂ’は次式となる。 Ｂ’＝｛ＫＡ／（１＋ＫＡ）｝×Ｂ …（９） よって、信号Ｖout2は次式となる。 Ｖout2＝−｛Ｋ／（１＋ＫＡ）｝×Ｂ …（１０）

【００１６】上記の同様に、Ｋは１より相当大きい（Ｋ
＞＞１）ので、（１０）式は次式のように近似できる。 Ｖout2＝−（１／Ａ）×Ｂ ＝−Ｂ／Ａ …（１１） これにより、出力端子８からは信号Ｖout2である信号
（−Ｂ／Ａ）が出力され、除算処理が行われていること
が分かる。

【００１７】以上により、本発明の除算回路によれば、
全ての入力信号Ａ，Ｂに対して除算処理が可能であるこ
とが分かる。しかも、本発明の除算回路は、ＲＯＭも必
要なく、回路規模が大きくなってしまう関数回路も必要
なく、簡単な回路で高精度な除算処理を行うことができ
る。なお、本発明の除算回路は、デジタル回路でもアナ
ログ回路でもいずれでも構成することができる。

【００１８】

【発明の効果】以上詳細に説明したように、本発明の除
算回路は、第１の入力信号と第２の入力信号とが入力さ
れ、この第２の入力信号を第１の入力信号で除算処理す
る除算回路において、第２の入力信号が正相入力端子に
入力されると共に、第１の入力信号に所定の信号を乗算
した乗算出力信号が逆相入力端子に入力され、正相入力
より逆相入力を減算して出力する差分検出手段と、この
差分検出手段の出力信号とその反転信号とが入力され、
第１の入力信号が正極性の時には差分検出手段の出力信
号を出力し、第１の入力信号が負極性の時には反転信号
を出力するスイッチ手段と、第１の入力信号とスイッチ
手段の出力信号とを乗算して前記乗算出力信号を得る乗
算手段とを備えて構成したので、ＲＯＭや回路規模が大
きくなってしまう関数回路が必要なく、簡単な回路で高
精度な除算処理を行うことができるという特長を有す
る。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】従来例を示すブロック図である。

【図３】図２中の関数回路１０の入出力特性を示す図で
ある。

【符号の説明】

１，２ 入力端子 ３ 差動増幅器（差分検出手段） ４ 反転回路 ５ スイッチ回路（スイッチ手段） ６ 増幅回路 ７ 乗算回路（乗算手段） ８ 出力端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１の入力信号と第２の入力信号とが入力
   され、この第２の入力信号を前記第１の入力信号で除算
   処理する除算回路において、 前記第２の入力信号が正相入力端子に入力されると共
   に、前記第１の入力信号に所定の信号を乗算した乗算出
   力信号が逆相入力端子に入力され、正相入力より逆相入
   力を減算して出力する差分検出手段と、 前記差分検出手段の出力信号とその反転信号とが入力さ
   れ、前記第１の入力信号が正極性の時には前記差分検出
   手段の出力信号を出力し、前記第１の入力信号が負極性
   の時には前記反転信号を出力するスイッチ手段と、 前記第１の入力信号と前記スイッチ手段の出力信号とを
   乗算して前記乗算出力信号を得る乗算手段とを備えて構
   成することにより、 前記スイッチ手段の出力信号を除算処理信号として出力
   することを特徴とする除算回路。