JPH0944989A - 回路の時定数を較正する装置及び方法 - Google Patents
回路の時定数を較正する装置及び方法Info
- Publication number
- JPH0944989A JPH0944989A JP8141847A JP14184796A JPH0944989A JP H0944989 A JPH0944989 A JP H0944989A JP 8141847 A JP8141847 A JP 8141847A JP 14184796 A JP14184796 A JP 14184796A JP H0944989 A JPH0944989 A JP H0944989A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- coupled
- time constant
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000004044 response Effects 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 5
- 239000013643 reference control Substances 0.000 claims 4
- 230000000295 complement effect Effects 0.000 claims 3
- 230000003247 decreasing effect Effects 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 6
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 6
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 6
- 238000013500 data storage Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59605—Circuits
- G11B5/59622—Gain control; Filters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/08—Track changing or selecting during transducing operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/08—Track changing or selecting during transducing operation
- G11B21/081—Access to indexed tracks or parts of continuous track
- G11B21/083—Access to indexed tracks or parts of continuous track on discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
- G11B5/55—Track change, selection or acquisition by displacement of the head
- G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
- G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
- G11B5/55—Track change, selection or acquisition by displacement of the head
- G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
- G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
- G11B5/553—Details
Landscapes
- Digital Magnetic Recording (AREA)
- Moving Of Head For Track Selection And Changing (AREA)
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 精密回路要素を使用することなしにコンポー
ネント回路の時定数を所望の値に維持することを可能と
する技術を提供する。 【解決手段】 装置が回路の時定数を第一値に維持す
る。基準セル（１０６）は基準時定数を有している。較
正器（１６６）はセル（１０６）と該回路との両方に結
合されており且つ基準時定数を第二値に維持し且つ回路
時定数を第一値に維持する。
ネント回路の時定数を所望の値に維持することを可能と
する技術を提供する。 【解決手段】 装置が回路の時定数を第一値に維持す
る。基準セル（１０６）は基準時定数を有している。較
正器（１６６）はセル（１０６）と該回路との両方に結
合されており且つ基準時定数を第二値に維持し且つ回路
時定数を第一値に維持する。
Description
【０００１】
【発明の属する技術分野】本発明は、大略、電子回路に
関するものであって、更に詳細には、別の回路の時定数
を所望の値に設定し且つその値に維持する回路及び方法
に関するものである。
関するものであって、更に詳細には、別の回路の時定数
を所望の値に設定し且つその値に維持する回路及び方法
に関するものである。
【０００２】
【従来の技術】今日の電子装置の多くは、正確なポール
及びゼロ位置、即ち時定数をもつために、例えばフィル
タ又はＲＣＬ型回路網等の多数のそれらのコンポーネン
ト回路を必要とする。即ち、このような電子装置が適切
に動作するためには、コンポーネント回路の伝達関数は
厳しい公差を満足するものでなければならず、即ち狭い
特定した範囲を占有するものでなければならない。例え
ば、コンピュータディスクドライブの読取／書込ヘッド
を適切に位置決めさせるためには、ボイスコイル制御器
は、しばしば、精密な時定数をもったフィルタを必要と
する。
及びゼロ位置、即ち時定数をもつために、例えばフィル
タ又はＲＣＬ型回路網等の多数のそれらのコンポーネン
ト回路を必要とする。即ち、このような電子装置が適切
に動作するためには、コンポーネント回路の伝達関数は
厳しい公差を満足するものでなければならず、即ち狭い
特定した範囲を占有するものでなければならない。例え
ば、コンピュータディスクドライブの読取／書込ヘッド
を適切に位置決めさせるためには、ボイスコイル制御器
は、しばしば、精密な時定数をもったフィルタを必要と
する。
【０００３】回路の時定数は例えばコンデンサ又はイン
ダクタ等のエネルギ格納要素と、それに結合されている
等価インピーダンスとの間の物理的関係の数学的表現で
ある。例えば、容量Ｃをもった１個のコンデンサと抵抗
Ｒをもった抵抗とから較正される回路の時定数はＲ×Ｃ
である。逆に、インダクタンスＬをもった１個のインダ
クタと１個の抵抗とから構成される回路の時定数は１／
（Ｒ×Ｌ）である。両方の例において、時定数が大きけ
れば大きいほど、回路のポールの周波数は一層低く、従
って回路は一層遅い。
ダクタ等のエネルギ格納要素と、それに結合されている
等価インピーダンスとの間の物理的関係の数学的表現で
ある。例えば、容量Ｃをもった１個のコンデンサと抵抗
Ｒをもった抵抗とから較正される回路の時定数はＲ×Ｃ
である。逆に、インダクタンスＬをもった１個のインダ
クタと１個の抵抗とから構成される回路の時定数は１／
（Ｒ×Ｌ）である。両方の例において、時定数が大きけ
れば大きいほど、回路のポールの周波数は一層低く、従
って回路は一層遅い。
【０００４】然しながら、コンポーネント回路の構造及
び動作環境における変化が、その時定数のうちの１つ又
はそれ以上を所望の値からシフトさせる場合がある。例
えば、それが集積化した装置の一部である場合には、コ
ンポーネント回路の時定数はバッチ毎の製造プロセスに
おける変動に起因して所望の値から著しく変化する場合
がある。更に、時定数は、集積化した装置の温度におけ
る変化によって著しくシフトする場合がある。
び動作環境における変化が、その時定数のうちの１つ又
はそれ以上を所望の値からシフトさせる場合がある。例
えば、それが集積化した装置の一部である場合には、コ
ンポーネント回路の時定数はバッチ毎の製造プロセスに
おける変動に起因して所望の値から著しく変化する場合
がある。更に、時定数は、集積化した装置の温度におけ
る変化によって著しくシフトする場合がある。
【０００５】構造及び温度の変化にも拘らず正確な時定
数を維持する１つの技術は、コンポーネント回路の一部
又は全てを構成するために例えばコンデンサ又は抵抗等
の精密で温度安定性の回路コンポーネント即ち要素を使
用することである。然しながら、このような要素は、し
ばしば、精密でない要素よりも著しく高価なものであ
る。集積化した装置に適用される場合には、この技術は
しばしばこのような精密要素を集積化した装置へ外部的
に結合させて内部回路の時定数を正確に設定させること
を必要とする。このような集積化した装置を使用するシ
ステムのコストを増加させることに加えてこのような精
密要素はシステムのプリント回路基板面積及び設計時間
を増加させる場合がある。
数を維持する１つの技術は、コンポーネント回路の一部
又は全てを構成するために例えばコンデンサ又は抵抗等
の精密で温度安定性の回路コンポーネント即ち要素を使
用することである。然しながら、このような要素は、し
ばしば、精密でない要素よりも著しく高価なものであ
る。集積化した装置に適用される場合には、この技術は
しばしばこのような精密要素を集積化した装置へ外部的
に結合させて内部回路の時定数を正確に設定させること
を必要とする。このような集積化した装置を使用するシ
ステムのコストを増加させることに加えてこのような精
密要素はシステムのプリント回路基板面積及び設計時間
を増加させる場合がある。
【０００６】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、精密回路要素を使用する必要性なしにコン
ポーネント回路の時定数を所望の値に維持することを可
能とする装置及び方法を提供することを目的とする。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、精密回路要素を使用する必要性なしにコン
ポーネント回路の時定数を所望の値に維持することを可
能とする装置及び方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば、回路の
時定数を第一値に維持する装置が提供される。本装置は
基準時定数をもった基準セルを有している。キャリブレ
ータ即ち較正器が該セル及び該回路の両方へ結合してお
り且つ基準時定数を第二値に維持し且つ回路時定数を第
一値に維持する。
時定数を第一値に維持する装置が提供される。本装置は
基準時定数をもった基準セルを有している。キャリブレ
ータ即ち較正器が該セル及び該回路の両方へ結合してお
り且つ基準時定数を第二値に維持し且つ回路時定数を第
一値に維持する。
【０００８】本発明の一実施例においては、基準セルは
容量要素と該容量要素を横断して結合しており且つ該較
正器へ結合している制御端子を具備する可変抵抗を有し
ている。本発明の別の実施例においては、該較正器が、
基準時定数を基本的に第二値をもった所定時間期間と比
較し、且つ回路時定数及び基準時定数を第一値及び第二
値に夫々維持する制御電圧を発生し且つ該セル及び該回
路へ供給する。
容量要素と該容量要素を横断して結合しており且つ該較
正器へ結合している制御端子を具備する可変抵抗を有し
ている。本発明の別の実施例においては、該較正器が、
基準時定数を基本的に第二値をもった所定時間期間と比
較し、且つ回路時定数及び基準時定数を第一値及び第二
値に夫々維持する制御電圧を発生し且つ該セル及び該回
路へ供給する。
【０００９】本発明の更に別の実施例においては、該較
正器が、基準時定数を基本的に第一値に等しい期間をも
ったパルストレインと比較し、且つその比較に応答して
該回路時定数及び基準時定数を第一値及び第二値に夫々
維持する制御電圧を発生させる。本発明の更に別の実施
例においては、第一値は基本的に第二値に等しい。
正器が、基準時定数を基本的に第一値に等しい期間をも
ったパルストレインと比較し、且つその比較に応答して
該回路時定数及び基準時定数を第一値及び第二値に夫々
維持する制御電圧を発生させる。本発明の更に別の実施
例においては、第一値は基本的に第二値に等しい。
【００１０】本発明の利点は、精密回路要素を使用する
ことなしにコンポーネント回路の時定数を所望の値に維
持することが可能であるということである。本発明の別
の利点は、集積化した装置の一部として形成することが
可能であるということである。
ことなしにコンポーネント回路の時定数を所望の値に維
持することが可能であるということである。本発明の別
の利点は、集積化した装置の一部として形成することが
可能であるということである。
【００１１】
【発明の実施の形態】図１は本発明に基づくコンピュー
タシステム１０のブロック図を示している。コンピュー
タシステム１０は、例えば所望の計算又は作業を実施す
るためにソフトウエアを実行すること等のコンピュータ
機能を実施するコンピュータ回路１２を有している。コ
ンピュータ回路１２は、典型的に、プロセサ（不図示）
を有している。例えばキーパッド又はマウス等の１つ又
はそれ以上の入力装置１４がコンピュータ回路１２へ結
合しており且つオペレータ（不図示）がそれに対して手
動的にデータを入力することを可能としている。１つ又
はそれ以上の出力装置１６がコンピュータ回路１２へ結
合しており且つオペレータに対して発生されたデータを
供給している。出力装置１６の例としては、プリンタ及
びビデオディスプレイ装置等がある。１つ又はそれ以上
のデータ格納装置１８がコンピュータ回路１２へ結合し
ており、外部格納媒体上にデータを格納するか又は該媒
体からデータを検索する。データ格納装置１８及びそれ
と共に使用する格納媒体の例としては、例えばハードデ
ィスク、フロッピィディスク、テープカセット等の磁気
媒体を受付けるドライブ即ち駆動装置及び例えばレーザ
ディスク及びコンパクトディスクリードオンリメモリ
（ＣＤ−ＲＯＭ）を受付ける駆動装置等がある。
タシステム１０のブロック図を示している。コンピュー
タシステム１０は、例えば所望の計算又は作業を実施す
るためにソフトウエアを実行すること等のコンピュータ
機能を実施するコンピュータ回路１２を有している。コ
ンピュータ回路１２は、典型的に、プロセサ（不図示）
を有している。例えばキーパッド又はマウス等の１つ又
はそれ以上の入力装置１４がコンピュータ回路１２へ結
合しており且つオペレータ（不図示）がそれに対して手
動的にデータを入力することを可能としている。１つ又
はそれ以上の出力装置１６がコンピュータ回路１２へ結
合しており且つオペレータに対して発生されたデータを
供給している。出力装置１６の例としては、プリンタ及
びビデオディスプレイ装置等がある。１つ又はそれ以上
のデータ格納装置１８がコンピュータ回路１２へ結合し
ており、外部格納媒体上にデータを格納するか又は該媒
体からデータを検索する。データ格納装置１８及びそれ
と共に使用する格納媒体の例としては、例えばハードデ
ィスク、フロッピィディスク、テープカセット等の磁気
媒体を受付けるドライブ即ち駆動装置及び例えばレーザ
ディスク及びコンパクトディスクリードオンリメモリ
（ＣＤ−ＲＯＭ）を受付ける駆動装置等がある。
【００１２】図２は図１のデータ格納装置１８として使
用することの可能な媒体駆動装置２０のブロック図を示
している。駆動装置２０は格納媒体を回転させるスピン
ドル２４を回転させるためのモータ２２を有している。
本発明の一実施例においては、モータ２２はブラシレス
直流（ＤＣ）モータである。媒体駆動装置２０は、更
に、格納媒体からデータを読取り且つそれへデータを書
込むための読取／書込ヘッド２６を有している。コイル
組立体３０内を移動可能なアーム２８がヘッド２６を支
持している。集積回路とすることの可能な制御器３２
が、図１のコンピュータ回路１２から受取られる制御信
号に応答してモータ２２及びコイル組立体３０を制御す
る。媒体駆動装置２０は、更に、例えばハウジング及び
ローディング機構等のその他のコンポーネントを有する
ものであるが、説明の便宜上それらは省略してある。
用することの可能な媒体駆動装置２０のブロック図を示
している。駆動装置２０は格納媒体を回転させるスピン
ドル２４を回転させるためのモータ２２を有している。
本発明の一実施例においては、モータ２２はブラシレス
直流（ＤＣ）モータである。媒体駆動装置２０は、更
に、格納媒体からデータを読取り且つそれへデータを書
込むための読取／書込ヘッド２６を有している。コイル
組立体３０内を移動可能なアーム２８がヘッド２６を支
持している。集積回路とすることの可能な制御器３２
が、図１のコンピュータ回路１２から受取られる制御信
号に応答してモータ２２及びコイル組立体３０を制御す
る。媒体駆動装置２０は、更に、例えばハウジング及び
ローディング機構等のその他のコンポーネントを有する
ものであるが、説明の便宜上それらは省略してある。
【００１３】動作について説明すると、制御器３２はモ
ータ２２を制御してスピンドル２４を回転させ、従って
媒体を所望の速度で回転させる。モータ２２が所望の速
度に到達すると、制御器３２はコイル組立体３０を制御
して、アーム２８を介して、読取られるか又は書込まれ
るべく選択された格納位置を含む格納媒体の半径方向位
置、即ちトラックへ隣接させるべくヘッド２６を移動さ
せる。従って、コイル組立体３０はボイスコイル組立体
（不図示）と同様であって、即ち、それに対して適宜の
信号を印加することによって、アーム２８を組立体３０
の中又は外部へ所望の距離摺動させることが可能であ
る。制御器３２からの信号に応答して、ヘッド２６はコ
ンピュータ回路１２からのデータを選択した格納位置へ
転送する（書込）か、又は選択した格納位置からのデー
タをコンピュータ回路１２へ転送する（読取）。
ータ２２を制御してスピンドル２４を回転させ、従って
媒体を所望の速度で回転させる。モータ２２が所望の速
度に到達すると、制御器３２はコイル組立体３０を制御
して、アーム２８を介して、読取られるか又は書込まれ
るべく選択された格納位置を含む格納媒体の半径方向位
置、即ちトラックへ隣接させるべくヘッド２６を移動さ
せる。従って、コイル組立体３０はボイスコイル組立体
（不図示）と同様であって、即ち、それに対して適宜の
信号を印加することによって、アーム２８を組立体３０
の中又は外部へ所望の距離摺動させることが可能であ
る。制御器３２からの信号に応答して、ヘッド２６はコ
ンピュータ回路１２からのデータを選択した格納位置へ
転送する（書込）か、又は選択した格納位置からのデー
タをコンピュータ回路１２へ転送する（読取）。
【００１４】図３は図２の媒体駆動制御器３２の一実施
例のブロック図である。制御器３２は図２のスピンドル
モータ２２を制御するためのスピンドル駆動制御回路３
２を有しており、且つ図２のコイル組立体３０を駆動す
るためのコイル制御回路３６を有している。制御器３２
は完全に集積化した装置とするか、ディスクリートな部
品から形成するか、又は集積化とディスクリートコンポ
ーネントとの組合わせとすることが可能である。
例のブロック図である。制御器３２は図２のスピンドル
モータ２２を制御するためのスピンドル駆動制御回路３
２を有しており、且つ図２のコイル組立体３０を駆動す
るためのコイル制御回路３６を有している。制御器３２
は完全に集積化した装置とするか、ディスクリートな部
品から形成するか、又は集積化とディスクリートコンポ
ーネントとの組合わせとすることが可能である。
【００１５】図４は図３のスピンドルモータ制御回路３
４の一実施例を示した回路ブロック図である。制御回路
３４は非反転入力端子において入力駆動信号を受取り且
つ反転入力端子においてフィードバック信号を受取る差
動増幅器４０を有している。増幅器４０の出力端子はマ
ルチプレクサ４２の入力端子へ結合しており、マルチプ
レクサ４２はシーケンサ４４へ結合されている多数の制
御入力端及び各々がプレドライバ４６へ結合している多
数の出力端を具備している。本発明の一実施例において
は、マルチプレクサ４２は３つの制御入力と３つの出力
とを有している。プレドライバ４６は、各々、パワー駆
動トランジスタ４８の制御入力端へ結合している。トラ
ンジスタ４８は供給電圧ＶDDと検知抵抗５０との間に結
合している。トランジスタ４８ａ−ｃはモータコイル５
２ａ−ｃへ夫々結合した電流ソース（供給）端子を有し
ており、且つトランジスタ４８ｄ−ｆはモータコイル５
２ｃ−ａへ夫々結合した電流シンク（吸込）端子を有し
ている。各コイル・トランジスタ接合は逆起電力（ＢＥ
ＭＦ）検知器５４の入力端へ結合している。各モータコ
イル５２ａ−ｃの残りの端子は検知器５４のセンタータ
ップ入力端へ結合している。検知器５４の出力端子はシ
ーケンサ４４へ結合しており、シーケンサ４４は各々が
対応するプレドライバ４６へ結合している多数の出力端
を有している。本発明の一実施例においては、シーケン
サ４４はプレドライバ４６ａ−ｃへ夫々結合している３
つの出力端を有している。検知抵抗５０はセンスアンプ
５６の入力端と基準電圧、この場合には接地との間に結
合されている。増幅器はその出力端においてフィードバ
ック信号を発生し、そのフィードバック信号は増幅器４
０の反転入力端子へ供給される。
４の一実施例を示した回路ブロック図である。制御回路
３４は非反転入力端子において入力駆動信号を受取り且
つ反転入力端子においてフィードバック信号を受取る差
動増幅器４０を有している。増幅器４０の出力端子はマ
ルチプレクサ４２の入力端子へ結合しており、マルチプ
レクサ４２はシーケンサ４４へ結合されている多数の制
御入力端及び各々がプレドライバ４６へ結合している多
数の出力端を具備している。本発明の一実施例において
は、マルチプレクサ４２は３つの制御入力と３つの出力
とを有している。プレドライバ４６は、各々、パワー駆
動トランジスタ４８の制御入力端へ結合している。トラ
ンジスタ４８は供給電圧ＶDDと検知抵抗５０との間に結
合している。トランジスタ４８ａ−ｃはモータコイル５
２ａ−ｃへ夫々結合した電流ソース（供給）端子を有し
ており、且つトランジスタ４８ｄ−ｆはモータコイル５
２ｃ−ａへ夫々結合した電流シンク（吸込）端子を有し
ている。各コイル・トランジスタ接合は逆起電力（ＢＥ
ＭＦ）検知器５４の入力端へ結合している。各モータコ
イル５２ａ−ｃの残りの端子は検知器５４のセンタータ
ップ入力端へ結合している。検知器５４の出力端子はシ
ーケンサ４４へ結合しており、シーケンサ４４は各々が
対応するプレドライバ４６へ結合している多数の出力端
を有している。本発明の一実施例においては、シーケン
サ４４はプレドライバ４６ａ−ｃへ夫々結合している３
つの出力端を有している。検知抵抗５０はセンスアンプ
５６の入力端と基準電圧、この場合には接地との間に結
合されている。増幅器はその出力端においてフィードバ
ック信号を発生し、そのフィードバック信号は増幅器４
０の反転入力端子へ供給される。
【００１６】動作について説明すると、コンピュータ回
路１２又は制御器３２のその他の回路（不図示）がモー
タ２２を適宜の速度で駆動するのに適した電圧で入力信
号を発生する。シーケンサ４４は、シーケンサ４４及び
マルチプレクサ４２がプレドライバ４６と関連してトラ
ンジスタ４８を活性化させるシーケンスを決定する。こ
のようなシーケンスは当該技術分野において公知であ
り、従ってその詳細な説明は割愛する。ＢＥＭＦ検知器
５４が選択したコイル・トランジスタ接合における電圧
をセンタータップ電圧と比較し、且つその比較結果をシ
ーケンサ４４へ供給する。シーケンサ４４は、この比較
情報を使用してトランジスタ・活性シーケンスを計算す
る。抵抗５０はトランジスタ４８ｄ−ｆを介しての電流
の和を検知電圧へ変換し、それは増幅器５６によってフ
ィードバック電圧へ増幅される。本発明の一実施例にお
いては、この検知電圧は約１００乃至３００ｍＶであ
る。増幅器４０はフィードバック電圧が基本的に入力電
圧と等しい状態を維持するようにその出力電圧を調節す
る。
路１２又は制御器３２のその他の回路（不図示）がモー
タ２２を適宜の速度で駆動するのに適した電圧で入力信
号を発生する。シーケンサ４４は、シーケンサ４４及び
マルチプレクサ４２がプレドライバ４６と関連してトラ
ンジスタ４８を活性化させるシーケンスを決定する。こ
のようなシーケンスは当該技術分野において公知であ
り、従ってその詳細な説明は割愛する。ＢＥＭＦ検知器
５４が選択したコイル・トランジスタ接合における電圧
をセンタータップ電圧と比較し、且つその比較結果をシ
ーケンサ４４へ供給する。シーケンサ４４は、この比較
情報を使用してトランジスタ・活性シーケンスを計算す
る。抵抗５０はトランジスタ４８ｄ−ｆを介しての電流
の和を検知電圧へ変換し、それは増幅器５６によってフ
ィードバック電圧へ増幅される。本発明の一実施例にお
いては、この検知電圧は約１００乃至３００ｍＶであ
る。増幅器４０はフィードバック電圧が基本的に入力電
圧と等しい状態を維持するようにその出力電圧を調節す
る。
【００１７】図５は図２のコイル組立体３０及び図３の
コイル制御回路３６の両方のブロック図を示している。
コイル制御器３６は、入力端子６２において図１のコン
ピュータ回路１２から制御信号を受取るフィルタ回路６
０を有しており、且つ該制御信号をフィルタして出力端
子６４においてフィルタした出力信号を発生する。駆動
回路６６は入力端子６８においてそのフィルタした出力
信号を受取り且つ出力端子７０ａ及び７０ｂにおいて差
動駆動信号を発生する。コイル組立体３０は駆動端子７
２ａ及び７２ｂを有しており、それらは出力端子７０ａ
及び７０ｂから夫々差動駆動信号を受取る。コイル組立
体３０は、更に、コイル７４を有しており、コイル７４
は、駆動信号に応答して、図２のアーム２８を移動させ
る磁界を発生させる。コイル７４及び検知負荷７６は駆
動端子７２ａ及び７２ｂの間に直列結合されている。図
示した如く、本発明の一側面においては、検知負荷７６
は抵抗である。フィードバック回路７８はコイル組立体
３０の駆動端子７２ｂ及びフィードバック端子８２へ夫
々結合されている差動入力端子８０ａ及び８０ｂを有し
ており、従ってフィードバック回路７８の差動入力端は
検知負荷７６を横断して結合されている。フィードバッ
ク回路７８は出力端子８４においてフィードバック信号
を発生し、それは駆動回路６６のフィードバック入力端
子８６へ供給される。ヘッドパーク回路８８は、駆動回
路６６のパーク端子９２へ結合している端子９０を有し
ている。上述したように、コイル制御回路３６は、集積
化コンポーネント、ディスクリートコンポーネント、又
は集積化コンポーネントとディスクリートコンポーネン
トとの両方の組合わせによって形成することが可能であ
る。
コイル制御回路３６の両方のブロック図を示している。
コイル制御器３６は、入力端子６２において図１のコン
ピュータ回路１２から制御信号を受取るフィルタ回路６
０を有しており、且つ該制御信号をフィルタして出力端
子６４においてフィルタした出力信号を発生する。駆動
回路６６は入力端子６８においてそのフィルタした出力
信号を受取り且つ出力端子７０ａ及び７０ｂにおいて差
動駆動信号を発生する。コイル組立体３０は駆動端子７
２ａ及び７２ｂを有しており、それらは出力端子７０ａ
及び７０ｂから夫々差動駆動信号を受取る。コイル組立
体３０は、更に、コイル７４を有しており、コイル７４
は、駆動信号に応答して、図２のアーム２８を移動させ
る磁界を発生させる。コイル７４及び検知負荷７６は駆
動端子７２ａ及び７２ｂの間に直列結合されている。図
示した如く、本発明の一側面においては、検知負荷７６
は抵抗である。フィードバック回路７８はコイル組立体
３０の駆動端子７２ｂ及びフィードバック端子８２へ夫
々結合されている差動入力端子８０ａ及び８０ｂを有し
ており、従ってフィードバック回路７８の差動入力端は
検知負荷７６を横断して結合されている。フィードバッ
ク回路７８は出力端子８４においてフィードバック信号
を発生し、それは駆動回路６６のフィードバック入力端
子８６へ供給される。ヘッドパーク回路８８は、駆動回
路６６のパーク端子９２へ結合している端子９０を有し
ている。上述したように、コイル制御回路３６は、集積
化コンポーネント、ディスクリートコンポーネント、又
は集積化コンポーネントとディスクリートコンポーネン
トとの両方の組合わせによって形成することが可能であ
る。
【００１８】動作について説明すると、フィルタ回路６
０が図１のコンピュータ回路１２からヘッド制御信号を
受取る。本発明の一側面においては、ヘッド信号は１つ
又はそれ以上の変調ビット情報を有するパルスである。
本発明の別の側面においては、制御回路３２はフィルタ
回路６０を介してコンピュータ回路１２に対しヘッド２
６の現在の位置としての情報を供給することが可能であ
る。フィルタ回路６０はヘッド信号をフィルタし且つフ
ィルタした出力信号を駆動回路６６へ供給し、それはフ
ィルタした信号を処理し且つコイル駆動信号を発生す
る。フィードバック回路７８は検知電圧信号を受取り、
それは検知負荷７６を介しての電流とその抵抗との積と
等しく、且つそれに応答して、フィードバック信号を発
生し、駆動回路６６はそれをフィルタした信号と結合さ
せてコイル駆動信号を発生する。フィードバックの一般
的な理論及び利点は公知であるので、その詳細な説明は
割愛する。電源電圧が中断された場合には、パーク回路
８８が駆動回路６６に対して信号を送り、ヘッド２６に
対して損傷が発生することを防止するためにコイル駆動
信号を発生する。コイル駆動信号における中断によって
誘発された変動がアーム２８を誤って移動させた場合に
は損傷が発生する場合がある。
０が図１のコンピュータ回路１２からヘッド制御信号を
受取る。本発明の一側面においては、ヘッド信号は１つ
又はそれ以上の変調ビット情報を有するパルスである。
本発明の別の側面においては、制御回路３２はフィルタ
回路６０を介してコンピュータ回路１２に対しヘッド２
６の現在の位置としての情報を供給することが可能であ
る。フィルタ回路６０はヘッド信号をフィルタし且つフ
ィルタした出力信号を駆動回路６６へ供給し、それはフ
ィルタした信号を処理し且つコイル駆動信号を発生す
る。フィードバック回路７８は検知電圧信号を受取り、
それは検知負荷７６を介しての電流とその抵抗との積と
等しく、且つそれに応答して、フィードバック信号を発
生し、駆動回路６６はそれをフィルタした信号と結合さ
せてコイル駆動信号を発生する。フィードバックの一般
的な理論及び利点は公知であるので、その詳細な説明は
割愛する。電源電圧が中断された場合には、パーク回路
８８が駆動回路６６に対して信号を送り、ヘッド２６に
対して損傷が発生することを防止するためにコイル駆動
信号を発生する。コイル駆動信号における中断によって
誘発された変動がアーム２８を誤って移動させた場合に
は損傷が発生する場合がある。
【００１９】図６は図５のフィルタ回路６０の一部を形
成する時定数維持回路９４の概略回路図である。回路９
４は、充電回路９６を有しており、それは、図示した如
くトランジスタ１００へ結合されているインバータ９８
を有しており、入力端子９９において一連の較正用パル
スを受取り且つ出力端子１０２において充電用信号を発
生する。出力端子１０２は基準セル１０６の充電用端子
１０４へ結合しており、セル１０６は容量要素１０８
（この場合はコンデンサ）と端子１０４と基準端子１１
２との間に並列的に結合されている可変インピーダンス
１１０（この場合はトランジスタ）を有している。基準
電圧ＶREF1が端子１１２へ供給される。
成する時定数維持回路９４の概略回路図である。回路９
４は、充電回路９６を有しており、それは、図示した如
くトランジスタ１００へ結合されているインバータ９８
を有しており、入力端子９９において一連の較正用パル
スを受取り且つ出力端子１０２において充電用信号を発
生する。出力端子１０２は基準セル１０６の充電用端子
１０４へ結合しており、セル１０６は容量要素１０８
（この場合はコンデンサ）と端子１０４と基準端子１１
２との間に並列的に結合されている可変インピーダンス
１１０（この場合はトランジスタ）を有している。基準
電圧ＶREF1が端子１１２へ供給される。
【００２０】充電用端子１０４は更に比較器１１４の反
転入力端へ結合しており、比較器１１４の非反転入力端
子は基準電圧ＶREF2を受取る。比較器１１４の出力端子
はＤフリップフロップ１１８の入力端子１１６へ結合し
ている。クロック入力端１２０が較正用パルスを受取り
且つイネーブル入力端１２２は論理高を表わす供給電圧
ＶCCを受取る。出力端Ｑは電流源１２４の入力端子１２
３へ結合しており、出力端Ｑ＿はスイッチ１２６（この
場合はトランジスタ）の制御端子１２５へ結合してい
る。尚、本明細書においては、英文字記号の後にアンダ
ーラインを付したものはその英文字記号の反転したもの
であることを表わしている。
転入力端へ結合しており、比較器１１４の非反転入力端
子は基準電圧ＶREF2を受取る。比較器１１４の出力端子
はＤフリップフロップ１１８の入力端子１１６へ結合し
ている。クロック入力端１２０が較正用パルスを受取り
且つイネーブル入力端１２２は論理高を表わす供給電圧
ＶCCを受取る。出力端Ｑは電流源１２４の入力端子１２
３へ結合しており、出力端Ｑ＿はスイッチ１２６（この
場合はトランジスタ）の制御端子１２５へ結合してい
る。尚、本明細書においては、英文字記号の後にアンダ
ーラインを付したものはその英文字記号の反転したもの
であることを表わしている。
【００２１】スイッチ１２６は電流源１２８とカレント
ミラー１３０との間に結合されている。電流源１２４は
図示した如く結合されている一対のトランジスタ１３２
及び１３４と、駆動端子１３６と、バイアス電圧ＶBIAS
へ結合している制御端子１３８とを有している。電流源
１２８は制御端子１４０及び図示した如く結合されてい
るトランジスタ１４２及び１４４を有している。カレン
トミラー１３０は駆動端子１５２へ結合されているトラ
ンジスタ１４８及び１５０を有している。
ミラー１３０との間に結合されている。電流源１２４は
図示した如く結合されている一対のトランジスタ１３２
及び１３４と、駆動端子１３６と、バイアス電圧ＶBIAS
へ結合している制御端子１３８とを有している。電流源
１２８は制御端子１４０及び図示した如く結合されてい
るトランジスタ１４２及び１４４を有している。カレン
トミラー１３０は駆動端子１５２へ結合されているトラ
ンジスタ１４８及び１５０を有している。
【００２２】電流源１２４の駆動端子１３６及びカレン
トミラー１４６の駆動端子１５２の両方は信号格納装置
１５６のキャリブレイション（較正）端子１５４へ結合
している。信号格納装置１５６は基準電圧（この場合は
接地）へ結合されている基準端子１５８を有している。
較正端子１５４は、更に、基準セル１０６の時定数制御
端子１６０へ結合している。
トミラー１４６の駆動端子１５２の両方は信号格納装置
１５６のキャリブレイション（較正）端子１５４へ結合
している。信号格納装置１５６は基準電圧（この場合は
接地）へ結合されている基準端子１５８を有している。
較正端子１５４は、更に、基準セル１０６の時定数制御
端子１６０へ結合している。
【００２３】比較器１１４及びフリップフロップ１１８
は一体となって比較器回路１６２を形成し、且つスイッ
チ１２６、電流源１２４及び１２８、カレントミラー１
３０及び信号格納装置１５６は較正信号発生器１６４を
形成している。比較器回路１６２及び較正信号発生器１
６４は一体となって較正回路１６６を形成している。本
発明の一実施例においては、トランジスタ１００，１１
０，１２６，１３２，１３４，１４２，１４４，１４
８，１５０の幅対長さ比は、夫々、５０ミクロン／１．
２ミクロン、３．４／３５０、６０／１．２、１００／
１．２、３．４／１．２、２００／１．２、２０／１．
２、４０／１．２、５／１．２であり、且つコンデンサ
１０８及び１１０の値は夫々５ｐＦ及び３５ｐＦであ
る。
は一体となって比較器回路１６２を形成し、且つスイッ
チ１２６、電流源１２４及び１２８、カレントミラー１
３０及び信号格納装置１５６は較正信号発生器１６４を
形成している。比較器回路１６２及び較正信号発生器１
６４は一体となって較正回路１６６を形成している。本
発明の一実施例においては、トランジスタ１００，１１
０，１２６，１３２，１３４，１４２，１４４，１４
８，１５０の幅対長さ比は、夫々、５０ミクロン／１．
２ミクロン、３．４／３５０、６０／１．２、１００／
１．２、３．４／１．２、２００／１．２、２０／１．
２、４０／１．２、５／１．２であり、且つコンデンサ
１０８及び１１０の値は夫々５ｐＦ及び３５ｐＦであ
る。
【００２４】動作について説明すると、較正パルスの各
々は、基本的に基準セル１０６に対して所望される時定
数に等しい相次ぐパルスの間の周期よりも著しく小さ
い。典型的に、例えばモノステーブルマルチバイブレー
タ（不図示）等の回路が典型的にクリスタル回路（不図
示）によって発生される精密なシステムクロックからパ
ルスを派生させる。適宜のマルチバイブレータ及びクリ
スタル回路は当該技術分野において公知であり、従って
それらの詳細な説明は割愛する。正向パルスがインバー
タ９８へ入力されると、スイッチのように動作するトラ
ンジスタ１００が閉成してＶCCと充電端子１０４との間
に低インピーダンス経路を形成する。この経路は、コン
デンサ１０８を基本的にＶCCへ充電することを許容し、
ＶCCは本発明の一実施例においては、５Ｖである。この
パルスの終了時において、トランジスタ１００が開成
し、且つコンデンサ１０８上の電荷はトランジスタ１１
０によって形成されている抵抗を介して散逸し始める。
々は、基本的に基準セル１０６に対して所望される時定
数に等しい相次ぐパルスの間の周期よりも著しく小さ
い。典型的に、例えばモノステーブルマルチバイブレー
タ（不図示）等の回路が典型的にクリスタル回路（不図
示）によって発生される精密なシステムクロックからパ
ルスを派生させる。適宜のマルチバイブレータ及びクリ
スタル回路は当該技術分野において公知であり、従って
それらの詳細な説明は割愛する。正向パルスがインバー
タ９８へ入力されると、スイッチのように動作するトラ
ンジスタ１００が閉成してＶCCと充電端子１０４との間
に低インピーダンス経路を形成する。この経路は、コン
デンサ１０８を基本的にＶCCへ充電することを許容し、
ＶCCは本発明の一実施例においては、５Ｖである。この
パルスの終了時において、トランジスタ１００が開成
し、且つコンデンサ１０８上の電荷はトランジスタ１１
０によって形成されている抵抗を介して散逸し始める。
【００２５】比較器１１４は基準セル１０６を横断して
の電圧を、所望の１時定数、即ち相次ぐ入力パルスの間
の周期の経過の後にセル１０６が放電する電圧と基本的
に等しい基準電圧ＶREF2と比較する。従って、ＶREF2は
基本的にはセル１０６が充電される初期的な電圧をほぼ
２．７１８に等しい基数ｅで割算したものと等しい。従
って、ＶCC＝５Ｖの場合には、ＶREF2はほぼ１．８Ｖに
等しい。
の電圧を、所望の１時定数、即ち相次ぐ入力パルスの間
の周期の経過の後にセル１０６が放電する電圧と基本的
に等しい基準電圧ＶREF2と比較する。従って、ＶREF2は
基本的にはセル１０６が充電される初期的な電圧をほぼ
２．７１８に等しい基数ｅで割算したものと等しい。従
って、ＶCC＝５Ｖの場合には、ＶREF2はほぼ１．８Ｖに
等しい。
【００２６】基本的に基準セル１０６の充電の後所望の
１時定数５である次のパルスが発生すると、フリップフ
ロップ１１８は比較器１１４の出力を出力端Ｑ及びＱ＿
へラッチさせる。例えば、セル１０６を横断しての電圧
がＶREF2より大きな値へ放電されると、比較器１１４は
論理０を出力する。逆に、セル１０６がＶREF2より低い
電圧へ放電すると、比較器１１４は論理１を出力する。
従って、比較器１１４が論理０を出力する場合には、セ
ル１０６の時定数は所望の時定数よりも大きく、且つ比
較器１１４が論理１を出力する場合には、基準時定数は
所望の時定数よりも短い。
１時定数５である次のパルスが発生すると、フリップフ
ロップ１１８は比較器１１４の出力を出力端Ｑ及びＱ＿
へラッチさせる。例えば、セル１０６を横断しての電圧
がＶREF2より大きな値へ放電されると、比較器１１４は
論理０を出力する。逆に、セル１０６がＶREF2より低い
電圧へ放電すると、比較器１１４は論理１を出力する。
従って、比較器１１４が論理０を出力する場合には、セ
ル１０６の時定数は所望の時定数よりも大きく、且つ比
較器１１４が論理１を出力する場合には、基準時定数は
所望の時定数よりも短い。
【００２７】比較器１１４の出力が論理０である場合に
は、出力端Ｑは論理０であり且つ出力端Ｑ＿は論理１で
ある。出力端Ｑ上が論理０であると電流１２４をターン
オフさせ且つ出力端Ｑ＿における論理１は、スイッチの
ように作用するトランジスタ１２６を閉成させ、従って
電流源１２８からカレントミラー１３０へ電流が流れる
ことを許容する。スイッチ１２６を介して流れる電流に
比例する電流が出力端子１５２においてミラー動作さ
れ、それはコンデンサ１５６へ電流を供給する。この供
給電流はコンデンサ１５６を充電させ、従って端子１５
４における電圧を増加させる。この一層高い電圧はトラ
ンジスタ１１０のゲートへ供給され、トランジスタ１１
０の抵抗を減少させ、従って基準セル１０６の時定数を
低下させる。従って、セル１０６の時定数が所望の時定
数よりも大きい場合には、較正回路１６６は基準時定数
を短くさせ且つそれを所望の時定数へ向けて駆動すべく
作用する。
は、出力端Ｑは論理０であり且つ出力端Ｑ＿は論理１で
ある。出力端Ｑ上が論理０であると電流１２４をターン
オフさせ且つ出力端Ｑ＿における論理１は、スイッチの
ように作用するトランジスタ１２６を閉成させ、従って
電流源１２８からカレントミラー１３０へ電流が流れる
ことを許容する。スイッチ１２６を介して流れる電流に
比例する電流が出力端子１５２においてミラー動作さ
れ、それはコンデンサ１５６へ電流を供給する。この供
給電流はコンデンサ１５６を充電させ、従って端子１５
４における電圧を増加させる。この一層高い電圧はトラ
ンジスタ１１０のゲートへ供給され、トランジスタ１１
０の抵抗を減少させ、従って基準セル１０６の時定数を
低下させる。従って、セル１０６の時定数が所望の時定
数よりも大きい場合には、較正回路１６６は基準時定数
を短くさせ且つそれを所望の時定数へ向けて駆動すべく
作用する。
【００２８】逆に、比較器１１４の出力が論理１である
場合には、出力端Ｑは論理１であり且つ出力端Ｑ＿は論
理０である。出力端Ｑ＿における論理０はスイッチ１２
６をシャットオフさせ、従ってカレントミラー１３０は
端子１５２から電流を供給することはない。出力端Ｑに
おける論理１はスイッチのように作用するトランジスタ
１３２をターンオンさせ、且つトランジスタ１３４によ
って設定される電流がコンデンサ１５６から端子１３６
へ流れることを許容する。従って、電流源１２４は端子
１５４から電流をシンク即ち吸込み、コンデンサ１５６
を放電させ、且つ端子１５４における電圧を減少させ
る。このより低い電圧はトランジスタ１１０の抵抗を増
加させ、従って基準セル１０６の時定数を増加させる。
従って、セル１０６の時定数が所望の時定数よりも短い
場合には、較正回路１６６は基準時定数を長くするよう
に作用し且つそれを所望の時定数へ向けて駆動する。
場合には、出力端Ｑは論理１であり且つ出力端Ｑ＿は論
理０である。出力端Ｑ＿における論理０はスイッチ１２
６をシャットオフさせ、従ってカレントミラー１３０は
端子１５２から電流を供給することはない。出力端Ｑに
おける論理１はスイッチのように作用するトランジスタ
１３２をターンオンさせ、且つトランジスタ１３４によ
って設定される電流がコンデンサ１５６から端子１３６
へ流れることを許容する。従って、電流源１２４は端子
１５４から電流をシンク即ち吸込み、コンデンサ１５６
を放電させ、且つ端子１５４における電圧を減少させ
る。このより低い電圧はトランジスタ１１０の抵抗を増
加させ、従って基準セル１０６の時定数を増加させる。
従って、セル１０６の時定数が所望の時定数よりも短い
場合には、較正回路１６６は基準時定数を長くするよう
に作用し且つそれを所望の時定数へ向けて駆動する。
【００２９】従って、較正回路１６６によって形成され
るフィードバックループは、基準時定数を基本的に所望
の時定数と等しいように維持させる。基準時定数が所望
の時定数と実質的に異なるものとなる場合には、較正回
路１６６は２つの時定数が基本的に等しくなるまで基準
時定数を所望の時定数へ向けて駆動する。公知のフィー
ドバック技術を使用して、較正回路１６６は基準時定数
が振動することを防止するような安定な態様で設計され
ている。
るフィードバックループは、基準時定数を基本的に所望
の時定数と等しいように維持させる。基準時定数が所望
の時定数と実質的に異なるものとなる場合には、較正回
路１６６は２つの時定数が基本的に等しくなるまで基準
時定数を所望の時定数へ向けて駆動する。公知のフィー
ドバック技術を使用して、較正回路１６６は基準時定数
が振動することを防止するような安定な態様で設計され
ている。
【００３０】図７を参照して以下に説明するように、較
正端子１５４は、更に、フィルタ１６８へ結合してい
る。従って、時定数維持回路９４は、１つ又はそれ以上
のスレーブ回路の時定数を所望の時定数と比例するか又
は等しく維持するマスタ回路として作用する。
正端子１５４は、更に、フィルタ１６８へ結合してい
る。従って、時定数維持回路９４は、１つ又はそれ以上
のスレーブ回路の時定数を所望の時定数と比例するか又
は等しく維持するマスタ回路として作用する。
【００３１】図７はフィルタ回路６０の一部を形成する
ことの可能なフィルタ１６８の回路図である。図示した
如く、フィルタ１６８はゲートを較正線１６７へ結合し
た一対のトランジスタ１７０及び１７２と、一対のコン
デンサ１７４及び１７６とを有している。増幅器１７７
は図示した如く単位利得形態で結合されている。本発明
の一実施例においては、トランジスタ１７０及び１７２
の幅対長さ比は両方とも３．４ミクロン／３８ミクロン
であり、コンデンサ１７４及び１７６の値は夫々７５及
び３０ｐＦである。
ことの可能なフィルタ１６８の回路図である。図示した
如く、フィルタ１６８はゲートを較正線１６７へ結合し
た一対のトランジスタ１７０及び１７２と、一対のコン
デンサ１７４及び１７６とを有している。増幅器１７７
は図示した如く単位利得形態で結合されている。本発明
の一実施例においては、トランジスタ１７０及び１７２
の幅対長さ比は両方とも３．４ミクロン／３８ミクロン
であり、コンデンサ１７４及び１７６の値は夫々７５及
び３０ｐＦである。
【００３２】動作について説明すると、フィルタ１６８
はトランジスタ１７０への信号入力をフィルタする。こ
の入力信号は図１のコンピュータ回路１２からのヘッド
制御信号とするか、又はフィルタを必要とするその他の
いずれかの信号とすることが可能である。図６のトラン
ジスタ１１０に関連して上述したように、トランジスタ
１７０及び１７２は可変抵抗として作用し、その抵抗値
は較正線１６７上の較正信号によって制御される。従っ
て、図６の回路９４からの較正信号はフィルタ１６８の
時定数を制御する。トランジスタ１７０及び１７２の寸
法及びコンデンサ１７４及び１７６の値に依存して、回
路９４は、基準時定数を所望の値（回路９４入力信号の
相次ぐパルスの間の時間）と基本的に等しく維持するこ
とに加えて、フィルタ１６８の時定数を基準時定数、即
ち所望の値に等しいか又は比例するように維持する。フ
ィルタ１６８の時定数と基準時定数との間の比例関係を
知ることによって、回路９４は基準時定数をその所望の
値に維持することによってフィルタ時定数を所望の値に
維持する。
はトランジスタ１７０への信号入力をフィルタする。こ
の入力信号は図１のコンピュータ回路１２からのヘッド
制御信号とするか、又はフィルタを必要とするその他の
いずれかの信号とすることが可能である。図６のトラン
ジスタ１１０に関連して上述したように、トランジスタ
１７０及び１７２は可変抵抗として作用し、その抵抗値
は較正線１６７上の較正信号によって制御される。従っ
て、図６の回路９４からの較正信号はフィルタ１６８の
時定数を制御する。トランジスタ１７０及び１７２の寸
法及びコンデンサ１７４及び１７６の値に依存して、回
路９４は、基準時定数を所望の値（回路９４入力信号の
相次ぐパルスの間の時間）と基本的に等しく維持するこ
とに加えて、フィルタ１６８の時定数を基準時定数、即
ち所望の値に等しいか又は比例するように維持する。フ
ィルタ１６８の時定数と基準時定数との間の比例関係を
知ることによって、回路９４は基準時定数をその所望の
値に維持することによってフィルタ時定数を所望の値に
維持する。
【００３３】図８は図５のコイル制御回路３６の一実施
例を示した回路図である。フィルタ６０、コイル７４、
検知負荷７６を除いて、点線は図５のブロック６６，７
８，８８の各々と関連する回路を含んでいる。
例を示した回路図である。フィルタ６０、コイル７４、
検知負荷７６を除いて、点線は図５のブロック６６，７
８，８８の各々と関連する回路を含んでいる。
【００３４】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、以上の説明においては電界効果トランジス
タとして説明したが、時定数維持回路９４及びフィルタ
１６８のトランジスタの幾つか又は全てをバイポーラト
ランジスタで置換することも可能である。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。例えば、以上の説明においては電界効果トランジス
タとして説明したが、時定数維持回路９４及びフィルタ
１６８のトランジスタの幾つか又は全てをバイポーラト
ランジスタで置換することも可能である。
【図１】 コンピュータシステムを示した概略ブロック
図。
図。
【図２】 図１のデータ格納装置の一実施例を示した概
略ブロック図。
略ブロック図。
【図３】 図２の制御器の一実施例を示した概略ブロッ
ク図。
ク図。
【図４】 図３のスピンドル制御回路の一実施例を示し
た概略ブロック図。
た概略ブロック図。
【図５】 図３のコイル制御器の一実施例を示した概略
ブロック図。
ブロック図。
【図６】 図５のフィルタ回路用の時定数維持回路の一
実施例を示した概略回路図。
実施例を示した概略回路図。
【図７】 図５のフィルタ回路用のフィルタの一実施例
を示した概略回路図。
を示した概略回路図。
【図８】 図５のコイル制御回路の詳細を示した概略回
路図。
路図。
１０ コンピュータシステム １２ コンピュータ回路 １４ 入力装置 １６ 出力装置 １８ データ格納装置 ２０ 媒体駆動装置 ２２ モータ ２４ スピンドル ２６ ヘッド ２８ アーム ３０ コイル組立体 ３２ 制御器 ３４ スピンドルモータ制御回路 ４０ 増幅器 ４２ マルチプレクサ ４４ シーケンサ ４６ プレドライバ ４８ パワー駆動トランジスタ ５０ 検知抵抗 ６０ フィルタ回路 ６２ 入力端子 ６４ 出力端子 ６６ 駆動回路 ６８ 入力端子 ７０ 出力端子 ７２ 駆動端子 ７４ コイル ７６ 検知負荷 ７８ フィードバック回路 ８０ 入力端子 ８２ フィードバック端子 ８４ 出力端子 ８８ ヘッドパーク回路 ９２ パーク端子 ９４ 時定数維持回路 ９６ 充電回路 ９８ インバータ １００ トランジスタ １０２ 出力端子 １０４ 充電端子 １０６ 基準セル １１０ 可変インピーダンス １１２ 基準端子 １１４ 比較器 １１６ 入力端子 １１８ Ｄフリップフロップ １２０ クロック入力端 １２２ イネーブル入力端 １２３ 入力端子 １２４ 電流源 １２５ 制御端子 １２６ スイッチ １３０ カレントミラー １３６ 駆動端子 １３８，１４０ 制御端子 １５４ 較正端子 １５６ 信号格納装置 １５８ 基準端子 １６０ 時定数制御端子 １６２ 比較器回路 １６４ 較正信号発生器 １６６ 較正回路 １６７ 較正線 １６８ フィルタ １７７ 増幅器
Claims (30)
- 【請求項１】 回路の時定数を第一値に維持する装置に
おいて、 基準の時定数をもった基準セル、 前記セル及び前記回路へ結合されており且つ前記基準の
時定数を第二値に維持し且つ前記回路の時定数を前記第
一値に維持すべく動作可能な較正器、を有することを特
徴とする装置。 - 【請求項２】 請求項１において、前記基準セルが、 容量要素、 前記容量要素を横断して結合されており且つ前記較正器
へ結合された制御端子を具備する可変抵抗、を有するこ
とを特徴とする装置。 - 【請求項３】 請求項１において、前記基準セルが、 コンデンサ、 前記コンデンサを横断して結合されており且つ前記較正
器へ結合されたゲート端子を具備するトランジスタ、を
有することを特徴とする装置。 - 【請求項４】 請求項１において、前記較正器が、更
に、前記基準の時定数を基本的に前記第二値をもった所
定の時間期間と比較し且つ前記回路時定数及び基準の時
定数を前記第一値及び第二値に夫々維持する制御電圧を
発生し且つそれを前記セル及び前記回路へ供給すべく動
作可能であることを特徴とする装置。 - 【請求項５】 請求項１において、前記較正器が、更
に、前記基準の時定数を基本的に前記第一値に等しい期
間を有する安定なパルストレインと比較し且つその比較
に応答して前記回路時定数及び基準の時定数を前記第一
値及び第二値へ夫々維持する制御電圧を発生させるべく
動作可能であることを特徴とする装置。 - 【請求項６】 請求項１において、前記第一値が基本的
に前記第二値に等しいことを特徴とする装置。 - 【請求項７】 較正端子を具備する回路の時定数を所望
の値に維持する装置において、 基準時定数を有しており充電端子と制御端子とを具備す
る基準セル、 較正信号と前記充電端子との間に結合されている充電回
路、 前記充電端子へ結合されている入力端子と、前記較正信
号が供給されるクロック端子と、較正信号を担持し且つ
前記制御端子へ結合されている較正端子とを具備する較
正回路、を有することを特徴とする装置。 - 【請求項８】 請求項７において、前記基準セルが、更
に、 電荷格納回路、 前記電荷格納回路と並列的に結合されており且つ前記制
御端子へ結合されている調節端子を具備する可変インピ
ーダンス、を有することを特徴とする装置。 - 【請求項９】 請求項７において、前記基準セルが、更
に、 コンデンサ、 前記コンデンサをシャントさせ且つ前記制御端子へ結合
されている制御入力端を具備するトランジスタ、を有す
ることを特徴とする装置。 - 【請求項１０】 請求項７において、前記充電回路が、
電源と前記充電端子との間に結合されているスイッチ
と、前記較正信号が供給される制御入力端とを有するこ
とを特徴とする装置。 - 【請求項１１】 請求項７において、前記較正回路が、
更に、 前記充電端子へ結合されている第一入力端子と、基準電
圧が供給される第二入力端子と、出力端子とを具備する
比較器回路、 前記比較器回路出力端子へ結合されている入力端子と前
記較正端子へ結合されている出力端子とを具備する較正
信号発生器、を有することを特徴とする装置。 - 【請求項１２】 請求項７において、前記較正回路が、
更に、 前記充電端子へ結合されている第一入力端子と、基準電
圧が供給される第二入力端子と、比較器出力端子とを具
備する比較器、 前記比較器出力端子へ結合されている入力端子と、前記
較正信号が供給されるクロック端子と、第一及び第二相
補的出力端子とを具備する双安定回路、 前記制御端子へ結合されている出力端子を具備する信号
格納回路、 前記第一出力端子と前記格納回路出力端子との間に結合
されている第一信号調節器、 前記第二出力端子と前記格納回路出力端子との間に結合
されている第二信号調節器、を有することを特徴とする
装置。 - 【請求項１３】 請求項７において、前記較正回路が、
更に、 前記充電端子へ結合されている第一入力端子と、基準電
圧が供給される第二入力端子と、比較器出力端子とを具
備する比較器、 前記比較器出力端子へ結合されている入力端子と、前記
較正信号が供給されるクロック端子と、第一及び第二相
補的出力端子とを具備するフリップフロップ、 前記制御端子へ結合されている出力端子を具備する電圧
格納回路、 前記第一出力端子と前記格納回路出力端子との間に結合
されている電流ソース、 前記第二出力端子と前記格納回路出力端子との間に結合
されている電流シンク、を有することを特徴とする装
置。 - 【請求項１４】 モータによって駆動されるスピンドル
と位置信号によって制御され且つ検知抵抗へ直列結合さ
れているコイルによって駆動されるヘッドとを具備する
媒体駆動を制御する駆動回路において、 前記モータへ結合されているスピンドル制御器、 前記コイルへ結合されているヘッド制御器、 を有しており、前記ヘッド制御器が、 入力端子を具備すると共に前記コイルと検知抵抗の直列
結合を横断して結合されている一対の駆動端子を具備す
る駆動回路、 前記検知抵抗を横断して結合されている一対の入力端子
を具備すると共に前記駆動回路入力端子へ結合されてい
る出力端子を具備するフィードバック回路、 前記位置信号と前記駆動回路入力端子との間に結合され
ているフィルタ回路、を有しており、前記フィルタ回路
が、 各々が時定数及び時定数制御端子を具備している１つ又
はそれ以上のフィルタ、 基準時定数を有すると共に充電端子及び基準制御端子を
具備する基準回路、 較正信号と前記充電端子との間に結合されている充電回
路、 前記充電端子へ結合している入力端子と、前記較正信号
が供給されるクロック端子と、時定数較正信号を担持し
且つ前記基準端子及び時定数制御端子へ結合している較
正端子とを具備する較正回路、を有することを特徴とす
る駆動回路。 - 【請求項１５】 請求項１４において、前記基準セル
が、更に、 電荷格納装置、 前記電荷格納装置と並列的に結合されており且つ前記基
準制御端子へ結合されているインピーダンス制御端子を
具備する可変インピーダンス、を有することを特徴とす
る駆動回路。 - 【請求項１６】 請求項１４において、前記較正回路
が、更に、 前記充電端子へ結合している第一入力端子と、基準電圧
が供給される第二入力端子と、出力端子とを具備する比
較器回路、 前記比較器回路出力端子へ結合している入力端子と前記
較正端子へ結合している出力端子とを具備する較正信号
発生器、を有することを特徴とする装置。 - 【請求項１７】 請求項１４において、前記較正回路
が、更に、 前記充電端子へ結合している第一入力端子と、基準電圧
が供給される第二入力端子と、比較器出力端子とを具備
する比較器、 前記比較器出力端子へ結合している入力端子と、前記比
較信号が供給されるクロック端子と、第一及び第二相補
的出力端子とを具備する双安定回路、 前記制御端子へ結合している出力端子を具備する信号格
納装置、 前記第一出力端子と前記格納装置出力端子との間に結合
されている第一信号調節器、 前記第二出力端子と前記格納装置出力端子との間に結合
している第二信号調節器、を有することを特徴とする装
置。 - 【請求項１８】 媒体駆動装置において、 前記媒体を保持すべく動作可能なスピンドル、 前記スピンドルを回転させるべく動作可能なモータ、 前記媒体からデータを読取り且つそれへデータを書込む
べく動作可能なヘッド、 前記媒体と相対的に前記ヘッドを移動させるべく動作可
能なコイル、 前記コイルへ直列的に結合されている検知抵抗、 前記モータを制御すべく動作可能なスピンドル回路、 ヘッド位置信号に応答して前記コイルを駆動すべく動作
可能なヘッド回路、を有しており、前記ヘッド回路が、 入力端子と、前記コイル及び検知抵抗の直列結合を横断
して結合されている一対の駆動端子とを具備する駆動回
路、 前記検知抵抗を横断して結合されている一対の入力端子
と、前記駆動回路入力端子へ結合されている出力端子と
を具備するフィードバック回路、 前記位置信号と前記駆動回路入力端子との間に結合され
ているフィルタ回路、を有しており、前記フィルタ回路
が、 各々が時定数をもっており且つ時定数制御端子を具備し
ている１つ又はそれ以上のフィルタ、 基準時定数をもっており充電端子と基準制御端子とを具
備する基準回路、 較正信号と前記充電端子との間に結合されている充電回
路、 前記充電端子へ結合されている入力端子と、前記較正信
号が供給されるクロック端子と、時定数較正信号を担持
し且つ前記基準端子及び時定数制御端子へ結合されてい
る較正端子とを具備する較正回路、を有することを特徴
とする駆動装置。 - 【請求項１９】 請求項１８において、前記基準セル
が、更に、 電荷格納装置、 前記電荷格納装置と並列的に結合されており且つ前記基
準制御端子へ結合しているインピーダンス制御端子を具
備する可変インピーダンス、を有することを特徴とする
駆動装置。 - 【請求項２０】 請求項１８において、前記較正回路
が、更に、 前記充電端子へ結合している第一入力端子と、基準電圧
が供給される第二入力端子と、出力端子とを具備する比
較器回路、 前記比較器回路出力端子へ結合している入力端子と前記
較正端子へ結合している出力端子とを具備する較正信号
発生器、を有することを特徴とする駆動装置。 - 【請求項２１】 コンピュータシステムにおいて、 計算回路、 前記計算回路へ結合しているデータ入力装置、 前記計算回路へ結合しているデータ出力装置、 前記計算回路へ結合している媒体駆動装置、を有してお
り、前記媒体駆動装置が、 スピンドル、 前記スピンドルへ結合しているモータ、 検知抵抗へ直列的に結合している駆動コイルを具備する
媒体読取／書込ヘッド、 前記モータへ結合しているモータ制御回路、 位置信号が供給される入力端と前記コイルへ結合してい
る出力端とを具備するヘッド制御回路、を有しており、
前記ヘッド制御回路が、 入力端子と、前記コイル及び検知抵抗の直列結合を横断
して結合されている一対の駆動端子を具備する駆動回
路、 前記検知抵抗を横断して結合されている一対の入力端子
と、前記駆動回路入力端子へ結合している出力端子とを
具備するフィードバック回路、 前記位置信号と前記駆動回路入力端子との間に結合して
いるフィルタ回路、を有しており、前記フィルタ回路
が、 前記位置信号をフィルタすべく動作可能であり且つ時定
数をもっているフィルタ、 基準時点数をもっている基準セル、 前記セル及び前記フィルタへ結合しており且つ前記基準
時定数を第一値に且つ前記フィルタ時定数を第二値に維
持すべく動作可能な較正器、を有することを特徴とする
コンピュータシステム。 - 【請求項２２】 請求項２１において、前記基準セル
が、 容量要素、 前記容量要素を横断して結合されており且つそのインピ
ーダンスを前記較正器によって制御されるべく動作可能
な装置、を有することを特徴とするコンピュータシステ
ム。 - 【請求項２３】 請求項２１において、前記較正器が、
更に、 前記基準時定数を基本的に前記第一値をもった所定の時
間期間と比較し且つ前記基準時定数及びフィルタ時定数
を前記第一値及び第二値に夫々維持する制御電圧を発生
し且つ前記セル及び前記フィルタへ供給すべく動作可能
であることを特徴とするコンピュータシステム。 - 【請求項２４】 請求項２１において、前記較正器が、
更に、前記基準時定数を基本的に前記第一値に等しい期
間をもった安定なパルストレインと比較し且つその比較
に応答して前記基準時定数及びフィルタ時定数を前記第
一値及び第二値に夫々維持する制御電圧を発生すべく動
作可能であることを特徴とするコンピュータシステム。 - 【請求項２５】 請求項２１において、前記第一値が基
本的に前記第二値に等しいことを特徴とするコンピュー
タシステム。 - 【請求項２６】 スレーブ回路の時定数を所望の期間に
維持する方法において、 基準時定数と所望の時定数との間の差を決定し、 前記差が所定時間よりも大きい場合には、前記基準時定
数が実質的に前記所望の時定数と等しくなるまで前記基
準時定数を調節し、 前記基準時定数の前記調節に比例して前記回路時定数を
調節する、ことを特徴とする方法。 - 【請求項２７】 請求項２６において、前記決定を行な
う場合に、前記基準時定数をパルストレインの周期と比
較し、前記周期が前記所望の時定数と等しいことを特徴
とする方法。 - 【請求項２８】 請求項２６において、前記所定時間が
基本的に０に等しいことを特徴とする方法。 - 【請求項２９】 請求項２６において、前記決定を行な
う場合に、 前記基準時定数をもった基準セルを所定電圧へ充電し、 前記所望の時定数が経過した後に、前記基準セルを横断
しての電圧を前記所定の電圧を自然対数の底で割算した
ものの商と比較し、 前記基準時定数及び回路時定数を調節する場合に、 前記セル電圧が前記商よりも大きい場合には前記基準時
定数及びスレーブ時定数を減少させ、 前記セル電圧が前記商よりも小さい場合には前記基準時
定数及びスレーブ時定数を増加させる、ことを特徴とす
る方法。 - 【請求項３０】 請求項２６において、 前記決定を行なう場合に、 前記基準時定数をもった基準セルを所定電圧へ充電し、 前記所望の時定数が経過した後に、前記基準セルを横断
しての電圧を基準電圧と比較し、 前記基準時定数及び回路時定数の調節を行なう場合に、 前記セル電圧が前記基準電圧よりも大きい場合には前記
基準回路及びスレーブ回路の時定数抵抗を減少させ、 前記セル電圧が前記基準電圧よりも小さい場合には前記
抵抗を増加させる、ことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/484,495 US5796545A (en) | 1995-06-07 | 1995-06-07 | Device and method for calibrating a time constant of one or more filter circuits |
| US484495 | 1995-06-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0944989A true JPH0944989A (ja) | 1997-02-14 |
Family
ID=23924393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8141847A Pending JPH0944989A (ja) | 1995-06-07 | 1996-06-04 | 回路の時定数を較正する装置及び方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5796545A (ja) |
| JP (1) | JPH0944989A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3001429B2 (ja) * | 1996-09-12 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | フィルタ回路 |
| FR2775141B1 (fr) * | 1998-02-19 | 2002-10-11 | Sgs Thomson Microelectronics | Dispositif d'etalonnage de constantes de temps |
| US5977734A (en) * | 1998-09-09 | 1999-11-02 | Stmicroelectronics, Inc. | Circuit and method for determining optimal phase combination for startup of a polyphase DC motor |
| US6094022A (en) * | 1999-07-01 | 2000-07-25 | Stmicroelectronics S.R.L. | Low jitter zero crossing BEMF detector and motor incorporating the same |
| US6906485B2 (en) * | 2001-11-05 | 2005-06-14 | Seagate Technology Llc | Spindle motor control using a current profile to taper current transitions |
| US7205736B2 (en) * | 2002-04-24 | 2007-04-17 | Texas Instruments Incorporated | Method for voltage feedback for current mode linear motor driver |
| US6943518B1 (en) * | 2004-04-20 | 2005-09-13 | Delphi Technologies, Inc. | Technique for calibrating a current control circuit |
| US7301298B2 (en) * | 2005-01-07 | 2007-11-27 | Stmicroelectronics, Inc. | Back EMF detection circuit and method for a sensorless brushless DC (BLDC) motor |
| US8076890B2 (en) * | 2006-03-31 | 2011-12-13 | Thk Co., Ltd. | AC motor driving apparatus and control method |
| EP1962421A1 (en) * | 2007-02-23 | 2008-08-27 | STMicroelectronics S.r.l. | Calibration circuit for calibrating an adjustable capacitance of an integrated circuit having a time constant depending on said capacitance |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787332B2 (ja) * | 1986-07-18 | 1995-09-20 | 株式会社東芝 | フイルタ回路の時定数自動調整回路 |
| JPS6335006A (ja) * | 1986-07-30 | 1988-02-15 | Toshiba Corp | 自動調整フイルタ |
| US5392456A (en) * | 1989-10-06 | 1995-02-21 | Hitachi, Ltd. | Method of controlling filter time constant and filter circuit having the time constant control function based on the method |
| US5246479A (en) * | 1990-07-20 | 1993-09-21 | Micropolis Corporation | Drive motor controller for low power disk drive |
| US5170299A (en) * | 1990-08-17 | 1992-12-08 | Quantum Corporation | Edge servo for disk drive head positioner |
| US5124593A (en) * | 1990-09-26 | 1992-06-23 | National Semiconductor Corporation | Continuous-time filter tuning circuit and method |
| US5258695A (en) * | 1990-12-19 | 1993-11-02 | Integral Peripherals, Inc. | Spin motor control system for a hard disk assembly |
| US5416438A (en) * | 1992-03-18 | 1995-05-16 | Nec Corporation | Active filter circuit suited to integration on IC chip |
| US5297024A (en) * | 1992-12-01 | 1994-03-22 | Sgs-Thomson Microelectronics, Inc. | Voice coil driver with variable gain in seek and track-follow modes |
-
1995
- 1995-06-07 US US08/484,495 patent/US5796545A/en not_active Expired - Lifetime
-
1996
- 1996-06-04 JP JP8141847A patent/JPH0944989A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5796545A (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2050095B1 (en) | Differential voice coil motor control | |
| JP3871200B2 (ja) | 磁気ディスク記憶装置 | |
| US6359743B1 (en) | Apparatus and method for reducing thermal interference in MR heads in disk drives | |
| US6970316B2 (en) | Write head driver circuit and method for writing to a memory disk | |
| US6831800B2 (en) | Boost system and method to facilitate driving a load | |
| JPH0944989A (ja) | 回路の時定数を較正する装置及び方法 | |
| KR0162607B1 (ko) | 보이스코일모터 구동 제어회로 | |
| EP1014360B1 (en) | Improvements in or relating to hard disk drive write heads | |
| US6661590B2 (en) | Efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| US6400190B1 (en) | Controlled current undershoot circuit | |
| US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
| CN101467205A (zh) | 完全差分音圈电机控制的芯片上补偿 | |
| JP2002245603A (ja) | 磁気記録装置 | |
| JP3847527B2 (ja) | インターフェイス回路および信号伝送方法 | |
| US6580575B1 (en) | Process and temperature resistant active damping circuit for inductive write drivers | |
| JP4711387B2 (ja) | 駆動制御用半導体集積回路 | |
| US20030142432A1 (en) | Storage media reading system and semiconductor integrated circuit device | |
| US20010022699A1 (en) | Differentially driven, current mirror based coil driver | |
| EP1563500B1 (en) | An efficient analog front end for a read/write channel of a hard disk drive running from a highly regulated power supply | |
| JP4642191B2 (ja) | モータドライバ | |
| JP2000307392A (ja) | 磁気ディスクメモリ装置 | |
| JP2779980B2 (ja) | 磁気ヘッド駆動装置 | |
| JPH117601A (ja) | ディスク制御装置、ディスクドライブ装置及びコンピュータ装置 | |
| JPH09139637A (ja) | 信号処理ｉｃにおける電流発生回路 |