JPH0945741A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0945741A JPH0945741A JP7193703A JP19370395A JPH0945741A JP H0945741 A JPH0945741 A JP H0945741A JP 7193703 A JP7193703 A JP 7193703A JP 19370395 A JP19370395 A JP 19370395A JP H0945741 A JPH0945741 A JP H0945741A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- circuit
- semiconductor integrated
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 44
- 238000007689 inspection Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】特殊用途向けの特徴を継承しつつ、検査に係る
費用を削減する。 【解決手段】所定の位置に配置されたアナログ回路１
ａ，１ｂと、これらアナログ回路１ａ，１ｂそれぞれと
接続して所定の位置に配置され外部回路とアナログ回路
１ａ，１ｂとの間の信号の伝達を行う複数の信号端子Ｔ
Ｓ１，ＴＳ２とを有する特殊用途向けの半導体集積回路
において、アナログ回路及び信号端子の配置位置を含む
諸元の異なる複数種類に共通の予め設定され固定された
位置に配置されかつ複数の信号端子ＴＳ１，ＴＳ２それ
ぞれと対応接続する複数のテスト用端子ＴＴ１，ＴＴ２
を設ける。 【効果】アナログ諸元の異なる複数種類の半導体集積回
路に対しテストボード，プログラム，テスト仕様が１組
で済む。
費用を削減する。 【解決手段】所定の位置に配置されたアナログ回路１
ａ，１ｂと、これらアナログ回路１ａ，１ｂそれぞれと
接続して所定の位置に配置され外部回路とアナログ回路
１ａ，１ｂとの間の信号の伝達を行う複数の信号端子Ｔ
Ｓ１，ＴＳ２とを有する特殊用途向けの半導体集積回路
において、アナログ回路及び信号端子の配置位置を含む
諸元の異なる複数種類に共通の予め設定され固定された
位置に配置されかつ複数の信号端子ＴＳ１，ＴＳ２それ
ぞれと対応接続する複数のテスト用端子ＴＴ１，ＴＴ２
を設ける。 【効果】アナログ諸元の異なる複数種類の半導体集積回
路に対しテストボード，プログラム，テスト仕様が１組
で済む。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特にアナログ回路を含みこのアナログ回路に対し所
定の検査が実施される特殊用途向けの半導体集積回路に
関する。
し、特にアナログ回路を含みこのアナログ回路に対し所
定の検査が実施される特殊用途向けの半導体集積回路に
関する。
【０００２】
【従来の技術】特殊用途向けの半導体集積回路（ＡＳＩ
Ｃ）は、顧客が回路を自由に構成できることを特徴とし
ているため、それぞれの回路構成が異なるだけでなく、
信号等の入出力端子の位置も異なる。このような特殊用
途向けの半導体集積回路においては、近年、アナログ回
路を含むものが増加してきている。
Ｃ）は、顧客が回路を自由に構成できることを特徴とし
ているため、それぞれの回路構成が異なるだけでなく、
信号等の入出力端子の位置も異なる。このような特殊用
途向けの半導体集積回路においては、近年、アナログ回
路を含むものが増加してきている。
【０００３】従来のこの種の半導体集積回路の一般的な
一例を図４（Ａ），（Ｂ）に示す。
一例を図４（Ａ），（Ｂ）に示す。
【０００４】この半導体集積回路１０ｘは、複数の第１
及び第２のアナログ用の信号端子ＴＳ１，ＴＳ２と、複
数の第１のアナログ用の信号端子ＴＳ１のうちの所定の
端子からの信号を受けて所定のアナログ処理を行い、ア
ナログ処理された信号を複数の信号端子ＴＳ１のうちの
所定の端子から出力する第１のアナログ回路１ａと、複
数の第２のアナログ用の信号端子ＴＳ２のうちの所定の
端子からの信号を受けて所定のアナログ処理を行い、ア
ナログ処理された信号を複数の信号端子ＴＳ２のうちの
所定の端子から出力する第２のアナログ回路１ｂとを有
する構成となっている。
及び第２のアナログ用の信号端子ＴＳ１，ＴＳ２と、複
数の第１のアナログ用の信号端子ＴＳ１のうちの所定の
端子からの信号を受けて所定のアナログ処理を行い、ア
ナログ処理された信号を複数の信号端子ＴＳ１のうちの
所定の端子から出力する第１のアナログ回路１ａと、複
数の第２のアナログ用の信号端子ＴＳ２のうちの所定の
端子からの信号を受けて所定のアナログ処理を行い、ア
ナログ処理された信号を複数の信号端子ＴＳ２のうちの
所定の端子から出力する第２のアナログ回路１ｂとを有
する構成となっている。
【０００５】この半導体集積回路１０ｘでは、第１及び
第２のアナログ回路１ａ，１ｂが顧客によって半導体チ
ップの任意の位置に配置され、これらアナログ回路１
ａ，１ｂそれぞれと接続する複数の信号端子ＴＳ１，Ｔ
Ｓ２は、通常その近傍の周辺に配置される。
第２のアナログ回路１ａ，１ｂが顧客によって半導体チ
ップの任意の位置に配置され、これらアナログ回路１
ａ，１ｂそれぞれと接続する複数の信号端子ＴＳ１，Ｔ
Ｓ２は、通常その近傍の周辺に配置される。
【０００６】このような半導体集積回路１０ｘが正常に
動作するかどうかを検査するには、通常、テストボード
を含む検査用装置が使用されるが、アナログ回路の検査
のためには、その信号端子にディジタル回路に対する検
査とは異なる、特殊な測定回路，測定機器を接続する必
要があり、この場合、テストボードも、製品ごとにアナ
ログ回路及び信号端子の位置が異なるため、それぞれの
製品ごとに用意する必要があった。
動作するかどうかを検査するには、通常、テストボード
を含む検査用装置が使用されるが、アナログ回路の検査
のためには、その信号端子にディジタル回路に対する検
査とは異なる、特殊な測定回路，測定機器を接続する必
要があり、この場合、テストボードも、製品ごとにアナ
ログ回路及び信号端子の位置が異なるため、それぞれの
製品ごとに用意する必要があった。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、特殊用途向けとなっていてアナログ回路及
びその信号端子が任意の位置に配置されるため、製品ご
とに検査用装置のテストボードを用意する必要があり、
テストボードの費用と、テスト用のプログラムやテスト
仕様の変更による費用が発生し、テスト，検査用の費用
が増大するという問題点がある。
集積回路は、特殊用途向けとなっていてアナログ回路及
びその信号端子が任意の位置に配置されるため、製品ご
とに検査用装置のテストボードを用意する必要があり、
テストボードの費用と、テスト用のプログラムやテスト
仕様の変更による費用が発生し、テスト，検査用の費用
が増大するという問題点がある。
【０００８】本発明の目的は、特殊用途向けの特徴を、
継承しつつテスト，検査用の費用を削減することができ
る半導体集積回路を提供することにある。
継承しつつテスト，検査用の費用を削減することができ
る半導体集積回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
は、所定の位置に配置されたアナログ回路と、このアナ
ログ回路と接続して所定の位置に配置され外部回路と前
記アナログ回路との間の信号の伝達を行う複数の信号端
子とを有する特殊用途向けの半導体集積回路において、
前記アナログ回路及び信号端子の配置位置を含む諸元の
異なる複数種類に共通の予め設定され固定された位置に
配置されかつ前記複数の信号端子それぞれと対応接続す
る複数のテスト用端子を設けて構成される。
は、所定の位置に配置されたアナログ回路と、このアナ
ログ回路と接続して所定の位置に配置され外部回路と前
記アナログ回路との間の信号の伝達を行う複数の信号端
子とを有する特殊用途向けの半導体集積回路において、
前記アナログ回路及び信号端子の配置位置を含む諸元の
異なる複数種類に共通の予め設定され固定された位置に
配置されかつ前記複数の信号端子それぞれと対応接続す
る複数のテスト用端子を設けて構成される。
【００１０】また、アナログ回路が複数配置されてこれ
ら複数のアナログ回路それぞれに対して複数の信号端子
が配置され、前記複数のアナログ回路に共用の複数のテ
スト用端子を設け、前記複数のアナログ回路及び対応す
る信号端子の組のうちの１組を選択して前記複数のテス
ト用端子と接続する選択切換回路を設けて構成され、更
に、複数のテスト用端子に近接して外部回路からの制御
信号を入力するための端子を設け、前記制御信号により
複数のアナログ回路及び対応する信号端子の組のうちの
１組を選択して前記複数のテスト用端子と接続するよう
にして構成される。
ら複数のアナログ回路それぞれに対して複数の信号端子
が配置され、前記複数のアナログ回路に共用の複数のテ
スト用端子を設け、前記複数のアナログ回路及び対応す
る信号端子の組のうちの１組を選択して前記複数のテス
ト用端子と接続する選択切換回路を設けて構成され、更
に、複数のテスト用端子に近接して外部回路からの制御
信号を入力するための端子を設け、前記制御信号により
複数のアナログ回路及び対応する信号端子の組のうちの
１組を選択して前記複数のテスト用端子と接続するよう
にして構成される。
【００１１】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
図面を参照して説明する。
【００１２】図１（Ａ），（Ｂ）は本発明の第１の実施
の形態を示す回路図及び配置模式図である。
の形態を示す回路図及び配置模式図である。
【００１３】この実施の形態が図４（Ａ），（Ｂ）に示
された従来の半導体集積回路と相違する点は、アナログ
回路及びこのアナログ回路と接続する信号端子の配置位
置を含む諸元の異なる複数種類の半導体集積回路に共通
の予め設定され固定された位置に配置されかつ複数の信
号端子ＴＳ１，ＴＳ２それぞれと対応接続する複数のテ
スト用端子ＴＴ１，ＴＴ２を設けた点にある。
された従来の半導体集積回路と相違する点は、アナログ
回路及びこのアナログ回路と接続する信号端子の配置位
置を含む諸元の異なる複数種類の半導体集積回路に共通
の予め設定され固定された位置に配置されかつ複数の信
号端子ＴＳ１，ＴＳ２それぞれと対応接続する複数のテ
スト用端子ＴＴ１，ＴＴ２を設けた点にある。
【００１４】次に、この第１の実施の形態の動作及び検
査方法について説明する。
査方法について説明する。
【００１５】通常の動作時には、テスト用端子ＴＴ１，
ＴＴ２は開放状態とし、信号端子ＴＳ１，ＴＳ２を外部
回路と接続して、外部回路とアナログ回路１ａ，１ｂと
の間で信号のやりとりを行う。
ＴＴ２は開放状態とし、信号端子ＴＳ１，ＴＳ２を外部
回路と接続して、外部回路とアナログ回路１ａ，１ｂと
の間で信号のやりとりを行う。
【００１６】次に、アナログ回路１ａ，１ｂの検査を行
うときは、信号端子ＴＳ１，ＴＳ２を開放状態とし、テ
スト用端子ＴＴ１，ＴＴ２を外部回路、ＴＳ１，ＴＳ２
を開放状態とし、テスト用端子ＴＴ１，ＴＴ２を外部回
路、すなわち、検査用装置のテストボードに接続してア
ナログ回路１ａ，１ｂと検査用装置との間で信号のやり
とりを行う。
うときは、信号端子ＴＳ１，ＴＳ２を開放状態とし、テ
スト用端子ＴＴ１，ＴＴ２を外部回路、ＴＳ１，ＴＳ２
を開放状態とし、テスト用端子ＴＴ１，ＴＴ２を外部回
路、すなわち、検査用装置のテストボードに接続してア
ナログ回路１ａ，１ｂと検査用装置との間で信号のやり
とりを行う。
【００１７】この第１の実施の形態においては、テスト
用端子ＴＴ１，ＴＴ２が、アナログ回路及びこのアナロ
グ回路と接続する信号端子の配置位置を含む諸元（以
下、アナログ諸元という）の異なる複数種類の半導体集
積回路と共用の、予め設定され固定された位置に配置さ
れているので、これら複数の種類の半導体集積回路に対
して１つのテストボードを用意すればよく、また、テス
トのためのプログラムやテスト仕様も共用することがで
きる。
用端子ＴＴ１，ＴＴ２が、アナログ回路及びこのアナロ
グ回路と接続する信号端子の配置位置を含む諸元（以
下、アナログ諸元という）の異なる複数種類の半導体集
積回路と共用の、予め設定され固定された位置に配置さ
れているので、これら複数の種類の半導体集積回路に対
して１つのテストボードを用意すればよく、また、テス
トのためのプログラムやテスト仕様も共用することがで
きる。
【００１８】従って、種類の異なる複数の半導体集積回
路ごとにテストボード，プログラム，テスト仕様を用意
していた従来例に比べ、これらテスト，検査に係わる費
用を低減することができる。しかも、特殊用途向けの半
導体集積回路としての特徴をそのまま継承することがで
きる。
路ごとにテストボード，プログラム，テスト仕様を用意
していた従来例に比べ、これらテスト，検査に係わる費
用を低減することができる。しかも、特殊用途向けの半
導体集積回路としての特徴をそのまま継承することがで
きる。
【００１９】図２（Ａ），（Ｂ）は本発明の第２の実施
の形態を示す回路図、図３はその配置模式図である。
の形態を示す回路図、図３はその配置模式図である。
【００２０】この第２の実施の形態が第１の実施の形態
と相違する点は、アナログ回路１ａ及びその信号端子Ｔ
Ｓ１の組、並びにアナログ回路１ｂ及びその信号端子Ｔ
Ｓ２の組の２組に共用のテスト用端子ＴＴと、これらテ
スト用端子ＴＴに近接して制御信号用のテスト用端子Ｔ
Ｔａとを設け、このテスト用端子ＴＴａに入力される制
御信号に従って上記２組のうちの１組を選択してテスト
用端子ＴＴに接続する選択切換回路２を設けた点にあ
る。
と相違する点は、アナログ回路１ａ及びその信号端子Ｔ
Ｓ１の組、並びにアナログ回路１ｂ及びその信号端子Ｔ
Ｓ２の組の２組に共用のテスト用端子ＴＴと、これらテ
スト用端子ＴＴに近接して制御信号用のテスト用端子Ｔ
Ｔａとを設け、このテスト用端子ＴＴａに入力される制
御信号に従って上記２組のうちの１組を選択してテスト
用端子ＴＴに接続する選択切換回路２を設けた点にあ
る。
【００２１】なお、選択切換回路２は、図２（Ｂ）に示
されたように、トランスファゲートＴＧ１〜ＴＧ４と、
インバータＩＶ１とを備えた構成となっている。
されたように、トランスファゲートＴＧ１〜ＴＧ４と、
インバータＩＶ１とを備えた構成となっている。
【００２２】この第２の実施の形態において、アナログ
回路１ａ，１ｂを検査するときには、テスト用端子ＴＴ
ａに入力される制御信号により、アナログ回路１ａ，１
ｂのうちの一方を選択して１つずつ行う。この場合、検
査時間はやや長くなるものの、テスト用端子全数が第１
の実施の形態より少なくなるので半導体集積回路全体の
寸法を小さくすることができる。また、信号端子及びテ
スト用端子を含む端子全体の数が制限されるように場
合、この第２の実施の形態は極めて有効である。
回路１ａ，１ｂを検査するときには、テスト用端子ＴＴ
ａに入力される制御信号により、アナログ回路１ａ，１
ｂのうちの一方を選択して１つずつ行う。この場合、検
査時間はやや長くなるものの、テスト用端子全数が第１
の実施の形態より少なくなるので半導体集積回路全体の
寸法を小さくすることができる。また、信号端子及びテ
スト用端子を含む端子全体の数が制限されるように場
合、この第２の実施の形態は極めて有効である。
【００２３】なお、この第２の実施の形態においても、
第１の実施の形態と同様の効果を有する。
第１の実施の形態と同様の効果を有する。
【００２４】
【発明の効果】以上説明したように本発明は、アナログ
諸元の異なる複数種類の半導体集積回路に共通の、予め
設定され固定された位置に配置されかつアナログ回路の
信号伝達用の信号端子と直接、または選択切換回路を介
して接続する複数のテスト用端子を設けた構成とするこ
とにより、上記複数種類の半導体集積回路に共用の検査
用装置のテストボード及びプログラム，テスト仕様を一
組用意すればよいので、特殊用途向けの特徴を継承しつ
つ、これらテスト，検査に係る費用を削減することがで
きる効果がある。
諸元の異なる複数種類の半導体集積回路に共通の、予め
設定され固定された位置に配置されかつアナログ回路の
信号伝達用の信号端子と直接、または選択切換回路を介
して接続する複数のテスト用端子を設けた構成とするこ
とにより、上記複数種類の半導体集積回路に共用の検査
用装置のテストボード及びプログラム，テスト仕様を一
組用意すればよいので、特殊用途向けの特徴を継承しつ
つ、これらテスト，検査に係る費用を削減することがで
きる効果がある。
【図１】本発明の第１の実施の形態を示す回路図及び配
置模式図である。
置模式図である。
【図２】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図３】本発明の第２の実施の形態を示す配置模式図で
ある。
ある。
【図４】従来の半導体集積回路の一例を示すブロック図
及び配置模式図である。
及び配置模式図である。
１ａ，１ｂ アナログ回路 ２ 選択切換回路 １０，１０ａ，１０ｘ 半導体集積回路 ＴＳ１，ＴＳ２ 信号端子 ＴＴ，ＴＴ１，ＴＴ２，ＴＴａ テスト用端子
Claims (3)
- 【請求項１】 所定の位置に配置されたアナログ回路
と、このアナログ回路と接続して所定の位置に配置され
外部回路と前記アナログ回路との間の信号の伝達を行う
複数の信号端子とを有する特殊用途向けの半導体集積回
路において、前記アナログ回路及び信号端子の配置位置
を含む諸元の異なる複数種類に共通の予め設定され固定
された位置に配置されかつ前記複数の信号端子それぞれ
と対応接続する複数のテスト用端子を設けたことを特徴
とする半導体集積回路。 - 【請求項２】 アナログ回路が複数配置されてこれら複
数のアナログ回路それぞれに対して複数の信号端子が配
置され、前記複数のアナログ回路に共用の複数のテスト
用端子を設け、前記複数のアナログ回路及び対応する信
号端子の組のうちの１組を選択して前記複数のテスト用
端子と接続する選択切換回路を設けた請求項１記載の半
導体集積回路。 - 【請求項３】 複数のテスト用端子に近接して外部回路
からの制御信号を入力するための端子を設け、前記制御
信号により複数のアナログ回路及び対応する信号端子の
組のうちの１組を選択して前記複数のテスト用端子と接
続するようにした請求項２記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7193703A JPH0945741A (ja) | 1995-07-28 | 1995-07-28 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7193703A JPH0945741A (ja) | 1995-07-28 | 1995-07-28 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945741A true JPH0945741A (ja) | 1997-02-14 |
Family
ID=16312385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7193703A Pending JPH0945741A (ja) | 1995-07-28 | 1995-07-28 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945741A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281454A (ja) * | 1988-09-19 | 1990-03-22 | Hitachi Ltd | 半導体集積回路装置及びその検査方法 |
| JPH03215762A (ja) * | 1990-01-19 | 1991-09-20 | Nec Corp | 半導体集積回路 |
-
1995
- 1995-07-28 JP JP7193703A patent/JPH0945741A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281454A (ja) * | 1988-09-19 | 1990-03-22 | Hitachi Ltd | 半導体集積回路装置及びその検査方法 |
| JPH03215762A (ja) * | 1990-01-19 | 1991-09-20 | Nec Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (ja) | テスト容易化回路 | |
| US5225834A (en) | Semiconductor integrated circuit boundary scan test with multiplexed node selection | |
| US6356095B1 (en) | Semiconductor integrated circuit | |
| US5132614A (en) | Semiconductor device and method and apparatus for testing the same | |
| US6813579B1 (en) | Apparatus and method for test mode control | |
| JPH0945741A (ja) | 半導体集積回路 | |
| JP3918344B2 (ja) | 半導体試験装置 | |
| US20030237036A1 (en) | Semiconductor integrated circuit with built-in self-test function and system including the same | |
| JPH04329651A (ja) | 接続良否判定試験用回路内蔵集積回路 | |
| JPH01129432A (ja) | 集積回路 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| KR100230411B1 (ko) | 반도체 장치 | |
| JP3961607B2 (ja) | 集積回路装置のテスト回路およびテスト方法 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH04231885A (ja) | デジタル・アナログ混在のｌｓｉ | |
| JP3077809B2 (ja) | 半導体集積論理回路 | |
| JPH02105452A (ja) | 半導体集積回路の出力回路 | |
| JP4234826B2 (ja) | 半導体集積回路の評価方法 | |
| JPH04206864A (ja) | 半導体検査回路 | |
| JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
| KR0156061B1 (ko) | 마이크로프로세서보드의 검사장치 | |
| JPS60154637A (ja) | 集積回路装置 | |
| JPH03229176A (ja) | 半導体集積装置 | |
| JPS58143545A (ja) | 試験回路を備えた集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980224 |