JPH03229176A

JPH03229176A - 半導体集積装置

Info

Publication number: JPH03229176A
Application number: JP2025769A
Authority: JP
Inventors: Michiko Nagatakiya; 長瀧谷　美智子; Katsuhiko Shoji; 小路　克彦
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1990-02-05
Filing date: 1990-02-05
Publication date: 1991-10-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、半導体集積装置、特に検査ｏＪ能な半導体集
積装置である。

従来の技術近年、半導体集積装置は、高集積、巨大化にともない、
内部機能の検査が困難になってきている。

以下に、従来の半導体集積装置の検査装置について説明
する。

第２図は、従来の半導体集積装置の構成図であり、ｌ、
２．３は回路ブロック、４．５は前記回路ブロックを接
続する信号線、６は信号が人力される人力信号端子、７
は出力信号端子、８．９は検査信号端子、１Ｏ１１１は
検査専用の信号線である。

本従来例では、通常入力信号端子６より人力される信号
を人力信号とし、前記回路ブロック１．２、：３を縦続
接続して信号処理し、出力信号端子７より出力する。検
査時は、出力信号端子７及び検査信号端子８．９て回路
ブロック１．２．３間の信号を観測することにより、回
路ブロックｌ、２．３の動作を検査するものである。

発明が解決しようとする課題しかしながら、前記従来例の構成では検査信号数だけ専
用の信号線及び端子を必要とするが、半導体集積装置で
は使用可能な端子数に制限があるので、観測できる信号
線の数は限られてしまう。

そこで、端子数を減らすため、第３図で示す他の例が知
られている。即ち、選択回路３４．３５．３６を、回路
ブロック２１．２２．２３の後に設けると共に、各回路
ブロック２１．２２．２３をバイパスする検査信号線２
９．３ｏ、３１を設け、ブロック通過出力信号かブロッ
クバイパス出力信号かを選択させることで端子の数を減
らして検査できるようになっている。しかしながら、こ
の場合、各回路ブロック２Ｌ２２．２３をそれぞれ設計
して配し、その後検査信号線等を自動配線している。そ
のため、検査信号の配線が長くなり、実動作高速検査が
困難という課題を有していた。

本発明は上記従来の課題を解決するものであり、検査に
必要な信号線及び端子を減らすと共に、検査時には、複
数の回路ブロックから任意に選択した回路ブロックを高
速実動作検査できる半導体集積装置を提供することを目
的としている。

課題を解決するための手段この目的を達成するために、本発明の半導体集積装置は
、入力信号用の人力信号端子と、所定の信号処理を行う
複数の回路と、処理結果信号用の出力信号端子を備えた
半導体集積装置において、前記回路をバイパスする検査
信号線と、その回路の出力と、バイパスされている回線
の出力の何れかを選択する選択手段と、その選択手段を
制御する制御手段とを備え、前記検査信号線及び前記選
択手段は、それらが関係する前記回路の設計の際、一か
たまりにまとめられて設計されたものである。

作用この構成により、検査信号線を回路の設計の際、一かた
まりにまとめられて設計されるので、検査時に、取捨選
択した任意の回路に対し実動作高速検査を実現でき、Ｈ
つ、検査時に必要な信号線の長さ及び端子数を大幅に減
らずことができる。

実施例以下、本発明の一実施例について、図面を参照しながら
説明する。

第１図は、本発明の一実施例における半導体集積装置を
示すものである。５１．５２は設計の際、一かたまりに
まとめられて設計される回路等の回路ブロック、５３は
人力信号端子５６とブロック５１を接続する信号線、５
４はブロック５１．５２を縦続接続する信号線、５５は
ブロック５２と出力信号端子５７を接続する信号線、５
８．５９．６０．６１はブロック５１．５２内部の論理
回路７０をバイパスするための検査信号線、６２は制御
信号を人力するための入力端子、６３は入力端子６２か
ら人力された信号に基づき次に述べる選択回路を制御す
る制御手段、６４．６５．６６．６７は検査信号線５８
．５９．６ｏ、６１をブロック５１．５２内部に取り込
むためのセレクタ付デイレイドフリップ・フロップ（以
下ＤＦＦと略す）である。即ち、回路７０の出力と、そ
れをバイパスする検査信号線５８．５９．６ｏ、６１の
出力の何れかを選択する選択手段７１と、その出力を記
憶する記憶手段である。尚、前記検査信号線５８．５９
．６０．６１と選択手段７１は、それらが関係する前記
回路７０の設計の際、一かたまりにまとめられて設計さ
れたものである。

以上のように構成された半導体集積装置について、その
動作を説明する。

先ず、回路ブロック５１．５２から、検査する回路ブロ
ック５１．５２を選択回路用制御手段６３及び制御信号
線６８．６９により選択する。次に、選択されたブロッ
ク内部のセレクタ付ＤＦＦ６４．６５．６６．６７は、
論理回路７０を通過した出力信号を選択し、ＤＦＦ６４
．６５．６６．６７の人力信号とし、また選択されなか
ったブロック内部のセレクタ付ＤＦＦ６４．６５．６６
．６７は、論理回路７０をバイパスした出力信号を選択
し、ＤＦＦの人力信号とする。よフて、人力信号端子５
６から人力した信号は、前記選択した回路７０に入力さ
れ、その結果は出力信号端子５７より出力される。

以−ヒのように、本実施例によれば、複数の回路から取
捨選択した任意の回路７０のみ任意の信号で実動作高速
検査することが可能である。また、検査に必要な端子の
数を最小限に減少させることができる。更に、検査信号
線及び選択手段は、それらが関係する前記回路の設計の
際、一かたまりにまとめられて設計されるから、それら
回路の集まりであるブロック内部に配置され、その結果
、検査信号線の長さを可及的に短くすることができる。

特に、デジタル信号処理用集積装置に適用した場合、実
動作時に必要なりＦＦを検査時に必要とするセレクタ１
１’　Ｄ　Ｆ　Ｆと兼用することが可能となり、検査時
必要な回路はセレクタのみとなり、従来の検査に占める
チップ面積比率を大幅に削減できる。

発明の効果以上のように、本発明は、複数の回路で構成される半導
体集！１１装置で、検査信号線及び端子の占める面積を
、従来技術に比べ減らすことができ、実動作高速検査が
行える長所を有する。

【図面の簡単な説明】

第１図は、本発明の一実施例における半導体集積装置の
ブロック図、第２図は、従来の半導体集積装置のブロッ
ク図、第３図は、従来の半導体集積装置のフロック図で
ある。５１．５２・・・回路ブロック、５；３．５４．５５・
・・接続１８号線、５６・・・人力信号端子、５７・・
・出力１８号端子、５８．５９．６０．６１・・・検査
信号線、６２・・・制御信号入力端子、６３・・・選択
回路用制御手段、６４．６５．６６．６７・・・セレク
タ付ＤＦＦ　（選択手段）、６８．６９・・・制御信号
線。

Claims

【特許請求の範囲】

入力信号用の入力信号端子と、所定の信号処理を行う複
数の回路と、処理結果信号用の出力信号端子を備えた半
導体集積装置において、前記回路をバイパスする検査信
号線と、その回路の出力とバイパスされている回線の出
力の何れかを選択する選択手段と、その選択手段を制御
する制御手段とを備え、前記検査信号線及び前記選択手
段は、それらが関係する前記回路の設計の際、一かたま
りにまとめられて設計されたものであることを特徴とす
る半導体集積装置。