JPH0945933A - 静電誘導半導体装置の製造方法 - Google Patents
静電誘導半導体装置の製造方法Info
- Publication number
- JPH0945933A JPH0945933A JP19076595A JP19076595A JPH0945933A JP H0945933 A JPH0945933 A JP H0945933A JP 19076595 A JP19076595 A JP 19076595A JP 19076595 A JP19076595 A JP 19076595A JP H0945933 A JPH0945933 A JP H0945933A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- forming
- mask
- high resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000006698 induction Effects 0.000 title claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 17
- 238000001312 dry etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003960 organic solvent Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 150000001639 boron compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Landscapes
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】簡便で低コストな静電誘導半導体装置の製造方
法を提供する。 【解決手段】イオン注入装置によりＰ形不純物をＮ形高
比抵抗領域２の表面領域に注入し、注入された前記Ｐ形
不純物をＮ形高比抵抗領域２中に熱拡散させＰ形不純物
領域からなるゲート領域５を形成し、ゲート領域５形成
時に形成された第２の酸化膜６と、ソース領域９形成時
に形成される第３の酸化膜８とのうち厚い方の厚さだけ
（又はそれより少し厚く）第１、２、３の酸化膜３、
６、８を全面エッチングすることにより接続孔１０ａ，
１０ｂを形成する。
法を提供する。 【解決手段】イオン注入装置によりＰ形不純物をＮ形高
比抵抗領域２の表面領域に注入し、注入された前記Ｐ形
不純物をＮ形高比抵抗領域２中に熱拡散させＰ形不純物
領域からなるゲート領域５を形成し、ゲート領域５形成
時に形成された第２の酸化膜６と、ソース領域９形成時
に形成される第３の酸化膜８とのうち厚い方の厚さだけ
（又はそれより少し厚く）第１、２、３の酸化膜３、
６、８を全面エッチングすることにより接続孔１０ａ，
１０ｂを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、静電誘導型半導体
装置の製造方法に関し、特に、静電誘導トランジスタお
よび静電誘導サイリスタの製造方法に関するものであ
る。
装置の製造方法に関し、特に、静電誘導トランジスタお
よび静電誘導サイリスタの製造方法に関するものであ
る。
【０００２】
【従来の技術】従来の静電誘導トランジスタの製造方法
を、図２を用いて説明する。まず、例えば、イオン注入
などによって、半導体基板１の主表面にＮ形高比抵抗領
域２を形成し、次に、Ｎ形高比抵抗領域２上に第１の酸
化膜３をＣＶＤ法などによって形成することにより図２
（ａ）に示す構造が得られる。
を、図２を用いて説明する。まず、例えば、イオン注入
などによって、半導体基板１の主表面にＮ形高比抵抗領
域２を形成し、次に、Ｎ形高比抵抗領域２上に第１の酸
化膜３をＣＶＤ法などによって形成することにより図２
（ａ）に示す構造が得られる。
【０００３】次に、ゲート領域５形成用の開孔を有する
第１のレジスト層４を通常のフォトリソグラフィ技術に
より形成する。次に、第１のレジスト層４をマスクとし
て反応性ドライエッチング（ＲＩＥ）装置などによって
第１の酸化膜３を異方性エッチングすることにより図２
（ｂ）に示す構造が得られる。次に、第１のレジスト層
４を酸素プラズマ処理、有機溶剤処理などによって除去
し、続いて、Ｐ形不純物を有する化合物（例えば、ボロ
ンの化合物など）を露出したＮ形高比抵抗領域２上に付
着させる。その後、後述の熱拡散時に前記Ｐ形不純物が
拡散炉雰囲気中へ飛散するのを防ぐための第２の酸化膜
１６をＮ形高比抵抗領域２に付着した前記化合物上に形
成し、その後、前記Ｐ形不純物をＮ形高比抵抗領域２中
に熱拡散させることによってＰ形不純物領域からなるゲ
ート領域５を形成され図２（ｃ）に示す構造が得られ
る。
第１のレジスト層４を通常のフォトリソグラフィ技術に
より形成する。次に、第１のレジスト層４をマスクとし
て反応性ドライエッチング（ＲＩＥ）装置などによって
第１の酸化膜３を異方性エッチングすることにより図２
（ｂ）に示す構造が得られる。次に、第１のレジスト層
４を酸素プラズマ処理、有機溶剤処理などによって除去
し、続いて、Ｐ形不純物を有する化合物（例えば、ボロ
ンの化合物など）を露出したＮ形高比抵抗領域２上に付
着させる。その後、後述の熱拡散時に前記Ｐ形不純物が
拡散炉雰囲気中へ飛散するのを防ぐための第２の酸化膜
１６をＮ形高比抵抗領域２に付着した前記化合物上に形
成し、その後、前記Ｐ形不純物をＮ形高比抵抗領域２中
に熱拡散させることによってＰ形不純物領域からなるゲ
ート領域５を形成され図２（ｃ）に示す構造が得られ
る。
【０００４】次に、ソース領域９形成用の開孔を有する
第２のレジスト層７を通常のフォトリソグラフィ技術に
より形成する。次に、第２のレジスト層７をマスクとし
て反応性ドライエッチング（ＲＩＥ）装置などによって
第１の酸化膜３を異方性エッチングすることにより図２
（ｄ）に示す構造が得られる。次に、第２のレジスト層
７を酸素プラズマ処理、有機溶剤処理などによって除去
し、続いて、第１の酸化膜３をマスクとして、イオン注
入装置によりＮ形不純物を露出したＮ形高比抵抗領域２
の表面領域に注入し（プレデポジションし）、続いて、
注入された前記Ｎ形不純物をＮ形高比抵抗領域２中に熱
拡散させてＮ形不純物領域よりなるソース領域９を形成
する。ここで、熱拡散時、ソース領域９上には薄い第３
の酸化膜８が形成され図２（ｅ）に示す構造が得られ
る。
第２のレジスト層７を通常のフォトリソグラフィ技術に
より形成する。次に、第２のレジスト層７をマスクとし
て反応性ドライエッチング（ＲＩＥ）装置などによって
第１の酸化膜３を異方性エッチングすることにより図２
（ｄ）に示す構造が得られる。次に、第２のレジスト層
７を酸素プラズマ処理、有機溶剤処理などによって除去
し、続いて、第１の酸化膜３をマスクとして、イオン注
入装置によりＮ形不純物を露出したＮ形高比抵抗領域２
の表面領域に注入し（プレデポジションし）、続いて、
注入された前記Ｎ形不純物をＮ形高比抵抗領域２中に熱
拡散させてＮ形不純物領域よりなるソース領域９を形成
する。ここで、熱拡散時、ソース領域９上には薄い第３
の酸化膜８が形成され図２（ｅ）に示す構造が得られ
る。
【０００５】次に、前記第１のレジスト層４と同じ開孔
を有する接続孔１０ａ形成用の第３のレジスト層２０を
通常のフォトリソグラフィ技術により形成する。その
後、第３のレジスト層２０をマスクとして反応性ドライ
エッチング（ＲＩＥ）装置などによって第２の酸化膜１
６を異方性エッチングすることによりゲート領域５上に
接続孔１０ａが形成され図２（ｆ）に示す構造が得られ
る。
を有する接続孔１０ａ形成用の第３のレジスト層２０を
通常のフォトリソグラフィ技術により形成する。その
後、第３のレジスト層２０をマスクとして反応性ドライ
エッチング（ＲＩＥ）装置などによって第２の酸化膜１
６を異方性エッチングすることによりゲート領域５上に
接続孔１０ａが形成され図２（ｆ）に示す構造が得られ
る。
【０００６】次に、第３のレジスト層１０を酸素プラズ
マ処理、有機溶剤処理などによって除去し、続いて、ソ
ース領域９上の薄い酸化膜８の厚さだけ全面をエッチン
グすることによってソース領域上にも接続孔を形成し、
その後、例えば、蒸着装置などによって全面に配線金属
膜１１を蒸着することにより図２（ｇ）に示す構造が得
られる。
マ処理、有機溶剤処理などによって除去し、続いて、ソ
ース領域９上の薄い酸化膜８の厚さだけ全面をエッチン
グすることによってソース領域上にも接続孔を形成し、
その後、例えば、蒸着装置などによって全面に配線金属
膜１１を蒸着することにより図２（ｇ）に示す構造が得
られる。
【０００７】次に、配線金属膜１１の不要部分に対応し
た開孔を有する第４のレジスト層１２を通常のフォトリ
ソグラフィ技術により形成する。その後、第４のレジス
ト層１２をマスクとして、イオンミリング法などによっ
て配線金属膜１１をエッチングして除去することにより
図２（ｈ）に示す構造が得られる。次に、化学気相成長
法（ＣＶＤ法）などによって絶縁保護膜（パッシベーシ
ョン膜）１３を形成して表面を平坦化することにより図
２（ｉ）に示す構造が得られる。
た開孔を有する第４のレジスト層１２を通常のフォトリ
ソグラフィ技術により形成する。その後、第４のレジス
ト層１２をマスクとして、イオンミリング法などによっ
て配線金属膜１１をエッチングして除去することにより
図２（ｈ）に示す構造が得られる。次に、化学気相成長
法（ＣＶＤ法）などによって絶縁保護膜（パッシベーシ
ョン膜）１３を形成して表面を平坦化することにより図
２（ｉ）に示す構造が得られる。
【０００８】その後、電極形成領域に対応した開孔を有
する第５のレジスト層（図示せず）を形成し、第５のレ
ジスト層をマスクとして、反応性ドライエッチング（Ｒ
ＩＥ）装置などによって絶縁保護膜１３を異方性エッチ
ングすることにより電極部分だけ配線金属膜１１が露出
した部分を形成し、この部分に電極（図示せず）を形成
する。
する第５のレジスト層（図示せず）を形成し、第５のレ
ジスト層をマスクとして、反応性ドライエッチング（Ｒ
ＩＥ）装置などによって絶縁保護膜１３を異方性エッチ
ングすることにより電極部分だけ配線金属膜１１が露出
した部分を形成し、この部分に電極（図示せず）を形成
する。
【０００９】
【発明が解決しようとする課題】しかしながら、上述の
方法では、ゲート領域上およびソース領域上に接続孔を
形成するために、第３のレジスト層を形成する工程と、
前記第３のレジスト層をマスクとして第２の酸化膜を異
方性エッチングする工程と、前記第３のレジスト層を除
去する工程と、前記第２の酸化膜の厚さだけ全面をエッ
チングする工程とを含むので、形成方法が複雑であり、
コストが高くなるという問題があった。
方法では、ゲート領域上およびソース領域上に接続孔を
形成するために、第３のレジスト層を形成する工程と、
前記第３のレジスト層をマスクとして第２の酸化膜を異
方性エッチングする工程と、前記第３のレジスト層を除
去する工程と、前記第２の酸化膜の厚さだけ全面をエッ
チングする工程とを含むので、形成方法が複雑であり、
コストが高くなるという問題があった。
【００１０】本発明は上記事由に鑑みて為されたもので
あり、本発明の目的は、簡便で低コストな静電誘導半導
体装置の製造方法を提供することにある。
あり、本発明の目的は、簡便で低コストな静電誘導半導
体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、第１導電形の半導体基板の主表
面全面に形成された高比抵抗領域上に第１の酸化膜を形
成する第１の工程と、ゲート領域形成用の開孔が設けら
れた前記第１の酸化膜をマスクとして前記高比抵抗領域
の表面領域へ不純物を注入して且つ注入された不純物を
熱拡散させることによって所定間隔で第２導電形の不純
物拡散領域よりなるゲート領域を形成する第２の工程
と、ソース領域形成用の開孔が設けられた前記第１の酸
化膜および前記第２の工程で前記ゲート領域上に形成さ
れた第２の酸化膜をマスクとして前記高比抵抗領域の表
面領域へ不純物を注入して且つ注入された不純物を熱拡
散させることによって第１導電形の不純物拡散領域より
なるソース領域を形成する第３の工程と、マスクなしに
前記第２の酸化膜および前記ソース領域形成時に前記ソ
ース領域上に形成された第３の酸化膜を同時にエッチン
グすることにより接続孔を形成する第４の工程と、前記
接続孔に配線金属膜を形成する第５の工程とを含むこと
を特徴とするので、従来例より製造工程の簡略化が可能
であるとともに歩留りが向上して製造コストが安くでき
る。
目的を達成するために、第１導電形の半導体基板の主表
面全面に形成された高比抵抗領域上に第１の酸化膜を形
成する第１の工程と、ゲート領域形成用の開孔が設けら
れた前記第１の酸化膜をマスクとして前記高比抵抗領域
の表面領域へ不純物を注入して且つ注入された不純物を
熱拡散させることによって所定間隔で第２導電形の不純
物拡散領域よりなるゲート領域を形成する第２の工程
と、ソース領域形成用の開孔が設けられた前記第１の酸
化膜および前記第２の工程で前記ゲート領域上に形成さ
れた第２の酸化膜をマスクとして前記高比抵抗領域の表
面領域へ不純物を注入して且つ注入された不純物を熱拡
散させることによって第１導電形の不純物拡散領域より
なるソース領域を形成する第３の工程と、マスクなしに
前記第２の酸化膜および前記ソース領域形成時に前記ソ
ース領域上に形成された第３の酸化膜を同時にエッチン
グすることにより接続孔を形成する第４の工程と、前記
接続孔に配線金属膜を形成する第５の工程とを含むこと
を特徴とするので、従来例より製造工程の簡略化が可能
であるとともに歩留りが向上して製造コストが安くでき
る。
【００１２】請求項２の発明は、第１導電形の半導体基
板の主表面全面に形成された高比抵抗領域上に第１の酸
化膜を形成する第１の工程と、ゲート領域形成用の開孔
が設けられた前記第１の酸化膜をマスクとして前記高比
抵抗領域の表面領域へ不純物を注入して且つ注入された
不純物を熱拡散させることによって所定間隔で第２導電
形の不純物拡散領域よりなるゲート領域を形成する第２
の工程と、カソード領域形成用の開孔が設けられた前記
第１の酸化膜および前記第２の工程で前記ゲート領域上
に形成された第２の酸化膜をマスクとして前記高比抵抗
領域の表面領域へ不純物を注入して且つ注入された不純
物を熱拡散させることによって第１導電形の不純物拡散
領域よりなるカソード領域を形成する第３の工程と、マ
スクなしに前記第２の酸化膜および前記カソード領域形
成時に前記カソード領域上に形成された第３の酸化膜を
同時にエッチングすることにより接続孔を形成する第４
の工程と、前記接続孔に配線金属膜を形成する第５の工
程とを含むことを特徴とする、従来例より製造工程の簡
略化が可能であるとともに歩留りが向上して製造コスト
が安くできる。
板の主表面全面に形成された高比抵抗領域上に第１の酸
化膜を形成する第１の工程と、ゲート領域形成用の開孔
が設けられた前記第１の酸化膜をマスクとして前記高比
抵抗領域の表面領域へ不純物を注入して且つ注入された
不純物を熱拡散させることによって所定間隔で第２導電
形の不純物拡散領域よりなるゲート領域を形成する第２
の工程と、カソード領域形成用の開孔が設けられた前記
第１の酸化膜および前記第２の工程で前記ゲート領域上
に形成された第２の酸化膜をマスクとして前記高比抵抗
領域の表面領域へ不純物を注入して且つ注入された不純
物を熱拡散させることによって第１導電形の不純物拡散
領域よりなるカソード領域を形成する第３の工程と、マ
スクなしに前記第２の酸化膜および前記カソード領域形
成時に前記カソード領域上に形成された第３の酸化膜を
同時にエッチングすることにより接続孔を形成する第４
の工程と、前記接続孔に配線金属膜を形成する第５の工
程とを含むことを特徴とする、従来例より製造工程の簡
略化が可能であるとともに歩留りが向上して製造コスト
が安くできる。
【００１３】
【発明の実施の形態】本実施の形態は請求項１の発明に
対応するものであり、以下、静電誘導トランジスタの製
造方法を図１により説明する。まず、例えば、イオン注
入装置などによって半導体基板１の主表面に不純物イオ
ンを注入することによりＮ形高比抵抗領域２を形成し、
次に、Ｎ形高比抵抗領域２上に第１の酸化膜３をＣＶＤ
法などによって形成することにより図１（ａ）に示す構
造が得られる。
対応するものであり、以下、静電誘導トランジスタの製
造方法を図１により説明する。まず、例えば、イオン注
入装置などによって半導体基板１の主表面に不純物イオ
ンを注入することによりＮ形高比抵抗領域２を形成し、
次に、Ｎ形高比抵抗領域２上に第１の酸化膜３をＣＶＤ
法などによって形成することにより図１（ａ）に示す構
造が得られる。
【００１４】次に、ゲート領域５形成用の開孔を有する
第１のレジスト層４を通常のフォトリソグラフィ技術に
より形成する。次に、第１のレジスト層４をマスクとし
て反応性ドライエッチング（ＲＩＥ）装置などによって
第１の酸化膜３を異方性エッチングすることにより図１
（ｂ）に示す構造が得られる。次に、第１のレジスト層
４を酸素プラズマ処理、有機溶剤処理などによって除去
し、続いて、第１の酸化膜３をマスクとして、イオン注
入装置によりＰ形不純物を露出したＮ形高比抵抗領域２
の表面領域に注入し、続いて、注入された前記Ｐ形不純
物をＮ形高比抵抗領域２中に熱拡散させる（この時、同
時に表面領域の注入による損傷はアニールされる）こと
によってＰ形不純物領域からなるゲート領域５が形成さ
れ図１（ｃ）に示す構造が得られる。ここで、熱拡散
時、ゲート領域５上には薄い第２の酸化膜６が形成され
る。ところで、従来例では、ゲート領域５形成時にゲー
ト領域５上に厚い酸化膜１６が必要であったが、本実施
の形態では、必要としない。
第１のレジスト層４を通常のフォトリソグラフィ技術に
より形成する。次に、第１のレジスト層４をマスクとし
て反応性ドライエッチング（ＲＩＥ）装置などによって
第１の酸化膜３を異方性エッチングすることにより図１
（ｂ）に示す構造が得られる。次に、第１のレジスト層
４を酸素プラズマ処理、有機溶剤処理などによって除去
し、続いて、第１の酸化膜３をマスクとして、イオン注
入装置によりＰ形不純物を露出したＮ形高比抵抗領域２
の表面領域に注入し、続いて、注入された前記Ｐ形不純
物をＮ形高比抵抗領域２中に熱拡散させる（この時、同
時に表面領域の注入による損傷はアニールされる）こと
によってＰ形不純物領域からなるゲート領域５が形成さ
れ図１（ｃ）に示す構造が得られる。ここで、熱拡散
時、ゲート領域５上には薄い第２の酸化膜６が形成され
る。ところで、従来例では、ゲート領域５形成時にゲー
ト領域５上に厚い酸化膜１６が必要であったが、本実施
の形態では、必要としない。
【００１５】次に、ソース領域９形成用の開孔を有する
第２のレジスト層７を通常のフォトリソグラフィ技術に
より形成する。その後、第２のレジスト層７をマスクと
して反応性ドライエッチング（ＲＩＥ）装置などによっ
て第１の酸化膜３を異方性エッチングすることにより図
１（ｄ）に示す構造が得られる。次に、第２のレジスト
層７を酸素プラズマ処理、有機溶剤処理などによって除
去し、続いて、第１の酸化膜３をマスクとして、イオン
注入装置によりＮ形不純物を露出したＮ形高比抵抗領域
２の表面領域に注入し、続いて、注入された前記Ｎ形不
純物を熱拡散させてＮ形不純物領域よりなるソース領域
９を形成する。ここで、熱拡散時、ソース領域９上には
薄い第３の酸化膜８が形成され図１（ｅ）に示す構造が
得られる。
第２のレジスト層７を通常のフォトリソグラフィ技術に
より形成する。その後、第２のレジスト層７をマスクと
して反応性ドライエッチング（ＲＩＥ）装置などによっ
て第１の酸化膜３を異方性エッチングすることにより図
１（ｄ）に示す構造が得られる。次に、第２のレジスト
層７を酸素プラズマ処理、有機溶剤処理などによって除
去し、続いて、第１の酸化膜３をマスクとして、イオン
注入装置によりＮ形不純物を露出したＮ形高比抵抗領域
２の表面領域に注入し、続いて、注入された前記Ｎ形不
純物を熱拡散させてＮ形不純物領域よりなるソース領域
９を形成する。ここで、熱拡散時、ソース領域９上には
薄い第３の酸化膜８が形成され図１（ｅ）に示す構造が
得られる。
【００１６】次に、第２の酸化膜６および第３の酸化膜
８のうち厚い方の厚さだけ（又はそれより少し厚く）第
１、２、３の酸化膜３、６、８を全面エッチングするこ
とにより接続孔１０ａ，１０ｂが形成され、図１（ｆ）
に示す構造が得られる。つまり、従来例の図２（ｆ）で
示したように、ゲート領域５上の酸化膜１６をエッチン
グする（接続孔１０ａを形成する）ための第３のレジス
ト層２０の形成および除去工程を削減できる。
８のうち厚い方の厚さだけ（又はそれより少し厚く）第
１、２、３の酸化膜３、６、８を全面エッチングするこ
とにより接続孔１０ａ，１０ｂが形成され、図１（ｆ）
に示す構造が得られる。つまり、従来例の図２（ｆ）で
示したように、ゲート領域５上の酸化膜１６をエッチン
グする（接続孔１０ａを形成する）ための第３のレジス
ト層２０の形成および除去工程を削減できる。
【００１７】次に、蒸着装置などによって全面に配線金
属膜１１を蒸着することにより図１（ｇ）に示す構造が
得られる。次に、配線金属膜１１の不要部分に対応した
開孔を有する第４のレジスト層１２を通常のフォトリソ
グラフィ技術により形成する。その後、第４のレジスト
層１２をマスクとして、イオンミリング法などによって
配線金属膜１１をエッチングして除去することにより図
１（ｈ）に示す構造が得られる。
属膜１１を蒸着することにより図１（ｇ）に示す構造が
得られる。次に、配線金属膜１１の不要部分に対応した
開孔を有する第４のレジスト層１２を通常のフォトリソ
グラフィ技術により形成する。その後、第４のレジスト
層１２をマスクとして、イオンミリング法などによって
配線金属膜１１をエッチングして除去することにより図
１（ｈ）に示す構造が得られる。
【００１８】次に、化学気相成長法（ＣＶＤ法）などに
よって主表面に絶縁保護膜１３を形成して表面を平坦化
することにより図１（ｉ）に示す構造が得られる。その
後、電極形成領域に対応した開孔を有する第５のレジス
ト層（図示せず）を形成し、第５のレジスト層をマスク
として、反応性ドライエッチング（ＲＩＥ）装置などに
よって絶縁保護膜１３を異方性エッチングすることによ
り電極部分だけ配線金属膜１１が露出した部分を形成
し、この部分に電極（図示せず）を形成する。
よって主表面に絶縁保護膜１３を形成して表面を平坦化
することにより図１（ｉ）に示す構造が得られる。その
後、電極形成領域に対応した開孔を有する第５のレジス
ト層（図示せず）を形成し、第５のレジスト層をマスク
として、反応性ドライエッチング（ＲＩＥ）装置などに
よって絶縁保護膜１３を異方性エッチングすることによ
り電極部分だけ配線金属膜１１が露出した部分を形成
し、この部分に電極（図示せず）を形成する。
【００１９】本実施の形態では、静電誘導トランジスタ
の製造方法について説明したが、上記説明において、ソ
ース領域をカソード領域と考えれば容易に静電誘導サイ
リスタの製造方法が説明でき、これは請求項２の発明に
対応するものである。
の製造方法について説明したが、上記説明において、ソ
ース領域をカソード領域と考えれば容易に静電誘導サイ
リスタの製造方法が説明でき、これは請求項２の発明に
対応するものである。
【００２０】
【発明の効果】請求項１の発明は、ゲート領域形成用の
開孔が設けられた第１の酸化膜をマスクとして高比抵抗
領域の表面領域へ不純物を注入して且つ注入された不純
物を熱拡散させることによって所定間隔で第２導電形の
不純物拡散領域よりなるゲート領域を形成し、ソース領
域形成用の開孔が設けられた前記第１の酸化膜および前
記熱拡散により前記ゲート領域上に形成された第２の酸
化膜をマスクとして前記高比抵抗領域の表面領域へ不純
物を注入して且つ注入された不純物を熱拡散させること
によって第１導電形の不純物拡散領域よりなるソース領
域を形成し、マスクなしに前記第２の酸化膜および前記
ソース領域形成時に前記ソース領域上に形成された第３
の酸化膜を同時にエッチングするので、従来例と比較す
ると、前記第２の酸化膜をエッチングするための第３の
レジスト層を形成する工程と、前記第３のレジスト層を
マスクとして第２の酸化膜を異方性エッチングする工程
と、前記第３のレジスト層を除去する工程とが不要であ
り、従来例より製造工程の簡略化（短縮）が可能である
とともに歩留りが向上して製造コストが安くなるという
効果がある。
開孔が設けられた第１の酸化膜をマスクとして高比抵抗
領域の表面領域へ不純物を注入して且つ注入された不純
物を熱拡散させることによって所定間隔で第２導電形の
不純物拡散領域よりなるゲート領域を形成し、ソース領
域形成用の開孔が設けられた前記第１の酸化膜および前
記熱拡散により前記ゲート領域上に形成された第２の酸
化膜をマスクとして前記高比抵抗領域の表面領域へ不純
物を注入して且つ注入された不純物を熱拡散させること
によって第１導電形の不純物拡散領域よりなるソース領
域を形成し、マスクなしに前記第２の酸化膜および前記
ソース領域形成時に前記ソース領域上に形成された第３
の酸化膜を同時にエッチングするので、従来例と比較す
ると、前記第２の酸化膜をエッチングするための第３の
レジスト層を形成する工程と、前記第３のレジスト層を
マスクとして第２の酸化膜を異方性エッチングする工程
と、前記第３のレジスト層を除去する工程とが不要であ
り、従来例より製造工程の簡略化（短縮）が可能である
とともに歩留りが向上して製造コストが安くなるという
効果がある。
【００２１】請求項２の発明は、請求項１の発明は、ゲ
ート領域形成用の開孔が設けられた第１の酸化膜をマス
クとして高比抵抗領域の表面領域へ不純物を注入して且
つ注入された不純物を熱拡散させることによって所定間
隔で第２導電形の不純物拡散領域よりなるゲート領域を
形成し、カソード領域形成用の開孔が設けられた前記第
１の酸化膜および前記熱拡散により前記ゲート領域上に
形成された第２の酸化膜をマスクとして前記高比抵抗領
域の表面領域へ不純物を注入して且つ注入された不純物
を熱拡散させることによって第１導電形の不純物拡散領
域よりなるカソード領域を形成し、マスクなしに前記第
２の酸化膜および前記カソード領域形成時に前記カソー
ド領域上に形成された第３の酸化膜を同時にエッチング
するので、請求項１の発明と同様の効果がある。
ート領域形成用の開孔が設けられた第１の酸化膜をマス
クとして高比抵抗領域の表面領域へ不純物を注入して且
つ注入された不純物を熱拡散させることによって所定間
隔で第２導電形の不純物拡散領域よりなるゲート領域を
形成し、カソード領域形成用の開孔が設けられた前記第
１の酸化膜および前記熱拡散により前記ゲート領域上に
形成された第２の酸化膜をマスクとして前記高比抵抗領
域の表面領域へ不純物を注入して且つ注入された不純物
を熱拡散させることによって第１導電形の不純物拡散領
域よりなるカソード領域を形成し、マスクなしに前記第
２の酸化膜および前記カソード領域形成時に前記カソー
ド領域上に形成された第３の酸化膜を同時にエッチング
するので、請求項１の発明と同様の効果がある。
【図１】本発明の実施の形態の主要工程断面図である。
【図２】従来例を示す主要工程断面図である。
１ 半導体基板 ２ Ｎ形高比抵抗領域 ３ 第１の酸化膜 ４ 第１のレジスト層 ５ ゲート領域 ６ 第２の酸化膜 ７ 第２のレジスト層 ８ 第３の酸化膜 ９ ソース領域９ １０ａ，１０ｂ 接続孔 １１ 配線金属膜 １２ 第３のレジスト層 １３ 絶縁保護膜
Claims (2)
- 【請求項１】 第１導電形の半導体基板の主表面全面に
形成された高比抵抗領域上に第１の酸化膜を形成する第
１の工程と、ゲート領域形成用の開孔が設けられた前記
第１の酸化膜をマスクとして前記高比抵抗領域の表面領
域へ不純物を注入して且つ注入された不純物を熱拡散さ
せることによって所定間隔で第２導電形の不純物拡散領
域よりなるゲート領域を形成する第２の工程と、ソース
領域形成用の開孔が設けられた前記第１の酸化膜および
前記第２の工程で前記ゲート領域上に形成された第２の
酸化膜をマスクとして前記高比抵抗領域の表面領域へ不
純物を注入して且つ注入された不純物を熱拡散させるこ
とによって第１導電形の不純物拡散領域よりなるソース
領域を形成する第３の工程と、マスクなしに前記第２の
酸化膜および前記ソース領域形成時に前記ソース領域上
に形成された第３の酸化膜を同時にエッチングすること
により接続孔を形成する第４の工程と、前記接続孔に配
線金属膜を形成する第５の工程とを含むことを特徴とす
る静電誘導半導体装置の製造方法。 - 【請求項２】 第１導電形の半導体基板の主表面全面に
形成された高比抵抗領域上に第１の酸化膜を形成する第
１の工程と、ゲート領域形成用の開孔が設けられた前記
第１の酸化膜をマスクとして前記高比抵抗領域の表面領
域へ不純物を注入して且つ注入された不純物を熱拡散さ
せることによって所定間隔で第２導電形の不純物拡散領
域よりなるゲート領域を形成する第２の工程と、カソー
ド領域形成用の開孔が設けられた前記第１の酸化膜およ
び前記第２の工程で前記ゲート領域上に形成された第２
の酸化膜をマスクとして前記高比抵抗領域の表面領域へ
不純物を注入して且つ注入された不純物を熱拡散させる
ことによって第１導電形の不純物拡散領域よりなるカソ
ード領域を形成する第３の工程と、マスクなしに前記第
２の酸化膜および前記カソード領域形成時に前記カソー
ド領域上に形成された第３の酸化膜を同時にエッチング
することにより接続孔を形成する第４の工程と、前記接
続孔に配線金属膜を形成する第５の工程とを含むことを
特徴とする静電誘導半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19076595A JPH0945933A (ja) | 1995-07-26 | 1995-07-26 | 静電誘導半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19076595A JPH0945933A (ja) | 1995-07-26 | 1995-07-26 | 静電誘導半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945933A true JPH0945933A (ja) | 1997-02-14 |
Family
ID=16263358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19076595A Withdrawn JPH0945933A (ja) | 1995-07-26 | 1995-07-26 | 静電誘導半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945933A (ja) |
-
1995
- 1995-07-26 JP JP19076595A patent/JPH0945933A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0532911B2 (ja) | ||
| JPS58155737A (ja) | 単一マスク拡散プロセス | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JPS6360549B2 (ja) | ||
| JPH098135A (ja) | 半導体装置の製造方法 | |
| JPH0945933A (ja) | 静電誘導半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH07161728A (ja) | 半導体装置およびその製造方法 | |
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JPH0127589B2 (ja) | ||
| JPH0732164B2 (ja) | 半導体デバイス製造法 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| JPH02186625A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JP2727557B2 (ja) | 半導体装置の製造方法 | |
| JP2630616B2 (ja) | 半導体装置の製造方法 | |
| JPH04260331A (ja) | 半導体装置の製造方法 | |
| JPH04360539A (ja) | 半導体装置の製造方法 | |
| JPH0521374A (ja) | 半導体装置およびその製造方法 | |
| JP2000196073A (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH0290671A (ja) | 半導体集積回路の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH0314241A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |