JPH0950421A - 共通バスデータ収集方式 - Google Patents

Abstract

(57)【要約】 【課題】 共通バスを介して各プロセッサが繰り返しデ
ータの入出力処理等を行う際に、各プロセッサ間で共通
バスの競合が生じた場合でもプロセッサの処理動作を停
止させずにプロセッサの稼働効率をシステム全体として
向上させる。 【解決手段】 共通バス１と各プロセッサ１１Ａ，１１
Ｂとの間に各プロセッサに対応して入出力用メモリ２１
Ａ，２１Ｂを設け、各プロセッサは対応する各入出力用
メモリに対する書き込み及び読み込み処理を予めそれぞ
れ定められた各時間間隔ｔ１，ｔ２で繰り返し実行する
と共に、書き込み及び読み込みの各処理のうち、繰り返
しが必要な処理については上記時間間隔内の予め定めた
第１のタイミングで実行し、任意に必要となる優先処理
については上記時間間隔内の予め定めた第２のタイミン
グで実行し、入出力用メモリでは上記時間間隔内の上記
各タイミング以外のタイミングで共通バスをアクセスす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同一の共通バスに
接続された入出力装置または記録装置から複数のプロセ
ッサがこの共通バスを介してデータを収集するシステム
において、各プロセッサが効率良く共通バスをアクセス
して入出力装置または記録装置からデータを収集する共
通バスデータ収集方式に関する。

【０００２】

【従来の技術】一般にこの種の共通バスアクセス制御に
おいては、待ち時間（以下、ウェイト）の発生によるバ
スの使用効率の低下や、優先制御による特定の装置（プ
ロセッサを含む）への共通バスの使用頻度の偏りが問題
となっている。

【０００３】このため、このような問題を回避するもの
として、バス使用の優先順位を循環的に切り替える方法
（例えば、特開昭５６−９７１２９号公報）、バス使用
の優先順位への重み付けを行ってより優先順位の高い装
置のバス使用頻度を上げる方法（例えば、特開平１−２
７０１６１号公報）、バス使用の優先順位を２種類持た
せこれを巡回させて各装置のバス使用頻度を平均化させ
る方法（例えば、特開平３−６７６４号公報）、及びバ
ス使用要求信号を前もって出力しておき、共通バスに接
続される各装置において要求信号を記憶したうえで、バ
ス上で処理を行った装置の要求信号を廃棄することで各
装置間でバス使用の頻度を平均化する方法（例えば、特
開平３−１３２８５４号公報）等が提案されている。

【０００４】

【発明が解決しようとする課題】しかし、上述した何れ
の方法においても、共通バスを介し各プロセッサが繰り
返しデータの入出力処理等を行う場合に、共通バスの競
合が生じた際には、バスを使用しているプロセッサの処
理が終了するまで他のプロセッサにはウェイトがかかっ
たままとなり、従ってプロセッサの稼働効率がシステム
全体として低下するという欠点がある。また、バスの使
用優先度を各プロセッサ間で巡回または或手順により平
均的に割り当てるような上述の方法においても、任意の
プロセッサが非常に優先順位の高い処理を行う必要が生
じた場合、やはりウェイトがかかって処理が停止すると
いうような問題が生じる。

【０００５】従って本発明は、共通バスを介して各プロ
セッサが繰り返しデータの入出力処理等を行う際に、各
プロセッサ間で共通バスの競合が生じた場合でもシステ
ム全体としてプロセッサの稼働効率を向上させると共
に、任意のプロセッサが優先順位の高い処理を行う必要
がある場合にその優先順位の高い処理が停止されること
を回避することを目的とする。

【０００６】

【課題を解決するための手段】このような課題を解決す
るために本発明は、複数のプロセッサと、共通バスを介
し各プロセッサによりアクセスされデータが収集される
装置とからなるシステムにおいて、共通バスと各プロセ
ッサとの間に各プロセッサに対応して入出力用メモリを
設け、各プロセッサは共通バスを介して上記装置をアク
セスする場合、対応する各入出力用メモリに対するデー
タの書き込み及び読み込み処理をそれぞれ異なる各時間
間隔で繰り返し実行すると共に、データの書き込み及び
読み込みの各処理のうち、繰り返しが必要な処理は上記
時間間隔内の予め定めた第１のタイミングで実行し、任
意に必要となる優先処理は上記時間間隔内の予め定めた
第２のタイミングで実行するようにしたものである。こ
の結果、繰り返しが必要な処理が実行されているとき
に、バス競合が生じた場合でも他のプロセッサは、ウェ
イトがかからずに処理を実行することができ、従ってシ
ステム全体としてプロセッサの稼働効率を向上できる共
に、優先処理が任意に発生した場合でもその処理が停止
されることなく実行できる。

【０００７】また、共通バスの使用状況を各プロセッサ
及び入出力用メモリに通知する通知手段を設けたもので
ある。従って、プロセッサは共通バスの競合を容易に検
出できる。また、入出力用メモリは、共通バスに対する
アクセスを上記時間間隔の第１及び第２のタイミング以
外のタイミングで繰り返し行うようにしたものである。
この結果、各プロセッサの共通バス上における競合を回
避できる。

【０００８】

【発明の実施の形態】図１は本発明に係る共通バスデー
タ収集方式を適用したシステムの構成を示すブロック図
である。同図において、１は共通バス、２はバスモニタ
回路、１１Ａ，１１Ｂはプロセッサ、２１Ａ，２１Ｂは
入出力用メモリ、３１Ａ，３１Ｂはメモリ用バッファ、
４１Ａ，４１Ｂはバス用バッファ、５１Ａ，５１Ｂはタ
イミング制御回路、６１Ａ，６１Ｂはデバイスである。

【０００９】即ち、システム内で各処理を行うプロセッ
サ１１Ａは、メモリ用バッファ３１Ａ，入出力用メモリ
２１Ａ及びバス用バッファ４１Ａを介して共通バス１に
接続されている。また、プロセッサ１１Ｂは、メモリ用
バッファ３１Ｂ，入出力用メモリ２１Ｂ及びバス用バッ
ファ４１Ｂを介して共通バス１に接続されている。ま
た、共通バス１に接続され、共通バス１の使用状態を監
視するバスモニタ回路２の出力信号は、タイミング制御
回路５１Ａ，５１Ｂに送出される。この場合、タイミン
グ制御回路５１Ａは、バスモニタ回路２からのバス使用
状態信号により、入出力用メモリ２１Ａ及びバス用バッ
ファ４１Ａを制御する。また、タイミング制御回路５１
Ｂは、バスモニタ回路２からのバス使用状態信号によ
り、入出力用メモリ２１Ｂ及びバス用バッファ４１Ｂを
制御する。

【００１０】このように構成されたシステムにおいて、
各プロセッサ１１Ａ，１１Ｂのデータ収集処理動作を図
２のタイムチャートに基づいて説明する。本システム内
のプロセッサ１１Ａは、共通バス１に接続されるデバイ
ス６１Ａ，６１Ｂに対し繰り返しアクセスして、データ
の書き込みやデータの読み出しの処理を行っている。ま
た、プロセッサ１１Ａは、時分割処理により任意の時間
に発生したシステムからの要求による優先度の高い処理
を行うため、この任意の時間に共通バス１を介して各デ
バイスへアクセスし、データの書き込み処理及び読み込
み処理を行う。なお、プロセッサ１１Ｂについてもプロ
セッサ１１Ａと同様な処理動作を行う。

【００１１】ここで、本発明では、このようなプロセッ
サ１１Ａ，１１Ｂにおける書き込み及び読み込みの各処
理タイミングについて、各プロセッサ毎の処理間隔（以
下、ターム）を定めると共に、この定められたタームの
中で上述した繰り返し処理を行うタイミングと、任意時
間に発生する優先度の高い処理を行うタイミングとを定
める。

【００１２】即ち、プロセッサ１１Ａの処理は、図２
（ａ）に示すように、繰り返し処理のためのバスアクセ
スデータを入出力用メモリ２１Ａに書き込む時間ＭＷａ
１と、繰り返し処理のためのバスアクセスデータを入出
力用メモリ２１Ａから読み込むための時間ＭＲａ１と
が、時間ｔ１の１ターム中の定められたタイミングで行
われる。さらに、任意に発生する優先度の高い処理の際
の入出力用メモリ２１Ａへのアクセス（書き込み／読み
込み）についても、図２（ａ）に示すような、上記１タ
ーム中の定められたタイミングＭＷｒ１，ＭＲｒ１で行
われる。

【００１３】また、入出力用メモリ２１Ａにおいては、
図２（ｂ）に示すように、接続されるプロセッサ１１Ａ
と同一の１タームの中の定められたタイミングＭＷａ
１，ＭＲａ１，ＭＷｒ１，ＭＲｒ１でデータの書き込み
及び読み出しを行うと共に、図２（ｂ），（ｅ）に示す
ように、タイミングＢＲ／Ｗ１で、バス用バッファ４１
Ａを介し共通バス１へのアクセスを行う。

【００１４】次に、プロセッサ１１Ｂの処理について
は、図２（ｃ）に示すように、プロセッサ１１Ａと異な
る時間間隔ｔ２を１タームとし、その中で繰り返し処理
は予め定めたタイミングＭＷａ２，ＭＲａ２で行われ、
任意に発生する優先処理は定められたタイミングＭＷｒ
２，ＭＲｒ２で行われる。また、入出力用メモリ２１Ｂ
では、図２（ｄ）に示すように、接続されるプロセッサ
１１Ｂと同一の１タームの中の定められたタイミングＭ
Ｗａ２，ＭＲａ２，ＭＷｒ２，ＭＲｒ２でデータの書き
込み及び読み出しを行うと共に、図２（ｄ），（ｅ）に
示すように、タイミングＢＲ／Ｗ２で、バス用バッファ
４１Ａを介し共通バス１へのアクセスを行う。

【００１５】このように、各プロセッサ１１Ａ，１１Ｂ
の各入出力用メモリ２１Ａ，２１Ｂに対するアクセス時
間がそれぞれ異なる固定の一定時間間隔に定められ、ま
た各入出力用メモリ２１Ａ，２１Ｂの共通バス１へのア
クセス時間もそれぞれ異なる固定の一定時間間隔に定め
られることにより、共通バス１上でのデータの競合を回
避することができる。

【００１６】ところで、プロセッサ１１Ａとプロセッサ
１１Ｂとでは、それぞれ動作する基準クロック及びター
ムの長さが異なっているため、共通バス１に対する図２
（ｅ）に示す双方のアクセスタイミングＢＲ／Ｗ１，Ｂ
Ｒ／Ｗ２に競合が生じることがある。ここで、例えばプ
ロセッサ１１Ｂが先に共通バス１をアクセスしていたと
すると、共通バス１を監視するバスモニタ回路２は、何
れかのプロセッサがバスを使用していることをタイミン
グ制御回路５１Ａ及びタイミング制御回路５１Ｂへ通知
する。

【００１７】この場合、タイミング制御回路５１Ａは、
プロセッサ１１Ｂが共通バス１の使用が終了するまでバ
ス用バッファ４１Ａを閉じる制御を行う。この結果、共
通バス１上におけるデータの衝突が回避される。ここ
で、このような共通バス１上における競合時間は、各々
の入出力用バッファ４１Ａ，４１Ｂのバスアクセス時間
が、上述したようにそれぞれに定められたターム中の予
め決められた時間内だけであるため、非常に短時間であ
る。またこうした共通バス１のアクセス競合等の発生に
より、１ターム内でプロセッサの処理が完了しなかった
場合は、少なくとも続く数ターム内で処理を終了させる
ことができるため、各プロセッサ１１Ａ，１１Ｂにおけ
る処理遅延を最小限にとどめることができる。

【００１８】さらに、各プロセッサにおいて、一旦、対
応する各入出力用メモリに処理コマンド等を書き込むよ
うにすれば、共通バス１上の競合に従属したウェイトを
かからなくさせることができ、従って共通バス１上で競
合が発生していてもプロセッサは共通バス１へのアクセ
ス以外の他の処理を実行することができる。

【００１９】このように、共通バス１へのアクセス時間
を一定時間間隔で固定的にアクセスするように定めるこ
とにより、各プロセッサ間のバスの占有率が平均化さ
れ、また共通バスへのアクセスの競合によるウェイト回
数が低減されることにより、システム全体としての処理
効率を向上させることができる。

【００２０】

【発明の効果】以上説明したように本発明によれば、共
通バスと各プロセッサとの間に各プロセッサに対応して
入出力用メモリを設け、各プロセッサは共通バスを介し
て上記装置をアクセスする場合に、対応する各入出力用
メモリに対するデータの書き込み及び読み込み処理を予
めそれぞれ定められた各時間間隔で繰り返し実行すると
共に、書き込み及び読み込みの各処理のうち、繰り返し
が必要な処理については上記時間間隔内の予め定めた第
１のタイミングで実行し、任意に必要となる優先処理に
ついては上記時間間隔内の予め定めた第２のタイミング
で実行するようにしたので、繰り返しが必要な処理が実
行されているときに、バス競合が生じた場合でも、プロ
セッサにはウェイトがかからずに処理を実行することが
でき、従ってシステム全体としてプロセッサの稼働効率
を向上できる共に、優先処理が任意に発生した場合でも
その処理が停止されることなく実行できる。また、共通
バスの使用状況を各プロセッサ及び入出力用メモリに通
知するようにしたので、プロセッサは共通バスの競合を
容易に検出することができる。また、入出力用メモリ
は、共通バスに対するアクセスを上記時間間隔の第１及
び第２のタイミング以外のタイミングで繰り返し行うよ
うにしたので、各プロセッサの共通バス上における競合
を回避できる。

【図面の簡単な説明】

【図１】 本発明に係る共通バスデータ収集方式を適用
したシステムの構成を示すブロック図である。

【図２】 上記システムを構成する各部の動作タイミン
グを示すタイミングチャートである。

【符号の説明】

１…共通バス、２…バスモニタ回路、１１Ａ，１１Ｂ…
プロセッサ、２１Ａ，２１Ｂ…入出力用メモリ、３１
Ａ，３１Ｂ…メモリ用バッファ、４１Ａ，４１Ｂ…バス
用バッファ、５１Ａ，５１Ｂ…タイミング制御回路、６
１Ａ，６１Ｂ…デバイス。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサと、共通バスを介して
   前記各プロセッサによりアクセスされデータが収集され
   る装置とからなるシステムにおいて、 前記共通バスと各プロセッサとの間に各プロセッサに対
   応して入出力用メモリを備え、前記各プロセッサは前記
   共通バスを介して前記装置をアクセスする場合に、対応
   する各入出力用メモリに対するデータの書き込み及び読
   み込み処理をそれぞれ異なって定められた各時間間隔毎
   に繰り返し実行すると共に、前記書き込み及び読み込み
   の各処理のうち、繰り返しが必要な処理は前記時間間隔
   内の予め定めた第１のタイミングで実行し、任意に必要
   となる優先処理は前記時間間隔内の予め定めた第２のタ
   イミングで実行して、前記入出力用メモリ及び共通バス
   を介し前記装置からデータを収集することを特徴とする
   共通バスデータ収集方式。
2. 【請求項２】 請求項１記載の共通バスデータ収集方式
   において、 前記共通バスの使用状況を各プロセッサ及び入出力用メ
   モリに通知する通知手段を備えたことを特徴とする共通
   バスデータ収集方式。
3. 【請求項３】 請求項１記載の共通バスデータ収集方式
   において、 前記入出力用メモリは、共通バスに対するアクセスを予
   め定めた前記時間間隔内の第１及び第２のタイミング以
   外のタイミングで繰り返し行うことを特徴とする共通バ
   スデータ収集方式。