JPH0950457A - レイアウト検証ルール生成装置 - Google Patents
レイアウト検証ルール生成装置Info
- Publication number
- JPH0950457A JPH0950457A JP7203679A JP20367995A JPH0950457A JP H0950457 A JPH0950457 A JP H0950457A JP 7203679 A JP7203679 A JP 7203679A JP 20367995 A JP20367995 A JP 20367995A JP H0950457 A JPH0950457 A JP H0950457A
- Authority
- JP
- Japan
- Prior art keywords
- verification rule
- layout
- layout verification
- rule
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高いレイアウト検証ルールを容易に
作成できるレイアウト検証ルール生成装置を得る。 【解決手段】 半導体製造過程のプロセスでそのレイア
ウトパターンが所定のレイアウトパターンに作成されて
いるかどうかを検証するためのレイアウト検証ルールを
生成するものにおいて、予め準備されたレイアウト検証
ルールのひな形１とデザインルールの検証項目に対する
変数およびチェック値を記述したチェック値テーブル４
とを入力として、レイアウト検証ルールを生成するレイ
アウト検証ルール生成手段３を設けた。
作成できるレイアウト検証ルール生成装置を得る。 【解決手段】 半導体製造過程のプロセスでそのレイア
ウトパターンが所定のレイアウトパターンに作成されて
いるかどうかを検証するためのレイアウト検証ルールを
生成するものにおいて、予め準備されたレイアウト検証
ルールのひな形１とデザインルールの検証項目に対する
変数およびチェック値を記述したチェック値テーブル４
とを入力として、レイアウト検証ルールを生成するレイ
アウト検証ルール生成手段３を設けた。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩのレイア
ウトパターン設計時に行なうレイアウト検証に関するも
のである。
ウトパターン設計時に行なうレイアウト検証に関するも
のである。
【０００２】
【従来の技術】ＬＳＩの製造過程で各プロセスがデザイ
ンマニュアル通りのレイアウトパターンに作成されてい
るかを検証するレイアウト検証装置において、その判定
基準となるレイアウト検証ルールは従来から手作業で作
成されている。そのため、レイアウト検証ルールの作成
は、ルール自体の信頼性をデザインマニュアルの全項目
で確認する必要があり、非常に手間がかかるという問題
があった。
ンマニュアル通りのレイアウトパターンに作成されてい
るかを検証するレイアウト検証装置において、その判定
基準となるレイアウト検証ルールは従来から手作業で作
成されている。そのため、レイアウト検証ルールの作成
は、ルール自体の信頼性をデザインマニュアルの全項目
で確認する必要があり、非常に手間がかかるという問題
があった。
【０００３】
【発明が解決しようとする課題】この発明によるレイア
ウト検証ルール生成装置は、上記の問題を解決するため
に信頼性の高いレイアウト検証ルールを容易に作成する
ことを目的とする。
ウト検証ルール生成装置は、上記の問題を解決するため
に信頼性の高いレイアウト検証ルールを容易に作成する
ことを目的とする。
【０００４】第１の発明は、信頼性の高いレイアウト検
証ルールを容易に作成できるレイアウト検証ルール生成
装置を得ようとするものである。
証ルールを容易に作成できるレイアウト検証ルール生成
装置を得ようとするものである。
【０００５】第２の発明は、より信頼性の高いレイアウ
ト検証ルールを容易に作成できるレイアウト検証ルール
生成装置を得ようとするものである。
ト検証ルールを容易に作成できるレイアウト検証ルール
生成装置を得ようとするものである。
【０００６】
【課題を解決するための手段】第１の発明においては、
半導体製造過程のプロセスでそのレイアウトパターンが
所定のレイアウトパターンに作成されているかどうかを
検証するためのレイアウト検証ルールを生成するものに
おいて、予め準備されたレイアウト検証ルールのひな形
とデザインルールの検証項目に対する変数およびチェッ
ク値を記述したチェック値テーブルとを入力として、レ
イアウト検証ルールを生成するレイアウト検証ルール生
成手段を設けたものである。
半導体製造過程のプロセスでそのレイアウトパターンが
所定のレイアウトパターンに作成されているかどうかを
検証するためのレイアウト検証ルールを生成するものに
おいて、予め準備されたレイアウト検証ルールのひな形
とデザインルールの検証項目に対する変数およびチェッ
ク値を記述したチェック値テーブルとを入力として、レ
イアウト検証ルールを生成するレイアウト検証ルール生
成手段を設けたものである。
【０００７】第２の発明においては、レイアウト検証ル
ールのひな形とデザインルールの検証項目に対する変数
およびチェック値を記述したチェック値テーブルとによ
り、半導体製造過程のプロセスでそのレイアウトパター
ンが所定のレイアウトパターンに作成されているかどう
かを検証するためのレイアウト検証ルールを生成するも
のにおいて、レイアウト検証ルールのひな形を生成する
手段として、各検証項目の検証ルールが登録されている
検証項目ライブラリとどの検証項目を選択するかを指定
するセレクトテーブルを入力とするレイアウト検証ルー
ルのひな形生成手段を設けたものである。
ールのひな形とデザインルールの検証項目に対する変数
およびチェック値を記述したチェック値テーブルとによ
り、半導体製造過程のプロセスでそのレイアウトパター
ンが所定のレイアウトパターンに作成されているかどう
かを検証するためのレイアウト検証ルールを生成するも
のにおいて、レイアウト検証ルールのひな形を生成する
手段として、各検証項目の検証ルールが登録されている
検証項目ライブラリとどの検証項目を選択するかを指定
するセレクトテーブルを入力とするレイアウト検証ルー
ルのひな形生成手段を設けたものである。
【０００８】
実施の形態１．以下、この発明の実施の一形態を図につ
いて説明する。図１は、この発明の実施の一形態の構成
を示す機能ブロック図である。予め準備されたレイアウ
ト検証ルールのひな形１と、デザインルールの検証項目
に対する変数およびチェック値を記述したチェック値テ
ーブル４とを、レイアウト検証ルール生成手段３に入力
する。レイアウト検証ルール生成手段３は、レイアウト
検証ルールのひな形１の変数部分をチェック値テーブル
４内のチェック値に置換し、レイアウト検証ルール６を
生成する。生成したレイアウト検証ルール６の信頼性の
判断基準として、該当するプロセスのデザインマニュア
ル通りにレイアウトパターン５が作成されているか否か
をレイアウト検証装置８にて検証し、その結果を検証結
果リスト９に出力する。また、エラー内容はＣＲＴ７上
に表示させる。
いて説明する。図１は、この発明の実施の一形態の構成
を示す機能ブロック図である。予め準備されたレイアウ
ト検証ルールのひな形１と、デザインルールの検証項目
に対する変数およびチェック値を記述したチェック値テ
ーブル４とを、レイアウト検証ルール生成手段３に入力
する。レイアウト検証ルール生成手段３は、レイアウト
検証ルールのひな形１の変数部分をチェック値テーブル
４内のチェック値に置換し、レイアウト検証ルール６を
生成する。生成したレイアウト検証ルール６の信頼性の
判断基準として、該当するプロセスのデザインマニュア
ル通りにレイアウトパターン５が作成されているか否か
をレイアウト検証装置８にて検証し、その結果を検証結
果リスト９に出力する。また、エラー内容はＣＲＴ７上
に表示させる。
【０００９】図２は、この発明のレイアウト検証ルール
生成装置２内のレイアウト検証ルール生成手段３が生成
した、レイアウト検証ルール６の例である。図３は、予
め準備されているレイアウト検証ルールのひな形１の例
である。異なる点は、レイアウト検証ルール生成手段に
よって図３での変数“ＮＳＮＦＳＰ”が図２ではチェッ
ク値“１．０”に置換されている。
生成装置２内のレイアウト検証ルール生成手段３が生成
した、レイアウト検証ルール６の例である。図３は、予
め準備されているレイアウト検証ルールのひな形１の例
である。異なる点は、レイアウト検証ルール生成手段に
よって図３での変数“ＮＳＮＦＳＰ”が図２ではチェッ
ク値“１．０”に置換されている。
【００１０】図４は、レイアウト検証ルール生成手段３
の動作を示すフローチャートである。まず、レイアウト
検証ルールのひな形１を１ライン読む（ステップＳ
１）。次に、レイアウト検証ルールのひな形１の全ての
ラインに対して処理を行なったかを判断し（ステップＳ
２）、処理を行なった場合は終了する。処理を行なって
いない場合はチェック値テーブル４を読み込み（ステッ
プＳ３）、ステップＳ１で読み込んだラインと比較する
（ステップＳ４）。次に、比較した内容で変数が一致し
ているか否かを判断し（ステップＳ５）、一致している
場合は変数をチェック値テーブル４のチェック値に変換
し（ステップＳ６）、レイアウト検証ルール６として出
力する（ステップＳ７）。一致していない場合は、ステ
ップ１Ｓのラインをそのままレイアウト検証ルール６と
して出力する（ステップＳ７）。
の動作を示すフローチャートである。まず、レイアウト
検証ルールのひな形１を１ライン読む（ステップＳ
１）。次に、レイアウト検証ルールのひな形１の全ての
ラインに対して処理を行なったかを判断し（ステップＳ
２）、処理を行なった場合は終了する。処理を行なって
いない場合はチェック値テーブル４を読み込み（ステッ
プＳ３）、ステップＳ１で読み込んだラインと比較する
（ステップＳ４）。次に、比較した内容で変数が一致し
ているか否かを判断し（ステップＳ５）、一致している
場合は変数をチェック値テーブル４のチェック値に変換
し（ステップＳ６）、レイアウト検証ルール６として出
力する（ステップＳ７）。一致していない場合は、ステ
ップ１Ｓのラインをそのままレイアウト検証ルール６と
して出力する（ステップＳ７）。
【００１１】以上のように、レイアウト検証ルール生成
装置２のレイアウト検証ルール生成手段３によれば、予
め準備されているレイアウト検証ルールの実績のあるひ
な形を用いて、チェック値のみを置換してレイアウト検
証ルールを生成するので、信頼性の高いルールが得られ
る。また、既存のプロセスからシュリンクして新しいプ
ロセスが派生した場合にも、チェック値テーブルを用意
するだけで、レイアウト検証ルールを簡単に作成できる
メリットがある。
装置２のレイアウト検証ルール生成手段３によれば、予
め準備されているレイアウト検証ルールの実績のあるひ
な形を用いて、チェック値のみを置換してレイアウト検
証ルールを生成するので、信頼性の高いルールが得られ
る。また、既存のプロセスからシュリンクして新しいプ
ロセスが派生した場合にも、チェック値テーブルを用意
するだけで、レイアウト検証ルールを簡単に作成できる
メリットがある。
【００１２】実施の形態２．実施の形態１では、予め、
レイアウト検証ルールのひな形１を準備しておく必要が
ある。派生プロセス等でチェック値のみ異なり、検証項
目が殆ど同じである場合には、レイアウト検証ルールの
ひな形１の準備は既存プロセスのレイアウト検証ルール
６から容易に作成できる。しかし、全く新しいプロセス
のレイアウト検証ルールのひな形１を作成する場合は、
既存のプロセスと検証項目及びその処理内容が全く同じ
とは限らないため、必要な検証項目に対して各々組み合
わせて作成する必要があり、ルール作成に時間がかか
る。そのため、検証項目ライブラリ１０からレイアウト
検証ルールのひな形１を作成するレイアウト検証ルール
のひな形生成手段１２を追加する。
レイアウト検証ルールのひな形１を準備しておく必要が
ある。派生プロセス等でチェック値のみ異なり、検証項
目が殆ど同じである場合には、レイアウト検証ルールの
ひな形１の準備は既存プロセスのレイアウト検証ルール
６から容易に作成できる。しかし、全く新しいプロセス
のレイアウト検証ルールのひな形１を作成する場合は、
既存のプロセスと検証項目及びその処理内容が全く同じ
とは限らないため、必要な検証項目に対して各々組み合
わせて作成する必要があり、ルール作成に時間がかか
る。そのため、検証項目ライブラリ１０からレイアウト
検証ルールのひな形１を作成するレイアウト検証ルール
のひな形生成手段１２を追加する。
【００１３】図５は、実施の形態２の構成を示す機能ブ
ロック図である。各検証項目に分割されたひな形検証ル
ールのライブラリである、検証項目ライブラリ１０と、
どの検証項目を選択するかを記述したセレクトテーブル
１１を、レイアウト検証ルール生成装置２の、レイアウ
ト検証ルールのひな形生成手段１２に入力する。レイア
ウト検証ルールのひな形生成手段１２は、セレクトテー
ブル１１より指定された検証項目の検証ルールを検証項
目ライブラリ１０から検索し、レイアウト検証ルールの
ひな形１にペーストし、レイアウト検証ルールのひな形
１を生成する。その後の動作は、実施の形態１でのレイ
アウト検証ルール作成手段の動作と同じである。
ロック図である。各検証項目に分割されたひな形検証ル
ールのライブラリである、検証項目ライブラリ１０と、
どの検証項目を選択するかを記述したセレクトテーブル
１１を、レイアウト検証ルール生成装置２の、レイアウ
ト検証ルールのひな形生成手段１２に入力する。レイア
ウト検証ルールのひな形生成手段１２は、セレクトテー
ブル１１より指定された検証項目の検証ルールを検証項
目ライブラリ１０から検索し、レイアウト検証ルールの
ひな形１にペーストし、レイアウト検証ルールのひな形
１を生成する。その後の動作は、実施の形態１でのレイ
アウト検証ルール作成手段の動作と同じである。
【００１４】図６は、レイアウト検証ルールのひな形生
成手段の動作を示すフローチャートである。まず、セレ
クトテーブル１１から指定された検証項目を１つ読む
（ステップＳ８）。次に、セレクトテーブル１１で指定
された検証項目全てに対して処理を行ったかを判断し
（ステップＳ９）、処理を行った場合は終了する。処理
を行っていない場合は、検証項目ライブラリ１０を読
み、指定された検証項目の検証ルールを検索し（ステッ
プＳ１０）、検索した検証ルールをペーストし、レイア
ウト検証ルールのひな形１として出力する。
成手段の動作を示すフローチャートである。まず、セレ
クトテーブル１１から指定された検証項目を１つ読む
（ステップＳ８）。次に、セレクトテーブル１１で指定
された検証項目全てに対して処理を行ったかを判断し
（ステップＳ９）、処理を行った場合は終了する。処理
を行っていない場合は、検証項目ライブラリ１０を読
み、指定された検証項目の検証ルールを検索し（ステッ
プＳ１０）、検索した検証ルールをペーストし、レイア
ウト検証ルールのひな形１として出力する。
【００１５】以上のように、レイアウト検証ルール生成
装置２のレイアウト検証ルールのひな形生成手段１２に
よれば、全く新しいプロセスのレイアウト検証ルールの
ひな形１を容易に作成できる。また、検証ルール自体の
信頼性についても、新規作成の検証項目の検証ルールの
みルールの動作確認を行えば良いため、信頼性が高いレ
イアウト検証ルールが短期間で作成できる。
装置２のレイアウト検証ルールのひな形生成手段１２に
よれば、全く新しいプロセスのレイアウト検証ルールの
ひな形１を容易に作成できる。また、検証ルール自体の
信頼性についても、新規作成の検証項目の検証ルールの
みルールの動作確認を行えば良いため、信頼性が高いレ
イアウト検証ルールが短期間で作成できる。
【図１】 この発明の実施の形態１によるレイアウト検
証ルール生成装置のブロック図である。
証ルール生成装置のブロック図である。
【図２】 この発明の実施の形態１によるレイアウト検
証ルール生成装置が生成したレイアウト検証ルールの例
を示す図である。
証ルール生成装置が生成したレイアウト検証ルールの例
を示す図である。
【図３】 この発明の実施の形態１によるレイアウト検
証ルール生成装置が入力するレイアウト検証ルールのひ
な形の例を示す図である。
証ルール生成装置が入力するレイアウト検証ルールのひ
な形の例を示す図である。
【図４】 この発明の実施の形態１によるレイアウト検
証ルール生成装置のレイアウト検証ルール生成手段の動
作を示すフローチャート図である。
証ルール生成装置のレイアウト検証ルール生成手段の動
作を示すフローチャート図である。
【図５】 この発明の実施の形態２によるレイアウト検
証ルール生成装置のブロック図である。
証ルール生成装置のブロック図である。
【図６】 この発明の実施の形態２によるレイアウト検
証ルール生成装置のレイアウト検証ルールのひな形生成
手段の動作を示すフローチャート図である。
証ルール生成装置のレイアウト検証ルールのひな形生成
手段の動作を示すフローチャート図である。
１ レイアウト検証ルールのひな形、２ レイアウト検
証ルール生成装置、３レイアウト検証ルール生成手段、
４ チェック値テーブル、５ レイアウトパターン、６
レイアウト検証ルール６、７ ＣＲＴ、８ レイアウ
ト検証装置、９ 検証結果リスト、１０ 検証項目ライ
ブラリ、１１ セレクトテーブル、１２ レイアウト検
証ルールのひな形生成手段。
証ルール生成装置、３レイアウト検証ルール生成手段、
４ チェック値テーブル、５ レイアウトパターン、６
レイアウト検証ルール６、７ ＣＲＴ、８ レイアウ
ト検証装置、９ 検証結果リスト、１０ 検証項目ライ
ブラリ、１１ セレクトテーブル、１２ レイアウト検
証ルールのひな形生成手段。
Claims (2)
- 【請求項１】 半導体製造過程のプロセスでそのレイア
ウトパターンが所定のレイアウトパターンに作成されて
いるかどうかを検証するためのレイアウト検証ルールを
生成するものにおいて、予め準備されたレイアウト検証
ルールのひな形とデザインルールの検証項目に対する変
数およびチェック値を記述したチェック値テーブルとを
入力として、レイアウト検証ルールを生成するレイアウ
ト検証ルール生成手段を設けたことを特徴とするレイア
ウト検証ルール生成装置。 - 【請求項２】 レイアウト検証ルールのひな形とデザイ
ンルールの検証項目に対する変数およびチェック値を記
述したチェック値テーブルとにより、半導体製造過程の
プロセスでそのレイアウトパターンが所定のレイアウト
パターンに作成されているかどうかを検証するためのレ
イアウト検証ルールを生成するものにおいて、レイアウ
ト検証ルールのひな形を生成する手段として、各検証項
目の検証ルールが登録されている検証項目ライブラリと
どの検証項目を選択するかを指定するセレクトテーブル
とを入力とするレイアウト検証ルールのひな形生成手段
を設けたことを特徴とするレイアウト検証ルール生成装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7203679A JPH0950457A (ja) | 1995-08-09 | 1995-08-09 | レイアウト検証ルール生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7203679A JPH0950457A (ja) | 1995-08-09 | 1995-08-09 | レイアウト検証ルール生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0950457A true JPH0950457A (ja) | 1997-02-18 |
Family
ID=16478053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7203679A Pending JPH0950457A (ja) | 1995-08-09 | 1995-08-09 | レイアウト検証ルール生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0950457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488582B1 (ko) * | 1997-10-14 | 2005-08-31 | 삼성전자주식회사 | 어드벤테스트를위한테스트프로그램을자동으로발생하는방법 |
-
1995
- 1995-08-09 JP JP7203679A patent/JPH0950457A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488582B1 (ko) * | 1997-10-14 | 2005-08-31 | 삼성전자주식회사 | 어드벤테스트를위한테스트프로그램을자동으로발생하는방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0950457A (ja) | レイアウト検証ルール生成装置 | |
| JP3219066B2 (ja) | アナログ部品削除情報付与システム | |
| JP2705548B2 (ja) | 印刷回路基板設計支援装置 | |
| JP2000187064A (ja) | テストグループ作成装置及びその作成方法 | |
| JPH0499354A (ja) | 集積回路設計装置 | |
| JP2940124B2 (ja) | 基板ｃａｄ装置 | |
| JP2886600B2 (ja) | 設計支援装置 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JP2006031424A (ja) | ソフトウェア部品の再利用によるソフトウェア開発環境生成システム | |
| JPH09288686A (ja) | レイアウトパターン設計基準・検証ルール作成支援方法及びそのシステム | |
| JPS613272A (ja) | 優先順による出力情報決定方法 | |
| JPH0618626A (ja) | シミュレーション用回路データの生成方法とデータの生成装置 | |
| JPH0877241A (ja) | 回路図出力方法 | |
| JPH06162127A (ja) | Ｃａｄデータの検証装置 | |
| JPH03278274A (ja) | 配線基板の配線順序決定方式及び配線方式 | |
| JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
| JPH04218833A (ja) | プログラム修正量判定処理装置 | |
| JPH05120379A (ja) | 対話型ペア配線方法 | |
| JPH11249879A (ja) | 設計装置および記録媒体 | |
| JP2002333991A (ja) | テストプログラム作成装置およびその方法 | |
| JPH01163876A (ja) | 集積回路の設計支援装置 | |
| JPH1063699A (ja) | 半導体設計検証ルールファイル自動生成装置 | |
| JPH05225285A (ja) | アナログ素子設計装置 | |
| JP2001202263A (ja) | 論理検証用テストプログラム生成方法 | |
| JPH04373020A (ja) | 関数対応表作成装置 |