JPH1063699A - 半導体設計検証ルールファイル自動生成装置 - Google Patents
半導体設計検証ルールファイル自動生成装置Info
- Publication number
- JPH1063699A JPH1063699A JP8221312A JP22131296A JPH1063699A JP H1063699 A JPH1063699 A JP H1063699A JP 8221312 A JP8221312 A JP 8221312A JP 22131296 A JP22131296 A JP 22131296A JP H1063699 A JPH1063699 A JP H1063699A
- Authority
- JP
- Japan
- Prior art keywords
- rule file
- graphic
- design
- rule
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来、半導体レイアウト設計のデザインルー
ルチェックを実施するためのルールファイルを作成する
場合、人手による入力のため多くの時間を要したが、本
願発明はこのような欠点を除去し、かつ、ルールファイ
ル作成専門技術者以外の技術者でも作成を可能にしよう
とするものである。 【解決手段】 半導体レイアウト設計のデザインルール
検証を行うルールファイルを生成するために、必要な情
報を文字入力する入力手段と、入力されたデータをルー
ルファイルの文法へ翻訳する変換手段を有する半導体設
計検証ルールファイル自動生成装置。
ルチェックを実施するためのルールファイルを作成する
場合、人手による入力のため多くの時間を要したが、本
願発明はこのような欠点を除去し、かつ、ルールファイ
ル作成専門技術者以外の技術者でも作成を可能にしよう
とするものである。 【解決手段】 半導体レイアウト設計のデザインルール
検証を行うルールファイルを生成するために、必要な情
報を文字入力する入力手段と、入力されたデータをルー
ルファイルの文法へ翻訳する変換手段を有する半導体設
計検証ルールファイル自動生成装置。
Description
【０００１】
【発明の属する技術分野】本願発明はＣＡＤ（Computer
Aided Design）を用いて半導体装置を設計する場合、
レイアウト設計のデザインルールチェック（以下ＤＲＣ
と称する）を実施するためのルールファイルの生成装置
に関する。
Aided Design）を用いて半導体装置を設計する場合、
レイアウト設計のデザインルールチェック（以下ＤＲＣ
と称する）を実施するためのルールファイルの生成装置
に関する。
【０００２】
【従来の技術】図９は半導体レイアウト設計検証ルール
ファイル（以下ルールファイルと称する）のうち、レイ
アウト設計のデザインルールチェック（ＤＲＣ）を実施
するためのルールファイルの従来の作成方法を示すブロ
ック図であり、図において、７１はデザインルールの仕
様書、７２はＤＲＣルールの文法、７３はルールファイ
ルである。
ファイル（以下ルールファイルと称する）のうち、レイ
アウト設計のデザインルールチェック（ＤＲＣ）を実施
するためのルールファイルの従来の作成方法を示すブロ
ック図であり、図において、７１はデザインルールの仕
様書、７２はＤＲＣルールの文法、７３はルールファイ
ルである。
【０００３】図１０はルールファイルのうち、回路図と
レイアウト図との比較（レイアウト・バーサス・スケマ
ティック、以下ＬＶＳと称する）を実施するためのルー
ルファイルの従来の作成方法を示すブロック図であり、
図において、８１は回路図のシンボル仕様書、８２はデ
バイスのレイアウト図におけるレイヤ構成仕様書、８３
はＬＶＳルールの文法、８４はルールファイルである。
レイアウト図との比較（レイアウト・バーサス・スケマ
ティック、以下ＬＶＳと称する）を実施するためのルー
ルファイルの従来の作成方法を示すブロック図であり、
図において、８１は回路図のシンボル仕様書、８２はデ
バイスのレイアウト図におけるレイヤ構成仕様書、８３
はＬＶＳルールの文法、８４はルールファイルである。
【０００４】図９及び図１０に示すように、従来のルー
ルファイルの作成方法を用いる場合は、それぞれデザイ
ンルールチェック（ＤＲＣ）文法又はレイアウト・バー
サス・スケマティック（ＬＶＳ）文法のような複雑な文
法を駆使してルールを記述しなければならない。図９及
び図１０において上記文法がどのように複雑であるか、
デザインルールチェック（ＤＲＣ）について説明する。
ルファイルの作成方法を用いる場合は、それぞれデザイ
ンルールチェック（ＤＲＣ）文法又はレイアウト・バー
サス・スケマティック（ＬＶＳ）文法のような複雑な文
法を駆使してルールを記述しなければならない。図９及
び図１０において上記文法がどのように複雑であるか、
デザインルールチェック（ＤＲＣ）について説明する。
【０００５】先ず、(1)レイアウト検証特有のファンク
ション（コマンド）を用いなければならない。一例とし
て、レイヤ１で描かれた２つの図形の間隔がｘ以上ある
かどうかをCheckする場合は、Check（レイヤ１、separa
tion＜ｘ，“エラー時の出力メッセージ”）・・・・・・・・・・
・・式１と記述する。“separation”の部分については、
幅や余裕、重なり、凹部の幅等によって記述が変わる。
次に、(2)複合図形を扱う場合は、上記式１の“レイヤ
１”の部分を変数とし、図形演算をした後、式１を記述
する。その図形演算方法もレイアウト検証特有のファン
クションである。例えば図形Ａと図形Ｂの和を演算する
には、FigOr（図形Ａのレイヤ名、図形Ｂのレイヤ名）
と記述する。同様に、図形の差、図形の重なった部分、
また一定量拡大又は縮小した図形を求めるにも特有のフ
ァンクションを用いる。さらに、(3) 条件付きの図形を
扱う場合も(2)と同様である。例えば、（イ）図形Ａ
は、レイヤ１であって、レイヤ２の図形と重なっていな
い、（ロ）図形Ａは、レイヤ１であって、一部あるいは
全部がレイヤ２の図形と重なっている、（ハ）図形Ａ
は、レイヤ１であって、レイヤ２の図形に包含される、
等いついても特有のファンクションを用いる。
ション（コマンド）を用いなければならない。一例とし
て、レイヤ１で描かれた２つの図形の間隔がｘ以上ある
かどうかをCheckする場合は、Check（レイヤ１、separa
tion＜ｘ，“エラー時の出力メッセージ”）・・・・・・・・・・
・・式１と記述する。“separation”の部分については、
幅や余裕、重なり、凹部の幅等によって記述が変わる。
次に、(2)複合図形を扱う場合は、上記式１の“レイヤ
１”の部分を変数とし、図形演算をした後、式１を記述
する。その図形演算方法もレイアウト検証特有のファン
クションである。例えば図形Ａと図形Ｂの和を演算する
には、FigOr（図形Ａのレイヤ名、図形Ｂのレイヤ名）
と記述する。同様に、図形の差、図形の重なった部分、
また一定量拡大又は縮小した図形を求めるにも特有のフ
ァンクションを用いる。さらに、(3) 条件付きの図形を
扱う場合も(2)と同様である。例えば、（イ）図形Ａ
は、レイヤ１であって、レイヤ２の図形と重なっていな
い、（ロ）図形Ａは、レイヤ１であって、一部あるいは
全部がレイヤ２の図形と重なっている、（ハ）図形Ａ
は、レイヤ１であって、レイヤ２の図形に包含される、
等いついても特有のファンクションを用いる。
【０００６】以上のように、デザインルールチェック
（ＤＲＣ）のルールの記述方法は図形演算とチェックの
組み合わせであり、一般的なＩＣのレイアウト設計に適
用するには、これらを駆使したルールの記述をしなけれ
ばならないから、非常に複雑になるという欠点があっ
た。
（ＤＲＣ）のルールの記述方法は図形演算とチェックの
組み合わせであり、一般的なＩＣのレイアウト設計に適
用するには、これらを駆使したルールの記述をしなけれ
ばならないから、非常に複雑になるという欠点があっ
た。
【０００７】
【発明が解決しようとする課題】従来のルールファイル
の作成は上記のようになっていたので、一部の限られた
専門の技術者が作成しなければならず、上記文法を熟知
していない半導体装置設計者が、デザインルールチェッ
ク（ＤＲＣ）又はレイアウト・バーサス・スケマティッ
ク（ＬＶＳ）を実施する場合は、ルールファイル作成専
門技術者の作成したルールファイルを使用することは可
能であるが、用途に合わせ、自分で作成することは極め
て困難であった。また、一般的にルールファイルは、半
導体装置を製造する際のプロセスによって内容が異なる
が、ルールファイル作成専門技術者がルールファイルを
作成するまでの期間は一般の半導体装置設計者はデザイ
ンルールチェック（ＤＲＣ）又はレイアウト・バーサス
・スケマティック（ＬＶＳ）を実施することができず、
設計品質が低くなってしまっていた。
の作成は上記のようになっていたので、一部の限られた
専門の技術者が作成しなければならず、上記文法を熟知
していない半導体装置設計者が、デザインルールチェッ
ク（ＤＲＣ）又はレイアウト・バーサス・スケマティッ
ク（ＬＶＳ）を実施する場合は、ルールファイル作成専
門技術者の作成したルールファイルを使用することは可
能であるが、用途に合わせ、自分で作成することは極め
て困難であった。また、一般的にルールファイルは、半
導体装置を製造する際のプロセスによって内容が異なる
が、ルールファイル作成専門技術者がルールファイルを
作成するまでの期間は一般の半導体装置設計者はデザイ
ンルールチェック（ＤＲＣ）又はレイアウト・バーサス
・スケマティック（ＬＶＳ）を実施することができず、
設計品質が低くなってしまっていた。
【０００８】
【課題を解決するための手段】この発明の半導体設計検
証ルールファイル自動生成装置は、半導体レイアウト設
計のデザインルール検証を行うルールファイルを生成す
るために、必要なデータを文字入力する入力手段と、入
力されたデータをルールファイルの文法へ翻訳する変換
手段を有することを特徴とするものである。
証ルールファイル自動生成装置は、半導体レイアウト設
計のデザインルール検証を行うルールファイルを生成す
るために、必要なデータを文字入力する入力手段と、入
力されたデータをルールファイルの文法へ翻訳する変換
手段を有することを特徴とするものである。
【０００９】また、この発明の半導体設計検証ルールフ
ァイル自動生成装置においては、上記データは、テンプ
レートファイルに格納された検証対象図形のレイヤー
名、ならびに検証対象図形の幅、検証対象図形の間隔、
およびこれらの検証値を含むことを特徴とするものであ
る。
ァイル自動生成装置においては、上記データは、テンプ
レートファイルに格納された検証対象図形のレイヤー
名、ならびに検証対象図形の幅、検証対象図形の間隔、
およびこれらの検証値を含むことを特徴とするものであ
る。
【００１０】また、この発明の半導体設計検証ルールフ
ァイル自動生成装置は、半導体レイアウト設計のデザイ
ンルール検証を行うルールファイルを生成すめために、
必要なデータを図形入力する入力手段と、入力されたデ
ータをルールファイルの文法へ翻訳する変換手段を有す
ることを特徴とするものである。
ァイル自動生成装置は、半導体レイアウト設計のデザイ
ンルール検証を行うルールファイルを生成すめために、
必要なデータを図形入力する入力手段と、入力されたデ
ータをルールファイルの文法へ翻訳する変換手段を有す
ることを特徴とするものである。
【００１１】また、この発明の半導体設計検証ルールフ
ァイル自動生成装置においては、上記データは、レイア
ウト図に収納された検証対象図形のレイヤー名、ならび
に検証対象図形を規定する幅、検証対象図形の間隔、お
よびこれらの検証値を示す線分を含むことを特徴とする
ものである。
ァイル自動生成装置においては、上記データは、レイア
ウト図に収納された検証対象図形のレイヤー名、ならび
に検証対象図形を規定する幅、検証対象図形の間隔、お
よびこれらの検証値を示す線分を含むことを特徴とする
ものである。
【００１２】また、この発明の半導体設計検証ルールフ
ァイル自動生成装置は、半導体設計においてレイアウト
図と回路図を比較検証するルールファイルを生成するた
めに、レイアウト図及び回路図の必要なデータを図形入
力する入力手段と、入力されたデータをルールファイル
の文法へ翻訳する変換手段を有することを特徴とするも
のである。
ァイル自動生成装置は、半導体設計においてレイアウト
図と回路図を比較検証するルールファイルを生成するた
めに、レイアウト図及び回路図の必要なデータを図形入
力する入力手段と、入力されたデータをルールファイル
の文法へ翻訳する変換手段を有することを特徴とするも
のである。
【００１３】また、この発明の半導体設計検証ルールフ
ァイル自動生成装置においては、上記データはレイアウ
ト図に収納されたデバイス図形、および上記回路図に収
納されたデバイスの回路シンボルを含むことを特徴とす
るものである。
ァイル自動生成装置においては、上記データはレイアウ
ト図に収納されたデバイス図形、および上記回路図に収
納されたデバイスの回路シンボルを含むことを特徴とす
るものである。
【００１４】
実施の形態１．以下、この発明の実施の形態１を図につ
いて説明する。図１はこの発明のデザインルールチェッ
ク（ＤＲＣ）を実施するためのルールファイルの自動生
成装置を示すブロック図である。図において、１はテン
プレートファイルであり、２〜６は１の中に含まれる要
素である。２は検証対象となる図形Ａのレイヤ名、３は
別の図形との関係を検証する場合その図形Ｂのレイヤ
名、４は検証項目が図形の幅であるか間隔であるかの選
択、５は検証値、６はその他の条件を示す。７はＤＲＣ
ルールファイルを自動生成するプログラム、８は生成さ
れたルールファイルである。
いて説明する。図１はこの発明のデザインルールチェッ
ク（ＤＲＣ）を実施するためのルールファイルの自動生
成装置を示すブロック図である。図において、１はテン
プレートファイルであり、２〜６は１の中に含まれる要
素である。２は検証対象となる図形Ａのレイヤ名、３は
別の図形との関係を検証する場合その図形Ｂのレイヤ
名、４は検証項目が図形の幅であるか間隔であるかの選
択、５は検証値、６はその他の条件を示す。７はＤＲＣ
ルールファイルを自動生成するプログラム、８は生成さ
れたルールファイルである。
【００１５】図２は図１におけるテンプレートの一記入
例である。図において、１１はテンプレート、１２は検
証項目番号、１３は検証対象となる図形Ａのレイヤ名、
１４は別の図形との関係を検証する場合その図形Ｂのレ
イヤ名、１５は検証項目が図形の幅であるか間隔である
かの選択、１６は検証値、１７はその他の条件、１８は
一検証項目例、１９および２０は別の検証項目例であ
る。
例である。図において、１１はテンプレート、１２は検
証項目番号、１３は検証対象となる図形Ａのレイヤ名、
１４は別の図形との関係を検証する場合その図形Ｂのレ
イヤ名、１５は検証項目が図形の幅であるか間隔である
かの選択、１６は検証値、１７はその他の条件、１８は
一検証項目例、１９および２０は別の検証項目例であ
る。
【００１６】次に動作について説明する。図２のテンプ
レートの図形Ａのレイヤ名１３と図形Ｂのレイヤ名１４
の欄には対象のレイヤ名、幅又は間隔１５の欄には検証
する部分が幅、間隔のどちらかを、検証値１６の欄には
検証する数値（通常デザインルールの最小値）、条件１
７の欄にはその他の条件を入力する。
レートの図形Ａのレイヤ名１３と図形Ｂのレイヤ名１４
の欄には対象のレイヤ名、幅又は間隔１５の欄には検証
する部分が幅、間隔のどちらかを、検証値１６の欄には
検証する数値（通常デザインルールの最小値）、条件１
７の欄にはその他の条件を入力する。
【００１７】例えば、図２の１８の検証項目の例では、
レイヤＬ１の幅の最小値が０.８μｍであることを示
す。この例について図１のブロック図で説明すると、レ
イヤＬ１、幅Ｗ、検証値０.８μｍというデータはテン
プレートファイル１の要素２，４，５として自動変換プ
ログラム７に入力される。自動変換プログラム７では、
図形の幅を検証する文法を選択し、そのパラメータとし
て図形Ａのレイヤ名２と検証値５を与えてデザインルー
ルチェック（ＤＲＣ）のルールに翻訳し、ルールファイ
ル８を出力する。
レイヤＬ１の幅の最小値が０.８μｍであることを示
す。この例について図１のブロック図で説明すると、レ
イヤＬ１、幅Ｗ、検証値０.８μｍというデータはテン
プレートファイル１の要素２，４，５として自動変換プ
ログラム７に入力される。自動変換プログラム７では、
図形の幅を検証する文法を選択し、そのパラメータとし
て図形Ａのレイヤ名２と検証値５を与えてデザインルー
ルチェック（ＤＲＣ）のルールに翻訳し、ルールファイ
ル８を出力する。
【００１８】図３はこの発明のルールファイル自動生成
の処理の流れを示すフローチャートであり、ステップＳ
Ｔ１（指定部の座標を読み込む）、ステップＳＴ２（図
形のレイヤを認識する）、ステップＳＴ３（図形演算が
必要か）、ステップＳＴ４（図形演算記述の出力）、ス
テップＳＴ５（チェックの種類を認識する）、ステップ
ＳＴ６（図形チェックの記述を出力）からなっている。
図形演算については、上述の従来の技術について説明し
たのと同様な演算を行う。
の処理の流れを示すフローチャートであり、ステップＳ
Ｔ１（指定部の座標を読み込む）、ステップＳＴ２（図
形のレイヤを認識する）、ステップＳＴ３（図形演算が
必要か）、ステップＳＴ４（図形演算記述の出力）、ス
テップＳＴ５（チェックの種類を認識する）、ステップ
ＳＴ６（図形チェックの記述を出力）からなっている。
図形演算については、上述の従来の技術について説明し
たのと同様な演算を行う。
【００１９】図２の１９の検証項目の例では、レイヤＬ
１とレイヤＬ２の最小間隔が１.０μｍであることを示
す。これらのデータは上記例と同様に図１のテンプレー
トファイル１の要素２，３，４，５として自動変換プロ
グラム７に入力され、自動変換プログラム７で図形の間
隔を検証する文法を選択し、そのパラメータとして図形
Ａのレイヤ名２と図形Ｂのレイヤ名３と検証値５を与え
てＤＲＣのルールに翻訳し、ルールファイル８を出力す
る。
１とレイヤＬ２の最小間隔が１.０μｍであることを示
す。これらのデータは上記例と同様に図１のテンプレー
トファイル１の要素２，３，４，５として自動変換プロ
グラム７に入力され、自動変換プログラム７で図形の間
隔を検証する文法を選択し、そのパラメータとして図形
Ａのレイヤ名２と図形Ｂのレイヤ名３と検証値５を与え
てＤＲＣのルールに翻訳し、ルールファイル８を出力す
る。
【００２０】また、検証対象図形に条件が付加されてい
る例について述べる。図２の２０の検証項目の例では、
上記１９の例にレイヤＬ１の幅が２μｍ以上である場合
にはレイヤＬ１とレイヤＬ２の最小間隔が１.５μｍで
あるという条件が追加されていることを示す。これらの
データは図１のテンプレートファイル１の要素２，３，
４，５，６として自動変換プログラム７では、図形の幅
を検証する文法および条件６に対応する文法を選択し、
そのパラメータとして図形Ａのレイヤ名２と図形Ｂのレ
イヤ名３と検証値５および条件６のレイヤＬ１の幅を与
えてＤＲＣのルールの翻訳し、ルールファイル８を出力
する。なお、検証項目２０は検証項目１９より優先され
るように出力される。
る例について述べる。図２の２０の検証項目の例では、
上記１９の例にレイヤＬ１の幅が２μｍ以上である場合
にはレイヤＬ１とレイヤＬ２の最小間隔が１.５μｍで
あるという条件が追加されていることを示す。これらの
データは図１のテンプレートファイル１の要素２，３，
４，５，６として自動変換プログラム７では、図形の幅
を検証する文法および条件６に対応する文法を選択し、
そのパラメータとして図形Ａのレイヤ名２と図形Ｂのレ
イヤ名３と検証値５および条件６のレイヤＬ１の幅を与
えてＤＲＣのルールの翻訳し、ルールファイル８を出力
する。なお、検証項目２０は検証項目１９より優先され
るように出力される。
【００２１】以上説明したように、この実施の形態１に
係るルールファイル自動生成装置では、レイヤＬ１，幅
Ｗ，値０.８μｍというデータはテンプレートファイル
１の要素２，４，５として自動変換プログラム７に入力
され、自動変換プログラム７では、図形の幅を検証する
文法を選択し、そのパラメータとして図形Ａのレイヤ名
２と検証値５を与えてデザインルールチェック（ＤＲ
Ｃ）のルールに翻訳し、ルールファイル８を出力する。
係るルールファイル自動生成装置では、レイヤＬ１，幅
Ｗ，値０.８μｍというデータはテンプレートファイル
１の要素２，４，５として自動変換プログラム７に入力
され、自動変換プログラム７では、図形の幅を検証する
文法を選択し、そのパラメータとして図形Ａのレイヤ名
２と検証値５を与えてデザインルールチェック（ＤＲ
Ｃ）のルールに翻訳し、ルールファイル８を出力する。
【００２２】このように、この実施の形態１は、レイア
ウトのデザインルールチェックに使用するデザインルー
ルを入力するためのテンプレートを定義し、これに従っ
てルールを入力し、計算機にルールファイルを自動生成
させるものである。この実施の形態１によれば、必要な
情報を文字入力することにより、デザインルールチェッ
クのルールファイルを自動生成することができる。
ウトのデザインルールチェックに使用するデザインルー
ルを入力するためのテンプレートを定義し、これに従っ
てルールを入力し、計算機にルールファイルを自動生成
させるものである。この実施の形態１によれば、必要な
情報を文字入力することにより、デザインルールチェッ
クのルールファイルを自動生成することができる。
【００２３】実施の形態２．次に、この発明の実施の形
態２を図４について説明する。上記実施の形態１はルー
ルの内容を文字入力する形式をとっているが、この実施
の形態２では、図形を入力することによりルールファイ
ルを生成するものである。図４はこの発明におけるＤＲ
Ｃを実施するためのルールファイルの自動生成装置を示
すブロック図である。図において、２１はレイアウト
図、２２はレイアウト図２１中の検証対象図形Ａ、２３
は同じく検証対象図形Ｂ、２４は検証対象部分を規定す
る線分Ｃである。図形２２および２３はパラメータとし
てレイヤ名２５を持ち、線分２４はパラメータとして幅
あるいは間隔の検証項目２６、検証値２７、その他の条
件２８を持つ。２９はレイヤ名２５、検証項目２６、検
証値２７、その他の条件２８を入力とし、ＤＲＣルール
ファイルを出力するルールファイル自動生成プログラ
ム、３０は生成されたルールファイルである。
態２を図４について説明する。上記実施の形態１はルー
ルの内容を文字入力する形式をとっているが、この実施
の形態２では、図形を入力することによりルールファイ
ルを生成するものである。図４はこの発明におけるＤＲ
Ｃを実施するためのルールファイルの自動生成装置を示
すブロック図である。図において、２１はレイアウト
図、２２はレイアウト図２１中の検証対象図形Ａ、２３
は同じく検証対象図形Ｂ、２４は検証対象部分を規定す
る線分Ｃである。図形２２および２３はパラメータとし
てレイヤ名２５を持ち、線分２４はパラメータとして幅
あるいは間隔の検証項目２６、検証値２７、その他の条
件２８を持つ。２９はレイヤ名２５、検証項目２６、検
証値２７、その他の条件２８を入力とし、ＤＲＣルール
ファイルを出力するルールファイル自動生成プログラ
ム、３０は生成されたルールファイルである。
【００２４】また図５は図４における作成したレイアウ
ト図の例である。図において、３１はレイヤＬ１で描い
た図形、３２はレイヤＬ２で描いた図形、３３はレイヤ
Ｌ１で描いた図形、３４はレイヤＬ２で描いた図形であ
る。３５は図形３１の幅を検証することを規定する線
分、３６は図形３１と図形３２の間隔を検証することを
規定する線分、３７は図形３３と図形３４の間隔を検証
することを規定する線分である。
ト図の例である。図において、３１はレイヤＬ１で描い
た図形、３２はレイヤＬ２で描いた図形、３３はレイヤ
Ｌ１で描いた図形、３４はレイヤＬ２で描いた図形であ
る。３５は図形３１の幅を検証することを規定する線
分、３６は図形３１と図形３２の間隔を検証することを
規定する線分、３７は図形３３と図形３４の間隔を検証
することを規定する線分である。
【００２５】次に動作について説明する。図４のブロッ
ク図において、レイアウト図２１には、図５のような図
形を描く。例えばレイヤＬ１で描いた図形の幅を検証対
象とする場合、レイヤＬ１で図形３１を描く。その際、
図形３１の幅は検証値（最小値）にする。そして、図形
３１の幅を検証対象とすることを規定するため、線分３
５を入力する。また、図形３１とレイヤＬ２の図形３２
の間隔が検証値（最小値）となるように図形３２を描
き、この間隔を検証対象とすることを規定するため、線
分３６を入力する。さらには、レイヤＬ１で描いた図形
に条件がついている例として、レイヤＬ１で描いた図形
３３の幅がある数値以上であれば、図形３３とレイヤＬ
２で描いた図形３４の間隔が図形３１と図形３２の間隔
と異なる場合には、図形３３をその条件の幅で描き、か
つ図形３３と図形３４の間隔をその場合の最小値になる
ように、図形３４を描く。そして、この間隔を検証対象
とすることを規定するため、線分３７を入力し、この条
件で検証を行うことを規定するため、線分３８を入力す
る。また、３８は幅の条件を規定する線分である。
ク図において、レイアウト図２１には、図５のような図
形を描く。例えばレイヤＬ１で描いた図形の幅を検証対
象とする場合、レイヤＬ１で図形３１を描く。その際、
図形３１の幅は検証値（最小値）にする。そして、図形
３１の幅を検証対象とすることを規定するため、線分３
５を入力する。また、図形３１とレイヤＬ２の図形３２
の間隔が検証値（最小値）となるように図形３２を描
き、この間隔を検証対象とすることを規定するため、線
分３６を入力する。さらには、レイヤＬ１で描いた図形
に条件がついている例として、レイヤＬ１で描いた図形
３３の幅がある数値以上であれば、図形３３とレイヤＬ
２で描いた図形３４の間隔が図形３１と図形３２の間隔
と異なる場合には、図形３３をその条件の幅で描き、か
つ図形３３と図形３４の間隔をその場合の最小値になる
ように、図形３４を描く。そして、この間隔を検証対象
とすることを規定するため、線分３７を入力し、この条
件で検証を行うことを規定するため、線分３８を入力す
る。また、３８は幅の条件を規定する線分である。
【００２６】このようにして作成したレイアウト図２１
に含まれる情報、すなわち各図形のレイヤ名２５、幅あ
るいは間隔の検証項目２６、検証値２７、条件２８を入
力として、自動生成プログラム２９では、図形の幅を検
証する文法を選択し、各情報をパラメータとして線分３
５から３７に対応したＤＲＣのルールに翻訳し、ルール
ファイル３０を出力する。
に含まれる情報、すなわち各図形のレイヤ名２５、幅あ
るいは間隔の検証項目２６、検証値２７、条件２８を入
力として、自動生成プログラム２９では、図形の幅を検
証する文法を選択し、各情報をパラメータとして線分３
５から３７に対応したＤＲＣのルールに翻訳し、ルール
ファイル３０を出力する。
【００２７】以上説明したように、この実施の形態２に
係るルールファイル自動生成装置では、レイアウト図２
１に含まれる情報、すなわち各図形のレイヤ名２５、幅
あるいは間隔の検証項目２６、検証値２７、条件２８を
入力として、自動生成プログラム２９では、図形の幅を
検証する文法を選択し、各情報をパラメータとして線分
３５から３７に対応したＤＲＣのルールに翻訳し、ルー
ルファイル３０を出力する。
係るルールファイル自動生成装置では、レイアウト図２
１に含まれる情報、すなわち各図形のレイヤ名２５、幅
あるいは間隔の検証項目２６、検証値２７、条件２８を
入力として、自動生成プログラム２９では、図形の幅を
検証する文法を選択し、各情報をパラメータとして線分
３５から３７に対応したＤＲＣのルールに翻訳し、ルー
ルファイル３０を出力する。
【００２８】このように、この実施の形態２では、ＣＡ
Ｄで図形を描き、その図形の情報および補足した情報を
基に計算機にデザインルールチェックのルールファイル
を自動生成させるものである。この実施の形態２によれ
ば、必要な情報を図形入力することにより、ルールファ
イルを自動生成することができる。
Ｄで図形を描き、その図形の情報および補足した情報を
基に計算機にデザインルールチェックのルールファイル
を自動生成させるものである。この実施の形態２によれ
ば、必要な情報を図形入力することにより、ルールファ
イルを自動生成することができる。
【００２９】実施の形態３．次に、この発明の実施の形
態３を図６について説明する。半導体レイアウト設計検
証には、実施の形態１，２で説明したデザインルールチ
ェック（ＤＲＣ）のほかにレイアウト・バーサス・スケ
マティック（ＬＶＳ）がある。この実施の形態３では、
ＬＶＳへの適用例を示す。図６はこの発明におけるＬＶ
Ｓを実施するためのルールファイルの作成装置を示すブ
ロック図である。図６において、４１はレイアウト図、
４２はレイアウト図４１に描かれたデバイス図形、４３
は回路図、４４は回路図４３に置かれたシンボルであ
る。また、４５はレイアウト図４１および回路図４３を
入力としてＬＶＳルールファイルを出力するルールファ
イル自動生成プログラム、４６は出力されたルールファ
イルである。図７は図６のレイアウト図４１の一例であ
り、５１は抵抗のレイアウト図を示す。図８は図６の回
路図４３の一例であり、６１は抵抗のシンボルを示す。
態３を図６について説明する。半導体レイアウト設計検
証には、実施の形態１，２で説明したデザインルールチ
ェック（ＤＲＣ）のほかにレイアウト・バーサス・スケ
マティック（ＬＶＳ）がある。この実施の形態３では、
ＬＶＳへの適用例を示す。図６はこの発明におけるＬＶ
Ｓを実施するためのルールファイルの作成装置を示すブ
ロック図である。図６において、４１はレイアウト図、
４２はレイアウト図４１に描かれたデバイス図形、４３
は回路図、４４は回路図４３に置かれたシンボルであ
る。また、４５はレイアウト図４１および回路図４３を
入力としてＬＶＳルールファイルを出力するルールファ
イル自動生成プログラム、４６は出力されたルールファ
イルである。図７は図６のレイアウト図４１の一例であ
り、５１は抵抗のレイアウト図を示す。図８は図６の回
路図４３の一例であり、６１は抵抗のシンボルを示す。
【００３０】次に動作について説明する。まずレイアウ
ト図４１に素子認識するためのデバイス４２を描く。例
えば抵抗の場合は図７の抵抗５１のように作成する。次
に、回路図４３にデバイス４２に対応するシンボル４４
を置く。抵抗の場合は図８のシンボル６１のように置
く。ルールファイル自動生成プログラム４５では、レイ
アウト図４１と回路図４３を入力とし、レイアウト図４
１に描かれたデバイス４２のレイヤ構成をルールファイ
ルの文法に翻訳する。同様に回路図４３に置かれたシン
ボル４４のシンボル名等のパラメータを基に、シンボル
４４の情報をルールファイルの文法に翻訳し、ルールフ
ァイル４６を出力する。
ト図４１に素子認識するためのデバイス４２を描く。例
えば抵抗の場合は図７の抵抗５１のように作成する。次
に、回路図４３にデバイス４２に対応するシンボル４４
を置く。抵抗の場合は図８のシンボル６１のように置
く。ルールファイル自動生成プログラム４５では、レイ
アウト図４１と回路図４３を入力とし、レイアウト図４
１に描かれたデバイス４２のレイヤ構成をルールファイ
ルの文法に翻訳する。同様に回路図４３に置かれたシン
ボル４４のシンボル名等のパラメータを基に、シンボル
４４の情報をルールファイルの文法に翻訳し、ルールフ
ァイル４６を出力する。
【００３１】以上説明したように、この実施の形態３に
係るルールファイル自動生成装置では、レイアウト図４
１に描かれたデバイス４２のレイヤ構成をルールファイ
ルの文法に翻訳し、同様に回路図４３に置かれたシンボ
ル４４のシンボル名等のパラメータを基に、シンボル４
４の情報をルールファイルの文法に翻訳し、ルールファ
イル４６を出力する。
係るルールファイル自動生成装置では、レイアウト図４
１に描かれたデバイス４２のレイヤ構成をルールファイ
ルの文法に翻訳し、同様に回路図４３に置かれたシンボ
ル４４のシンボル名等のパラメータを基に、シンボル４
４の情報をルールファイルの文法に翻訳し、ルールファ
イル４６を出力する。
【００３２】このように、この実施の形態３では、図形
及び回路図のシンボルを描き、これらと補足した情報を
基に、計算機にレイアウト・バーサス・スケマティック
（ＬＶＳ）のルールファイルを自動生成させるものであ
る。この実施の形態３によれば、レイアウト図と回路図
の必要な情報を図形入力することにより、ルールファイ
ルを自動生成することができる。
及び回路図のシンボルを描き、これらと補足した情報を
基に、計算機にレイアウト・バーサス・スケマティック
（ＬＶＳ）のルールファイルを自動生成させるものであ
る。この実施の形態３によれば、レイアウト図と回路図
の必要な情報を図形入力することにより、ルールファイ
ルを自動生成することができる。
【００３３】
【発明の効果】以上のように、この発明によれば、必要
な情報を文字入力することにより、デザインルールチェ
ックのルールファイルを自動生成することができる。ま
たこの発明によれば、必要な情報を図形入力することに
より、ルールファイルを自動生成することができる。さ
らにまた、この発明によれば、回路図とレイアウト図の
必要な情報を図形入力することにより、ルールファイル
を自動生成することができる。従って、通常のＬＳＩ設
計者やプロセス開発者がルールファイルを自分で作成す
ることにより、ルールファイル作成専門技術者の対応に
よらないスケジュールでレイアウト設計検証を行えるの
で、ＬＳＩあるいはプロセスの開発期間が短縮されるこ
とが期待できる。また、従来スケジュールの関係等で最
適なルールファイルを入手できず、レイアウト設計検証
を完璧に実施することができなかった場合に比較すれ
ば、設計の品質も向上することが期待できる。
な情報を文字入力することにより、デザインルールチェ
ックのルールファイルを自動生成することができる。ま
たこの発明によれば、必要な情報を図形入力することに
より、ルールファイルを自動生成することができる。さ
らにまた、この発明によれば、回路図とレイアウト図の
必要な情報を図形入力することにより、ルールファイル
を自動生成することができる。従って、通常のＬＳＩ設
計者やプロセス開発者がルールファイルを自分で作成す
ることにより、ルールファイル作成専門技術者の対応に
よらないスケジュールでレイアウト設計検証を行えるの
で、ＬＳＩあるいはプロセスの開発期間が短縮されるこ
とが期待できる。また、従来スケジュールの関係等で最
適なルールファイルを入手できず、レイアウト設計検証
を完璧に実施することができなかった場合に比較すれ
ば、設計の品質も向上することが期待できる。
【図１】 この発明の実施の形態１による半導体レイア
ウト設計検証ルールファイル自動生成装置を示すブロッ
ク図。
ウト設計検証ルールファイル自動生成装置を示すブロッ
ク図。
【図２】 この発明の実施の形態１によるテンプレート
への入力例を示す図。
への入力例を示す図。
【図３】 この発明によるルールファイル自動生成のフ
ローチャート。
ローチャート。
【図４】 この発明の実施の形態２による半導体レイア
ウト設計検証ルールファイル自動生成装置を示すブロッ
ク図。
ウト設計検証ルールファイル自動生成装置を示すブロッ
ク図。
【図５】 この発明の実施の形態２によるレイアウト図
の作成例を示す図。
の作成例を示す図。
【図６】 この発明の実施の形態３による半導体レイア
ウト設計検証ルールファイル自動生成装置を示すブロッ
ク図。
ウト設計検証ルールファイル自動生成装置を示すブロッ
ク図。
【図７】 この発明の実施の形態３によるレイアウト図
の作成例を示す図。
の作成例を示す図。
【図８】 この発明の実施の形態３による回路図の作成
例を示す図。
例を示す図。
【図９】 従来のＤＲＣルールファイル作成方法を示す
ブロック図。
ブロック図。
【図１０】 従来のＬＶＳルールファイル作成方法を示
すブロック図。
すブロック図。
１ テンプレートファイル、２、３ 図形レイヤ名、４
図形幅・間隔、５検証値、７ ルールファイル自動変
換プログラム、８ ルールファイル、１１テンプレー
ト、１３，１４ 図形レイヤ名、１５ 図形幅・間隔、
１６ 検証値、２１ レイアウト図、２２，２３ 検証
対象図形、２４ 検証対象図形を規定する線分、２５
レイヤ名、２６ 幅・間隔、２７ 検証値、２９ ルー
ルファイル自動生成プログラム、３０ ルールファイ
ル、４１ レイアウト図、４２ デバイス図形、４３
回路図、４４ シンボル、４５ ルールファイル自動生
成プログラム、４６ ルールファイル。
図形幅・間隔、５検証値、７ ルールファイル自動変
換プログラム、８ ルールファイル、１１テンプレー
ト、１３，１４ 図形レイヤ名、１５ 図形幅・間隔、
１６ 検証値、２１ レイアウト図、２２，２３ 検証
対象図形、２４ 検証対象図形を規定する線分、２５
レイヤ名、２６ 幅・間隔、２７ 検証値、２９ ルー
ルファイル自動生成プログラム、３０ ルールファイ
ル、４１ レイアウト図、４２ デバイス図形、４３
回路図、４４ シンボル、４５ ルールファイル自動生
成プログラム、４６ ルールファイル。
Claims (6)
- 【請求項１】 半導体レイアウト設計のデザインルール
検証を行うルールファイルを生成するために、必要なデ
ータを文字入力する入力手段と、入力されたデータをル
ールファイルの文法へ翻訳する変換手段を有することを
特徴とする半導体設計検証ルールファイル自動生成装
置。 - 【請求項２】 上記データは、テンプレートファイルに
格納された検証対象図形のレイヤー名、ならびに検証対
象図形の幅、検証対象図形の間隔、およびこれらの検証
値を含むことを特徴とする請求項１に記載の半導体設計
検証ルールファイル自動生成装置。 - 【請求項３】 半導体レイアウト設計のデザインルール
検証を行うルールファイルを生成するために、必要なデ
ータを図形入力する入力手段と、入力されたデータをル
ールファイルの文法へ翻訳する変換手段を有することを
特徴とする半導体設計検証ルールファイル自動生成装
置。 - 【請求項４】 上記データは、レイアウト図に収納され
た検証対象図形のレイヤー名、ならびに検証対象図形を
規定する幅、検証対象図形の間隔、およびこれらの検証
値を示す線分を含むことを特徴とする請求項３に記載の
半導体設計検証ルールファイル自動生成装置。 - 【請求項５】 半導体設計においてレイアウト図と回路
図を比較検証するルールファイルを生成するために、レ
イアウト図及び回路図の必要なデータを図形入力する入
力手段と、入力されたデータをルールファイルの文法へ
翻訳する変換手段を有することを特徴とする半導体設計
検証ルールファイル自動生成装置。 - 【請求項６】 上記データはレイアウト図に収納された
デバイス図形、および上記回路図に収納されたデバイス
の回路シンボルを含むことを特徴とする請求項５に記載
の半導体設計検証ルールファイル自動生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8221312A JPH1063699A (ja) | 1996-08-22 | 1996-08-22 | 半導体設計検証ルールファイル自動生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8221312A JPH1063699A (ja) | 1996-08-22 | 1996-08-22 | 半導体設計検証ルールファイル自動生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1063699A true JPH1063699A (ja) | 1998-03-06 |
Family
ID=16764835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8221312A Pending JPH1063699A (ja) | 1996-08-22 | 1996-08-22 | 半導体設計検証ルールファイル自動生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1063699A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9836565B2 (en) | 2014-12-24 | 2017-12-05 | Samsung Electronics Co., Ltd. | Electronic design automation method and apparatus thereof |
-
1996
- 1996-08-22 JP JP8221312A patent/JPH1063699A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9836565B2 (en) | 2014-12-24 | 2017-12-05 | Samsung Electronics Co., Ltd. | Electronic design automation method and apparatus thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2954894B2 (ja) | 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置 | |
| US8527254B2 (en) | Simulator engine development system and simulator engine development method | |
| JPH1063699A (ja) | 半導体設計検証ルールファイル自動生成装置 | |
| JP2000260879A (ja) | レイアウト設計支援装置、コンピュータ読み取り可能な記録媒体 | |
| US5533179A (en) | Apparatus and method of modifying hardware description language statements | |
| US7971167B2 (en) | Semiconductor design support device, semiconductor design support method, and manufacturing method for semiconductor integrated circuit | |
| JPH09148441A (ja) | レイアウト検証方法および装置 | |
| JP3035432B2 (ja) | Ｌｓｉ自動設計システム | |
| JPH0896018A (ja) | Ｃａｄツール管理方法および回路の自動設計システム | |
| JPH09330339A (ja) | 自動記述分割装置 | |
| JPH04367934A (ja) | システム設計・開発支援ツール | |
| JP2606659B2 (ja) | 論理回路階層展開装置および方法 | |
| Gautam et al. | IC design physical verification | |
| JP2006190085A (ja) | デジタル回路のモデリング方法及び設計方法 | |
| JP3247455B2 (ja) | 集積回路マスクパターンの検証装置 | |
| JP2789856B2 (ja) | 回路設計における設計管理手法 | |
| JP2001142921A (ja) | 機能ブロック間制約高速抽出方法、及び、機能ブロック間制約高速抽出プログラムを記録した記録媒体 | |
| JP2002056046A (ja) | パターンデータ検証方法及び装置 | |
| JPH0612248A (ja) | プログラムの自動生成方式 | |
| JP2946682B2 (ja) | 集積回路設計装置 | |
| CN115099208A (zh) | 一种招投标文件模板域的校验规则及校验工具 | |
| JPH02100129A (ja) | 設計仕様処理方法 | |
| JPH04344979A (ja) | パターンレイアウト検証装置 | |
| JPH05224938A (ja) | 適用条件処理装置 | |
| JP2000099563A (ja) | テストデータ生成装置 |