JPH09507617A - 積層低誘電率技術 - Google Patents

積層低誘電率技術

Info

Publication number
JPH09507617A
JPH09507617A JP8514582A JP51458296A JPH09507617A JP H09507617 A JPH09507617 A JP H09507617A JP 8514582 A JP8514582 A JP 8514582A JP 51458296 A JP51458296 A JP 51458296A JP H09507617 A JPH09507617 A JP H09507617A
Authority
JP
Japan
Prior art keywords
layer
coated glass
metal interconnect
metal
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP8514582A
Other languages
English (en)
Inventor
チェウン,ロビン・ダブリュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH09507617A publication Critical patent/JPH09507617A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48Insulating materials thereof

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)
  • Organic Insulating Materials (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 半導体装置において金属相互接続部(12)の第1の層を互いから分離し、さらに、金属相互接続部(12)の第1の層への電気的接続をなすための金属相互接続部(28)の第2の上に載る層から第1の層を分離する、積層誘電体構造が設けられる。積層誘電体構造は、(a)金属相互接続部の第1の層において金属相互接続部(12)間の間隙を充填する有機塗布ガラス材料の層(18)と、(b)金属相互接続部(28)の第2の層を支持するよう平坦化を与えるための無機塗布ガラス材料の層(26)と、(c)有機塗布ガラス層(18)と無機塗布ガラス層(26)とを分離する、化学的に気相成長させられる酸化物(20)の層とを含む。この積層誘電体構造は、垂直方向において3.36〜3.46の大きさのキャパシタンスを与え、水平方向においては約3.2のキャパシタンスを与える。これは、現在市場で入手可能な材料を用いて、先行技術の単一誘電体層に対し10〜15%の低減である。

Description

【発明の詳細な説明】 積層低誘電率技術 技術分野 この発明は一般に半導体技術において用いられる金属相互接続部に関し、より 特定的にはキャパシタンスにおける低減を伴うマイクロメートル未満の金属相互 接続部の製造に関する。 背景技術 半導体業界はこの30年間アルミニウム−二酸化シリコンベースのシステムに 依存してきた。性能に対する要求が留まることなく増大する中で、このシステム は今後の要件を支持するには十分ではないようにみえる。その最良の材料が空気 そのものである低誘電率技術が、アルミニウムベースのシステムに新しい息を吹 込むために提案されている。導体システムをアルミニウムベースから銅ベースへ 切換えるためにいくつかの提案がなされている。 提案される解決法の大部分は、コンピュータモデル化および紙上においてはう まく働く。ここでの議論は、この技術の実用面に焦点をあてる。ここで取組まれ る主な問題は、市場に出す時期、実現化の費用、および投資における収益である 。 情報産業および娯楽産業は、集積回路設計者および製造業者に対する増大し続 ける性能向上要求に対する推進力を与えている。これらの産業において堅牢であ ったアルミニ ウム−二酸化シリコンシステムは、それらの厳しい要求を支える活力がなくなり つつあるようにみえる。消費者はより高い性能およびより高い信頼性を要求して いる。表1に示される種々のシステムの性能についてのまとめに基づくと、それ は表1に示される種々のシステムの性能に重要であることか明らかであり、性能 を増すためにベーシックなAl−SiO2システムから離れることが重要である ことは明らかである。 空気の比誘電率は1であるため、提案される最良のシステムはエアギャップ( エアブリッジ)メタライゼーションシステムである。これは、おそらく得られ得 る最もよいRC遅延を与える。しかしながら、このシステムは製造するのが困難 でありかつ品質を保証するのが困難である。 最適RC遅延を維持するためにはキャパシタンスを低減 することが必要である。しかしながら、金属相互接続部間の間隔を狭くするとキ ャパシタンスの増大が生じる。したがって、最適RC遅延を維持しながらマイク ロメートル未満の金属相互接続部の製造を可能にする機構が必要とされる。 発明の開示 この発明に従うと、半導体装置において金属相互接続部の第1の層を互いから 分離し、かつその金属相互接続部を金属相互接続部の第1の層への電気的接触を なすための金属相互接続部の第2の上に載る層からさらに分離する、積層誘電体 構造が設けられる。積層誘電体構造は、 (a) 金属相互接続部の第1の層間の間隙を充填する有機塗布ガラス材料の 層と、 (b) 金属相互接続部の第2の層を支持するよう平坦化を与えるための無機 塗布ガラス材料の層と、 (c) 有機塗布ガラス層と無機塗布ガラス層とを分離する、化学的に気相成 長させられる(CVD)酸化物の層とを含む。 有機/無機塗布ガラス材料の多層を用いて局所的および全体的な平坦性を与え る場合、CVD層は構造的支持を与えるために各そのような層を分離するよう堆 積される。 積層誘電体構造は、垂直方向において3.36〜3.46の大きさのキャパシ タンスを与え、水平方向においては約3.2のキャパシタンスを与える。これは 、現在ある市 場で入手可能な材料を用いながら、先行技術の単一誘電体層に対して10〜15 %の低減である。 この発明の他の目的、特徴、および利点は、図中における同じ参照符号は同じ 特徴を表わす、以下の詳細な説明および添付の図面を考慮すれば明らかとなるで あろう。 図面の簡単な説明 この記載において言及される図面は、特に示される場合を除き、尺度決めする よう描かれてはいないものであるとして理解されるべきである。さらに、図面は 、この発明に従って製造される集積回路の一部のみを示すことが意図される。 唯一の図は、装置を第2の接続層まで示す、この発明の積層誘電体構造の断面 図である。 この発明を実施するためのベストモード ここで、この発明を実施するために発明者が現在目的とするベストモードを示 す、この発明の特定の実施例を詳細に参照する。さらに、代替的に実施例が、適 用可能なように簡単に記載される。 この発明に従うと、有機および無機タイプの両方の塗布ガラス(SOG)材料 は、半導体装置を製造するプロセスにおいて化学的に気相成長させられる(CV D)酸化物に関連して用いられる。有機SOGは、基本的には、アライド111 (Allied 111)等の、半導体装置の製造に現在用いられるポリシロキサンである 。しかしながら、半導体装 置の処理に広く用いられるどのようなポリシロキサンが用いられてもよい。アラ イド111等の古い材料は全て相対的に高誘電率の材料である。 アライド・ケミカル(Allied Chemical)および日立化成の両方から入手可能 である新しい有機シロキサンSOG材料は、相対的に低い誘電率(約2.6)を 明らかに示す。これらの新しい材料はシルセスキオキサンと呼ばれ、アライド・ ケミカルの名称はXT−15であり、日立化成の名称はHSG−2209S−R 7である。シルセスキオキサンは、古い有機SOG材料よりも高い炭素濃度を達 成するよう、メチル、エチル、ブチル、または他のアルキル官能性を有する。こ の高い炭素濃度のために、これらの材料はビアの開口中に露出され得ず、という のも、ビアの形成中にフォトレジストを除去するために用いられるO2プラズマ が炭素を酸化して、アルミニウムを含む相互接続部に途切れ目を作るからである 。したがって、ビア開口中に材料が露出される場合には、特に注意が必要である 。注意を怠ると、ビアが汚染される。一方で、これらの新しい材料は、十分な間 隙充填品質を有し、金属間隔の間を充填することができる。 高い箇所の上にSOG材料が確実に全く残らないようにするために、炉硬化の 後にSOG材料のエッチバックが必要とされる。エッチバックは非常に短くても よく、堆積されたのと同じ量を除去するよう計算される。SOG材料は、 その性質から、高い領域においてよりも低いところにある領域においてより厚く 堆積する傾向であり、したがって、エッチバックは、高い箇所の上に残っている SOG材料を取除くだけてあり、低い所にある領域からは少量しか取除かない。 シリコンの割合が高いSiO2層を含むライナーは、典型的には装置を湿気か ら遮蔽するために必要とされる。このようなライナーは、ウェハ全体を覆うよう に堆積され、湿気バリアとして働く。ライナーは化学的に気相成長させられる( CVD)酸化物であり、典型的には、約1000Åの厚みの、プラズマ強化の、 化学的に気相成長させられる(PECVD)層である。一方、CVD酸化物ライ ナーの厚みは、それが電子サイクロトロン共鳴(ECR)によって堆積される場 合には、わずか500Åしか必要としない。どちらのCVD酸化物が用いられて もよいか、好ましくは、PECVD酸化物が用いられ、以下の議論はPECVD 酸化物に向けられる。しかしながら、同じ考慮がECR CVD酸化物にも当て はまることが理解される。 シリコンの割合が高いSiO2層は、その屈折率に基づいて、純粋なSiO2か ら区別される。純粋なSiO2の場合、屈折率は約1.46〜1.5である。優 良な、信頼性のあるSOG層では、屈折率は1.6より大きくあることが必要で ある。これはSiO2層により多くのシリコンを取入れることにより達成され、 十分なシリコンが存在す るかどうかの判断はその層の屈折率の測定によって容易になされる。 ビアの形成が有機SOG材料を通ってエッチングしてそれをビアにおいて露出 させないことを保証することだけが必要である。プラズマ強化のCVDにより堆 積されるような薄いCVD酸化物は、金属空間においてこの層を遮蔽するために 用いられる。ジェイコブ・ディー・ハスケル(Jacob D.Haskell)に対して発行 されかつこの発明と同じ譲受人に譲渡された一連の米国特許(米国特許第4,9 74,055号、第4,977,108号、第5,028,555号、第5,0 55,427号、第5,057, 902号、および第5,081,516号) に開示されクレームされるような典型的な製造機構の場合、この発明に従って薄 いSiO2ライナーが用いられかつシロキサンベースのSOGが金属空間におい て挟まれるならば、平均誘電率は約3.2である。 無機SOGは層間誘電体を全体的に平坦化するのに用いられる。そのような無 機SOGの例は、ケイ酸塩と水素化シルセスキオキサンとを含む。この材料は、 ダウ・コーニング(Dow Corning)「流動性酸化物(“Flowable Oxide”)」ま たはトウキョウ・オカ(ToKyo OKa)タイプ7であってもよい。これらは非エッ チバックタイプSOGである。これらの無機SOGの報告された誘電率は約3. 2である。応力クラックを避けるため、引伸ばされる最大量 はトポグラフィウェハでわずか6000Åである。これらの無機SOG層は本来 伸張性があり、全SOG厚み(有機のものに無機のものを加えたもの)は約1μ mを超えるべきではない。有機SOG層と無機SOG層との間のPECVD層は 応力を軽減するよう働く。 無機SOG材料の特性は、無機SOG材料が低いところにある領域にすべて流 れて高い領域にはほんのわずかにしか残らないというものである。例外は、大き な金属パット領域(図示せず)においてであろう。硬化後、別の薄いPECVD 酸化物が、無機SOG層を遮蔽するよう堆積されて、湿気バリアとして働く。第 2の無機SOG層/PECVD被覆が正しい層間誘電体厚を与えるために再度用 いられて、したがって、現在の最新技術の単一誘電体材料と比較した場合に低い 誘電率を有する積層絶縁構造を与える。 完成された構造が唯一の図に示される。シリコン基板10は、誘電体領域14 によって分離される、複数の金属相互接続部12を含む第1の相互接続層を支持 する。金属相互接続部12は半導体基板10においてドープされた領域(図示せ ず)と接触する。典型的には、アルミニウム、もしくはシリコンでドープされた アルミニウム、チタンまたは銅を含む金属相互接続部12を形成し規定した後、 露出しているすべての領域はまずシリコン酸化物の第1のPECVD層16で被 覆される。シリコン酸化物層16は、金属相互接続部12間の領域14の底部を 被覆し(つまり、 シリコン基板10を被覆し)、ならびに金属相互接続部の側部および頂部を被覆 する。 次に、有機塗布ガラス材料の層18が形成され、これは金属接続部12間で領 域14を部分的に充填する。第2のPECVDシリコン酸化物層20は、PEC VDで被覆された金属相互接続部12上と有機SOG層18上とにおいて覆うよ うに堆積される。第1の無機SOG層22が次いで第2のPECVD層20上に 覆うように堆積される。第3のPECVDシリコン酸化物層24が次いで第1の 無機SOG層22上に覆うように堆積される。第2の無機SOG層26は平坦化 のために第3のPECVD層24上に覆うように堆積される。 第2の相互接続層28が次いで第2の無機SOG層26上に形成されパターニ ングされて、金属相互接続部12の第1の層に載る。 この発明の実用化において有用な典型的なエッチバック条件は1:1に近い比 に対して最適化された従来的な酸化物エッチングプロセス、つまり、酸化物ライ ナー層と同じ速度でSOGをエッチングすることを含む。よりよい平坦性制御の ために、わずかに速い酸化物エッチング速度が好ましい。典型的な化学的性質は 、CF4、CHF3、ArおよびO2である。エッチバックの量は、ビア開口領域 にSOGが確実に露出しないように、高い箇所からSOGを除去するよう最適化 される。 誘電率は、トポグラフィの関数であり、垂直方向においては3.36〜3.4 6の範囲にありかつ水平方向においては約3.2である。これは、現在市場で入 手可能な材料を用いて、先行技術のアプローチに対し10〜15%の間でRC低 減を与える。 この技術の場合、新しいツーリングは必要なく、必要な材料は現在入手可能で ある。 この発明のプロセスは、現在あるうちで最もよい現在入手可能な低誘電率材料 を使用し、それらをそれらの特性に従って使用する。ゆえに、これらのプロセス の統合は、積層誘電体構造を形成するのに必要なさらなる多数のステップのため かなり煩雑である。一方で、それらの材料はそれらの能力以上には前に出されず 、比較的低い誘電体構造が得られる。 産業上の利用性 0.5μm未満の半導体技術に対する積層低誘電体アプローチは、シリコン処 理における使用を見出すことが期待される。 この発明の好ましい実施例の上の記載は、例示および説明の目的で提示された ものである。それは、網羅的であることが意図されるものではなく、また開示さ れる形式そのものにこの発明が限定されることを意図するものでもない。明らか に、多くの修正物および変形物が当業者には明らかである。この発明は、MOS またはバイポーラプロセスに おける他の製造技術において実施されるであろうということが考えられる。同様 に、記載される処理工程は、同じ結果を達成するために、他のステップと相互に 交換可能であるかもしれない。本実施例はこの発明の原理およびその実用上の適 用例を最もよく説明するために選択され記載され、それによって、目的とされる 特定の使用に適合される、種々の実施例に対するおよび種々の修正を伴うこの発 明を当業者が理解することを可能にする。この発明の範囲は添付の請求の範囲お よびそれらの均等物によって定義されることが意図される。

Claims (1)

  1. 【特許請求の範囲】 1.半導体装置において金属相互接続部の第1の層を互いから分離し、かつ金属 相互接続部(12)の前記第1の層への電気的接続をなすための金属相互接続部 (28)の第2の上に載る層から金属相互接続部(12)の前記第1の層を分離 するための積層誘電体構造であって、前記積層誘電体構造は、 (a) 金属相互接続部(12)の前記第1の層において金属相互接続部間の 間隙を充填する有機塗布ガラス材料(18)の層と、 (b) 金属相互接続部(28)の前記第2の層を支持するために平坦化を与 えるための無機塗布ガラス材料(26)の層と、 (c) 前記有機塗布ガラス層と前記無機塗布ガラス層とを分離する、化学的 に気相成長させられる酸化物の層(20)とを含む、積層誘電体構造。 2.前記有機塗布ガラス材料(18)は炭素を多く含有するシロキサンから本質 的になる、請求項1に記載の積層誘電体構造。 3.前記有機塗布ガラス層(18)は前記金属相互接続部(12)の厚みの約1 /2の厚みを有する、請求項2に記載の積層誘電体構造。 4.前記無機塗布ガラス材料(26)はケイ酸塩または水 素化シルセスキオキサンから本質的になる、請求項1に記載の積層誘電体構造。 5.前記無機塗布ガラス層(26)は約6000Å未満の厚みを有する、請求項 4に記載の積層誘電体構造。 6.前記化学的に気相成長させられる酸化物層(20)はシリコンの割合か大き い二酸化シリコンを含む、請求項1に記載の積層誘電体構造。 7.前記化学的に気相成長させられる酸化物層(20)は約500〜1000Å の範囲の厚みを有する、請求項6に記載の積層誘電体構造。 8.前記積層誘電体構造は、 (a) 酸化物により被覆される金属相互接続部を形成するために、前記第1 の金属相互接続層(12)のすべての露出した金属表面と露出した半導体(10 )表面とを被覆する、第1の、プラズマ強化の、化学的に気相成長させられる酸 化物層(16)と、 (b) 前記金属相互接続部(12)間の空間を部分的に充填し、露出した、 前記酸化物により被覆される金属相互接続部(12)の頂部を残す、有機塗布ガ ラス材料(18)と、 (c) 前記酸化物により被覆される金属相互接続部(12)の前記頂部上と 前記有機塗布ガラス層(18)上とにおける、第2の、プラズマ強化の、化学的 に気相成長させられる層(20)と、 (d) 前記第2の、プラズマ強化の、化学的に気相成長させられる酸化物層 (20)を被覆する、第1の無機塗布ガラス層(22)と、 (e) 前記第1の無機塗布ガラス層(22)を被覆する、第3の、プラズマ 強化の、化学的に気相成長させられる酸化物層(24)と、 (f) 前記第3の、プラズマ強化の、化学的に気相成長させられる層(24 )を被覆する、平坦な第2の無機塗布ガラス層(26)と、 (g) 前記第2の無機塗布ガラス層(26)の上の、金属相互接続部(28 )の前記第2の層とを含む、請求項1に記載の積層誘電体構造。 9.請求項1の前記半導体装置において金属相互接続部(12)の前記第1の層 間においてキャパシタンスを低減するためのプロセスであって、金属相互接続部 (12)の前記第1の層は、互いからと、前記誘電体材料によって、金属相互接 続部(12)の前記第1の層への接触をなすための金属相互接続部(28)の前 記第2の、上に載る層とから分離され、前記プロセスは、 (a) 金属相互接続部の前記第1の層において金属相互接続部(12)間の 間隙を充填する前記有機塗布ガラス材料の前記層(18)を形成するステップと 、 (b) 前記有機塗布ガラス層(18)上に、前記化学的に気相成長させられ る酸化物の前記層(20)を形成す るステップと、 (c) 金属相互接続部(28)の前記第2の層を支持するよう平坦化を与え るために、前記化学的に気相成長させられる酸化物(20)上に前記無機塗布ガ ラス材料の前記層(26)を形成するステップとを含む、請求項1の前記半導体 装置の金属相互接続部(12)の前記第1の層間のキャパシタンスを低減するた めのプロセス。 10.(a) 酸化物により被覆される金属相互接続部(12)を形成するため に、前記第1の金属相互接続層(12)のすべての露出した金属表面と露出した 半導体(10)表面との上に、前記第1の、プラズマ強化の、化学的に気相成長 させられる酸化物層(16)を形成するステップと、 (b) 金属相互接続部(12)の前記第1の層間の空間を部分的に充填し、 かつ、露出する、前記酸化物により被覆される金属相互接続部(12)の頂部を 残す有機塗布ガラス材料(18)を形成するステップと、 (c) 前記酸化物により被覆される金属相互接続部(12)の前記頂部上と 前記有機塗布ガラス層(18)上とに、第2の、プラズマ強化の、化学的に気相 成長させられる層(20)を形成するステップと、 (d) 前記第2の、プラズマ強化の、化学的に気相成長させられる酸化物層 (20)上に、第1の無機塗布ガラス層(22)を形成するステップと、 (e) 前記第1の無機塗布ガラス層(22)上に、第3の、プラズマ強化の 、化学的に気相成長させられる酸化物層(24)を形成するステップと、 (f) 前記第3の、プラズマ強化の、化学的に気相成長させられる層(24 )上に、第2の平坦化される無機塗布ガラス層(26)を形成するステップと、 (g) 前記第2の無機塗布ガラス層(26)の上に金属相互接続部(28) の前記第2の層を形成するステップとを含む、請求項9に記載のプロセス。
JP8514582A 1994-10-28 1995-09-29 積層低誘電率技術 Ceased JPH09507617A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/330,871 US5534731A (en) 1994-10-28 1994-10-28 Layered low dielectric constant technology
US08/330,871 1994-10-28
PCT/US1995/012594 WO1996013856A1 (en) 1994-10-28 1995-09-29 Layered low dielectric constant technology

Publications (1)

Publication Number Publication Date
JPH09507617A true JPH09507617A (ja) 1997-07-29

Family

ID=23291661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8514582A Ceased JPH09507617A (ja) 1994-10-28 1995-09-29 積層低誘電率技術

Country Status (8)

Country Link
US (2) US5534731A (ja)
EP (1) EP0737362B1 (ja)
JP (1) JPH09507617A (ja)
KR (1) KR100392900B1 (ja)
AT (1) ATE187015T1 (ja)
DE (1) DE69513501T2 (ja)
TW (1) TW260824B (ja)
WO (1) WO1996013856A1 (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5395785A (en) * 1993-12-17 1995-03-07 Sgs-Thomson Microelectronics, Inc. SRAM cell fabrication with interlevel dielectric planarization
GB9412178D0 (en) * 1994-06-17 1994-08-10 Dow Corning Sa Foam control agent
US5889330A (en) * 1995-03-10 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device whose flattening resin film component has a controlled carbon atom content
US5955786A (en) * 1995-06-07 1999-09-21 Advanced Micro Devices, Inc. Semiconductor device using uniform nonconformal deposition for forming low dielectric constant insulation between certain conductive lines
US5599745A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Method to provide a void between adjacent conducting lines in a semiconductor device
US5814186A (en) * 1995-08-28 1998-09-29 Advanced Micro Devices, Inc. SOG etchant gas and method for using same
US5900668A (en) * 1995-11-30 1999-05-04 Advanced Micro Devices, Inc. Low capacitance interconnection
US5849640A (en) * 1996-04-01 1998-12-15 Vanguard International Semiconductor Corporation In-situ SOG etchback and deposition for IMD process
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5923074A (en) * 1996-12-03 1999-07-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits using decomposed polymers
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US5691247A (en) * 1996-12-19 1997-11-25 Tower Semiconductor Ltd. Method for depositing a flow fill layer on an integrated circuit wafer
CN1252810C (zh) * 1997-01-21 2006-04-19 B·F·谷德里奇公司 用于超低电容互连的有空气隙的半导体装置的制造
US5963837A (en) * 1997-04-30 1999-10-05 Siemens Aktiengesellschaft Method of planarizing the semiconductor structure
JPH10321631A (ja) * 1997-05-19 1998-12-04 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6048803A (en) * 1997-08-19 2000-04-11 Advanced Microdevices, Inc. Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines
US5962067A (en) 1997-09-09 1999-10-05 Lucent Technologies Inc. Method for coating an article with a ladder siloxane polymer and coated article
US5866945A (en) * 1997-10-16 1999-02-02 Advanced Micro Devices Borderless vias with HSQ gap filled patterned metal layers
US6083850A (en) * 1997-12-18 2000-07-04 Advanced Micro Devices, Inc. HSQ dielectric interlayer
US6162743A (en) * 1998-02-10 2000-12-19 Chu; Cheng-Jye Low dielectric constant film and method thereof
US6376359B1 (en) * 1998-03-18 2002-04-23 United Microelectronics Corp. Method of manufacturing metallic interconnect
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
US6080676A (en) * 1998-09-17 2000-06-27 Advanced Micro Devices, Inc. Device and method for etching spacers formed upon an integrated circuit gate conductor
US6281132B1 (en) 1998-10-06 2001-08-28 Advanced Micro Devices, Inc. Device and method for etching nitride spacers formed upon an integrated circuit gate conductor
US6444564B1 (en) 1998-11-23 2002-09-03 Advanced Micro Devices, Inc. Method and product for improved use of low k dielectric material among integrated circuit interconnect structures
US6770975B2 (en) * 1999-06-09 2004-08-03 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
GB2358733A (en) * 1999-08-30 2001-08-01 Lucent Technologies Inc Integrated circuit with multi-layer dielectric having reduced capacitance
GB2358734A (en) * 1999-08-30 2001-08-01 Lucent Technologies Inc Process for fabricating integrated circuit with multi-layer dielectric having reduced capacitance
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
US6391781B1 (en) * 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
JP2001284450A (ja) * 2000-04-03 2001-10-12 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6891237B1 (en) * 2000-06-27 2005-05-10 Lucent Technologies Inc. Organic semiconductor device having an active dielectric layer comprising silsesquioxanes
US6794705B2 (en) * 2000-12-28 2004-09-21 Infineon Technologies Ag Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials
DE10146146B4 (de) * 2001-09-19 2004-02-05 Infineon Technologies Ag Verfahren zur elektrischen Isolation nebeneinander liegender metallischer Leiterbahnen und Halbleiterbauelement mit voneinander isolierten metallischen Leiterbahnen
US7208426B2 (en) * 2001-11-13 2007-04-24 Chartered Semiconductors Manufacturing Limited Preventing plasma induced damage resulting from high density plasma deposition
US7001389B1 (en) 2002-07-05 2006-02-21 Navarro Richard R Fixed and variable locking fixation assembly
US6927180B2 (en) * 2002-11-27 2005-08-09 Intel Corporation Reducing line to line capacitance using oriented dielectric films
US7060554B2 (en) * 2003-07-11 2006-06-13 Advanced Micro Devices, Inc. PECVD silicon-rich oxide layer for reduced UV charging
US7033897B2 (en) * 2003-10-23 2006-04-25 Texas Instruments Incorporated Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology
US7582555B1 (en) * 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
US9257302B1 (en) 2004-03-25 2016-02-09 Novellus Systems, Inc. CVD flowable gap fill
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
EP1756858A1 (en) * 2004-06-08 2007-02-28 Koninklijke Philips Electronics N.V. Reduction of cracking in low-k spin-on-dielectric films
TW200605220A (en) * 2004-06-21 2006-02-01 Hitachi Chemical Co Ltd Organic siloxane film, semiconductor device using same, flat panel display and raw material liquid
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
KR100713985B1 (ko) * 2005-05-16 2007-05-04 삼성에스디아이 주식회사 박막트랜지스터 및 박막트랜지스터 제조방법
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
US9245739B2 (en) 2006-11-01 2016-01-26 Lam Research Corporation Low-K oxide deposition by hydrolysis and condensation
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
US8557712B1 (en) 2008-12-15 2013-10-15 Novellus Systems, Inc. PECVD flowable dielectric gap fill
US8278224B1 (en) 2009-09-24 2012-10-02 Novellus Systems, Inc. Flowable oxide deposition using rapid delivery of process gases
WO2011072143A2 (en) * 2009-12-09 2011-06-16 Novellus Systems, Inc. Novel gap fill integration
US8685867B1 (en) 2010-12-09 2014-04-01 Novellus Systems, Inc. Premetal dielectric integration process
US9719169B2 (en) 2010-12-20 2017-08-01 Novellus Systems, Inc. System and apparatus for flowable deposition in semiconductor fabrication
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US9847222B2 (en) 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US10049921B2 (en) 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9916977B2 (en) 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
WO2020214732A1 (en) 2019-04-19 2020-10-22 Lam Research Corporation Rapid flush purging during atomic layer deposition

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
US4939559A (en) * 1981-12-14 1990-07-03 International Business Machines Corporation Dual electron injector structures using a conductive oxide between injectors
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
US5081516A (en) * 1987-12-02 1992-01-14 Advanced Micro Devices, Inc. Self-aligned, planarized contacts for semiconductor devices
JPH02502414A (ja) * 1987-12-02 1990-08-02 アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド 半導体素子のための自己整列した相互接続
US5057902A (en) * 1987-12-02 1991-10-15 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
US5028555A (en) * 1987-12-02 1991-07-02 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
US4977108A (en) * 1987-12-02 1990-12-11 Advanced Micro Devices, Inc. Method of making self-aligned, planarized contacts for semiconductor devices
US5055427A (en) * 1987-12-02 1991-10-08 Advanced Micro Devices, Inc. Process of forming self-aligned interconnects for semiconductor devices
JPH03196663A (ja) * 1989-12-26 1991-08-28 Fujitsu Ltd 半導体装置の製造方法
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
US5057897A (en) * 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5374833A (en) * 1990-03-05 1994-12-20 Vlsi Technology, Inc. Structure for suppression of field inversion caused by charge build-up in the dielectric
US5043789A (en) * 1990-03-15 1991-08-27 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
JPH0529481A (ja) * 1991-07-25 1993-02-05 Nec Corp 半導体装置
CA2056456C (en) * 1991-08-14 2001-05-08 Luc Ouellet High performance passivation for semiconductor devices
US5393702A (en) * 1993-07-06 1995-02-28 United Microelectronics Corporation Via sidewall SOG nitridation for via filling
US5441765A (en) * 1993-09-22 1995-08-15 Dow Corning Corporation Method of forming Si-O containing coatings
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads

Also Published As

Publication number Publication date
WO1996013856A1 (en) 1996-05-09
TW260824B (en) 1995-10-21
DE69513501T2 (de) 2000-06-29
EP0737362B1 (en) 1999-11-24
DE69513501D1 (de) 1999-12-30
ATE187015T1 (de) 1999-12-15
KR100392900B1 (ko) 2003-11-17
EP0737362A1 (en) 1996-10-16
US5693566A (en) 1997-12-02
KR970700375A (ko) 1997-01-08
US5534731A (en) 1996-07-09

Similar Documents

Publication Publication Date Title
JPH09507617A (ja) 積層低誘電率技術
US6624053B2 (en) Damascene-type interconnection structure and its production process
US5828121A (en) Multi-level conduction structure for VLSI circuits
JP4084513B2 (ja) デュアルダマシン(dualdamascene)の製造方法
JP2973905B2 (ja) 半導体装置の製造方法
CN115295530B (zh) 一种半导体结构及其制作方法
JPH09172071A (ja) 半導体装置の製造方法
US6495448B1 (en) Dual damascene process
JPH10223760A (ja) アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法
JP2009514186A (ja) ライン及びビア導体のための異なる材料を有するデュアル・ダマシン相互接続構造体
US6228770B1 (en) Method to form self-sealing air gaps between metal interconnects
US6440838B1 (en) Dual damascene structure employing laminated intermediate etch stop layer
JPH09120963A (ja) 半導体デバイス用の平坦化最終パッシベーション
US6424038B1 (en) Low dielectric constant microelectronic conductor structure with enhanced adhesion and attenuated electrical leakage
EP0790645A2 (en) Intermetal dielectric planarization
JP3525788B2 (ja) 半導体装置の製造方法
US6133628A (en) Metal layer interconnects with improved performance characteristics
JPH10116904A (ja) 半導体装置の製造方法
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
JPH10335461A (ja) 半導体装置及び半導体装置の製造方法
KR100840880B1 (ko) 반도체 장치 및 그 제조 방법
TW413917B (en) Semiconductor device and method of manufacturing the same
CN1229268A (zh) 金属层间介电层及其制造方法
JP2000306999A (ja) 半導体装置およびその製造方法
JP4006720B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20040628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060606

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424