JPH09509030A - 終端接続伝送ラインインピーダンス−整合回路 - Google Patents
終端接続伝送ラインインピーダンス−整合回路Info
- Publication number
- JPH09509030A JPH09509030A JP8517448A JP51744896A JPH09509030A JP H09509030 A JPH09509030 A JP H09509030A JP 8517448 A JP8517448 A JP 8517448A JP 51744896 A JP51744896 A JP 51744896A JP H09509030 A JPH09509030 A JP H09509030A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- transmission line
- circuit
- termination connection
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 230000001419 dependent effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
- H03H11/30—Automatic matching of source impedance to load impedance
Landscapes
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
信号反射を避けるため、電子回路(4)へ接続される伝送ライン(3)は終端接続インピーダンス(5)により終端される。終端接続インピーダンス(5)の値は、終端されるべき伝送ライン(3)の特性インピーダンスの値と回路(4)の周波数領域で最もよい可能な方法で整合がとられる。この発明は終端接続インピーダンス(5)が能動インピーダンス(6)と受動インピーダンス(7)の直列結合である電子回路(4)を提供する。受動インピーダンス(7)はその特性インピーダンスと同じ程度の大きさである。終端接続インピーダンス(5)は高い周波数においてさえ伝送ライン(3)の特性インピーダンスとよく整合がとれる。能動インピーダンス(6)のセッティングを修正することにより、終端接続インピーダンス(5)の値と伝送ライン終端のDC電圧(p)の両者はセット可能である。
Description
【発明の詳細な説明】
終端接続伝送ラインインピーダンス−整合回路
この発明は回路に接続可能な伝送ラインを終端接続する終端接続インピーダン
スを具えた電子回路に関するもので、その回路の周波数範囲で終端接続インピー
ダンスが伝送ラインの特性インピーダンスと整合がとれるものである。前記特性
インピーダンスへの終端接続インピーダンスの整合は、伝送ライン上での信号反
射を避けるのに必要である。前記電子回路は集積回路の形態で実現されるのが好
適である。
冒頭のパラグラフに規定されるような電子回路は日本特許出願60−1020
11号に公知である。この文献に示された回路では、終端接続インピーダンスは
能動インピーダンスからなっており、その能動インピーダンスはコモンコレクタ
段の出力インピーダンスにより形成されている。この文献の図示の回路は高い周
波数で適切には機能せず、それはその場合コモンコレクタ段の出力インピーダン
ス即ち終端接続インピーダンスが寄生的な影響の結果正確に定まらないからであ
る。その結果、終端接続インピーダンスはもはや特性インピーダンスとよき整合
がとれず強い信号反射が発生する。
従って本発明の目的は、伝送ラインが高い周波数で回路に接続された時も、公
知の回路に比し強い信号反射を引き起さない、冒頭のパラグラフに規定されたよ
うな電子回路を実現せんとするものである。
この目的を達成するため、本発明は冒頭に記載した電子回路において、終端接
続インピーダンスが能動インピーダンスと受動インピーダンスの直列結合である
とともに、その受動インピーダンスが前記特性インピーダンスと同程度の大きさ
であることを特徴としている。このことは終端接続インピーダンスが主として受
動インピーダンスにより、いくらかの範囲が能動インピーダンスにより形成され
ることを意味している。高い周波数では、それは特に存在する容量の結果正確に
は決定され得ない能動インピーダンスであり、一方受動インピーダンスはかなり
一定値を保ち、特に受動インピーダンスが唯1つのオン−チップ抵抗からなる時
は特にそうである。結果として、本発明に係る電子回路の終端インピーダンスは
、引用した前記日本特許出願で論じられた電子回路に比し高い周波数で伝送ライ
ンの特性インピーダンスとよりよい整合がとれる。それ故、本発明に係る回路が
高い周波数で使用される時に発生する信号反射は従来技術の回路が使用される時
に比し少ない。
終端接続インピーダンスが全体として唯1つの抵抗からなる受動インピーダン
スにより形成される電子回路は、文献、J.Hauenschild and H.M.Rein,“Inf
luence of Transmission-Line Interconnections Between Gigabit-per-Second
IC′s on Time Jitter and Instabilities”,IEEE Journal of Solid
-State Circuits,Vol.25,No.3,June 1990,pp.763-766より公知である。抵
抗はその電子回路の入力に位置するバッファ段の部分を形成するトランジスタの
コレクタとベース間に挿入される。この回路の欠点は、伝送ラインが電子回路に
接続される点、また伝送ライン終端と呼ばれる点でのDC電圧が随意にはセット
されず、抵抗が接続される基準電位のDC電圧、一般には正の供給電圧に依存す
るという欠点を有している。このことは、回路の他の位置におけるDC電圧がま
た随意にセットされず、基準電位のDC電圧に依存することを意味している。本
発明に係る回路では伝送ライン終端でのDC電圧は、能動インピーダンスのセッ
ティングの選択によって確実にセットされる。この結果回路の残りの部分の各点
でのDC電圧のセッティングがより柔軟になる。
さらに、公知の回路の終端接続インピーダンスは、1つのオン−チップ抵抗が
使用されると必ずしも精度がよくなく、その結果反射係数が強調されてしまう。
本発明に係る回路では終端接続インピーダンスは能動インピーダンスの再調整に
より望むとおりに正確に再調整される。このことはこれらインピーダンスのセッ
ティングを修正することにより可能となる。
最後に、公知の回路は本発明に係る回路に比し高い周波数ではよりよく動作し
ない。バッファトランジスタのコレクタとベース間DC電圧は小さいから、コレ
クタとベース間に存在するトランジスタ接合容量は相対的に大きな値を有し、こ
のことは終端接続インピーダンスの値を高い周波数で減少させる。
これらのことおよび本発明の他の要旨は以下に説明する実施例により明らかに
されるだろう。
添附図面:
図1は伝送ラインにより接続される2つの集積化電子回路を具えたプリント回
路ボードを示し、
図2aは本発明に係る電子回路を示し、
図2bは平衡動作を備えた本発明に係る電子回路を示し、
図3aはどの素子が主に終端接続インピーダンスを決定するのかを示し、
図3bは周波数に対しプロットした能動インピーダンスの抵抗部分と容量部分
のインピーダンス比を示し、
図4は本発明に係る回路の第2の実施例を示し、
図5は本発明に係る回路の第3の実施例を示し、
図6aは図2aに示した回路および引用された前記日本特許出願に示された回
路の信号反射係数の周波数に対してプロットされたシミュレーションを示し、
図6bは図2aに示した回路および前記文献、J.Hauenschild and H.M.Rein,
“Influence of Transmission-Line Interconnections Between Gigabit-per-Se
cond IC′s on Time Jitter and Instabilities”,IEEE Journal of S
olid-State Circuits,Vol.25,No.3,June 1990,pp.763-766に係る回路の信
号反射係数のシミュレーションを示す。
図1は伝送ライン3により接続される2つの集積化電子回路2,4を具えたプ
リント回路ボード1を示している。伝送ラインはマイクロストリップラインで形
成されている。信号反射を避けるため、終端接続インピーダンス5は伝送ライン
終端pと基準電位ref.間伝送ラインの終端に挿入されている。その終端接続
インピーダンスは伝送ラインの特性インピーダンスと回路の周波数範囲内でほぼ
整合がとれるようになされている。
図2aは本発明に係る電子回路を示している。供給電圧はそれぞれVccとVee
で示されている。伝送ラインを越えてくる信号は略記号signinと書かれている。
この信号は抵抗R4によりセットされるバッファトランジスタQ5を介して回路
の別の部分(図示されず)に印加される。この別の部分は論理ゲート、増幅器段
などなどからなっていてよい。伝送ライン終端と基準電位間には信号の振舞いを
制御する能動インピーダンス6と受動インピーダンス7の直列結合がある。受動
インピーダンス7は好適には図面に示されている唯1つの抵抗Rmatchにより形成
される。能動インピーダンスはコモンコレクタ段の出力インピーダンスにより形
成されている。コモンコレクタ段はセッティング抵抗R1,R2とR3および並
列トランジスタQ1,Q2,Q3.Q4からなっている。終端接続インピーダン
スは抵抗Rmatchとコモンコレクタ段の出力インピーダンスの総計により形成され
る。コモンコレクタ段の出力インピーダンスは広く知られているように小さな値
を有する。低い周波数ではこの出力インピーダンスは使用されるトランジスタQ
1,Q2,Q3.Q4の相互コンダクタンスgmの総計の逆数値で近似されてよ
い。
屡々使用される伝送ラインの特性インピーダンスは50オームである。このこ
とは終端接続インピーダンスがかかる伝送ラインの適切な終端としてまた50オ
ームであるべきことを意味している。コモンコレクタ段の出力インピーダンスは
高い周波数で減少するから、伝送ラインの特性インピーダンスと同程度の大きさ
の抵抗Rmatchを選択する必要がある。終端接続インピーダンスの大部分はその時
抵抗Rmatchにより形成される。残りの部分はそれでコモンコレクタ段の出力イン
ピーダンスにより形成される。図3aはどの素子が終端接続インピーダンスを主
として決定するかを示している。コモンコレクタ段の出力インピーダンスの周波
数−依存抵抗部分Rout(f)と並列に結合した周波数−依存容量部分C(f)が存
在する。この容量部分はトランジスタQ1,Q2,Q3,Q4の接合容量および
拡散容量により生じる。この容量部分がまさに有する値はトランジスタの使用さ
れる形および使用される形態に依存する。低い周波数では終端接続インピーダン
スは抵抗Rmatchと出力インピーダンスの抵抗部分Routの値の総計に等しい。容量
部分は高い周波数で終端接続インピーダンスを降下させる。図3bは能動インピ
ーダンスの抵抗部分と容量部分のインピーダンス比を周波数に対してプロットし
ている。インピーダンス比が高い周波数で約1まで降下するのが観察される。
能動インピーダンスの抵抗部分Routは低い周波数でトランジスタQ1,Q2,
Q3.Q4の相互コンダクタンスの総計の逆数値にほぼ等しく、かくてこれらト
ランジスタを介して流れるコレクタ電流を変化させて整合させられる。この特性
は終端接続インピーダンスを再調整するのに使用されてもよい。抵抗Rmatchの値
はそれがオン−チップに作りつけられるなら必ずしも正確には規定されないから
上述のことは必要かもしれない。
伝送ライン終端のDC電圧、かくては回路の他の位置におけるDC電圧はまた
望みどおりにセットされる。これはセッティング抵抗R1のR2に対する比に依
存する。
本発明に係る回路はまたさらによりよい実施例用に平衡のとれた形態で使用さ
れることができる。このことは図2bに示されている。図の左側部分に示されい
てる素子R3′,R4′,Rmatch′,Q1′,Q2′,Q3′,Q4′,Q5′
は右側部分に示されている対応素子R3,R4,Rmatch,Q1,Q2,Q3,Q
4,Q5と同じ値を有している。回路の左側部分に印加される信号invsigninは
右側部分に印加される信号signinと180°の位相差を示している。
図4は本発明に係る回路の第2の実施例を示す。この実施例では能動インピー
ダンス6はシャント段(shunt stage)の能動インピーダンスである。シャント段
はトランジスタQ6と抵抗R5,R6およびRshuntにより形成されている。抵抗
R5,R6およびRshuntが適切に選択されると、シャント段の入力インピーダン
スは広く知られているように低い。伝送ラインの特性インピーダンスと同程度の
大きさの抵抗Rmatchを選択することにより、終端接続インピーダンスは主にこの
抵抗Rmatchにより形成されることになる。これは図2aに示された回路と同様に
、この図に示される回路はまた高い周波数で合理的に一定になる終端接続インピ
ーダンスを有するという事実に結果するものである。
図5は本発明に係る第3の実施例を示す。この実施例では能動インピーダンス
6はシャント段の入力インピーダンスである。このシャント段はトランジスタQ
7と抵抗R7,R8およびRshuntにより形成される。セッティングインピーダン
スR7,R8およびRshuntが適切に選択されると、シャント段の出力インピーダ
ンスは低いであろう。伝送ラインの特性インピーダンスと同程度の大きさの抵抗
Rmatchを選択することにより、終端接続インピーダンスはこの抵抗Rmatchにより
主として形成されることになる。
図2a,4および5に示されている実施例の変形形態も可能である。一般に小
さな能動インピーダンスがその特性インピーダンスに近い受動インピーダンスと
直列に結合される形態が、高い周波数で好適な振舞いをさせるということが観察
される。
図6aは図2aに示される回路および前記日本特許出願60−102011号
に使用される回路の信号反射係数S11の周波数に対してプロットされたシミュ
レーションを示している。破線カーブ(curve)は図2a図示回路のカーブを示し
、実線は前記日本特許出願からの回路のカーブを示している。50オームの特性
インピーダンスを有する伝送ラインが仮定される。両回路の低い周波数終端接続
インピーダンスは50オームにセットされる。本発明に係る信号反射が約14G
Hzまで−15dB以下のままであり、これに対し前記日本特許出願60−10
2011号に示される回路の反射は約2.5MHzでこの値を越えてすでにスタ
ートするのは注目されよう。
図6bは図2aに示される回路と文献、J.Hauenschild and H.M.Rein,“I
nfluence of Transmission-Line Interconnections Between Gigabit-per-Secon
d IC′s on Time Jitter and Instabilities”,IEEE Journal of Soli
d-State Circuits,Vol.25,No.3,June 1990,pp.763-766に使用される回路
の信号反射係数S11の周波数に対してプロットされたシミュレーションを示し
ている。実線カーブは図2a図示回路のカーブを示し、破線カーブはHauenschil
dおよびReinに係る回路のカーブを示している。50オームの特性インピーダン
スを有する伝送ラインが仮定される。低い周波数終端接続インピーダンスは両回
路で50オームにセットされている。本発明に係る回路の信号反射は約14GH
zまでずっと−15dB以下であるのに、一方HauenschildおよびReinに係る回
路の反射は約8GHzのはじめにすでにこの値を越えていることが観察される。
Claims (1)
- 【特許請求の範囲】 1.回路(4)に接続可能な伝送ライン(3)を終端接続する終端接続インピー ダンス(5)を具え、その回路(4)の周波数範囲では、終端接続インピーダン ス(5)が伝送ライン(3)の特性インピーダンスと整合がとれる電子回路(4 )において、終端接続インピーダンス(5)が能動インピーダンス(6)と受動 インピーダンス(7)の直列結合であるとともに、その受動インピーダンス(7 )が前記特性インピーダンスと同程度の大きさであることを特徴とする終端接続 インピーダンスを具えた電子回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AT94203563.5 | 1994-12-08 | ||
| EP94203563 | 1994-12-08 | ||
| PCT/IB1995/000953 WO1996018239A2 (en) | 1994-12-08 | 1995-11-02 | Terminating transmission line impedance-matching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09509030A true JPH09509030A (ja) | 1997-09-09 |
Family
ID=8217435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8517448A Pending JPH09509030A (ja) | 1994-12-08 | 1995-11-02 | 終端接続伝送ラインインピーダンス−整合回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5614873A (ja) |
| EP (1) | EP0744097A1 (ja) |
| JP (1) | JPH09509030A (ja) |
| WO (1) | WO1996018239A2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953645A (en) * | 1998-01-20 | 1999-09-14 | Motorola, Inc. | Sampling phase detector and multiple frequency band termination circuit and method |
| US6424169B1 (en) | 2000-01-24 | 2002-07-23 | Broadcom Corporation | Active termination network |
| US6816987B1 (en) | 2000-03-25 | 2004-11-09 | Broadcom Corporation | Apparatus and method for built-in self-test of a data communications system |
| US6459277B1 (en) | 2000-12-01 | 2002-10-01 | Koninklijke Philips Electronics N.V. | Line impedance calibration using actual impedance determination |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5216943A (en) * | 1975-07-30 | 1977-02-08 | Hitachi Ltd | Analog operation circuit |
| DE3034034C2 (de) * | 1980-09-10 | 1985-07-18 | Siemens AG, 1000 Berlin und 8000 München | Y-Zirkulator in Streifenleitungsbauweise |
| JPS60102011A (ja) * | 1983-11-08 | 1985-06-06 | Nippon Telegr & Teleph Corp <Ntt> | 入力整合回路 |
| DE3726362A1 (de) * | 1987-08-07 | 1989-02-16 | Spinner Gmbh Elektrotech | Hf-abschlusswiderstand |
| JPH02156723A (ja) * | 1988-12-08 | 1990-06-15 | Sumitomo Electric Ind Ltd | Ecl回路の終端回路 |
| JP2919012B2 (ja) * | 1990-07-30 | 1999-07-12 | 日本電信電話株式会社 | 整合回路 |
| US5216297A (en) * | 1991-09-12 | 1993-06-01 | Intergraph Corporation | Low voltage swing output mos circuit for driving an ecl circuit |
| EP0542321A3 (en) * | 1991-09-23 | 1993-06-09 | Schlumberger Technologies, Inc. | Method and circuit for controlling voltage reflections on transmission lines |
| US5227677A (en) * | 1992-06-10 | 1993-07-13 | International Business Machines Corporation | Zero power transmission line terminator |
| US5523704A (en) * | 1993-10-04 | 1996-06-04 | Ford Motor Company | Method and circuit for actively controlling the transition impedance of multiplex communications nodes |
-
1995
- 1995-11-02 JP JP8517448A patent/JPH09509030A/ja active Pending
- 1995-11-02 EP EP95934776A patent/EP0744097A1/en not_active Withdrawn
- 1995-11-02 WO PCT/IB1995/000953 patent/WO1996018239A2/en not_active Ceased
- 1995-11-28 US US08/563,723 patent/US5614873A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO1996018239A3 (en) | 1996-08-22 |
| EP0744097A1 (en) | 1996-11-27 |
| WO1996018239A2 (en) | 1996-06-13 |
| US5614873A (en) | 1997-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3431077B2 (ja) | 適応出力インピーダンスを備えたラインドライバ | |
| US6362614B2 (en) | Electronic probe for measuring high impedance tri-state logic circuits | |
| EP0257345A2 (en) | Compensated current mirror | |
| JPH06101652B2 (ja) | バイアス回路 | |
| CN110954721B (zh) | 使用极零相消的高动态范围探头 | |
| JPH09509030A (ja) | 終端接続伝送ラインインピーダンス−整合回路 | |
| JP2002502171A (ja) | 対称送信ライン駆動用出力バッファ | |
| JPH06152206A (ja) | 無反射終端 | |
| JP4176482B2 (ja) | 電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法 | |
| US20040218753A1 (en) | Hybrid circuit for a broadband modem | |
| JPH0964659A (ja) | 差動−シングルエンデッド・ビデオ母線受信装置 | |
| JP3312911B2 (ja) | 結合回路 | |
| JP3362602B2 (ja) | アクティブフィルタ | |
| JPH06224692A (ja) | インピーダンスを得るための方法及び回路、並びにインピーダンス回路 | |
| JP3305746B2 (ja) | 電流源発生装置 | |
| JPS636885Y2 (ja) | ||
| JP2001094361A (ja) | 高周波増幅回路 | |
| JPH05291886A (ja) | 半導体集積回路装置 | |
| JPS60102011A (ja) | 入力整合回路 | |
| JPS5846567Y2 (ja) | 高周波トランジスタc級増幅器のバイアス回路 | |
| JPH05267952A (ja) | 定インピーダンス出力回路 | |
| JPS62271502A (ja) | マイクロ波装置の整合回路 | |
| JPS6221382A (ja) | コントラスト設定装置 | |
| JP3049718B2 (ja) | 屋内受信機 | |
| CN115425939A (zh) | 一种可调衰减器 |