JPH0950945A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0950945A
JPH0950945A JP7201947A JP20194795A JPH0950945A JP H0950945 A JPH0950945 A JP H0950945A JP 7201947 A JP7201947 A JP 7201947A JP 20194795 A JP20194795 A JP 20194795A JP H0950945 A JPH0950945 A JP H0950945A
Authority
JP
Japan
Prior art keywords
wafer
chip
information
chips
identification mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7201947A
Other languages
English (en)
Inventor
Tomohide Tokumaru
知秀 徳丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7201947A priority Critical patent/JPH0950945A/ja
Publication of JPH0950945A publication Critical patent/JPH0950945A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/501Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/507Located in dummy chips or in reference chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603Formed on wafers or substrates before dicing and remaining on chips after dicing

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 ウエハからチップを切り離してこれらを後工
程に送るにあたって、各チップ毎の情報を正確に認識し
て後工程に送ることができるようにし、これにより不良
品が後工程に送られたり、異なる等級のものが同一の等
級として分類されたりすることを防止したい。 【解決手段】 チップを縦横に整列させて多数形成した
ウエハ2の、チップ個々の情報を認識してこの認識した
情報を情報媒体に記憶させ、その後このウエハ2をダイ
シングして個々のチップに切り離す工程を備えた半導体
装置の製造方法である。ウエハ2の周辺部に配置されて
良品となり得ないチップ3に認識可能な識別マーク1を
設け、チップ個々の情報を認識した際、個々のチップ
の、識別マークを設けたチップ3に対する位置関係の情
報も認識してこれを情報媒体に記憶させ、その後このウ
エハ2をダイシングし、ピックアップする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウエハをダイシン
グしてチップを切り離し、得られた各チップを後工程に
送るにあたって、各チップ毎の情報を正確に認識して後
工程に送ることができるようにした、半導体装置の製造
方法に関する。
【0002】
【従来の技術】半導体装置を製造するにあたり、特にウ
エハ処理工程から組立工程に移行するにあたっては、一
般に以下のような手順が採られる。ウエハ処理工程にて
各種の処理が施され、半導体素子となるチップを縦横に
配列した状態で多数形成したシリコンウエハに対し、ま
ず、ペレットチェックと称される検査を行い、これによ
り個々のチップ毎にその性能を検査し、その検査結果を
フロッピーディスク等の情報媒体に記憶させる。ここ
で、検査についはチップの種類によって異なるものの、
検査結果として記憶させる内容としては、チップが良品
か否か、また良品であっても応答速度などの特性に基づ
く等級(バージョン)はどれにランクされるか、さらに
は各チップのシリコンウエハ内における位置(アドレ
ス)は、などといった項目が挙げられる。
【0003】そして、このような検査を終了した後、シ
リコンウエハをウエハシートに貼るとともに、該シリコ
ンウエハをダイシングして個々のチップに切り離し、さ
らにこれらチップをウエハシートで固定した状態で該ウ
エハシートとともにウエハリングに保持させる。なお、
シリコンウエハをウエハシートに貼った後ダイシングす
るか、ダイシングした後ウエハシートに貼るかは、ダイ
シングとしてハーフカットを行うか、あるいはフルカッ
トを行うかなどによって適宜に選択される。
【0004】その後、各チップに切り離されたウエハを
ウエハリングに保持させた状態でピックアップ装置に送
るとともに、該ピックアップ装置にて先に記憶した検査
結果をその情報媒体から読み出す。すると、このピック
アップ装置は、先に読み出された検査結果に基づいてこ
れを二値化やパターンマッチングすることにより、付設
されたウエハリング位置決め機構やXYテーブルによっ
てウエハリングに保持された各チップから所望する等級
のチップを選択し、これをピックアップして直接パッケ
ージに組み込み、あるいは等級毎に分類してトレイ等に
再配列させる。なお、トレイ等に再配列された場合に
は、その状態で組立工程に送られ、組立に供される。
【0005】
【発明が解決しようとする課題】ところで、ピックアッ
プ装置によってウエハリングから所望するチップをピッ
クアップするにあたっては、前述したように予めペレッ
トチェック工程で記憶した、各チップのシリコンウエハ
内における位置(アドレス)に基づき、良品となる先頭
のチップを決定しこれを基準として残りのチップを順次
ピックアップするようになっている。
【0006】しかしながら、このようにしてチップをピ
ックアップし、後の組立工程に送るにあたっては、以下
に述べる不都合がある。 (1)ウエハとウエハリングとの貼り合わせの際にその
位置決めが悪かった場合、本来ピックアップすべきチッ
プと間違えてその隣のチップをピックアップしてしまっ
たり、ピックアップ操作の途中でチップのアドレスが不
明になったりし、これにより不良品が後工程に送られた
り、異なる等級のものが同一の等級として分類され、一
つのトレイに再配列されたりしてしまう。 (2)情報媒体から読み出された検査結果に基づいて先
頭チップを捜すとき、サーチエリアを広くとるとその隣
のチップを先頭チップとして認識してしまうおそれがあ
り、先頭チップを間違えて認識してしまうと、当然ピッ
クアップ操作がそのものが誤操作となってしまう。 (3)ピックアップ操作の途中で装置トラブルが発生
し、トラブルを解消するためウエハを外して再度セット
し直した際、アドレス情報が不明確になり、残ったチッ
プが正確にピックアップされなくなる。すなわち、目で
見える範囲では各チップが良品か不良品か、また良品で
あってもその等級(バージョン)が全く区別がつかず、
フロッピーディスク等によるアドレス情報のみであるこ
とから、先頭チップがピックアップされた後は、トラブ
ル時の復帰基準となるものがないため作業者にとっては
大変不安になってしまうのである。 (4)基準とした先頭チップが、等級の分類毎にピック
アップした際先にピックアップされると、異なる等級分
類のピックアップを行う際に基準がなくなってしまう。
そして、この状態のときに装置トラブル等で再度アドレ
ス設定を行うと、再設定されたアドレスが正確性を欠く
ものとなってしまう。
【0007】また、ウエハが8インチ径のものであり、
ダイボンダが従来の6インチ径対応のものである場合、
8インチ径のウエハを6インチ径のウエハに再配列する
必要が生ずるが、その場合にもこれら(1)〜(4)な
どの不都合が多く生じるおそれがある。
【0008】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、ウエハからチップを切り
離してこれらを後工程に送るにあたって、各チップ毎の
情報を正確に認識して後工程に送ることができるように
し、これにより不良品が後工程に送られたり、異なる等
級のものが同一の等級として分類されたりすることを防
止した、半導体装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法では、チップを縦横に整列させて多数形成したウ
エハの、前記チップ個々の情報を認識してこの認識した
情報を情報媒体に記憶させ、その後このウエハをダイシ
ングして個々のチップに切り離すにあたって、前記ウエ
ハ周辺部に配置されて良品となり得ない、回路が配線さ
れていないミラーチップに認識可能な識別マークを設
け、前記チップ個々の情報を認識した際、該個々のチッ
プの、前記識別マークを設けたチップに対する位置関係
の情報も認識してこれを前記情報媒体に記憶させ、その
後このウエハをダイシングしピックアップすることを前
記課題の解決手段とした。
【0010】本発明の半導体装置の製造方法によれば、
良品となり得ずしたがってピックアップされないチップ
に識別マークを設け、チップ個々の情報を認識した際、
該個々のチップの、前記識別マークを設けたチップに対
する位置関係の情報も前記情報媒体に記憶させ、その後
このウエハをダイシングするので、ダイシング後ピック
アップ時に、常に基準となる識別マークを設けたチップ
がウエハリング内に残る。したがって、この基準となる
チップと各チップとの位置関係が情報媒体に記憶されて
おり、この情報に基づいて各チップがピックアップされ
るので、トラブル等が発生しても各チップの位置(アド
レス)が間違えられることなく、正確なピックアップ操
作がなされる。
【0011】
【発明の実施の形態】以下、本発明をその実施の形態に
よって詳しく説明する。本発明の半導体装置の製造方法
は、特にウエハ処理工程から組立工程に移行するにあた
って、ダイシング後個々に切り離されたチップをピック
アップ装置でピックアップする一連の工程に係る方法で
ある。そして、本発明が前述した従来の一連の工程と異
なるところは、ウエハ処理工程にて半導体素子となるチ
ップを縦横に多数形成した際、該ウエハの、良品となり
得ないチップに認識可能な識別マークを設ける点と、ペ
レットチェックにてチップ個々の情報を認識する際、前
記識別マークを設けたチップを基準にし、該基準チップ
に対する前記個々のチップの位置関係の情報をも情報媒
体に記憶させる点にある。
【0012】本発明の製造方法では、ペレットチェック
を行うに先立ち、例えばウエハ処理工程の際に、ウエハ
の周辺部の、良品となり得ない、回路が配線されていな
いミラーチップに識別マークを設ける。ここで、識別マ
ークの作製方法として具体的には、ウエハ処理工程にお
いて例えばアルミニウム蒸着により配線を形成する際、
ウエハ上の所定チップのみに、図1に示すような星
(☆)印様のアルミニウムパターンをパターニングし、
これを識別マーク1とする。
【0013】なお、識別マークの作製方法としては、こ
のようなアルミニウム蒸着とパターニングとによる方法
に限ることなく、ウエハ処理工程後所定チップのみに穿
孔等の機械的処理を施したり、半田付けや樹脂付けの処
理を施したりする方法、さらには印刷やシール貼りとい
った方法など種々の方法が採用可能である。また、識別
マーク1の形態としては、ペレットチェックの際、およ
びピックアップ操作の際に識別できるものであればその
形状や色、その他の特性等に何ら制限されないのはもち
ろんであり、例えば形状については、ダイヤ形状、ハー
ト形状、スペード形状、クラブ形状、十字形状など種々
のものが採用可能である。また、
【0014】また、この識別マーク1の形成位置につい
ては、図1に示すようにウエハ2の周辺部の、良品とな
り得ない位置のチップ上とされる。すなわち、ウエハ2
の周辺部においては、ウエハ2が略円形状であることか
ら当然チップ形状となる正規の正方形あるいは矩形が得
られず、したがって良品となり得ないチップが多数形成
されるが、そのうちの一つ、特に図1に示したように良
品となるチップのうち最も上でかつ左に位置するチップ
3の横隣のチップ4に識別マーク1が設けられる。
【0015】そして、このように識別マーク1を設けた
ウエハ2を、図2に示すような従来と略同様の工程にし
たがい、組立工程の前操作を行う。すなわち、図2中S
T1で示す、ウエハ2のペレットチェックを行う。この
ペレットチェックにて検査し、記憶させる内容として
は、従来と同様にチップが良品か否か、また良品であっ
ても応答速度などの特性に基づく等級(バージョン)は
どれにランクされるか、さらには各チップのシリコンウ
エハ内における位置(アドレス)は、などといった項目
が挙げられるが、特に各チップのシリコンウエハ内にお
ける位置(アドレス)については、従来のごとく良品と
なる先頭のチップを基準とするのでなく、その一つ横隣
の、良品となり得ない、識別マーク1を設けたチップ3
を基準とする。
【0016】なお、特性に基づく等級(バージョン)と
しては、例えばA、B、Cといった三つの等級に分類さ
れ、これら等級は図1に示したように各チップ毎に検査
されて決定される。また、検査結果に基づく内容ではな
いものの、ウエハ2のロットNo.やウエハNo.も同
時に記憶させるのはもちろんである。
【0017】そして、このような検査を終了した後、図
3に示すようにウエハ2をウエハシート5に貼るととも
に、該ウエハ2をダイシングして個々のチップに切り離
し、さらにこれらチップをウエハシート5で固定した状
態で該ウエハシート5とともにウエハリング6に保持さ
せる(図2中ST2)。なお、シリコンウエハをウエハ
シートに貼った後ダイシングするか、ダイシングした後
ウエハシートに貼るかは、従来と同様にダイシングとし
てハーフカットを行うか、あるいはフルカットを行うか
などによって適宜に選択される。また、これとは別に、
ウエハリング6にウエハ2を保持させる際、ウエハ2の
ロットNo.やウエハNo.を記録したバーコードをバ
ーコードプリンタによってウエハシート5上に貼る。
【0018】その後、各チップに切り離されたウエハ2
をウエハリング6に保持させた状態でピックアップ装置
に送り、該ピックアップ装置により、ウエハシート5上
のバーコードを読み取ってウエハ2のロットNo.およ
びウエハNo.を特定するとともに、これらロットN
o.およびウエハNo.に対応する先の検査結果を、前
記情報媒体から読み出す。すると、このピックアップ装
置は、従来と同様に、先に読み出された検査結果に基づ
いてこれを二値化やパターンマッチングすることによ
り、付設されたウエハリング位置決め機構やXYテーブ
ルによってウエハリング6に保持された各チップから所
望する等級のチップを選択し(図2中ST3)、これを
ピックアップして直接パッケージに組み込んだり(図2
中ST4)、等級毎に分類してトレイ等に再配列させた
り(図2中ST5)、あるいは径の異なるウエハ形状に
再配列するべく、別のウエハリング上にピックアップし
て位置決め固定する。なお、トレイ等に再配列された場
合には、その状態で組立工程に送られ、組立に供される
のは従来と同様であり、また、径の異なるウエハ形状に
再配列された場合にも、やはりその状態でダイボンダに
よる組立工程に供される。
【0019】このような製造方法にあっては、良品とな
り得ずしたがってピックアップされないチップに識別マ
ーク1を設けているので、この識別マーク1を設けたチ
ップ3が、ピックアップ時においても常にウエハリング
6内に残るものとなる。そして、各チップの位置関係の
情報は、識別マーク1を設けたチップ3を基準にして認
識され記憶されているので、ピックアップ時にトラブル
等が発生しても各チップの位置(アドレス)を間違える
ことなく容易に再認識することができ、これにより正確
で信頼性の高いピックアップ操作を行うことができる。
すなわち、ピックアップ操作中にトラブル等でアドレス
が不明確になった場合にも、再度識別マーク1を認識さ
せることにより、正確な位置(アドレス)情報を再度認
識することができるのである。
【0020】なお、前記実施の形態では識別マークを単
なる基準位置のためのマークとしたが、この識別マーク
を複数種類用意してこれらを記号化し、該識別マークに
各チップのXY(縦横)のピッチやウエハのインチ径等
の情報をもたせることにより、ピックアップ装置におけ
る認識機構でこれら情報を読み取れるようにしてもよ
い。
【0021】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、良品となり得ずしたがってピックアップ
されないチップに識別マークを設け、チップ個々の情報
を認識した際、該個々のチップの、前記識別マークを設
けたチップに対する位置関係の情報も前記情報媒体に記
憶させ、その後このウエハをダイシングすることによ
り、ダイシング後のピックアップ時に、常に基準となる
識別マークを設けたチップがウエハリング内に残るよう
にしたものである。したがって、この基準となるチップ
と各チップとの位置関係が情報媒体に記憶されており、
この情報に基づいて各チップがピックアップされるの
で、トラブル等が発生しても各チップの位置(アドレ
ス)を間違えることなく容易に再認識することができ、
これにより正確で信頼性の高いピックアップ操作を行う
ことができる。よって、ウエハマウント時における精度
管理が容易になるとともに、半導体装置の品質の信頼性
を高めることができる。
【図面の簡単な説明】
【図1】ウエハに形成した、識別マークの一例を示す要
部平面図である。
【図2】本発明の工程フローを説明するための図であ
る。
【図3】ウエハをウエハリングに保持させた状態を説明
するための平面図である。
【符号の説明】
1 識別マーク 2 ウエハ 3 チップ 4 チップ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 チップを縦横に整列させて多数形成した
    ウエハの、前記チップ個々の情報を認識してこの認識し
    た情報を情報媒体に記憶させ、その後このウエハをダイ
    シングして個々のチップに切り離すにあたって、 前記ウエハ周辺部に配置されて良品となり得ない回路が
    配線されていないミラーチップに認識可能な識別マーク
    を設け、前記チップ個々の情報を認識した際、該個々の
    チップの、前記識別マークを設けたチップに対する位置
    関係の情報も認識してこれを前記情報媒体に記憶させ、
    その後このウエハをダイシングしピックアップすること
    を特徴とする半導体装置の製造方法。
JP7201947A 1995-08-08 1995-08-08 半導体装置の製造方法 Pending JPH0950945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7201947A JPH0950945A (ja) 1995-08-08 1995-08-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7201947A JPH0950945A (ja) 1995-08-08 1995-08-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0950945A true JPH0950945A (ja) 1997-02-18

Family

ID=16449421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7201947A Pending JPH0950945A (ja) 1995-08-08 1995-08-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0950945A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135675A (ja) * 2008-12-08 2010-06-17 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2010141236A (ja) * 2008-12-15 2010-06-24 Disco Abrasive Syst Ltd ウェーハの加工方法
US7880273B2 (en) 2005-10-07 2011-02-01 Renesas Electronics Corporation Method of manufacturing semiconductor device from semiconductor wafer
JP2011091286A (ja) * 2009-10-26 2011-05-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2011176005A (ja) * 2010-02-23 2011-09-08 Wecon Automation Corp 主導チップによるチップ選別方法
JP2015032762A (ja) * 2013-08-06 2015-02-16 Juki株式会社 チップ検出装置及びチップ検出方法
US9575115B2 (en) 2012-10-11 2017-02-21 Globalfoundries Inc. Methodology of grading reliability and performance of chips across wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880273B2 (en) 2005-10-07 2011-02-01 Renesas Electronics Corporation Method of manufacturing semiconductor device from semiconductor wafer
JP2010135675A (ja) * 2008-12-08 2010-06-17 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2010141236A (ja) * 2008-12-15 2010-06-24 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2011091286A (ja) * 2009-10-26 2011-05-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2011176005A (ja) * 2010-02-23 2011-09-08 Wecon Automation Corp 主導チップによるチップ選別方法
US9575115B2 (en) 2012-10-11 2017-02-21 Globalfoundries Inc. Methodology of grading reliability and performance of chips across wafer
JP2015032762A (ja) * 2013-08-06 2015-02-16 Juki株式会社 チップ検出装置及びチップ検出方法

Similar Documents

Publication Publication Date Title
US7127365B2 (en) Method for identifying a defective die site
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
JP4951811B2 (ja) 半導体装置の製造方法
KR101575831B1 (ko) 개별 소자의 역방향 트레이서빌리티 및 반도체 디바이스의 순방향 트레이서빌리티
JPH1126333A (ja) 半導体装置及びその情報管理システム
US6830941B1 (en) Method and apparatus for identifying individual die during failure analysis
JP2013004794A (ja) 半導体チップのピックアップ装置、ピックアップ方法、ダイボンディング装置、ダイボンディング方法、半導体装置の製造方法
JP2006527922A (ja) エッジをベースにした識別機能を有する半導体ウエハ
US20040029306A1 (en) Method of search and identify reference die
JPH0950945A (ja) 半導体装置の製造方法
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
JP5298141B2 (ja) 半導体装置の製造方法
JP5126231B2 (ja) 半導体素子の選別取得方法、半導体装置の製造方法及び半導体装置
CN109964277B (zh) 用于检测及移除有缺陷集成电路封装的方法及设备
JP2007329266A (ja) チップの実装装置及び実装方法
JP2009135130A (ja) 半導体装置の製造装置および製造方法
CN119069387A (zh) 半导体装置的制造方法及半导体制造装置
JPH09306873A (ja) ウェーハの分割システム
JP2604556B2 (ja) 半導体ウエハおよびその識別方法
JPH1167876A (ja) ダイ認識方法および半導体製造装置
CN114156195A (zh) 封装方法、芯片识别方法及其装置
JPH0722475A (ja) ダイボンディング方法およびダイボンダ
JP2002083784A (ja) 半導体装置の製造方法
US20230378127A1 (en) Removal of wires from packaging substrates
JPH10233350A (ja) 半導体チップおよびそれを用いた半導体装置の製造システム