JPH0951116A - 光起電力素子及びその製造方法 - Google Patents
光起電力素子及びその製造方法Info
- Publication number
- JPH0951116A JPH0951116A JP8124757A JP12475796A JPH0951116A JP H0951116 A JPH0951116 A JP H0951116A JP 8124757 A JP8124757 A JP 8124757A JP 12475796 A JP12475796 A JP 12475796A JP H0951116 A JPH0951116 A JP H0951116A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gas
- type semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/17—Photovoltaic cells having only PIN junction potential barriers
- H10F10/172—Photovoltaic cells having only PIN junction potential barriers comprising multiple PIN junctions, e.g. tandem cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
- H10F71/1035—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials having multiple Group IV elements, e.g. SiGe or SiC
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
- H10F71/107—Continuous treatment of the devices, e.g. roll-to roll processes or multi-chamber deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/10—Semiconductor bodies
- H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
- H10F77/169—Thin semiconductor films on metallic or insulating substrates
- H10F77/1692—Thin semiconductor films on metallic or insulating substrates the films including only Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 実用に適した低コストで、信頼性が高く、か
つ、光電変換効率の高い光起電力素子及びその製造方法
を提供する。 【解決手段】 本発明は、非単結晶半導体の積層膜を有
する光起電力素子において、少なくとも第１の導電型半
導体層１０３上にｉ型半導体層１０４、第２の導電型半
導体層１０５，１０６を有し、前記第２の導電型半導体
層が、前記ｉ型半導体層の表面を価電子制御剤を含むプ
ラズマに曝すことで形成した層Ａ１０５と、前記層Ａ上
に少なくとも価電子制御剤と前記ｉ型半導体層の主たる
構成元素とを用いてＣＶＤ法で堆積した層Ｂ１０６と、
を有する。
つ、光電変換効率の高い光起電力素子及びその製造方法
を提供する。 【解決手段】 本発明は、非単結晶半導体の積層膜を有
する光起電力素子において、少なくとも第１の導電型半
導体層１０３上にｉ型半導体層１０４、第２の導電型半
導体層１０５，１０６を有し、前記第２の導電型半導体
層が、前記ｉ型半導体層の表面を価電子制御剤を含むプ
ラズマに曝すことで形成した層Ａ１０５と、前記層Ａ上
に少なくとも価電子制御剤と前記ｉ型半導体層の主たる
構成元素とを用いてＣＶＤ法で堆積した層Ｂ１０６と、
を有する。
Description
【産業上の利用分野】本発明は、光電変換効率の高い光
起電力素子及びその製造方法に関する。
起電力素子及びその製造方法に関する。
【従来の技術】太陽光を電気エネルギーに変換する光起
電力素子は、電卓、腕時計など民生用の小電力用電源と
して広く応用されており、また、将来、石油、石炭など
のいわゆる化石燃料の代替用電力として実用化可能な技
術として注目されている。光起電力素子は半導体のｐｎ
接合の光起電力を利用した技術であり、シリコンなどの
半導体が太陽光を吸収して電子と正孔の光キャリヤーを
生成し、該光キャリヤーをｐｎ接合部の内部電界に依り
ドリフトさせ、外部に取り出すものである。この様な光
起電力素子の作製方法としては、ほぼ半導体プロセスを
用いることにより行われる。具体的には、ＣＺ法などの
結晶成長法によりｐ型、あるいはｎ型に価電子制御した
シリコンの単結晶を作製し、該単結晶をスライスして約
３００μｍの厚みのシリコンウエハーを作る。さらに前
記ウエハーの導電型と反対の導電型となるように価電子
制御剤を拡散などの適当な手段により、異種の導電型の
層を形成することでｐｎ接合を作るものである。ところ
で、信頼性や、変換効率の観点から、現在、主に実用化
されている光起電力素子には、単結晶シリコンが使われ
ているものが多いが、上述のように光起電力素子作製は
半導体プロセスを用いるため生産コストは高いものとな
っている。単結晶シリコン光起電力素子において使用さ
れる単結晶シリコンは間接遷移であるため光吸収係数が
小さく、単結晶の光起電力素子は入射太陽光を吸収する
ために少なくとも５０μｍの厚さにしなければならない
ことや、バンドギヤップが約１．１ｅＶであり、一般に
使用される光起電力素子として好適とされる１．５〜
１．６ｅＶよりも狭いため、短波長成分を有効に利用で
きないことを考慮する必要がある。また、仮に、多結晶
シリコンを用いて生産コストを下げたとしても、単結晶
で問題とした間接遷移の問題は残り、実質的に光起電力
素子の厚さを減らすことはできない。さらに多結晶シリ
コンには単結晶に対して粒界その他の問題を合わせ持っ
ている。さらに、結晶質であるがために面積の大きなウ
エハーは製造できず大面積化が困難であり、大きな電力
を取り出す場合には単位素子を直列化あるいは、並列化
するための配線接続を多数行なわなければならないこと
や、屋外で使用する際に光起電力素子を様々な気象条件
によりもたらされる機械的損傷から保護するため、高価
な実装が必要になることなどから、単位発電量に対する
生産コストが割高になってしまうという問題がある。こ
のような事情から光起電力素子の電力用としての実用化
を進めるに当たって、低コスト化及び大面積化が重要な
技術的課題であり、様々な検討がなされている。コスト
の安い材料、変換効率の高い材料などの材料の探求が行
なわれてきたが、このような光起電力素子の材料として
は、非晶質シリコン、非晶質シリコンゲルマニウム、非
晶質炭化珪素などのテトラヘドラル系の非晶質半導体
や、ＣｄＳ，Ｃｕ2ＳなどのいわゆるＩＩ−ＶＩ族系や
ＧａＡｓ，ＧａＡｌＡｓなどのいわゆるＩＩＩ−Ｖ族系
の化合物半導体等が挙げられる。とりわけ、非晶質半導
体を光起電力発生層に用いた薄膜光起電力素子は、単結
晶光起電力素子に比較して大面積の膜が作製できること
や、膜厚が薄くて済むこと、任意の基板材料に堆積でき
ることなどの長所があり有望視されている。しかしなが
ら、上記非晶質半導体を用いた光起電力素子を電力用素
子として実用化するためには、光電変換効率の向上と信
頼性の向上が検討課題となっている。非晶質半導体を用
いた光起電力素子の光電変換効率の向上の手段として
は、さまざまな方法が有るが、例えばｐｉｎ型の半導体
接合を用いた光起電力素子の場合、光電変換効率を向上
させるためには、光起電力素子を構成するｐ型半導体
層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面電極
それぞれの層の特性を向上させる必要が有る。また、光
起電力素子の変換効率を向上させる他の方法として単位
素子構造の光起電力素子を複数積層するいわゆるスタッ
クセルを用いることが米国特許第２，９４９，４９８号
明細書に開示されている。このスタックセルにはｐｎ接
合結晶半導体が用いられたが、その思想は非晶質あるい
は結晶質いずれにも共通するものであり、太陽光スペク
トルを、異なるバンドギャップの光起電力素子により効
率よく吸収させ、ＶOCを増大させる事により発電効率を
向上させるものであった。スタックセルとしては、異な
るバンドギャップの素子を積層し太陽光線のスペクトル
の各都分を効率よく吸収することにより変換効率を向上
させるものであり積層する素子の光入射側に位置するい
わゆるトップセルのバンドギャップよりも該トップセル
の下に位置するいわゆるボトムセルのバンドギャップが
狭くなる様に設計することが考えられている。これに対
して浜川らは同じバンドギャップの非晶質シリコンを光
起電力素子間に絶縁層を持たない形で多重積層し素子全
体のＶOCを増加させるいわゆるカスケード型電池を報告
している。この方法では同じバンドギャップの非晶質シ
リコン材料から作られる単位素子を積層する方法であ
る。以上のような、スタックセルの場合も、単層セル
（シングルセル）の場合と同じく、光電変換効率を向上
させるためには、光起電力素子を構成するｐ型半導体
層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面電極
それぞれの層の特性を向上させる必要がある。例えば、
ｉ型半導体層の場合、シングルセル、スタックセルの用
途に応じて所望のバンドギャップを有する必要があり、
ギャップ内準位（局在準位）をできるだけ減少させ、光
キャリアの走行性を向上させることが重要である。ま
た、このようなｉ型半導体層の膜質の本質的な向上以外
の方法でも光起電力素子特性の向上が検討されている。
その一例としてｐ型半導体及び／またはｎ型半導体とｉ
型半導体層との接合界面に於てバンド幅の傾斜を持たせ
るいわゆるバッファ層を用いる方法が米国特許第４，２
５４，４２９号明細書、米国特許第４，３７７，７２３
号明細書に開示されている。非晶質シリコンによって作
製されるｐ型半導体またはｎ型半導体と非晶質シリコン
ゲルマニウムで作製されるｉ型半導体との接合界面に
は、格子定数の違いによる多数の準位が生成される。そ
こで接合界面には非晶質シリコンを用いることにより準
位を無くして接合性を良くしキャリヤの走行性を損なわ
ないようにしてＶOCを向上させるためにバッファ層は設
けられる。さらに、他の方法として、例えば、ｉ型半導
体層として、非晶質シリコンゲルマニウムを用い、シリ
コンとゲルマニウムの組成比を変化させることによりイ
ントリンジック層中に組成の分布を設け特性を向上させ
るいわゆる傾斜層を設ける方法が開示されている。例え
ば、米国特許４，８１６，０８２号に依れば、光入射側
の第１の価電子制御された半導体層に接する部分のｉ層
のバンドギャップを広くし、中央部に向かうに従い徐々
にバンドギャップを狭くし、更に、第２の価電子制御さ
れた半導体層に向かうに従い徐々にバンドギャップを広
くしていく方法が開示されている。該方法に依れば、光
により発生したキャリヤーは、内部電界の働きにより、
効率良く分離でき光電変換効率が向上する。さらに、非
晶質シリコンや非晶質シリコンゲルマニウムをｉ型半導
体層として用いる場合、わずかにｎ型になっていること
が多いため、ｉ層にわずかにｐ型の価電子制御剤を混入
させて、正孔の走行性を向上させることも検討されてい
る。ところで、ｐ型半導体層やｎ型半導体層などのいわ
ゆるドーピング層については、まず、活性化したアクセ
プターあるいはドナーの密度が高く、活性化エネルギー
が小さいことが要求される。それによって、ｐｉｎ接合
を形成したときの拡散電位（ビルトインポテンシャル）
が大きくなり、光起電力素子の開放電圧（Ｖ OC）が大き
くなって、光電変換効率が向上する。次に、ドーピング
層は基本的に光電流の発生に寄与しないため、光電流を
発生させるｉ型半導体層への光入射を極力妨げないこと
が要求される。そこで、光学的バンドギャップを広くす
ることと、ドーピング層の膜厚を薄くすることが重要で
ある。また、ドーピング層とｉ型半導体層で、ホモある
いはヘテロのｐｉｎ接合が形成され、接合界面における
界面準位が少ないことが要求される。以上のような、特
性を備えたドーピング層の材料およびその形成方法が、
一般に研究されてきた。ドーピング層の材料としては、
Ｓｉ，ＳｉＣ，ＳｉＮ，ＳｉＯ等があげられ、非晶質あ
るいは微結晶の形態のものが研究されてきた。形成方法
としては、ＲＦプラズマＣＶＤ、ＥＣＲプラズマＣＶ
Ｄ、光ＣＶＤ等の方法が研究されてきた。以上のドーピ
ング層の材料の中では、光入射方向に対してｉ型半導体
層の裏側のドーピング層として、形成のし易さからアモ
ルファスシリコン（ａ−Ｓｉ）が広く用いられ、ｉ型半
導体層の光入射側のドーピング層として、吸収係数の小
さいことから、アモルファス炭化シリコン（ａ−Ｓｉ
Ｃ）が、吸収係数の小さいことと活性化エネルギーが小
さいことから、微結晶シリコン（μｃ−Ｓｉ）が用いら
れる例が知られている。ここで、非晶質のドーピング層
と微結晶のドーピング層を比較すると、一般に微結晶の
方が、吸収係数が小さくて光学的バンドギャップが大き
く、活性化エネルギーが小さいことから、ドーピング層
として望ましいと考えられている。しかしながら、活性
化したアクセプターあるいはドナーの密度が高く、活性
化エネルギーが小さい微結晶材料を形成することは容易
ではなく、微結晶Ｓｉ以外の材料では、開放電圧
（ＶOC）が大きく光電変換効率の高い、高効率光起電力
素子の発表例は少ない。また、非晶質のｉ型半導体層の
上に、微結晶あるいは多結晶のドーピング層を堆積する
場合、特にｉ型半導体層とドーピング層がヘテロ接合に
なる場合は、界面準位が多くなることによって、ｐｉｎ
接合に悪影響を及ぼすことが懸念される。また上述の材
料を組み合わせて、多層膜の構造にすることにより、量
子井戸効果によってドーピング層の吸収係数を小さくす
ることも検討されているが、総膜厚を薄くすべきドーピ
ング層の多層膜構造を制御する困難さと、形成するため
の装置コストが高くなることから実用向きではないと考
えられる。以上のごとく、非晶質光起電力素子のドーピ
ング層は開発すべき余地がまだ残されている。非晶質光
起電力素子に於いては、光電変換効率の向上のために
は、ｉ型半導体層の開発も重要ではあるが、同時に理想
的なドーピング層の開発も重要である。一方、非晶質光
起電力素子は、結晶系シリコン光起電力素子に比べ膜質
が劣るため変換効率が充分ではなく、１ワット当りの発
電コストは既存の原子力、火力、水力発電等よりも高い
ものとなっている。非晶質シリコン系の光起電力素子が
既存の発電方法と伍して電力用途に用いられるためには
変換効率をさらに向上させることが求められている。上
述したような光起電力素子の量産方法として米国特許
４，４００，４０９号公報には、ロール・ツー・ロール
（Roll to Roll）方式を採用した連続プラズマＣＶＤ装
置が開示されている。この装置によれば、複数のグロー
放電領域を設け、所望の幅の十分に長い可撓性の帯状基
体を、該基体が前記各グロー放電領域を順次貫通する経
路に沿って配置し、前記各グロー放電領域において必要
とされる導電型の半導体層を堆積形成しつつ、前記基体
をその長手方向に連続的に搬送せしめることによって、
半導体接合を有する大面積の素子を連続的に形成するこ
とができるとされている。こうしたことからこのロール
・ツー・ロール方式は大面積の半導体素子の量産に適す
る方法といえよう。一方、マイクロ波やＶＨＦ（Very H
igh Frequency）波を用いたプラズマプロセスも最近注
目されている。マイクロ波やＶＨＦ波は周波数が高いた
め従来のラジオ周波数の高周波を用いた場合よりもエネ
ルギー密度を高めることが可能であり、プラズマを効率
よく発生させ、維持させることに適している。例えば、
特開平３−３０４１９号公報には、マイクロ波プラズマ
ＣＶＤ法を用いたロール・ツー・ロール方式の堆積膜形
成方法および装置が開示されているが、マイクロ波によ
ってプラズマを生起させることにより低圧下でも堆積膜
の形成が可能になり、堆積膜の膜特性低下の原因となる
活性種のポリマライゼーションを防ぎ高品質の堆積膜が
得られるばかりでなく、プラズマ中でのポリシラン等の
粉末の発生を抑え、且つ、成膜速度の飛躍的向上が図れ
るとされている。ロール・ツー・ロール方式において、
例えばｉ型半導体層の形成に成膜速度の速いマイクロ波
プラズマＣＶＤ法を採用した場合、高周波プラズマＣＶ
Ｄ法を採用した場合と比較して、帯状基体の搬送速度を
かなり高速化することが可能である。そして、帯状基体
の搬送速度を高めた場合には、ｎ、ｐ型半導体層の形成
にあたっては、成膜に必要な時間は一定であるため、成
膜室を帯状基体の搬送方向に搬送速度に比例して長くす
る必要がある。しかしながら、高周波プラズマＣＶＤ法
によっても、薄く均質な非単結晶半導体層を長い成膜室
で大面積に再現性良く形成するには限界があり、どうし
ても所定の膜厚より薄すぎたり厚すぎたりする膜厚のバ
ラツキや、導電率等の特性のムラを生じやすい。特に、
ｉ型半導体層の光入射側に配置されるｐ型またはｎ型の
不純物ドープ層は、該不純物ドープでの光の吸収による
ｉ型半導体層への入射光量の減少を防ぐため、その膜厚
を必要最小限に薄くする必要があるが、従来の高周波プ
ラズマＣＶＤ法で長い成膜室で大面積に薄く均質な不純
物ドープ層を形成することは難しく、形成した光起電力
素子の特性にバラツキやムラを生じる原因になる場合が
ある。太陽電池等の光起電力素子では、光起電力素子の
単位モジュールを直列または並列に接続してユニット化
し、所望の電流、電圧を得ようとすることが多く、各単
位モジュールにおいては単位モジュール間の出力電圧、
出力電流等の特性のバラツキやムラの少ないことが要求
され、単位モジュールを形成する段階で、その最大の特
性決定要因である半導体積層膜の特性の均一性が要求さ
れる。また、モジュールの組み立て工程を簡略なものと
するため、大面積にわたって特性の優れた半導体積層膜
が形成できるようにすることが、太陽電池等の光起電力
素子の量産性を高め、生産コストの大幅な削減をもたら
すことになる。こういった点で、従来のｉ型半導体層を
マイクロ波やＶＨＦ波ＣＶＤ法で、ｎ、ｐ型半導体層を
高周波プラズマＣＶＤ法で形成する半導体積層膜の連続
形成装置では、形成される光起電力素子用の半導体積層
膜の特性にバラツキやムラを生じ易く、問題があった。
ｎ、ｐ型の非単結晶半導体層を形成する方法としては他
に、イオン注入法が従来から知られている。イオン注入
法によれば不純物イオンを打ち込む強さを加速電圧によ
って制御することでｎ、ｐ型非単結晶半導体層の層厚を
制御することができるが、不純物イオンを打ち込むため
のイオン注入装置は、一般的に、イオンを発生させる装
置系、イオンをビーム状にして引き出す装置系、ビーム
を走査する装置系などからなり構成が複雑で、装置も高
価であるため、非単結晶半導体の光起電力素子を生産性
良く、低コストで製造するには適しておらず、不純物ド
ープ層の形成手段としては採用されていなかった。一
方、超ＬＳＩ等で要求されるきわめて浅い接合を形成す
る方法として、上述のイオン注入法によらず、不純物ガ
スのプラズマによって不純物の導入を行うプラズマドー
ピングが最近注目されており、超ＬＳＩプロセスデータ
ハンドブック（サイエンスフォーラム１９９０年発行）
等に報告されている。また、１９８８年第３５回応用物
理学関係連合講演会講演予稿集３０ｐ−Ｍ−６には、ｉ
型のアモルファスシリコン膜を不純物ガスの高周波プラ
ズマにさらすプラズマドーピングによって、アモルファ
スシリコン膜に不純物のドーピングが可能であることが
開示されている。さらに、特開平６−２３２４３２号公
報では、不純物ドープ層をプラズマドーピングによって
形成するロール・ツー・ロール方式の堆積膜形成方法お
よび装置が開示されているが、放電周波数が約５ｋＨｚ
から約５００ｋＨｚの低周波の範囲において開放電圧の
高い高品質の光起電力素子を大面積にバラツキやムラな
く形成できるとされている。これは不純物ガスがプラズ
マにより電離されて不純物イオンとなり、プラズマのエ
ネルギーによってｉ型半導体層の表面近傍のごく薄い領
域に不純物イオンが打ち込まれていると考えられる。ア
モルファスシリコン太陽電池では、光生成する電子−正
孔対のうち拡散距離の短い正孔を収集し易いように、ｐ
型層を透明電極側に、すなわち光入射側に配置して、光
の総合収集効率を高めたものが多い。また、光入射側ｐ
型層に微結晶シリコン（μｃ−Ｓｉ：Ｈ）を用いること
で、μｃ−Ｓｉ：Ｈが持つ高い導電性と短波長領域での
小さな吸収係数という物性を利用して、開放電圧
（ＶOC）が改善され、光電変換効率を高められることが
良く知られている。プラズマドーピングによって、μｃ
−Ｓｉ：Ｈからなる不純物ドープ層を形成した場合、プ
ラズマのエネルギーによって、不純物イオンがｉ型半導
体層の表面に打ち込まれ、最表面は大きなダメージを受
けていると考えられる。とくに結晶領域では多くの表面
準位が存在した状態で、上部透明電極が形成されるた
め、前記表面準位が透明電極とｐ型半導体層との間のキ
ャリアの移動を妨げ、光電変換効率に悪影響を及ぼすこ
とが懸念される。
電力素子は、電卓、腕時計など民生用の小電力用電源と
して広く応用されており、また、将来、石油、石炭など
のいわゆる化石燃料の代替用電力として実用化可能な技
術として注目されている。光起電力素子は半導体のｐｎ
接合の光起電力を利用した技術であり、シリコンなどの
半導体が太陽光を吸収して電子と正孔の光キャリヤーを
生成し、該光キャリヤーをｐｎ接合部の内部電界に依り
ドリフトさせ、外部に取り出すものである。この様な光
起電力素子の作製方法としては、ほぼ半導体プロセスを
用いることにより行われる。具体的には、ＣＺ法などの
結晶成長法によりｐ型、あるいはｎ型に価電子制御した
シリコンの単結晶を作製し、該単結晶をスライスして約
３００μｍの厚みのシリコンウエハーを作る。さらに前
記ウエハーの導電型と反対の導電型となるように価電子
制御剤を拡散などの適当な手段により、異種の導電型の
層を形成することでｐｎ接合を作るものである。ところ
で、信頼性や、変換効率の観点から、現在、主に実用化
されている光起電力素子には、単結晶シリコンが使われ
ているものが多いが、上述のように光起電力素子作製は
半導体プロセスを用いるため生産コストは高いものとな
っている。単結晶シリコン光起電力素子において使用さ
れる単結晶シリコンは間接遷移であるため光吸収係数が
小さく、単結晶の光起電力素子は入射太陽光を吸収する
ために少なくとも５０μｍの厚さにしなければならない
ことや、バンドギヤップが約１．１ｅＶであり、一般に
使用される光起電力素子として好適とされる１．５〜
１．６ｅＶよりも狭いため、短波長成分を有効に利用で
きないことを考慮する必要がある。また、仮に、多結晶
シリコンを用いて生産コストを下げたとしても、単結晶
で問題とした間接遷移の問題は残り、実質的に光起電力
素子の厚さを減らすことはできない。さらに多結晶シリ
コンには単結晶に対して粒界その他の問題を合わせ持っ
ている。さらに、結晶質であるがために面積の大きなウ
エハーは製造できず大面積化が困難であり、大きな電力
を取り出す場合には単位素子を直列化あるいは、並列化
するための配線接続を多数行なわなければならないこと
や、屋外で使用する際に光起電力素子を様々な気象条件
によりもたらされる機械的損傷から保護するため、高価
な実装が必要になることなどから、単位発電量に対する
生産コストが割高になってしまうという問題がある。こ
のような事情から光起電力素子の電力用としての実用化
を進めるに当たって、低コスト化及び大面積化が重要な
技術的課題であり、様々な検討がなされている。コスト
の安い材料、変換効率の高い材料などの材料の探求が行
なわれてきたが、このような光起電力素子の材料として
は、非晶質シリコン、非晶質シリコンゲルマニウム、非
晶質炭化珪素などのテトラヘドラル系の非晶質半導体
や、ＣｄＳ，Ｃｕ2ＳなどのいわゆるＩＩ−ＶＩ族系や
ＧａＡｓ，ＧａＡｌＡｓなどのいわゆるＩＩＩ−Ｖ族系
の化合物半導体等が挙げられる。とりわけ、非晶質半導
体を光起電力発生層に用いた薄膜光起電力素子は、単結
晶光起電力素子に比較して大面積の膜が作製できること
や、膜厚が薄くて済むこと、任意の基板材料に堆積でき
ることなどの長所があり有望視されている。しかしなが
ら、上記非晶質半導体を用いた光起電力素子を電力用素
子として実用化するためには、光電変換効率の向上と信
頼性の向上が検討課題となっている。非晶質半導体を用
いた光起電力素子の光電変換効率の向上の手段として
は、さまざまな方法が有るが、例えばｐｉｎ型の半導体
接合を用いた光起電力素子の場合、光電変換効率を向上
させるためには、光起電力素子を構成するｐ型半導体
層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面電極
それぞれの層の特性を向上させる必要が有る。また、光
起電力素子の変換効率を向上させる他の方法として単位
素子構造の光起電力素子を複数積層するいわゆるスタッ
クセルを用いることが米国特許第２，９４９，４９８号
明細書に開示されている。このスタックセルにはｐｎ接
合結晶半導体が用いられたが、その思想は非晶質あるい
は結晶質いずれにも共通するものであり、太陽光スペク
トルを、異なるバンドギャップの光起電力素子により効
率よく吸収させ、ＶOCを増大させる事により発電効率を
向上させるものであった。スタックセルとしては、異な
るバンドギャップの素子を積層し太陽光線のスペクトル
の各都分を効率よく吸収することにより変換効率を向上
させるものであり積層する素子の光入射側に位置するい
わゆるトップセルのバンドギャップよりも該トップセル
の下に位置するいわゆるボトムセルのバンドギャップが
狭くなる様に設計することが考えられている。これに対
して浜川らは同じバンドギャップの非晶質シリコンを光
起電力素子間に絶縁層を持たない形で多重積層し素子全
体のＶOCを増加させるいわゆるカスケード型電池を報告
している。この方法では同じバンドギャップの非晶質シ
リコン材料から作られる単位素子を積層する方法であ
る。以上のような、スタックセルの場合も、単層セル
（シングルセル）の場合と同じく、光電変換効率を向上
させるためには、光起電力素子を構成するｐ型半導体
層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面電極
それぞれの層の特性を向上させる必要がある。例えば、
ｉ型半導体層の場合、シングルセル、スタックセルの用
途に応じて所望のバンドギャップを有する必要があり、
ギャップ内準位（局在準位）をできるだけ減少させ、光
キャリアの走行性を向上させることが重要である。ま
た、このようなｉ型半導体層の膜質の本質的な向上以外
の方法でも光起電力素子特性の向上が検討されている。
その一例としてｐ型半導体及び／またはｎ型半導体とｉ
型半導体層との接合界面に於てバンド幅の傾斜を持たせ
るいわゆるバッファ層を用いる方法が米国特許第４，２
５４，４２９号明細書、米国特許第４，３７７，７２３
号明細書に開示されている。非晶質シリコンによって作
製されるｐ型半導体またはｎ型半導体と非晶質シリコン
ゲルマニウムで作製されるｉ型半導体との接合界面に
は、格子定数の違いによる多数の準位が生成される。そ
こで接合界面には非晶質シリコンを用いることにより準
位を無くして接合性を良くしキャリヤの走行性を損なわ
ないようにしてＶOCを向上させるためにバッファ層は設
けられる。さらに、他の方法として、例えば、ｉ型半導
体層として、非晶質シリコンゲルマニウムを用い、シリ
コンとゲルマニウムの組成比を変化させることによりイ
ントリンジック層中に組成の分布を設け特性を向上させ
るいわゆる傾斜層を設ける方法が開示されている。例え
ば、米国特許４，８１６，０８２号に依れば、光入射側
の第１の価電子制御された半導体層に接する部分のｉ層
のバンドギャップを広くし、中央部に向かうに従い徐々
にバンドギャップを狭くし、更に、第２の価電子制御さ
れた半導体層に向かうに従い徐々にバンドギャップを広
くしていく方法が開示されている。該方法に依れば、光
により発生したキャリヤーは、内部電界の働きにより、
効率良く分離でき光電変換効率が向上する。さらに、非
晶質シリコンや非晶質シリコンゲルマニウムをｉ型半導
体層として用いる場合、わずかにｎ型になっていること
が多いため、ｉ層にわずかにｐ型の価電子制御剤を混入
させて、正孔の走行性を向上させることも検討されてい
る。ところで、ｐ型半導体層やｎ型半導体層などのいわ
ゆるドーピング層については、まず、活性化したアクセ
プターあるいはドナーの密度が高く、活性化エネルギー
が小さいことが要求される。それによって、ｐｉｎ接合
を形成したときの拡散電位（ビルトインポテンシャル）
が大きくなり、光起電力素子の開放電圧（Ｖ OC）が大き
くなって、光電変換効率が向上する。次に、ドーピング
層は基本的に光電流の発生に寄与しないため、光電流を
発生させるｉ型半導体層への光入射を極力妨げないこと
が要求される。そこで、光学的バンドギャップを広くす
ることと、ドーピング層の膜厚を薄くすることが重要で
ある。また、ドーピング層とｉ型半導体層で、ホモある
いはヘテロのｐｉｎ接合が形成され、接合界面における
界面準位が少ないことが要求される。以上のような、特
性を備えたドーピング層の材料およびその形成方法が、
一般に研究されてきた。ドーピング層の材料としては、
Ｓｉ，ＳｉＣ，ＳｉＮ，ＳｉＯ等があげられ、非晶質あ
るいは微結晶の形態のものが研究されてきた。形成方法
としては、ＲＦプラズマＣＶＤ、ＥＣＲプラズマＣＶ
Ｄ、光ＣＶＤ等の方法が研究されてきた。以上のドーピ
ング層の材料の中では、光入射方向に対してｉ型半導体
層の裏側のドーピング層として、形成のし易さからアモ
ルファスシリコン（ａ−Ｓｉ）が広く用いられ、ｉ型半
導体層の光入射側のドーピング層として、吸収係数の小
さいことから、アモルファス炭化シリコン（ａ−Ｓｉ
Ｃ）が、吸収係数の小さいことと活性化エネルギーが小
さいことから、微結晶シリコン（μｃ−Ｓｉ）が用いら
れる例が知られている。ここで、非晶質のドーピング層
と微結晶のドーピング層を比較すると、一般に微結晶の
方が、吸収係数が小さくて光学的バンドギャップが大き
く、活性化エネルギーが小さいことから、ドーピング層
として望ましいと考えられている。しかしながら、活性
化したアクセプターあるいはドナーの密度が高く、活性
化エネルギーが小さい微結晶材料を形成することは容易
ではなく、微結晶Ｓｉ以外の材料では、開放電圧
（ＶOC）が大きく光電変換効率の高い、高効率光起電力
素子の発表例は少ない。また、非晶質のｉ型半導体層の
上に、微結晶あるいは多結晶のドーピング層を堆積する
場合、特にｉ型半導体層とドーピング層がヘテロ接合に
なる場合は、界面準位が多くなることによって、ｐｉｎ
接合に悪影響を及ぼすことが懸念される。また上述の材
料を組み合わせて、多層膜の構造にすることにより、量
子井戸効果によってドーピング層の吸収係数を小さくす
ることも検討されているが、総膜厚を薄くすべきドーピ
ング層の多層膜構造を制御する困難さと、形成するため
の装置コストが高くなることから実用向きではないと考
えられる。以上のごとく、非晶質光起電力素子のドーピ
ング層は開発すべき余地がまだ残されている。非晶質光
起電力素子に於いては、光電変換効率の向上のために
は、ｉ型半導体層の開発も重要ではあるが、同時に理想
的なドーピング層の開発も重要である。一方、非晶質光
起電力素子は、結晶系シリコン光起電力素子に比べ膜質
が劣るため変換効率が充分ではなく、１ワット当りの発
電コストは既存の原子力、火力、水力発電等よりも高い
ものとなっている。非晶質シリコン系の光起電力素子が
既存の発電方法と伍して電力用途に用いられるためには
変換効率をさらに向上させることが求められている。上
述したような光起電力素子の量産方法として米国特許
４，４００，４０９号公報には、ロール・ツー・ロール
（Roll to Roll）方式を採用した連続プラズマＣＶＤ装
置が開示されている。この装置によれば、複数のグロー
放電領域を設け、所望の幅の十分に長い可撓性の帯状基
体を、該基体が前記各グロー放電領域を順次貫通する経
路に沿って配置し、前記各グロー放電領域において必要
とされる導電型の半導体層を堆積形成しつつ、前記基体
をその長手方向に連続的に搬送せしめることによって、
半導体接合を有する大面積の素子を連続的に形成するこ
とができるとされている。こうしたことからこのロール
・ツー・ロール方式は大面積の半導体素子の量産に適す
る方法といえよう。一方、マイクロ波やＶＨＦ（Very H
igh Frequency）波を用いたプラズマプロセスも最近注
目されている。マイクロ波やＶＨＦ波は周波数が高いた
め従来のラジオ周波数の高周波を用いた場合よりもエネ
ルギー密度を高めることが可能であり、プラズマを効率
よく発生させ、維持させることに適している。例えば、
特開平３−３０４１９号公報には、マイクロ波プラズマ
ＣＶＤ法を用いたロール・ツー・ロール方式の堆積膜形
成方法および装置が開示されているが、マイクロ波によ
ってプラズマを生起させることにより低圧下でも堆積膜
の形成が可能になり、堆積膜の膜特性低下の原因となる
活性種のポリマライゼーションを防ぎ高品質の堆積膜が
得られるばかりでなく、プラズマ中でのポリシラン等の
粉末の発生を抑え、且つ、成膜速度の飛躍的向上が図れ
るとされている。ロール・ツー・ロール方式において、
例えばｉ型半導体層の形成に成膜速度の速いマイクロ波
プラズマＣＶＤ法を採用した場合、高周波プラズマＣＶ
Ｄ法を採用した場合と比較して、帯状基体の搬送速度を
かなり高速化することが可能である。そして、帯状基体
の搬送速度を高めた場合には、ｎ、ｐ型半導体層の形成
にあたっては、成膜に必要な時間は一定であるため、成
膜室を帯状基体の搬送方向に搬送速度に比例して長くす
る必要がある。しかしながら、高周波プラズマＣＶＤ法
によっても、薄く均質な非単結晶半導体層を長い成膜室
で大面積に再現性良く形成するには限界があり、どうし
ても所定の膜厚より薄すぎたり厚すぎたりする膜厚のバ
ラツキや、導電率等の特性のムラを生じやすい。特に、
ｉ型半導体層の光入射側に配置されるｐ型またはｎ型の
不純物ドープ層は、該不純物ドープでの光の吸収による
ｉ型半導体層への入射光量の減少を防ぐため、その膜厚
を必要最小限に薄くする必要があるが、従来の高周波プ
ラズマＣＶＤ法で長い成膜室で大面積に薄く均質な不純
物ドープ層を形成することは難しく、形成した光起電力
素子の特性にバラツキやムラを生じる原因になる場合が
ある。太陽電池等の光起電力素子では、光起電力素子の
単位モジュールを直列または並列に接続してユニット化
し、所望の電流、電圧を得ようとすることが多く、各単
位モジュールにおいては単位モジュール間の出力電圧、
出力電流等の特性のバラツキやムラの少ないことが要求
され、単位モジュールを形成する段階で、その最大の特
性決定要因である半導体積層膜の特性の均一性が要求さ
れる。また、モジュールの組み立て工程を簡略なものと
するため、大面積にわたって特性の優れた半導体積層膜
が形成できるようにすることが、太陽電池等の光起電力
素子の量産性を高め、生産コストの大幅な削減をもたら
すことになる。こういった点で、従来のｉ型半導体層を
マイクロ波やＶＨＦ波ＣＶＤ法で、ｎ、ｐ型半導体層を
高周波プラズマＣＶＤ法で形成する半導体積層膜の連続
形成装置では、形成される光起電力素子用の半導体積層
膜の特性にバラツキやムラを生じ易く、問題があった。
ｎ、ｐ型の非単結晶半導体層を形成する方法としては他
に、イオン注入法が従来から知られている。イオン注入
法によれば不純物イオンを打ち込む強さを加速電圧によ
って制御することでｎ、ｐ型非単結晶半導体層の層厚を
制御することができるが、不純物イオンを打ち込むため
のイオン注入装置は、一般的に、イオンを発生させる装
置系、イオンをビーム状にして引き出す装置系、ビーム
を走査する装置系などからなり構成が複雑で、装置も高
価であるため、非単結晶半導体の光起電力素子を生産性
良く、低コストで製造するには適しておらず、不純物ド
ープ層の形成手段としては採用されていなかった。一
方、超ＬＳＩ等で要求されるきわめて浅い接合を形成す
る方法として、上述のイオン注入法によらず、不純物ガ
スのプラズマによって不純物の導入を行うプラズマドー
ピングが最近注目されており、超ＬＳＩプロセスデータ
ハンドブック（サイエンスフォーラム１９９０年発行）
等に報告されている。また、１９８８年第３５回応用物
理学関係連合講演会講演予稿集３０ｐ−Ｍ−６には、ｉ
型のアモルファスシリコン膜を不純物ガスの高周波プラ
ズマにさらすプラズマドーピングによって、アモルファ
スシリコン膜に不純物のドーピングが可能であることが
開示されている。さらに、特開平６−２３２４３２号公
報では、不純物ドープ層をプラズマドーピングによって
形成するロール・ツー・ロール方式の堆積膜形成方法お
よび装置が開示されているが、放電周波数が約５ｋＨｚ
から約５００ｋＨｚの低周波の範囲において開放電圧の
高い高品質の光起電力素子を大面積にバラツキやムラな
く形成できるとされている。これは不純物ガスがプラズ
マにより電離されて不純物イオンとなり、プラズマのエ
ネルギーによってｉ型半導体層の表面近傍のごく薄い領
域に不純物イオンが打ち込まれていると考えられる。ア
モルファスシリコン太陽電池では、光生成する電子−正
孔対のうち拡散距離の短い正孔を収集し易いように、ｐ
型層を透明電極側に、すなわち光入射側に配置して、光
の総合収集効率を高めたものが多い。また、光入射側ｐ
型層に微結晶シリコン（μｃ−Ｓｉ：Ｈ）を用いること
で、μｃ−Ｓｉ：Ｈが持つ高い導電性と短波長領域での
小さな吸収係数という物性を利用して、開放電圧
（ＶOC）が改善され、光電変換効率を高められることが
良く知られている。プラズマドーピングによって、μｃ
−Ｓｉ：Ｈからなる不純物ドープ層を形成した場合、プ
ラズマのエネルギーによって、不純物イオンがｉ型半導
体層の表面に打ち込まれ、最表面は大きなダメージを受
けていると考えられる。とくに結晶領域では多くの表面
準位が存在した状態で、上部透明電極が形成されるた
め、前記表面準位が透明電極とｐ型半導体層との間のキ
ャリアの移動を妨げ、光電変換効率に悪影響を及ぼすこ
とが懸念される。
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するために、新しいドーピング層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。
題点を解決するために、新しいドーピング層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】本発明者は、ドーピング
層の構造及び形成方法鋭意検討した結果、以下のような
構成からなるドーピング層を有する光起電力素子におい
て、大きな開放電圧（ＶOC）と高い光電変換効率がえら
れることを見いだした。すなわち、本発明の光起電力素
子は、非単結晶半導体の積層膜を有する光起電力素子に
おいて、少なくとも第１の導電型半導体層上にｉ型半導
体層、第２の導電型半導体層をこの順で有し、前記第２
の導電型半導体層が、前記ｉ型半導体層の表面を価電子
制御剤を含むプラズマに曝すことで形成した層Ａと、前
記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層
の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有することを特徴とする。また本発明の光起電力
素子の製造方法は、第１の導電型半導体を堆積する工
程、該第１の導電型半導体上にｉ型半導体を堆積する工
程、該ｉ型半導体の表面を価電子制御剤を含むプラズマ
雰囲気にさらす工程、これによって第２の導電型半導体
の層Ａが形成される、該層Ａ上に価電子制御剤を含む第
２の導電型の半導体を堆積する工程、これによって層Ｂ
が形成される、を有することを特徴とする。上記の光起
電力素子は、前記層Ａが更にバンドギャップを拡大する
元素を含んでいてよい。また、前記層Ｂが更にバンドギ
ャップを拡大する元素を含んでいてよい。さらに、前記
層Ａ及び前記層Ｂが更にバンドギャップを拡大する元素
を含んでいてよい。上記の光起電力素子は、前記第１の
導電型がｎ型であり、前記第２の導電型がｐ型としてよ
い。また、前記第１の導電型がｐ型であり、前記第２の
導電型がｎ型としてよい。また、上記の光起電力素子
は、前記光起電力素子の表面近傍にあるｉ型半導体層を
ｐ型化又はｎ型化して形成された、前記層Ａの水素含有
量が、前記ｉ型半導体層の水素含有量より多くすること
は好ましい。さらに、上記の光起電力素子は、前記層Ａ
の結晶形態が非晶質であり、前記層Ｂの結晶形態が微結
晶又は多結晶とすることは望ましい。本発明の光起電力
素子の製造方法は、前記層Ａを形成するときのプラズマ
を生起させるガスの圧力が、前記層Ｂを堆積するときの
ガスの圧力よりも低くすることは好ましい。また、上述
した光起電力素子の製造方法は、前記層Ａを形成すると
きのＤＣ電圧又はＡＣ電力が、前記層Ｂを堆積するとき
のＤＣ電圧又はＡＣ電力よりも大きくしてよい。さら
に、上述した光起電力素子の製造方法は、前記層Ａを形
成するときのガスの水素希釈率が、前記層Ｂを堆積する
ときのガスの水素希釈率よりも高くすることは望まし
い。またさらに、上述した光起電力素子の製造方法は、
前記層Ａを形成するときの放電電力の周波数が、前記層
Ｂを堆積するときの放電電力の周波数よりも低くするこ
とは望ましい。このとき、好適には、前記層Ａを形成す
るときの放電電力の周波数を５ｋＨｚ〜５００ｋＨｚ
（この場合、放電電力は０．０１Ｗ／ｃｍ2〜５Ｗ／ｃ
ｍ2とするのが好ましい）とし、また、前記層Ｂを形成
するときの放電電力の周波数を１ＭＨｚ〜１００ＭＨｚ
（この場合、放電電力は０．００１Ｗ／ｃｍ2〜１Ｗ／
ｃｍ2とするのが好ましい）とする。
層の構造及び形成方法鋭意検討した結果、以下のような
構成からなるドーピング層を有する光起電力素子におい
て、大きな開放電圧（ＶOC）と高い光電変換効率がえら
れることを見いだした。すなわち、本発明の光起電力素
子は、非単結晶半導体の積層膜を有する光起電力素子に
おいて、少なくとも第１の導電型半導体層上にｉ型半導
体層、第２の導電型半導体層をこの順で有し、前記第２
の導電型半導体層が、前記ｉ型半導体層の表面を価電子
制御剤を含むプラズマに曝すことで形成した層Ａと、前
記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層
の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有することを特徴とする。また本発明の光起電力
素子の製造方法は、第１の導電型半導体を堆積する工
程、該第１の導電型半導体上にｉ型半導体を堆積する工
程、該ｉ型半導体の表面を価電子制御剤を含むプラズマ
雰囲気にさらす工程、これによって第２の導電型半導体
の層Ａが形成される、該層Ａ上に価電子制御剤を含む第
２の導電型の半導体を堆積する工程、これによって層Ｂ
が形成される、を有することを特徴とする。上記の光起
電力素子は、前記層Ａが更にバンドギャップを拡大する
元素を含んでいてよい。また、前記層Ｂが更にバンドギ
ャップを拡大する元素を含んでいてよい。さらに、前記
層Ａ及び前記層Ｂが更にバンドギャップを拡大する元素
を含んでいてよい。上記の光起電力素子は、前記第１の
導電型がｎ型であり、前記第２の導電型がｐ型としてよ
い。また、前記第１の導電型がｐ型であり、前記第２の
導電型がｎ型としてよい。また、上記の光起電力素子
は、前記光起電力素子の表面近傍にあるｉ型半導体層を
ｐ型化又はｎ型化して形成された、前記層Ａの水素含有
量が、前記ｉ型半導体層の水素含有量より多くすること
は好ましい。さらに、上記の光起電力素子は、前記層Ａ
の結晶形態が非晶質であり、前記層Ｂの結晶形態が微結
晶又は多結晶とすることは望ましい。本発明の光起電力
素子の製造方法は、前記層Ａを形成するときのプラズマ
を生起させるガスの圧力が、前記層Ｂを堆積するときの
ガスの圧力よりも低くすることは好ましい。また、上述
した光起電力素子の製造方法は、前記層Ａを形成すると
きのＤＣ電圧又はＡＣ電力が、前記層Ｂを堆積するとき
のＤＣ電圧又はＡＣ電力よりも大きくしてよい。さら
に、上述した光起電力素子の製造方法は、前記層Ａを形
成するときのガスの水素希釈率が、前記層Ｂを堆積する
ときのガスの水素希釈率よりも高くすることは望まし
い。またさらに、上述した光起電力素子の製造方法は、
前記層Ａを形成するときの放電電力の周波数が、前記層
Ｂを堆積するときの放電電力の周波数よりも低くするこ
とは望ましい。このとき、好適には、前記層Ａを形成す
るときの放電電力の周波数を５ｋＨｚ〜５００ｋＨｚ
（この場合、放電電力は０．０１Ｗ／ｃｍ2〜５Ｗ／ｃ
ｍ2とするのが好ましい）とし、また、前記層Ｂを形成
するときの放電電力の周波数を１ＭＨｚ〜１００ＭＨｚ
（この場合、放電電力は０．００１Ｗ／ｃｍ2〜１Ｗ／
ｃｍ2とするのが好ましい）とする。
【発明の実施の形態】以下、本発明を更に詳細に説明す
る。本発明では、非単結晶半導体の積層膜を有する光起
電力素子において、少なくとも第１の導電型半導体層上
にｉ型半導体層、第２の導電型半導体層を有し、前記第
２の導電型半導体層が、前記ｉ型半導体層の表面を価電
子制御剤を含むプラズマに曝すことで形成した層Ａと、
前記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体
層の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有する構成とした。このような構成とした結果、
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができ、ま
た前記ｉ型半導体層と前記層Ａとの界面と、前記層Ｂを
堆積する時の界面が分離されるため、光起電力素子の開
放電圧（Ｖ OC）とフィルファクター（Ｆ．Ｆ．）が増大
し、光電変換効率が向上した。以上の作用の詳細なメカ
ニズムはまだ明らかになっていないが、以下のようなこ
とが考えられる。まず、ｉ型半導体層の表面を価電子制
御剤を含むプラズマに曝すことによって、表面近傍のｉ
型半導体層をｐ型化あるいはｎ型化して前記層Ａを形成
することによって、ｐｉｎ接合のｐ／ｉ界面あるいはｎ
／ｉ界面を既に形成されたｉ型半導体層の内部に形成す
ることができる。ここでｐｉｎ接合のｐ／ｉ界面あるい
はｎ／ｉ界面は、光起電力素子においてそれらの界面の
方向から光を入射させる場合、ビルトインポテンシャル
の大小を左右する非常に重要な界面である。光入射側の
ｐ／ｉ界面あるいはｎ／ｉ界面は、その界面近傍におい
てｉ型半導体層で発生するフォトキャリアの大部分が発
生しているため、その界面近傍においてｉ型半導体層が
十分に空乏層化していることが重要である。そのために
は、ｐ／ｉ界面あるいはｎ／ｉ界面のバンドプロファイ
ルが、発生したフォトキャリアをｐ型半導体層あるいは
ｎ型半導体層に逆拡散させないような形になっているこ
とと、ｐ／ｉ界面あるいはｎ／ｉ界面において界面準位
が少なく、発生したフォトキャリアの再結合が少ないこ
とが必要である。ところが、従来の技術のようにｉ型半
導体層の上に第２の導電型半導体層を堆積して形成する
場合には、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面
と堆積される層と層の界面が一致することになり、ｐ／
ｉ界面あるいはｎ／ｉ界面における界面準位を低減する
ことは難しい。これは、堆積層と堆積層の間に生じるの
界面準位のためであると考えられる。このような界面準
位の生じる原因としては、第１の層（例えば、ｉ型半導
体層）を堆積した後、第２の層（例えば、第２の導電型
半導体層）を堆積する前に、第１の層の表面に不必要な
不純物が吸着してその不純物が界面に残るため、あるい
は第１の層と第２の層の構造が異なることで不整合が生
じるため等があげられる。ところが、本発明の光起電力
素子においては、ｐ／ｉ界面あるいはｎ／ｉ界面が既に
形成されたｉ型半導体層の内部に形成されるため、ｐ／
ｉ界面あるいはｎ／ｉ界面と堆積層と堆積層の間の界面
が分離されることによって、ｐ／ｉ界面あるいはｎ／ｉ
界面における界面準位を低減することができたと考えら
れる。また、表面近傍のｉ型半導体層をｐ型化あるいは
ｎ型化するため、層Ａとｉ型半導体層との間に大きな構
造の違いがないことによって、ｐ／ｉ界面あるいはｎ／
ｉ界面における界面準位を低減することができたと考え
られる。また、表面近傍のｉ型半導体層をｐ型化あるい
はｎ型化することは、ｐ型半導体層あるいはｎ型半導体
層を堆積するよりも、ｐ／ｉ界面あるいはｎ／ｉ界面に
おける界面準位を低減することができたと考えられる。
さらに、本発明の光起電力素子においては、堆積層と堆
積層との間の界面がｐ／ｐ界面あるいはｎ／ｎ界面とな
るが、これらの界面は多少の界面準位があっても、光起
電力素子に対する悪影響は少ないと考えられる。ところ
で、本発明者は、実験により、表面近傍のｉ型半導体層
をｐ型化あるいはｎ型化して形成した層Ａは、大面積に
わたって均一に形成することができるが、光起電力素子
のビルトインポテンシャルを更に高めるべくヘビードー
プするためには、徴妙な形成条件の選択をすることが望
ましいことを見いだした。さらに、本発明者は、実験に
より、堆積によって形成される層Ｂは、ｉ型半導体層を
ｐ型化あるいはｎ型化して形成した層Ａよりも、ヘビー
ドープし易く、活性化したアクセプターあるいはドナー
の密度を十分高くすることができ、ドーピング層の活性
化エネルギーを十分小さくできて、光起電力素子のビル
トインポテンシャルを高め易いという知見を得た。そこ
で、本発明者は、第２の導電型半導体層全体の光吸収が
光起電力素子の短絡電流（ＪSC）を損なわないように膜
厚を薄くしつつ、堆積によって形成される層Ｂを層Ａの
上に積層することにより、ドーピング層全体の活性化エ
ネルギーを十分小さくすることができた。本発明者は、
以上の結果を総合し、前記層Ａの上に、前記層Ｂを堆積
して、第２の導電型半導体層を複数の層からなるように
することによって、ｐ／ｉ界面あるいはｎ／ｉ界面にお
ける界面準位を低減させ、なおかつ活性化したアクセプ
ターあるいはドナーの密度が高く、活性化エネルギーが
小さいことと吸収係数が小さいこととを両立させたドー
ピング層を形成することができた。また、本発明では、
前記層Ａが更にバンドギャップを拡大する元素を含むこ
とで、ビルトインポテンシャルが高まると同時に前記層
Ａでの光吸収が減少して、光起電力素子の短絡電流（Ｊ
SC）が増大し、光電変換効率をさらに向上することがで
きる。加えて、本発明では、前記層Ｂが更にバンドギャ
ップを拡大する元素を含むため、前記層Ｂでの光吸収が
減少して、光起電力素子の短絡電流（ＪSC）が増大し、
光電変換効率をさらに向上することができる。また、本
発明では、前記層Ａ及び前記層Ｂが更にバンドギャップ
を拡大する元素を含むことで、より一層光電変換効率を
向上することができる。本発明では、前記第１の導電型
をｎ型に、前記第２の導電型をｐ型とすることで、ｐ型
半導体層側から光入射する構成の光起電力素子を得るこ
とができる。加えて、本発明では、前記第１の導電型を
ｐ型とし、前記第２の導電型をｎ型とすることで、ｎ型
半導体層側から光入射する構成の光起電力素子とするこ
とができる。また、本発明では、前記光起電力素子の表
面近傍にあるｉ型半導体層をｐ型化又はｎ型化して形成
された、前記層Ａの水素含有量が、前記ｉ型半導体層の
水素含有量より多くすることで、層Ａでは、バンドギャ
ップが広がり、ビルトインポテンシャルが高まり、か
つ、吸収係数を減少することができる。その結果、光起
電力素子の開放電圧（ＶOC）と短絡電流（ＪSC）を増大
することができ、光電変換効率を向上できる。また、本
発明では、前記層Ａの結晶形態を非晶質とし、前記層Ｂ
の結晶形態を微結晶又は多結晶とすることで、ドーピン
グ層の活性化エネルギーと吸収係数を低下できる。その
結果、開放電圧（ＶOC）と短絡電流（ＪSC）を増大で
き、光電変換効率を向上することができる。この詳細な
メカニズムはまだ明らかになっていないが、一般に微結
晶あるいは多結晶半導体からなるドーピング層と非晶質
半導体からなるｉ型半導体層が接することによってｐ／
ｉ界面あるいはｎ／ｉ界面が形成される場合、ｐ／ｉ界
面あるいはｎ／ｉ界面に界面準位が生じると考えられる
が、本発明の光起電力素子では、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に非晶質半導体からなるドーピング層
が存在するので、微結晶あるいは多結晶半導体と非晶質
半導体とが接することによって生じる界面準位は、ｐ／
ｐ界面あるいはｎ／ｎ界面にあるので、界面準位による
悪影響が大幅に低減され、ビルトインポテンシャルが高
められたと考えられる。さらに、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に、微結晶あるいは多結晶半導体より
もバンドギャップの広い非晶質半導体からなるドーピン
グ層が存在することにより、ビルトインポテンシャルが
高められたと考えられる。本発明では、前記層Ａを形成
するときのプラズマを生起させるガスの圧力を、前記層
Ｂを堆積するときのガスの圧力よりも低くすることで、
前記層Ａを形成するときに、ｉ型半導体層の表面近傍
を、所望の深さまでｐ型化又はｎ型化しかつバンドギャ
ップを拡大することができ、前記層Ｂを形成するとき
は、堆積反応を主にすることができる。また、本発明で
は、前記層Ａを形成するときのＤＣ電圧又はＡＣ電力
を、前記層Ｂを堆積するときのＤＣ電圧又はＡＣ電力よ
りも大きくすることで、前記層Ａを形成するときに、ｉ
型半導体層の表面近傍を、所望の深さまでｐ型化又はｎ
型化しかつバンドギャップを拡大することができ、前記
層Ｂを形成するときは、堆積反応を主にすることができ
る。加えて、本発明では、前記層Ａを形成するときのガ
スの水素希釈率が、前記層Ｂを堆積するときのガスの水
素希釈率よりも高いため、前記層Ａを形成するときに、
ｉ型半導体層の表面近傍を、所望の深さまでｐ型化ある
いはｎ型化しかつバンドギャップを拡大することがで
き、前記層Ｂを形成するときは、堆積反応を主にするこ
とができる。更に、本発明では、前記層Ａを形成すると
きの放電電力の周波数を、前記層Ｂを堆積するときの放
電電力の周波数よりも低くすることで、特性のバラツキ
やムラがないか、ほとんどなく、半導体層を大面積にわ
たって形成することができる。また、本発明では、前記
層Ａを形成するときの放電電力の周波数を５ｋＨｚ〜５
００ｋＨｚとすること、更に、放電電力を０．０１Ｗ／
ｃｍ2〜５Ｗ／ｃｍ2とすることで、効率よくドーピング
を行うことができる。加えて、本発明では、前記層Ｂを
形成するときの放電電力の周波数を１ＭＨｚ〜１００Ｍ
Ｈｚとすることで、更に、放電電力を０．００１Ｗ／ｃ
ｍ2〜１Ｗ／ｃｍ2とすることで、高特性の膜を成膜する
ことができる。以下では、本発明に係る実施態様例に関
して説明する。 （光起電力素子）本発明の光起電力素子の構成として
は、例えば、図１又は図５に示したシングルセル型、及
び、図２又は図８に示したスタックセル型の２種類が好
適な一例として挙げられる。以下では、図１及び図２を
参照して、本発明の光起電力素子の構成とその製造方法
を詳細に説明する。図１は、本発明に係るシングルセル
型の光起電力素子を示した概略断面図の一例である。た
だし、本発明は図１の構成の光起電力素子に限られるも
のではない。図１において、１０１は基板、１０２は裏
面電極、１０３は第１の導電型（ｎ型）半導体層、１０
４はｉ型半導体層、１０５は第２の導電型（ｐ型）半導
体層を構成する層Ａ、１０６は第２の導電型（ｐ型）半
導体層を構成する層Ｂ、１０７は透明電極、１０８は集
電電極である。また、図１はｐ型半導体層側から光入射
する構成であるが、ｎ型半導体層側から光入射する構成
の光起電力素子の場合は、１０３が第１の導電型（ｐ
型）半導体層、１０５が第２の導電型（ｎ型）半導体層
を構成する層Ａ、１０６が第２の導電型（ｎ型）半導体
層を構成する層Ｂとなる。さらに、図１は基板と逆側か
ら光を入射する構成であるが、基板側から光を入射する
構成の光起電力素子では、基板１０１が光透過性とな
り、透明電極と裏面電極の位置が逆になり１０２が透明
電極、１０３が第１の導電型（ｐ型／ｎ型）半導体層、
１０５が第２の導電型（ｎ型／ｐ型）半導体層を構成す
る層Ａ、１０６が第２の導電型（ｎ型／ｐ型）半導体層
を構成する層Ｂ、１０７が裏面電極となることもある。
図２は、本発明に係るスタックセル型の光起電力素子を
示した概略断面図の一例である。ただし、本発明は図２
の構成の光起電力素子に限られるものではない。図２の
スタックセル型の光起電力素子は、３つのｐｉｎ接合が
積層された構造をしており、２１９は光入射側から数え
て第１のｐｉｎ接合、２１８は第２のｐｉｎ接合、２１
７は第３のｐｉｎ接合である。これら３つのｐｉｎ接合
は、基板２０１上に形成された、裏面電極２０２上に積
層されたものであり、３つのｐｉｎ接合の最上部に、透
明電極２１５と集電電極２１６が形成されて、スタック
型の光起電力素子を形成している。図２に示されるｐｉ
ｎ接合２１７、２１８及び２１９は夫々第１の導電型
（ｎ型／ｐ型）半導体層２０３、２０７及び２１１、ｉ
型半導体層２７１、２７２及び２１２、第２の導電型
（ｐ型／ｎ型）半導体層を構成する層Ａ２０５、２０９
及び２１３、第２の導電型（ｐ型／ｎ型）半導体層を構
成する層Ｂ２０６、２１０及び２１４を有する。また、
ｐｉｎ接合２１７及び２１８においては、ｉ層２７１及
び２７２を３つの領域に分けて作製した例が示されてお
り、夫々放電周波数としてＲＦ（radio Frequency ）波
帯を利用して作製されたＲＦ−ｉ層２５１及び２６１又
は２５２及び２６２と放電周波数としてマイクロ波（μ
波）帯を利用して作製されたμＷ−ｉ層２０４又は２０
８を有している。このような領域は、マイクロ波を用い
ることによってｉ層２７１及び２７２を高速成膜可能に
し、短時間で必要な層厚を得るためであり、ＲＦ波の使
用により総合的にｉ層２７１及び２７２の特性を向上さ
せるために結果として設けられる。従って、所望の特性
を得ることができるのであれば、ｉ層２７１又は２７２
は１つの領域として形成されて良い。また、図２におい
ては、ｐｉｎ接合を３組積層した場合について説明した
が、所望に応じて２組の積層であってもよく、３組より
多い数の積層であってもよい。但し、光の吸収効率、発
電効率は充分に考慮されるべきである。また、図１の光
起電力素子と同様に光の入射方向によって、ドーピング
層や電極の配置が入れ替わることもある。図５は別の光
起電力素子の構成の好適な一例を示す模式的断面図であ
る。図５において、図１と同じ符号で示してある部分は
同じものを示す。図５において示される素子では、基板
１０１と裏面電極とを共通化した例を示している。図８
は、更に別の好適な光起電力素子の構成の一例を示す模
式的断面図である。図８において、図２と同じ符号で示
してある部分は同じものを示す。図８に示される素子で
は、トリプルセルであることが図２に示される素子と同
じであるが、層Ａを最も光入射側のセル（トップセル）
にのみ形成している点、及び基板２０１上に反射性導電
層２９１を形成した後、緩衝層２９２を介して半導体層
を形成している点が大きな違いである。なお、図中２８
１及び２８２は夫々第２の導電型半導体層である。以
下、上述した本発明の光起電力素子を構成する各層につ
いて、形成する順に詳しく説明する。 （基板）本発明で使用される基板は所望に応じて適宜選
択可能であるが、少なくとも基板上に前述した如くの半
導体層等を形成できるものであることが必要である。こ
のような基板はその結晶形態（例えば、単結晶質又は非
単結晶質）は特に限定されない。電気的性質は導電性で
あっても絶縁性であってもよく、総合的な光起電力装置
の構成や作製の手順、工程に応じて適宜選択される。光
学的性質は透光性でも非透光性でも良い。但し、変形や
歪みが少なく、所望の強度を有するものを基板として使
用することが好ましい。基板の材料としては、例えば、
Ｆｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，
Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例
えば真鍮、ステンレス鋼等の薄板及びその複合体、及び
ポリエステル、ポリエチレン、ポリカーボネート、セル
ロースアセテート、ポリプロピレン、ポリ塩化ビニル、
ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリ
イミド、エポキシ等の耐熱性合成樹脂のフィルムまたは
シート又はこれらとガラスファイバー、カーボンファイ
バー、ホウ素ファイバー、金属繊維等との複合体、及び
これらの金属の薄板、樹脂シート等の表面に異種材質の
金属薄膜及び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，
ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等
により表面コーティング処理を行ったものおよび、ガラ
ス、セラミックスなどが挙げられる。基板が金属等の電
気導電性である場合には直接電流取り出し用の電極とし
ても良いし、更にあるいは合成樹脂等の電気絶縁性であ
る場合には堆積膜の形成される側の表面にＡｌ，Ａｇ，
Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，
Ｃｕ，ステンレス，真鍮，ニクロム，ＳｎＯ2，Ｉｎ2Ｏ
3，ＺｎＯ，ＩＴＯ等のいわゆる金属単体又は合金、及
び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ
等の方法であらかじめ表面処理を行って電流取り出し用
の電極を形成しておくことが望ましい。勿論、基板が金
属等の電気導電性のものであるかないかにかかわらず、
半導体層を通過してきた光（例えば長波長光）の基板表
面上での反射率を向上させたり、基板材質と堆積膜との
間での構成元素の相互拡散を防止する等の目的で異種の
金属層等を前記基板上の堆積膜が形成される側に設けて
も良い。又、前記基板が比較的透明であって、該基板の
側から光入射を行う層構成の光起電力素子とする場合に
は前記透明導電性酸化物や金属薄膜等の導電性薄膜をあ
らかじめ堆積形成しておくことが望ましい。また、前記
基板の表面性としてはいわゆる平滑面であっても、微小
の凹凸面であっても良い。微小の凹凸面とする場合には
その凹凸形状は球状、円錐状、角錐状等所望の形状であ
ってよいが、その最大高さ（Ｒmax）を好ましくは０．
０５μｍ乃至２μｍとすることにより、該表面での光反
射を乱反射させることができる。これによって、該表面
での反射光の光路長の増大をもたらすことができ、入射
光の一層の利用効率を向上させることができる。基板の
形状は、用途により平滑表面或は凸凹表面の板状、長尺
ベルト状（帯状）、円筒状等であることができ、その厚
さは、所望通りの光起電力素子を形成し得るように適宜
決定するが、光起電力素子として可撓性が要求されるさ
れる場合、または基板の側より光入射がなされる場合に
は、基板としての機能が充分発揮される範囲内で可能な
限り薄くすることが出来る。しかしながら、基板の製造
上及び取扱い上、機械的強度等の点から、通常は、１０
μｍ以上とされる。特に、上述した基板として帯状基体
を用いる場合、好適に用いられる帯状基体の材質は、半
導体膜作製時に必要とされる温度において変形、歪みが
少なく、所望の強度を有し、また、導電性を有するもの
であることが好ましく、具体的にはステンレススチー
ル、アルミニウム及びその合金、鉄及びその合金、銅及
びその合金等の金属の薄板及びその複合体、及びそれら
の表面に異種材質の金属薄膜及び／またはＳｉＯ2、Ｓ
ｉ3Ｎ4、Ａｌ2Ｏ3、ＡｌＮ等の絶縁性薄膜をスパッタ
法、蒸着法、鍍金法等により表面コーティング処理を行
ったもの、又、ポリイミド、ポリアミド、ポリエチレン
テレフタレート、エポキシ等の耐熱性樹脂製シート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体の表面に金属単体
または合金、及び透明導電性酸化物（ＴＣＯ）等を鍍
金、蒸着、スパッタ、塗布等の方法で導電性処理を行っ
たものが挙げられる。また、前記帯状基体の厚さとして
は、前記搬送手段による搬送時に作製される湾曲形状が
維持される強度を発揮する範囲内であれば、コスト、収
納スペース等を考慮して可能な限り薄い方が望ましい。
具体的には、好ましくは０．０１ｍｍ〜５ｍｍ、より好
ましくは０．０２ｍｍ〜２ｍｍ、最適には０．０５ｍｍ
〜１ｍｍであることが望ましいが、金属等の薄板を用い
る場合、厚さを比較的薄くしても所望の強度が得られや
すい。前記帯状基体の幅寸法については、各成膜室に形
成されるプラズマの均一性が保たれ、且つ、形成する光
起電力素子のモジュール化に適した大きさであることが
好ましく、具体的に好ましくは５ｃｍ〜１００ｃｍ、よ
り好ましくは１０ｃｍ〜８０ｃｍであることが望まし
い。前記帯状基体の長さについては、特に制限されるこ
とはなく、ロール状に巻き取られる程度の長さであって
も良く、長尺のものを溶接等によって更に長尺化したも
のであっても良い。前記したように、基板表面上での反
射率を向上させるための反射性導電膜を基体上に作製す
る場合、該反射性導電膜の材質として好適に用いられる
ものとしてＡｇ、Ａｌ、Ｃｒ、Ａｕ、Ｃｕ等が挙げられ
る。また、基板材質と半導体膜との間での構成元素の相
互拡散を防止したり、短絡防止用の緩衝層とする等の場
合、透明導電性酸化物を前記基板と半導体膜との間に作
製される側に設けることが好ましい。該透明導電性酸化
物相の材質として好適に用いられるものとして、例えば
ＺｎＯが挙げられる。 （裏面電極、光反射層）本発明における裏面電極は、光
入射側に対し半導体層の反対面に配される電極である。
したがって、基板上、あるいは基板が透光性で、基板の
方向から光を入射させる場合には、半導体層を介して基
板と反対側の位置に配置される。裏面電極の材料として
は、例えば、金、銀、銅、アルミニウム、ニッケル、
鉄、クロム、モリブデン、タングステン、チタン、コバ
ルト、タンタル、ニオブ、ジルコニウム等の金属または
ステンレス等の合金が挙げられる。なかでもアルミニウ
ム、銅、銀、金などの反射率の高い金属が特に好まし
い。反射率の高い金属を用いる場合には、裏面電極に半
導体層で吸収しきれなかった光を再び半導体層に反射す
る光反射層の役割を兼ねさせる事ができる。また裏面電
極の形状は平坦であっても良いが、光を散乱する凹凸形
状を有する事がより好ましい。光を散乱する凹凸形状を
有する事によって、半導体層で吸収しきれなかった長波
長光を散乱させて半導体層内での光路長を延ばし、光起
電力素子の長波長感度を向上させて短絡電流を増大さ
せ、光電変換効率を向上させることができる。光を散乱
する凹凸形状は、凹凸の山と谷の高さの差がＲmaxで
０．０５μｍ〜２．０μｍ、より好ましくは０．２μｍ
から２．０μｍであることが望ましい。ただし基板が裏
面電極を兼ねる場合には、裏面電極の形成を必要としな
い場合もある。また、裏面電極の形成には、蒸着法、ス
パッタ法、メッキ法、印刷法などが用いられる。また裏
面電極を光を散乱する凹凸形状に形成する場合には、形
成した金属あるいは合金の膜をドライエッチングするか
あるいはウエットエッチングするかあるいはサンドブラ
ストするかあるいは加熱すること等によって形成され
る。また基板を加熱しながら前述の金属あるいは合金を
蒸着することにより光を散乱する凹凸形状を形成するこ
ともできる。また、裏面電極１０２と第１の導電型（ｎ
型）半導体層１０３との間に、図中には示されていない
が、導電性酸化亜鉛等の拡散防止層を更に設けても良
い。該拡散防止層の効果としては裏面電極１０２を構成
する金属元素がｎ型半導体層中へ拡散するのを防止する
のみならず、若干の抵抗値をもたせることで半導体層を
挟んで設けられた裏面電極１０２と透明電極１０７との
間にピンホール等の欠陥で発生するショートを防止する
こと、及び薄膜による多重干渉を発生させ入射された光
を光起電力素子内に閉じ込める等の効果を挙げることが
できる。 （半導体層）本発明における半導体層の材料としては、
例えば、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を有する、ある
いはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等のＩＶ族合金を有す
る非単結晶材料が好適に用いられる。また、以上の半導
体材料の中で、本発明の光起電力装置に特に好適に用い
られる半導体材料としては、例えば、ａ−Ｓｉ：Ｈ（水
素化非晶質シリコン），ａ−Ｓｉ：Ｆ（フッ素化非晶質
シリコン），ａ−Ｓｉ：Ｈ：Ｆ（水素フッ素化非晶質シ
リコン），ａ−ＳｉＧｅ：Ｈ（水素化非晶質シリコンゲ
ルマニウム），ａ−ＳｉＧｅ：Ｆ（フッ素化非晶質シリ
コンゲルマニウム），ａ−ＳｉＧｅ：Ｈ：Ｆ（水素フッ
素化非晶質シリコンゲルマニウム），ａ−ＳｉＣ：Ｈ
（水素化非晶質シリコンカーバイド），ａ−ＳｉＣ：Ｆ
（フッ素化非晶質シリコンカーバイド），ａ−ＳｉＣ：
Ｈ：Ｆ（水素フッ素化非晶質シリコンカーバイド）等
の、あるいはそれらの微結晶を含むＩＶ族及びＩＶ族合
金系非単結晶半導体材料が挙げられる。また、半導体層
は価電子制御及び禁制帯幅制御を行うことができる。具
体的には、半導体層を形成する際に価電子制御剤又は禁
制帯幅制御剤となる元素を含む原料化合物を単独で、又
は前記堆積膜形成用原料ガス又は前記希釈ガスに混合し
て成膜空間内に導入してやれば良い。また、半導体層
は、価電子制御によって、少なくともその一部が、第１
の導電型（ｐ型又はｎ型）と第２の導電型（第１の導電
型と反対のｎ型又はｐ型）にドーピングされ、少なくと
も一組のｐｉｎ接合を形成する。そして、ｐｉｎ接合を
有する組を複数組積層することにより、いわゆるスタッ
クセルの構成になる。また、半導体層の形成方法として
は、マイクロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ
法、光ＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種
ＣＶＤ法によって、あるいはＥＢ蒸着、ＭＢＥ、イオン
プレーティング、イオンビーム法等の各種蒸着法、スパ
ッタ法、スプレー法、印刷法などによって、形成され
る。工業的に採用されている方法としては、原料ガスを
プラズマで分解し、基板上に堆積させるプラズマＣＶＤ
法が好んで用いられる。また、反応装置としては、バッ
チ式の装置や連続成膜装置などが所望に応じて使用でき
る。以下では、本発明の光起電力装置に特に好適なＩＶ
族及びＩＶ族合金系非単結晶半導体材料を用いた半導体
層について、さらに詳しく述べる。 （１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は
照射光に対してキャリアを発生輸送する重要な層であ
る。ｉ型層としては、実質的にｉ型層として機能するの
であれば僅かにｐ型、僅かにｎ型の層も使用することが
できる。ＩＶ族及びＩＶ族合金系非単結晶半導体材料に
は、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲン
原子（Ｘ）が含有される。ｉ型層に含有される水素原子
（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結
合手（ダングリングボンド）を補償する働きをし、ｉ型
層でのキァリアの移動度と寿命の積を向上させるもので
ある。またｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の
界面準位を補償する働きをし、光起電力素子の光起電
力、光電流そして光応答性を向上させる効果のあるもの
である。ｉ型層に含有される水素原子または／及びハロ
ゲン原子は１〜４０原子％が最適な含有量として挙げら
れる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面
側で水素原子または／及びハロゲン原子の含有量が多く
分布していることは好ましい。該界面近傍での水素原子
または／及びハロゲン原子の含有量はバルク（界面から
離れた位置、例えば層厚方向の中央近傍）内の含有量の
１．１〜２倍の範囲が好ましい範囲として挙げられる。
更にシリコン原子の含有量に対応して水素原子または／
及びハロゲン原子の含有量が変化していることが好まし
い。また、スタック型の光起電力素子においては、光入
射側に近いｐｉｎ接合のｉ型半導体層の材料としては、
バンドギャップの広い材料、光入射側に遠いｐｉｎ接合
のｉ型半導体層の材料としては、バンドギャップの狭い
材料を用いることが望ましい。また、ｉ型半導体層の材
料としては非晶質半導体材料が好ましい。例えば、非晶
質シリコン、非晶質シリコンゲルマニウムは、ダングリ
ングボンドを補償する元素によって、ａ−Ｓｉ：Ｈ，ａ
−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ
−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ等と表記され
る。本発明の光起電力素子のに好適なｉ型半導体層の特
性としては、水素原子の含有量（ＣH）が、１．０〜２
５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑似太陽
光照射下の光電導度（σp）が、１．０×１０-7Ｓ／ｃ
ｍ以上、暗電導度（σd）が、１．０×１０-9Ｓ／ｃｍ
以下、コンスタントフォトカレントメソッド（ＣＰＭ）
によるアーバックエナジーが、５５ｍｅＶ以下、局在準
位密度は１０／ｃｍ以下のものが好適に用いられる。ま
た、半導体層は、価電子制御によって、少なくともその
一部が、第１の導電型（ｐ型又はｎ型）と第２の導電型
（第１の導電型と反対のｎ型又はｐ型）にドーピングさ
れ、少なくとも一組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。 （２）ｐ型半導体層またはｎ型半導体層 本発明におけるｐ型半導体層またはｎ型半導体層は、本
発明の光起電力素子を特徴づける、第１の導電型半導体
層及び第２の導電型半導体層（層Ａ、層Ｂ）を構成する
層であり、また、その特性を左右する重要な層である。
ｐ型半導体層またはｎ型半導体層の材料としては、非単
結晶材料が好適に用いられる。本発明の非単結晶材料と
は、非晶質材料（ａ−と表示する）、微結晶材料（μｃ
−と表示する）、及び、多結晶材料（ｐｏｌｙ−と表示
する）を指す。非晶質材料あるいは微結晶材料として
は、例えば、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓｉ
Ｃ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−Ｓ
ｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：
ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓｉ
Ｎ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−Ｓ
ｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：
ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−Ｓｉ
Ｃ：Ｈ，μＣ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μＣ
−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：Ｈ
Ｘ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，
μＣ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−Ｓ
ｉＯＣＮ：Ｈ，μＣ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電
子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉ
ｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子
Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げ
られる。多結晶材料としては、例えば、ｐｏｌｙ−Ｓ
ｉ：Ｈ，ｐｏｌｙ−Ｓｉ：ＨＸ，ｐｏｌｙ−ＳｉＣ：
Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，ｐｏｌｙ−ＳｉＯ：Ｈ，
ｐｏｌｙ−ＳｉＯ：ＨＸ，ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏ
ｌｙ−ＳｉＮ：ＨＸ，ｐｏｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏ
ｌｙ−ＳｉＧｅＣ：ＨＸ，ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐ
ｏｌｙ−ＳｉＯＮ：ＨＸ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，
ｐｏｌｙ−ＳｉＯＣＮ：ＨＸ，ｐｏｌｙ−Ｓｉ，ｐｏｌ
ｙ−ＳｉＣ，ｐｏｌｙ−ＳｉＯ，ｐｏｌｙ−ＳｉＮ等に
ｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａ
ｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率
表第Ｖ族原子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加し
た材料が挙げられる。特に光入射側のｐ型層またはｎ型
層には、光吸収の少ない結晶性の半導体層か、バンドギ
ャップの広い非晶質半導体層が適している。ｐ型層への
周期率表第ＩＩＩ族原子の添加量およびｎ型層への周期
率表第Ｖ族原子の添加量は０．１〜５０原子％とするの
が望ましい。またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０原子％とするのが好ましい。特にｐ型層ま
たはｎ型層が結晶性の場合、水素原子またはハロゲン原
子は０．１〜８原子％がとするのが好ましい。さらにｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子ま
たは／及びハロゲン原子の含有量が多く分布しているも
のが好ましい分布形態として挙げられ、該界面近傍での
水素原子または／及びハロゲン原子の含有量はバルク内
の含有量の１．１〜２倍の範囲が好ましい範囲として挙
げられる。このようにｐ型層／ｉ型層、ｎ型層／ｉ型層
の各界面近傍で水素原子またはハロゲン原子の含有量を
多くすることによって該界面近傍の欠陥準位や機械的歪
を減少させることができ、本発明の光起電力素子の光起
電力や光電流を増加させることができる。光起電力素子
のｐ型層及びｎ型層の電気特性としては活性化エネルギ
ーが０．２ｅＶ以下が好ましく、０．１ｅＶ以下がより
好ましい。また非抵抗としては１００Ωｃｍ以下が好ま
しく、１Ωｃｍ以下がより好ましい。さらにｐ型層及び
ｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍ
がより好ましい。 （３）半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。マイクロ波
プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チ
ャンバー）に原料ガス、希釈ガスなどの材料ガスを導入
し、真空排気ポンプによって排気しつつ、堆積室の内圧
を所望の圧力にして、マイクロ波電源によって発振され
たマイクロ波を、導波管によって導き、誘電体窓（アル
ミナセラミックス等）を介して前記堆積室に導入して、
材料ガスのプラズマを生起させて分解し、堆積室内に配
置された基板上に、所望の堆積膜を形成する方法であ
り、広い堆積条件で光起電力装置に適用可能な堆積膜を
形成することができる。本発明の光起電力装置用の半導
体層を、マイクロ波プラズマＣＶＤ法で、堆積する場
合、堆積室内の基板温度は１００〜４５０℃、内圧は
０．５〜３０ｍＴｏｒｒとし、マイクロ波パワーは０．
０１〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．１〜１
０ＧＨｚが好ましい範囲として挙げられる。また、ＲＦ
プラズマＣＶＤ法で堆積する場合、堆積室内の基板温度
は１００〜３５０℃、内圧は０．１〜１０Ｔｏｒｒ、Ｒ
Ｆパワーは０．００１〜５．０Ｗ／ｃｍ3、堆積速度
は、０．０１〜３ｎｍ／ｓｅｃが好適な条件として挙げ
られる。本発明の光起電力装置に好適なＩＶ族及びＩＶ
族合金系非晶質半導体層の堆積に適した原料ガスとして
は、シリコン原子を含有したガス化し得る化合物、ゲル
マニウム原子を含有したガス化し得る化合物、炭素原子
を含有したガス化し得る化合物等、及び該化合物の混合
ガスを挙げることができる。具体的にシリコン原子を含
有するガス化し得る化合物としては、鎖状または環状シ
ラン化合物が用いられ、具体的には例えば、ＳｉＨ4，
Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3
Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，Ｓｉ
Ｈ3Ｄ，ＳｉＦＤ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（Ｓｉ
Ｆ2）5，（ＳｉＦ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ
3Ｆ8，Ｓｉ2Ｈ2Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（Ｓｉ
Ｃｌ2）5，ＳｉＢｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，
ＳｉＨＣｌ 3，ＳｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ
3Ｆ3などのガス状態のまたは容易にガス化し得るものが
挙げられる。具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ4，ＧｅＤ4，ＧｅＦ4，
ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，Ｇｅ
Ｈ2Ｄ 2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6等が挙げられ
る。また、本発明の光起電力素子の第１のｐ型半導体層
の形成に用いられるｉ型半導体層のバンドギャップを拡
大する元素としては、炭素、酸素、窒素等が挙げられ
る。具体的に炭素原子を含有するガス化し得る化合物と
しては、ＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整数）ＣnＨ2n
（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯ等が挙げ
られる。窒素含有ガスとしては、Ｎ2，ＮＨ3，ＮＤ3，
ＮＯ，ＮＯ2，Ｎ 2０が挙げられる。酸素含有ガスとして
は、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ 2Ｏ，ＣＨ3Ｃ
Ｈ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。また、価電子制御
するためにｐ型層またはｎ型層に導入される物質として
は周期率表第ＩＩＩ族原及び第Ｖ族原子が挙げられる。
第ＩＩＩ族原子導入用の出発物質として有効に使用され
るものとしては、具体的にはホウ素原子導入用として
は、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ1 0，Ｂ6
Ｈ12，Ｂ6Ｈ14等の水素化ホウ素、ＢＦ3，ＢＣｌ3等の
ハロゲン化ホウ素等を挙げることができる。このほかに
ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣｌ3等も挙げ
ることができる。特にＢ2Ｈ6，ＢＦ3が適している。第
Ｖ族原子導入用の出発物質として有効に使用されるの
は、具体的には燐原子導入用としてはＰＨ3，Ｐ2Ｈ4等
の水素化燐、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ
5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等のハロゲン化燐が挙げら
れる。このほかＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢ
ｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，ＳｂＦ5，ＳｂＣ
ｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3等も
挙げることができる。特にＰＨ3，ＰＦ3が適している。
また前記ガス化し得る化合物をＨ2，Ｈｅ，Ｎｅ，Ａ
ｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して、あるいはこれ
らから選択されるガスを更に堆積室に導入しても良い。
特に微結晶あるいは多結晶半導体やａ−ＳｉＣ：Ｈ等の
光吸収の少ないかバンドギャップの広い層を堆積する場
合は水素ガスで２〜１００倍に原料ガスを希釈し、マイ
クロ波パワー、あるいはＲＦパワーは比較的高いパワー
を導入するのが好ましいものである。 （４）第２の導電型（ｐ型またはｎ型）半導体層を構成
する層Ａの製造方法 以下では、本発明の第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ａの製造方法について述べる。第２
の導電型（ｐ型またはｎ型）半導体層を構成する層Ａ
は、ｉ型半導体層を形成した後、ｉ型半導体層の表面を
ｐ型またはｎ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化または
ｎ型化し、あるいは更にバンドギャップを拡大して形成
される。より具体的には、ｐ型またはｎ型の価電子制御
剤を含むプラズマとは、ＤＣ、ＡＣ、又は高周波を印加
することによって生起されるグロー放電プラズマを指
す。周波数としては、ＤＣから１０ＧＨｚ程度のマイク
ロ波までさまざまな周波数を用いることができる。プラ
ズマを形成する材料ガスとしては、前述のＩＶ族及びＩ
Ｖ族合金系非晶質半導体層の堆積に適した原料ガス、前
述の価電子制御に適した物質を含むガス、及び、前述の
希釈用ガスを混合したものが用いられる。ここで、第１
のｐ型半導体層またはｎ型半導体層は、堆積によって得
られるものではないので、前述のＩＶ族及びＩＶ族合金
系非晶質半導体層の堆積に適した原料ガスを、必ずしも
用いなくても良い。また、ＩＶ族及びＩＶ族合金系非晶
質半導体層の堆積に適した原料ガスを用いる場合も、堆
積反応よりも、表面近傍のｉ型半導体層をｐ型化または
ｎ型化する反応、あるいは更にｉ型半導体層のバンドギ
ャップを拡大する元素の注入、が主に起こるような形成
条件が選択される。このようなプラズマにｉ型半導体層
の表面をさらすことによって、ｉ型半導体層の表面から
極浅い領域まで、ｐ型またはｎ型の価電子制御剤および
ｉ型半導体層のバンドギャップを拡大する元素が注入さ
れ、表面近傍のｉ型半導体層がｐ型化またはｎ型化され
る。ｐ型化またはｎ型化される深さは、プラズマの条件
によって異なるが、１．０ｎｍから１０ｎｍが望まし
い。このような、グロー放電プラズマによる価電子制御
剤やｉ型半導体層のバンドギャップを拡大する元素のｉ
型半導体層中への注入は、結晶シリコン等に用いられて
いる従来のイオン注入とは全く異なる。従来のイオン注
入は、イオンをビーム状にして加速するものであり、イ
オンのエネルギーが高いのに対し、グロー放電プラズマ
による注入は、注入される物質のエネルギーが低く、ｉ
型半導体層の表面から極浅い領域までのみに注入され
る。また注入する深さの微妙な制御も容易であり、大面
積にわたって均一な注入が容易にできる。さらに、加速
されたイオンによってｉ型半導体層の表面がダメージを
受けることがないので、ｉ型半導体層の膜質を損なうこ
となく、局在準位の少ないドーピング層を形成すること
ができる。したがって、第２の導電型（ｐ型またはｎ
型）半導体層を構成する層Ａは、良好な膜質で大面積に
わたって均一に形成することができる。また、堆積反応
ではなく、価電子制御剤やｉ型半導体層のバンドギャッ
プを拡大する元素の注入反応を起こさせるための別の方
法としては、例えば、次に示す（イ）〜（ハ）の３つの
方法が挙げられる。 （イ）プラズマ状態の前記混合ガスの圧力を、通常ドー
ピング層を堆積する時の圧力よりも低くする方法 ガスの圧力を低くすることによって、価電子制御剤やｉ
型半導体層のバンドギャップを拡大する元素の注入効率
を高くすることができる。このメカニズムの詳細は明ら
かになっていないが、ガスの圧力を低くすると電極のセ
ルフバイアスが高くなることから、プラズマ状態で分解
された正イオンのエネルギーが高くなっているためと考
えられる。また正イオンの平均自由工程が増えているこ
とも考えられる。また価電子制御剤がｉ型半導体層表面
に堆積することを抑制し、価電子制御剤の堆積による光
吸収係数の上昇等の悪影響を回避することができる。好
ましいガス圧力の範囲は、混合ガスの種類やプラズマに
印加する電力の周波数あるいは投入電力によって異なる
が、例えばＲＦＣＶＤ法を用いる場合、０．０１〜１Ｔ
ｏｒｒが望ましい。 （ロ）プラズマに印加するバイアス電力であるＤＣ電圧
あるいはＡＣ電力を、通常ドーピング層を堆積する時よ
りも高くする方法 ＤＣ電圧あるいはＡＣ電力を高くすることによって、価
電子制御剤、あるいはｉ型半導体層のバンドギャップを
拡大する元素の注入効率を高くすることができる。この
メカニズムの詳細は明らかになっていないが、ＤＣ電圧
あるいはＡＣ電力を高くするとプラズマ電位が高くな
り、プラズマ状態で分解された正イオンのエネルギーが
高くなっているためと考えられる。また価電子制御剤が
ｉ型半導体層表面に堆積することを抑制できる。好まし
いＤＣ電圧あるいはＡＣ電力の範囲は、混合ガスの種類
やプラズマに印加する電力の周波数あるいはガス圧力に
よって異なるが、例えばＲＦＣＶＤ法を用いる場合、電
力にして、０．０１Ｗ／ｃｍ3以上が望ましい。 （ハ）前記混合ガスに水素を含有させる方法 第１に、プラズマによって水素のイオンあるいはラジカ
ルが生成されるが、水素のイオンあるいはラジカルは、
エッチング作用を有するため、混合ガスに前述のＩＶ族
及びＩＶ族合金系非晶質半導体層の堆積に適した原料ガ
スを含む場合であっても、水素ガスによる希釈率を大き
くすることによって、該原料ガスの堆積を抑制し、価電
子制御剤、あるいはｉ型半導体層のバンドギャップを拡
大する元素の注入を行うことができる。また価電子制御
剤がｉ型半導体層表面に堆積することを抑制できる。第
２に、価電子制御剤だけでなく水素原子が、ｉ型半導体
層の表面近傍に注入されることにより、価電子制御剤の
注入によって生じたｉ型半導体層の未結合手（ダングリ
ングボンド）を補償する働きがあり、アクセプターある
いはドナーの活性化率を高めることができる。第３に、
水素原子が、ｉ型半導体層の表面近傍に注入されること
により、表面近傍のｉ型半導体層のバンドギャップがさ
らに大きくなり、第１のｐ型半導体層あるいはｎ型半導
体層における光吸収が少なくなって光起電力素子の短絡
電流（ＪSC）が増大し、またビルトインポテンシャルが
大きくなって開放電圧（ＶOC）が増大して、光電変換効
率を向上することができる。水素ガスによる希釈率の好
ましい範囲は、混合ガスの種類やプラズマに印加する電
力の周波数あるいは電力あるいはガス圧力によって異な
るが、例えばＲＦＣＶＤ法を用いる場合、ＩＶ族及びＩ
Ｖ族合金系非晶質半導体層の堆積に適した原料ガスと価
電子制御剤の原料ガスの和の流量を１とすれば、１００
以上の流量が望ましい。 （５）第２の導電型（ｐ型またはｎ型）半導体層を構成
する層Ｂの製造方法 本発明における第２の導電型（ｐ型またはｎ型）半導体
層を構成する層Ｂの製造方法としては、上記（３）にお
いて説明した一般的なｐ型半導体層またはｎ型半導体層
の製造方法を用いることができる。ただし、第２の導電
型（ｐ型またはｎ型）半導体層を構成する層Ｂは、一般
的なドーピング層よりもヘビードープにして、膜厚を薄
くすることが望ましい。第２の導電型（ｐ型またはｎ
型）半導体層を構成する層Ｂの好ましい膜厚の範囲は、
１ｎｍから１０ｎｍが望ましい。また、層Ａを形成する
際に用いられる電力の周波数は、層Ｂを形成する際に用
いられる電力の周波数よりも低くすることが好ましい。
この場合、層Ａを形成する際には周波数を５〜５００ｋ
Ｈｚから、層Ｂを形成する際には周波数を１〜１００Ｍ
Ｈｚから夫々選択するのが望ましい。この際の放電電力
は層Ａは０．０１〜５Ｗ／ｃｍ2 、層Ｂは０．０００１
〜１Ｗ／ｃｍ2 とするのが好ましい。図３を用いて集電
電極の形状の一例について説明する。図３は光起電力素
子を入射側から見た模式的平面図である。図３に示され
るように、集電電極１０８を枝状形状とすることで、効
率よく、かつ入射光の素子内への導入を妨げることな
く、実質的な抵抗を下げることができる。また、図３に
示されるように、各枝状に左右に伸びる幹の部分を太く
することで、実質的な抵抗の低下を一層望むことができ
る。加えて、該幹を出力に近くなる程幅広にすることで
より一層出力効率を向上させることができる。また、光
起電力装置の全体の面積の中で、集電電極の占める面積
は、好ましくは１５％以下、より好ましくは１０％以
下、最適には５％以下が望ましい。また、集電電極のパ
ターンの形成には、マスクを用い、形成方法としては、
蒸着法、スパッタ法、メッキ法、印刷法などが用いられ
る。なお、本発明の光起電力素子を用いて、所望の出力
電圧、出力電流の光起電力装置（モジュールあるいはパ
ネル）を製造する場合には、本発明の光起電力素子を直
列あるいは並列に接続し、表面と裏面に保護層を形成
し、出力の取り出し電極等が取り付けられる。また、本
発明の光起電力素子を直列接続する場合、逆流防止用の
ダイオードを組み込むことがある。 （光起電力素子の製造装置）本発明に係る光起電力素子
の製造装置としては、例えば図４又は図６に示した半導
体積層膜の連続形成装置が挙げられる。図４は基板の形
状が単板状の場合（枚葉状）、図６は基板の形状が帯状
の場合（連続式）に夫々用いられる。以下では、図面を
参照しながら、本発明に係る光起電力素子の製造装置を
詳細に説明する。図４において、４０１はロードロック
チャンバー（投入室）、４０２はｎ型（ｐ型層）用の搬
送室（チャンバー）、４０３はｉ層用の搬送室（チャン
バー）、４０４はｐ型層（ｎ型層）用の搬送室（チャン
バー）、４０５はアンドードチャンバー（取り出し室）
である。４０６、４０７、４０８及び４０９は夫々ゲー
トバルブであり、隣接する室との間を連通もしくは各室
を独立するために設けられる。４１０、４１１及び４１
２は夫々基板過熱用ヒーターであり、４１３は基板搬送
手段としての基板搬送レールである。４１７はｎ型層
（ｐ型層）形成のための堆積室、４１８はｉ層形成のた
めの堆積室、４１９はｐ型層（ｎ型層）形成のための堆
積室であり、堆積室４１７及び堆積室４１９内にはＲＦ
電源４２２又は４２３と接続されたＲＦ導入用カップ４
２０又は４２１を夫々有している。各堆積室には夫々ガ
ス供給管４２９、４４９、４６９が夫々接続され、所望
のガスが各堆積室内に夫々供給可能にされる。堆積室４
１８はマイクロ波導入管４２６がマイクロ波導入窓４２
５を介して接続され、不図示のマイクロ波発生手段で発
生されたマイクロ波は、マイクロ波導入管４２６を通っ
てマイクロ波導入窓４２５を介して堆積空間内に導入可
能とされる。４２４は堆積室内（又は室内の基板）に印
加されるバイアス電圧を発生するバイアス印加用電源で
ある。ｉ層形成用の堆積室を拡大して円の内に示してあ
るが、円内に示されるように、バイアス電源は堆積空間
内に設けられたバイアス電極と電気的に接続されてい
る。４２７はシャッターで必要に応じて開閉され、基板
４９０上にシャッター４２７が開いたときにｉ層が形成
される。過熱ヒーター４１０、４１１及び４１２は矢印
の方向に移動可能とされ、基板４９０とともに堆積室４
１７、４１８、４１９の方に搬送レール４１３側から必
要に応じて移動され、また、堆積室４１７、４１８、４
１９側から搬送レール４１３により基板４９０を移動可
能にしている。なお、各チャンバーには不図示のコンダ
クタンスバルブを介して不図示の真空ポンプのような排
気手段が接続されているのはいうまでもない。図６は本
発明の半導体積層膜の連続形成装置の基本的な一例を示
す摸式的説明図である。図６において、本発明の半導体
積層膜の連続形成装置は、基本的には帯状基体の巻き出
し室６０１、高周波プラズマＣＶＤ法によるｎ型半導体
層（すなわち、第１の導電型半導体層）の成膜室６０
２、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室
６０３、プラズマドーピングによる第１ｐ型半導体層
（すなわち、第２の導電型半導体層を構成する層Ａ）の
成膜室６０４、高周波プラズマＣＶＤ法による第２ｐ型
半導体層（すなわち、第２の導電型半導体層を構成する
層Ｂ）の成膜室６１１、帯状基体の巻き取り室６０５か
ら構成されており、各室間はそれぞれガスゲート６０６
によって接続されている。本発明の装置において、帯状
基体６０７は、帯状基体の巻き出し室６０１内のボビン
６０８から巻き出され、帯状基体巻き取り室６０５内の
ボビン６０９に巻き取られるまでに、ガスゲートで接続
された４個の成膜室を通過しながら移動させられ、その
間に表面にｎｉｐ構造の非単結晶半導体の積層膜を形成
される。図７は、図６に示される装置の成膜室の一例を
説明するための模式的断面図である。図７において、７
０１は帯状基体、７０２は真空容器、７０３、７０４は
夫々ガスゲート、７０５は放電室、７０６は放電電極、
７０７は原料ガス導入管、７０８は排気管、７０９はブ
ロックヒーター、７１０は放電室外部排気口、７１１は
成膜領域開口調整板、７１２は成膜室蓋、７１３、７１
４は夫々ヒーター、７１５、７１６は夫々熱電対、７１
７はリフレクター、７１８は支持ローラー、７１９は分
離通路、７２０はゲートガス導入管である。図示される
ように、帯状基板７０１はガスゲート７０３及び７０４
を通じて成膜空間内に入出される。ガスゲート７０３、
７０４ではゲートガス導入管７２０からＨｅガスやＨ2
ガスのような成膜に悪影響を与えないガスを分離通路７
１９に供給することで、隣接する他の成膜室（チャンバ
ー）との間又は大気との間の分離を行うことができる。
真空容器７０２内は排気管７０８を介して真空ポンプの
ような排気手段を使用して減圧可能とされる。図７に示
される構成の場合、成膜空間のみならず、その周囲の空
間も放電室外部排気口７１０を介して排気可能とされ
る。分離通路７１９を通って供給された帯状基体７０１
は支持ローラー７１８で位置を規制されつつ成膜空間に
搬送される。成膜空間ではハロガンランプのようなラン
プヒーターを利用したヒーター７１３、７１４により、
基体７０１を所望の温度に過熱可能にされる。ヒーター
７１３、７１４の基体７０１と反対の側にはリフレクタ
ー７１７が設けられており、ランプヒーターのようなヒ
ーター７１３、７１４からの熱を効率よく基体側へ反射
可能としている。放電電極７０６は基体７０１の成膜面
に対向して配置され、また、放電電極７０６の基体７０
１とは反対側にはブロックヒーター７０９が配置されて
いる。原料ガス導入管７０７を通してブロックヒーター
７０９の裏面側に供給され、ここから成膜空間内に放出
される。成膜空間を通った基体７０１は成膜空間に入っ
てきたときと同様に支持ローラ７１８で支持されながら
ガスゲート７０４を通って搬出される。図９はトリプル
セル構造を有する成膜装置の一例を説明するための模式
的断面構成図である。図９において、９０１は帯状基体
の巻き出し室、Ａは最下部のボトムセルを形成するため
の成膜室の組、Ｂはミドルセルを形成するための成膜室
の組、Ｃは最表部のトップセルを形成するための成膜室
の組であり、９０２Ａ、９０２Ｂ、９０２Ｃは夫々高周
波プラズマを利用した第１の導電型の半導体層を形成す
るための成膜室、９０３Ａ、９０３Ｂ、９０３Ｃ、９１
１Ａ、９１１Ｂは夫々高周波プラズマを利用したｉ型半
導体層の成膜室、９１０Ａ、９１０Ｂは夫々マイクロ波
プラズマを利用したｉ型半導体層の成膜室、９０４Ａ、
９０４Ｂ、９１１Ｃは夫々高周波プラズマを利用した第
２導電型の半導体層（層Ａ）を形成するための成膜室、
９０５は帯状基体の巻き取り室、９０６はガスゲート、
９０７は帯状基体、９０８は帯状基体の巻き出しボビ
ン、９０９は帯状基体の巻き取りボビンである。図９で
は、帯状基体９０７は巻き出しボビン９０８から巻き出
されてガスゲート９０６を通って連続的に配設されてい
る各成膜室（チャンバー）を通る間に成膜され、再び反
対側の巻き取りボビンに巻き取られるようになってい
る。また、図９では、帯状基体９０７が円弧状になるよ
うに各成膜室が配置されているが、これは基体をよりス
ムーズに搬送するため、基体９０７の自重によるたわみ
を考慮しているためである。図１０に、図９（又は図
６）の成膜室に適用可能なマイクロ波を利用した成膜室
の好適な一例を説明するための模式的断面図である。図
中、図７に示した符号と同じ符号で示される部分は同じ
部材を示す。１００２は放電室ユニット、１００９はコ
ンダクタンスバルブ、１０１０は荒引き用排気管、１０
１４はバイアス電極、１０２１はマイクロ波導入窓、１
０２２は穴開き仕切り板、１０２３は圧力測定管、１０
２４は成膜室温度調整装置、１０２５は基体温度調整装
置（ヒーターなど）である。搬入された基体９０７はヒ
ーターで過熱された後、成膜領域に搬送され、基体９０
７上に成膜され、その後搬出される。もちろん、これ等
の装置は必要に応じて適宜変形可能であるのはいうまで
もない。つまり、第２ｐ型（ｎ型）半導体層（すなわ
ち、第２の導電型半導体層を構成する層Ｂ）を形成する
工程で用いる高周波電力の周波数よりも低い周波数の放
電電力を用いてプラズマドーピングにより第１ｐ型（ｎ
型）半導体層（すなわち、第２の導電型半導体層を構成
する層Ａ）を形成することで、まず不純物イオンがｉ型
半導体層の表面に効率よく打ち込まれ、結晶質を含む第
１ｐ型（ｎ型）半導体屑が形成される。次に、高周波プ
ラズマＣＶＤ法で非晶質のみからなる第２ｐ型（ｎ型）
半導体層を前記第１ｐ型（ｎ型）半導体層の上に形成す
ることにより、光電変換効率の高い光起電力素子用の半
導体積層膜を大面積に特性のバラツキやムラなく形成す
ることができる。以上の作用の詳細なメカニズムはまだ
明らかになっていないが、以下のようなことが考えられ
る。プラズマドーピングで結晶質を含む層Ａを形成する
際に、まず不純物イオンがｉ型半導体層の表面に打ち込
まれ、前記層Ａ最表面は大きなダメージを受け、とくに
結晶領域では多くの表面準位が存在していると考えられ
る。前記表面準位は、透明電極を前記層Ａの上に形成し
た場合、透明電極とｐ型（又はｎ型）半導体層との界面
準位となり、ｐ型（又はｎ型）半導体層の最表面におけ
る活性化エネルギーを大きくする、あるいは、キャリア
をトラップすることにより光起電力素子内の内部ポテン
シャルを歪める、などにより、透明電極とｐ型（又はｎ
型）半導体層とのキャリアの移動に対して表面準位が悪
影響を及ぼすと考えられる。これに対して、前記層Ａの
上に、高周波プラズマＣＶＤ法で非晶質のみからなる第
層Ｂを形成することで、大きなダメージを受けた前記層
Ａ最表面に存在する表面準位を非晶質半導体で均一に被
覆し、該表面準位を低減させることができるものと考え
られる。その結果、透明電極とｐ型（又はｎ型）半導体
層とのキャリアの移動に対して表面準位が悪影響を及ぼ
すことがなくなり、光電変換効率の高い光起電力素子用
の半導体積層膜が大面積に特性のバラツキやムラなく形
成することができると考えられる。 （透明電極）本発明における透明電極１０７は、光を透
過する光入射側の電極としての役割と、膜厚を最適化す
ることで反射防止膜としての役割を兼ねている。透明電
極１０７は、半導体層の吸収可能な波長領域において高
い透過率を有することと、抵抗率が低いことが要求され
る。好ましくは、５５０ｎｍにおける透過率が、８０％
以上、より好ましくは、８５％以上であることが望まし
い。また、抵抗率は好ましくは、５×１０-3Ωｃｍ以
下、より好ましくは、１×１０-3Ωｃｍ以下であること
が望ましい。その材料としては、例えば、Ｉｎ2Ｏ3，Ｓ
ｎＯ2，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2），ＺｎＯ，Ｃｄ
Ｏ，Ｃｄ2ＳｎＯ4，ＴｉＯ2，Ｔａ2Ｏ5，Ｂｉ2Ｏ3，Ｍ
ｏＯ3，ＮａxＷＯ3等の導電性酸化物あるいはこれらを
混合したものが好適に用いられる。また、これらの化合
物に、導電率を変化させる元素（ドーパント）を添加し
ても良い。導電率を変化させる元素（ドーパント）とし
ては、例えば、透明電極１０７がＺｎＯの場合には、Ａ
ｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ2Ｏ3の場
合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、また
ＳｎＯ2の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。
また、透明電極１０７の形成方法としては、蒸着法、Ｃ
ＶＤ法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。 （集電電極）本発明における集電電極１０８は、透明電
極１０７の抵抗率が充分低くできない場合に必要に応じ
て透明電極１０７上の一部分に形成され、電極の抵抗率
を下げ光起電力素子の直列抵抗を下げる働きをする。そ
の材料としては、例えば、金、銀、銅、アルミニウム、
ニッケル、鉄、クロム、モリブデン、タングステン、チ
タン、コバルト、タンタル、ニオブ、ジルコニウム等の
金属、またはステンレス等の合金、あるいは粉末状金属
を用いた導電ペーストなどが挙げられる。そしてその形
状はできるだけ半導体層への入射光を遮らないように枝
状に形成される。
る。本発明では、非単結晶半導体の積層膜を有する光起
電力素子において、少なくとも第１の導電型半導体層上
にｉ型半導体層、第２の導電型半導体層を有し、前記第
２の導電型半導体層が、前記ｉ型半導体層の表面を価電
子制御剤を含むプラズマに曝すことで形成した層Ａと、
前記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体
層の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有する構成とした。このような構成とした結果、
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができ、ま
た前記ｉ型半導体層と前記層Ａとの界面と、前記層Ｂを
堆積する時の界面が分離されるため、光起電力素子の開
放電圧（Ｖ OC）とフィルファクター（Ｆ．Ｆ．）が増大
し、光電変換効率が向上した。以上の作用の詳細なメカ
ニズムはまだ明らかになっていないが、以下のようなこ
とが考えられる。まず、ｉ型半導体層の表面を価電子制
御剤を含むプラズマに曝すことによって、表面近傍のｉ
型半導体層をｐ型化あるいはｎ型化して前記層Ａを形成
することによって、ｐｉｎ接合のｐ／ｉ界面あるいはｎ
／ｉ界面を既に形成されたｉ型半導体層の内部に形成す
ることができる。ここでｐｉｎ接合のｐ／ｉ界面あるい
はｎ／ｉ界面は、光起電力素子においてそれらの界面の
方向から光を入射させる場合、ビルトインポテンシャル
の大小を左右する非常に重要な界面である。光入射側の
ｐ／ｉ界面あるいはｎ／ｉ界面は、その界面近傍におい
てｉ型半導体層で発生するフォトキャリアの大部分が発
生しているため、その界面近傍においてｉ型半導体層が
十分に空乏層化していることが重要である。そのために
は、ｐ／ｉ界面あるいはｎ／ｉ界面のバンドプロファイ
ルが、発生したフォトキャリアをｐ型半導体層あるいは
ｎ型半導体層に逆拡散させないような形になっているこ
とと、ｐ／ｉ界面あるいはｎ／ｉ界面において界面準位
が少なく、発生したフォトキャリアの再結合が少ないこ
とが必要である。ところが、従来の技術のようにｉ型半
導体層の上に第２の導電型半導体層を堆積して形成する
場合には、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面
と堆積される層と層の界面が一致することになり、ｐ／
ｉ界面あるいはｎ／ｉ界面における界面準位を低減する
ことは難しい。これは、堆積層と堆積層の間に生じるの
界面準位のためであると考えられる。このような界面準
位の生じる原因としては、第１の層（例えば、ｉ型半導
体層）を堆積した後、第２の層（例えば、第２の導電型
半導体層）を堆積する前に、第１の層の表面に不必要な
不純物が吸着してその不純物が界面に残るため、あるい
は第１の層と第２の層の構造が異なることで不整合が生
じるため等があげられる。ところが、本発明の光起電力
素子においては、ｐ／ｉ界面あるいはｎ／ｉ界面が既に
形成されたｉ型半導体層の内部に形成されるため、ｐ／
ｉ界面あるいはｎ／ｉ界面と堆積層と堆積層の間の界面
が分離されることによって、ｐ／ｉ界面あるいはｎ／ｉ
界面における界面準位を低減することができたと考えら
れる。また、表面近傍のｉ型半導体層をｐ型化あるいは
ｎ型化するため、層Ａとｉ型半導体層との間に大きな構
造の違いがないことによって、ｐ／ｉ界面あるいはｎ／
ｉ界面における界面準位を低減することができたと考え
られる。また、表面近傍のｉ型半導体層をｐ型化あるい
はｎ型化することは、ｐ型半導体層あるいはｎ型半導体
層を堆積するよりも、ｐ／ｉ界面あるいはｎ／ｉ界面に
おける界面準位を低減することができたと考えられる。
さらに、本発明の光起電力素子においては、堆積層と堆
積層との間の界面がｐ／ｐ界面あるいはｎ／ｎ界面とな
るが、これらの界面は多少の界面準位があっても、光起
電力素子に対する悪影響は少ないと考えられる。ところ
で、本発明者は、実験により、表面近傍のｉ型半導体層
をｐ型化あるいはｎ型化して形成した層Ａは、大面積に
わたって均一に形成することができるが、光起電力素子
のビルトインポテンシャルを更に高めるべくヘビードー
プするためには、徴妙な形成条件の選択をすることが望
ましいことを見いだした。さらに、本発明者は、実験に
より、堆積によって形成される層Ｂは、ｉ型半導体層を
ｐ型化あるいはｎ型化して形成した層Ａよりも、ヘビー
ドープし易く、活性化したアクセプターあるいはドナー
の密度を十分高くすることができ、ドーピング層の活性
化エネルギーを十分小さくできて、光起電力素子のビル
トインポテンシャルを高め易いという知見を得た。そこ
で、本発明者は、第２の導電型半導体層全体の光吸収が
光起電力素子の短絡電流（ＪSC）を損なわないように膜
厚を薄くしつつ、堆積によって形成される層Ｂを層Ａの
上に積層することにより、ドーピング層全体の活性化エ
ネルギーを十分小さくすることができた。本発明者は、
以上の結果を総合し、前記層Ａの上に、前記層Ｂを堆積
して、第２の導電型半導体層を複数の層からなるように
することによって、ｐ／ｉ界面あるいはｎ／ｉ界面にお
ける界面準位を低減させ、なおかつ活性化したアクセプ
ターあるいはドナーの密度が高く、活性化エネルギーが
小さいことと吸収係数が小さいこととを両立させたドー
ピング層を形成することができた。また、本発明では、
前記層Ａが更にバンドギャップを拡大する元素を含むこ
とで、ビルトインポテンシャルが高まると同時に前記層
Ａでの光吸収が減少して、光起電力素子の短絡電流（Ｊ
SC）が増大し、光電変換効率をさらに向上することがで
きる。加えて、本発明では、前記層Ｂが更にバンドギャ
ップを拡大する元素を含むため、前記層Ｂでの光吸収が
減少して、光起電力素子の短絡電流（ＪSC）が増大し、
光電変換効率をさらに向上することができる。また、本
発明では、前記層Ａ及び前記層Ｂが更にバンドギャップ
を拡大する元素を含むことで、より一層光電変換効率を
向上することができる。本発明では、前記第１の導電型
をｎ型に、前記第２の導電型をｐ型とすることで、ｐ型
半導体層側から光入射する構成の光起電力素子を得るこ
とができる。加えて、本発明では、前記第１の導電型を
ｐ型とし、前記第２の導電型をｎ型とすることで、ｎ型
半導体層側から光入射する構成の光起電力素子とするこ
とができる。また、本発明では、前記光起電力素子の表
面近傍にあるｉ型半導体層をｐ型化又はｎ型化して形成
された、前記層Ａの水素含有量が、前記ｉ型半導体層の
水素含有量より多くすることで、層Ａでは、バンドギャ
ップが広がり、ビルトインポテンシャルが高まり、か
つ、吸収係数を減少することができる。その結果、光起
電力素子の開放電圧（ＶOC）と短絡電流（ＪSC）を増大
することができ、光電変換効率を向上できる。また、本
発明では、前記層Ａの結晶形態を非晶質とし、前記層Ｂ
の結晶形態を微結晶又は多結晶とすることで、ドーピン
グ層の活性化エネルギーと吸収係数を低下できる。その
結果、開放電圧（ＶOC）と短絡電流（ＪSC）を増大で
き、光電変換効率を向上することができる。この詳細な
メカニズムはまだ明らかになっていないが、一般に微結
晶あるいは多結晶半導体からなるドーピング層と非晶質
半導体からなるｉ型半導体層が接することによってｐ／
ｉ界面あるいはｎ／ｉ界面が形成される場合、ｐ／ｉ界
面あるいはｎ／ｉ界面に界面準位が生じると考えられる
が、本発明の光起電力素子では、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に非晶質半導体からなるドーピング層
が存在するので、微結晶あるいは多結晶半導体と非晶質
半導体とが接することによって生じる界面準位は、ｐ／
ｐ界面あるいはｎ／ｎ界面にあるので、界面準位による
悪影響が大幅に低減され、ビルトインポテンシャルが高
められたと考えられる。さらに、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に、微結晶あるいは多結晶半導体より
もバンドギャップの広い非晶質半導体からなるドーピン
グ層が存在することにより、ビルトインポテンシャルが
高められたと考えられる。本発明では、前記層Ａを形成
するときのプラズマを生起させるガスの圧力を、前記層
Ｂを堆積するときのガスの圧力よりも低くすることで、
前記層Ａを形成するときに、ｉ型半導体層の表面近傍
を、所望の深さまでｐ型化又はｎ型化しかつバンドギャ
ップを拡大することができ、前記層Ｂを形成するとき
は、堆積反応を主にすることができる。また、本発明で
は、前記層Ａを形成するときのＤＣ電圧又はＡＣ電力
を、前記層Ｂを堆積するときのＤＣ電圧又はＡＣ電力よ
りも大きくすることで、前記層Ａを形成するときに、ｉ
型半導体層の表面近傍を、所望の深さまでｐ型化又はｎ
型化しかつバンドギャップを拡大することができ、前記
層Ｂを形成するときは、堆積反応を主にすることができ
る。加えて、本発明では、前記層Ａを形成するときのガ
スの水素希釈率が、前記層Ｂを堆積するときのガスの水
素希釈率よりも高いため、前記層Ａを形成するときに、
ｉ型半導体層の表面近傍を、所望の深さまでｐ型化ある
いはｎ型化しかつバンドギャップを拡大することがで
き、前記層Ｂを形成するときは、堆積反応を主にするこ
とができる。更に、本発明では、前記層Ａを形成すると
きの放電電力の周波数を、前記層Ｂを堆積するときの放
電電力の周波数よりも低くすることで、特性のバラツキ
やムラがないか、ほとんどなく、半導体層を大面積にわ
たって形成することができる。また、本発明では、前記
層Ａを形成するときの放電電力の周波数を５ｋＨｚ〜５
００ｋＨｚとすること、更に、放電電力を０．０１Ｗ／
ｃｍ2〜５Ｗ／ｃｍ2とすることで、効率よくドーピング
を行うことができる。加えて、本発明では、前記層Ｂを
形成するときの放電電力の周波数を１ＭＨｚ〜１００Ｍ
Ｈｚとすることで、更に、放電電力を０．００１Ｗ／ｃ
ｍ2〜１Ｗ／ｃｍ2とすることで、高特性の膜を成膜する
ことができる。以下では、本発明に係る実施態様例に関
して説明する。 （光起電力素子）本発明の光起電力素子の構成として
は、例えば、図１又は図５に示したシングルセル型、及
び、図２又は図８に示したスタックセル型の２種類が好
適な一例として挙げられる。以下では、図１及び図２を
参照して、本発明の光起電力素子の構成とその製造方法
を詳細に説明する。図１は、本発明に係るシングルセル
型の光起電力素子を示した概略断面図の一例である。た
だし、本発明は図１の構成の光起電力素子に限られるも
のではない。図１において、１０１は基板、１０２は裏
面電極、１０３は第１の導電型（ｎ型）半導体層、１０
４はｉ型半導体層、１０５は第２の導電型（ｐ型）半導
体層を構成する層Ａ、１０６は第２の導電型（ｐ型）半
導体層を構成する層Ｂ、１０７は透明電極、１０８は集
電電極である。また、図１はｐ型半導体層側から光入射
する構成であるが、ｎ型半導体層側から光入射する構成
の光起電力素子の場合は、１０３が第１の導電型（ｐ
型）半導体層、１０５が第２の導電型（ｎ型）半導体層
を構成する層Ａ、１０６が第２の導電型（ｎ型）半導体
層を構成する層Ｂとなる。さらに、図１は基板と逆側か
ら光を入射する構成であるが、基板側から光を入射する
構成の光起電力素子では、基板１０１が光透過性とな
り、透明電極と裏面電極の位置が逆になり１０２が透明
電極、１０３が第１の導電型（ｐ型／ｎ型）半導体層、
１０５が第２の導電型（ｎ型／ｐ型）半導体層を構成す
る層Ａ、１０６が第２の導電型（ｎ型／ｐ型）半導体層
を構成する層Ｂ、１０７が裏面電極となることもある。
図２は、本発明に係るスタックセル型の光起電力素子を
示した概略断面図の一例である。ただし、本発明は図２
の構成の光起電力素子に限られるものではない。図２の
スタックセル型の光起電力素子は、３つのｐｉｎ接合が
積層された構造をしており、２１９は光入射側から数え
て第１のｐｉｎ接合、２１８は第２のｐｉｎ接合、２１
７は第３のｐｉｎ接合である。これら３つのｐｉｎ接合
は、基板２０１上に形成された、裏面電極２０２上に積
層されたものであり、３つのｐｉｎ接合の最上部に、透
明電極２１５と集電電極２１６が形成されて、スタック
型の光起電力素子を形成している。図２に示されるｐｉ
ｎ接合２１７、２１８及び２１９は夫々第１の導電型
（ｎ型／ｐ型）半導体層２０３、２０７及び２１１、ｉ
型半導体層２７１、２７２及び２１２、第２の導電型
（ｐ型／ｎ型）半導体層を構成する層Ａ２０５、２０９
及び２１３、第２の導電型（ｐ型／ｎ型）半導体層を構
成する層Ｂ２０６、２１０及び２１４を有する。また、
ｐｉｎ接合２１７及び２１８においては、ｉ層２７１及
び２７２を３つの領域に分けて作製した例が示されてお
り、夫々放電周波数としてＲＦ（radio Frequency ）波
帯を利用して作製されたＲＦ−ｉ層２５１及び２６１又
は２５２及び２６２と放電周波数としてマイクロ波（μ
波）帯を利用して作製されたμＷ−ｉ層２０４又は２０
８を有している。このような領域は、マイクロ波を用い
ることによってｉ層２７１及び２７２を高速成膜可能に
し、短時間で必要な層厚を得るためであり、ＲＦ波の使
用により総合的にｉ層２７１及び２７２の特性を向上さ
せるために結果として設けられる。従って、所望の特性
を得ることができるのであれば、ｉ層２７１又は２７２
は１つの領域として形成されて良い。また、図２におい
ては、ｐｉｎ接合を３組積層した場合について説明した
が、所望に応じて２組の積層であってもよく、３組より
多い数の積層であってもよい。但し、光の吸収効率、発
電効率は充分に考慮されるべきである。また、図１の光
起電力素子と同様に光の入射方向によって、ドーピング
層や電極の配置が入れ替わることもある。図５は別の光
起電力素子の構成の好適な一例を示す模式的断面図であ
る。図５において、図１と同じ符号で示してある部分は
同じものを示す。図５において示される素子では、基板
１０１と裏面電極とを共通化した例を示している。図８
は、更に別の好適な光起電力素子の構成の一例を示す模
式的断面図である。図８において、図２と同じ符号で示
してある部分は同じものを示す。図８に示される素子で
は、トリプルセルであることが図２に示される素子と同
じであるが、層Ａを最も光入射側のセル（トップセル）
にのみ形成している点、及び基板２０１上に反射性導電
層２９１を形成した後、緩衝層２９２を介して半導体層
を形成している点が大きな違いである。なお、図中２８
１及び２８２は夫々第２の導電型半導体層である。以
下、上述した本発明の光起電力素子を構成する各層につ
いて、形成する順に詳しく説明する。 （基板）本発明で使用される基板は所望に応じて適宜選
択可能であるが、少なくとも基板上に前述した如くの半
導体層等を形成できるものであることが必要である。こ
のような基板はその結晶形態（例えば、単結晶質又は非
単結晶質）は特に限定されない。電気的性質は導電性で
あっても絶縁性であってもよく、総合的な光起電力装置
の構成や作製の手順、工程に応じて適宜選択される。光
学的性質は透光性でも非透光性でも良い。但し、変形や
歪みが少なく、所望の強度を有するものを基板として使
用することが好ましい。基板の材料としては、例えば、
Ｆｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，
Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例
えば真鍮、ステンレス鋼等の薄板及びその複合体、及び
ポリエステル、ポリエチレン、ポリカーボネート、セル
ロースアセテート、ポリプロピレン、ポリ塩化ビニル、
ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリ
イミド、エポキシ等の耐熱性合成樹脂のフィルムまたは
シート又はこれらとガラスファイバー、カーボンファイ
バー、ホウ素ファイバー、金属繊維等との複合体、及び
これらの金属の薄板、樹脂シート等の表面に異種材質の
金属薄膜及び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，
ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等
により表面コーティング処理を行ったものおよび、ガラ
ス、セラミックスなどが挙げられる。基板が金属等の電
気導電性である場合には直接電流取り出し用の電極とし
ても良いし、更にあるいは合成樹脂等の電気絶縁性であ
る場合には堆積膜の形成される側の表面にＡｌ，Ａｇ，
Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，
Ｃｕ，ステンレス，真鍮，ニクロム，ＳｎＯ2，Ｉｎ2Ｏ
3，ＺｎＯ，ＩＴＯ等のいわゆる金属単体又は合金、及
び透明導電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ
等の方法であらかじめ表面処理を行って電流取り出し用
の電極を形成しておくことが望ましい。勿論、基板が金
属等の電気導電性のものであるかないかにかかわらず、
半導体層を通過してきた光（例えば長波長光）の基板表
面上での反射率を向上させたり、基板材質と堆積膜との
間での構成元素の相互拡散を防止する等の目的で異種の
金属層等を前記基板上の堆積膜が形成される側に設けて
も良い。又、前記基板が比較的透明であって、該基板の
側から光入射を行う層構成の光起電力素子とする場合に
は前記透明導電性酸化物や金属薄膜等の導電性薄膜をあ
らかじめ堆積形成しておくことが望ましい。また、前記
基板の表面性としてはいわゆる平滑面であっても、微小
の凹凸面であっても良い。微小の凹凸面とする場合には
その凹凸形状は球状、円錐状、角錐状等所望の形状であ
ってよいが、その最大高さ（Ｒmax）を好ましくは０．
０５μｍ乃至２μｍとすることにより、該表面での光反
射を乱反射させることができる。これによって、該表面
での反射光の光路長の増大をもたらすことができ、入射
光の一層の利用効率を向上させることができる。基板の
形状は、用途により平滑表面或は凸凹表面の板状、長尺
ベルト状（帯状）、円筒状等であることができ、その厚
さは、所望通りの光起電力素子を形成し得るように適宜
決定するが、光起電力素子として可撓性が要求されるさ
れる場合、または基板の側より光入射がなされる場合に
は、基板としての機能が充分発揮される範囲内で可能な
限り薄くすることが出来る。しかしながら、基板の製造
上及び取扱い上、機械的強度等の点から、通常は、１０
μｍ以上とされる。特に、上述した基板として帯状基体
を用いる場合、好適に用いられる帯状基体の材質は、半
導体膜作製時に必要とされる温度において変形、歪みが
少なく、所望の強度を有し、また、導電性を有するもの
であることが好ましく、具体的にはステンレススチー
ル、アルミニウム及びその合金、鉄及びその合金、銅及
びその合金等の金属の薄板及びその複合体、及びそれら
の表面に異種材質の金属薄膜及び／またはＳｉＯ2、Ｓ
ｉ3Ｎ4、Ａｌ2Ｏ3、ＡｌＮ等の絶縁性薄膜をスパッタ
法、蒸着法、鍍金法等により表面コーティング処理を行
ったもの、又、ポリイミド、ポリアミド、ポリエチレン
テレフタレート、エポキシ等の耐熱性樹脂製シート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体の表面に金属単体
または合金、及び透明導電性酸化物（ＴＣＯ）等を鍍
金、蒸着、スパッタ、塗布等の方法で導電性処理を行っ
たものが挙げられる。また、前記帯状基体の厚さとして
は、前記搬送手段による搬送時に作製される湾曲形状が
維持される強度を発揮する範囲内であれば、コスト、収
納スペース等を考慮して可能な限り薄い方が望ましい。
具体的には、好ましくは０．０１ｍｍ〜５ｍｍ、より好
ましくは０．０２ｍｍ〜２ｍｍ、最適には０．０５ｍｍ
〜１ｍｍであることが望ましいが、金属等の薄板を用い
る場合、厚さを比較的薄くしても所望の強度が得られや
すい。前記帯状基体の幅寸法については、各成膜室に形
成されるプラズマの均一性が保たれ、且つ、形成する光
起電力素子のモジュール化に適した大きさであることが
好ましく、具体的に好ましくは５ｃｍ〜１００ｃｍ、よ
り好ましくは１０ｃｍ〜８０ｃｍであることが望まし
い。前記帯状基体の長さについては、特に制限されるこ
とはなく、ロール状に巻き取られる程度の長さであって
も良く、長尺のものを溶接等によって更に長尺化したも
のであっても良い。前記したように、基板表面上での反
射率を向上させるための反射性導電膜を基体上に作製す
る場合、該反射性導電膜の材質として好適に用いられる
ものとしてＡｇ、Ａｌ、Ｃｒ、Ａｕ、Ｃｕ等が挙げられ
る。また、基板材質と半導体膜との間での構成元素の相
互拡散を防止したり、短絡防止用の緩衝層とする等の場
合、透明導電性酸化物を前記基板と半導体膜との間に作
製される側に設けることが好ましい。該透明導電性酸化
物相の材質として好適に用いられるものとして、例えば
ＺｎＯが挙げられる。 （裏面電極、光反射層）本発明における裏面電極は、光
入射側に対し半導体層の反対面に配される電極である。
したがって、基板上、あるいは基板が透光性で、基板の
方向から光を入射させる場合には、半導体層を介して基
板と反対側の位置に配置される。裏面電極の材料として
は、例えば、金、銀、銅、アルミニウム、ニッケル、
鉄、クロム、モリブデン、タングステン、チタン、コバ
ルト、タンタル、ニオブ、ジルコニウム等の金属または
ステンレス等の合金が挙げられる。なかでもアルミニウ
ム、銅、銀、金などの反射率の高い金属が特に好まし
い。反射率の高い金属を用いる場合には、裏面電極に半
導体層で吸収しきれなかった光を再び半導体層に反射す
る光反射層の役割を兼ねさせる事ができる。また裏面電
極の形状は平坦であっても良いが、光を散乱する凹凸形
状を有する事がより好ましい。光を散乱する凹凸形状を
有する事によって、半導体層で吸収しきれなかった長波
長光を散乱させて半導体層内での光路長を延ばし、光起
電力素子の長波長感度を向上させて短絡電流を増大さ
せ、光電変換効率を向上させることができる。光を散乱
する凹凸形状は、凹凸の山と谷の高さの差がＲmaxで
０．０５μｍ〜２．０μｍ、より好ましくは０．２μｍ
から２．０μｍであることが望ましい。ただし基板が裏
面電極を兼ねる場合には、裏面電極の形成を必要としな
い場合もある。また、裏面電極の形成には、蒸着法、ス
パッタ法、メッキ法、印刷法などが用いられる。また裏
面電極を光を散乱する凹凸形状に形成する場合には、形
成した金属あるいは合金の膜をドライエッチングするか
あるいはウエットエッチングするかあるいはサンドブラ
ストするかあるいは加熱すること等によって形成され
る。また基板を加熱しながら前述の金属あるいは合金を
蒸着することにより光を散乱する凹凸形状を形成するこ
ともできる。また、裏面電極１０２と第１の導電型（ｎ
型）半導体層１０３との間に、図中には示されていない
が、導電性酸化亜鉛等の拡散防止層を更に設けても良
い。該拡散防止層の効果としては裏面電極１０２を構成
する金属元素がｎ型半導体層中へ拡散するのを防止する
のみならず、若干の抵抗値をもたせることで半導体層を
挟んで設けられた裏面電極１０２と透明電極１０７との
間にピンホール等の欠陥で発生するショートを防止する
こと、及び薄膜による多重干渉を発生させ入射された光
を光起電力素子内に閉じ込める等の効果を挙げることが
できる。 （半導体層）本発明における半導体層の材料としては、
例えば、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を有する、ある
いはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等のＩＶ族合金を有す
る非単結晶材料が好適に用いられる。また、以上の半導
体材料の中で、本発明の光起電力装置に特に好適に用い
られる半導体材料としては、例えば、ａ−Ｓｉ：Ｈ（水
素化非晶質シリコン），ａ−Ｓｉ：Ｆ（フッ素化非晶質
シリコン），ａ−Ｓｉ：Ｈ：Ｆ（水素フッ素化非晶質シ
リコン），ａ−ＳｉＧｅ：Ｈ（水素化非晶質シリコンゲ
ルマニウム），ａ−ＳｉＧｅ：Ｆ（フッ素化非晶質シリ
コンゲルマニウム），ａ−ＳｉＧｅ：Ｈ：Ｆ（水素フッ
素化非晶質シリコンゲルマニウム），ａ−ＳｉＣ：Ｈ
（水素化非晶質シリコンカーバイド），ａ−ＳｉＣ：Ｆ
（フッ素化非晶質シリコンカーバイド），ａ−ＳｉＣ：
Ｈ：Ｆ（水素フッ素化非晶質シリコンカーバイド）等
の、あるいはそれらの微結晶を含むＩＶ族及びＩＶ族合
金系非単結晶半導体材料が挙げられる。また、半導体層
は価電子制御及び禁制帯幅制御を行うことができる。具
体的には、半導体層を形成する際に価電子制御剤又は禁
制帯幅制御剤となる元素を含む原料化合物を単独で、又
は前記堆積膜形成用原料ガス又は前記希釈ガスに混合し
て成膜空間内に導入してやれば良い。また、半導体層
は、価電子制御によって、少なくともその一部が、第１
の導電型（ｐ型又はｎ型）と第２の導電型（第１の導電
型と反対のｎ型又はｐ型）にドーピングされ、少なくと
も一組のｐｉｎ接合を形成する。そして、ｐｉｎ接合を
有する組を複数組積層することにより、いわゆるスタッ
クセルの構成になる。また、半導体層の形成方法として
は、マイクロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ
法、光ＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種
ＣＶＤ法によって、あるいはＥＢ蒸着、ＭＢＥ、イオン
プレーティング、イオンビーム法等の各種蒸着法、スパ
ッタ法、スプレー法、印刷法などによって、形成され
る。工業的に採用されている方法としては、原料ガスを
プラズマで分解し、基板上に堆積させるプラズマＣＶＤ
法が好んで用いられる。また、反応装置としては、バッ
チ式の装置や連続成膜装置などが所望に応じて使用でき
る。以下では、本発明の光起電力装置に特に好適なＩＶ
族及びＩＶ族合金系非単結晶半導体材料を用いた半導体
層について、さらに詳しく述べる。 （１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は
照射光に対してキャリアを発生輸送する重要な層であ
る。ｉ型層としては、実質的にｉ型層として機能するの
であれば僅かにｐ型、僅かにｎ型の層も使用することが
できる。ＩＶ族及びＩＶ族合金系非単結晶半導体材料に
は、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲン
原子（Ｘ）が含有される。ｉ型層に含有される水素原子
（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結
合手（ダングリングボンド）を補償する働きをし、ｉ型
層でのキァリアの移動度と寿命の積を向上させるもので
ある。またｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の
界面準位を補償する働きをし、光起電力素子の光起電
力、光電流そして光応答性を向上させる効果のあるもの
である。ｉ型層に含有される水素原子または／及びハロ
ゲン原子は１〜４０原子％が最適な含有量として挙げら
れる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面
側で水素原子または／及びハロゲン原子の含有量が多く
分布していることは好ましい。該界面近傍での水素原子
または／及びハロゲン原子の含有量はバルク（界面から
離れた位置、例えば層厚方向の中央近傍）内の含有量の
１．１〜２倍の範囲が好ましい範囲として挙げられる。
更にシリコン原子の含有量に対応して水素原子または／
及びハロゲン原子の含有量が変化していることが好まし
い。また、スタック型の光起電力素子においては、光入
射側に近いｐｉｎ接合のｉ型半導体層の材料としては、
バンドギャップの広い材料、光入射側に遠いｐｉｎ接合
のｉ型半導体層の材料としては、バンドギャップの狭い
材料を用いることが望ましい。また、ｉ型半導体層の材
料としては非晶質半導体材料が好ましい。例えば、非晶
質シリコン、非晶質シリコンゲルマニウムは、ダングリ
ングボンドを補償する元素によって、ａ−Ｓｉ：Ｈ，ａ
−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ
−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ等と表記され
る。本発明の光起電力素子のに好適なｉ型半導体層の特
性としては、水素原子の含有量（ＣH）が、１．０〜２
５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2の疑似太陽
光照射下の光電導度（σp）が、１．０×１０-7Ｓ／ｃ
ｍ以上、暗電導度（σd）が、１．０×１０-9Ｓ／ｃｍ
以下、コンスタントフォトカレントメソッド（ＣＰＭ）
によるアーバックエナジーが、５５ｍｅＶ以下、局在準
位密度は１０／ｃｍ以下のものが好適に用いられる。ま
た、半導体層は、価電子制御によって、少なくともその
一部が、第１の導電型（ｐ型又はｎ型）と第２の導電型
（第１の導電型と反対のｎ型又はｐ型）にドーピングさ
れ、少なくとも一組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。 （２）ｐ型半導体層またはｎ型半導体層 本発明におけるｐ型半導体層またはｎ型半導体層は、本
発明の光起電力素子を特徴づける、第１の導電型半導体
層及び第２の導電型半導体層（層Ａ、層Ｂ）を構成する
層であり、また、その特性を左右する重要な層である。
ｐ型半導体層またはｎ型半導体層の材料としては、非単
結晶材料が好適に用いられる。本発明の非単結晶材料と
は、非晶質材料（ａ−と表示する）、微結晶材料（μｃ
−と表示する）、及び、多結晶材料（ｐｏｌｙ−と表示
する）を指す。非晶質材料あるいは微結晶材料として
は、例えば、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓｉ
Ｃ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−Ｓ
ｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：
ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓｉ
Ｎ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−Ｓ
ｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：
ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−Ｓｉ
Ｃ：Ｈ，μＣ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μＣ
−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：Ｈ
Ｘ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，
μＣ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−Ｓ
ｉＯＣＮ：Ｈ，μＣ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電
子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉ
ｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子
Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げ
られる。多結晶材料としては、例えば、ｐｏｌｙ−Ｓ
ｉ：Ｈ，ｐｏｌｙ−Ｓｉ：ＨＸ，ｐｏｌｙ−ＳｉＣ：
Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，ｐｏｌｙ−ＳｉＯ：Ｈ，
ｐｏｌｙ−ＳｉＯ：ＨＸ，ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏ
ｌｙ−ＳｉＮ：ＨＸ，ｐｏｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏ
ｌｙ−ＳｉＧｅＣ：ＨＸ，ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐ
ｏｌｙ−ＳｉＯＮ：ＨＸ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，
ｐｏｌｙ−ＳｉＯＣＮ：ＨＸ，ｐｏｌｙ−Ｓｉ，ｐｏｌ
ｙ−ＳｉＣ，ｐｏｌｙ−ＳｉＯ，ｐｏｌｙ−ＳｉＮ等に
ｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａ
ｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率
表第Ｖ族原子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加し
た材料が挙げられる。特に光入射側のｐ型層またはｎ型
層には、光吸収の少ない結晶性の半導体層か、バンドギ
ャップの広い非晶質半導体層が適している。ｐ型層への
周期率表第ＩＩＩ族原子の添加量およびｎ型層への周期
率表第Ｖ族原子の添加量は０．１〜５０原子％とするの
が望ましい。またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０原子％とするのが好ましい。特にｐ型層ま
たはｎ型層が結晶性の場合、水素原子またはハロゲン原
子は０．１〜８原子％がとするのが好ましい。さらにｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子ま
たは／及びハロゲン原子の含有量が多く分布しているも
のが好ましい分布形態として挙げられ、該界面近傍での
水素原子または／及びハロゲン原子の含有量はバルク内
の含有量の１．１〜２倍の範囲が好ましい範囲として挙
げられる。このようにｐ型層／ｉ型層、ｎ型層／ｉ型層
の各界面近傍で水素原子またはハロゲン原子の含有量を
多くすることによって該界面近傍の欠陥準位や機械的歪
を減少させることができ、本発明の光起電力素子の光起
電力や光電流を増加させることができる。光起電力素子
のｐ型層及びｎ型層の電気特性としては活性化エネルギ
ーが０．２ｅＶ以下が好ましく、０．１ｅＶ以下がより
好ましい。また非抵抗としては１００Ωｃｍ以下が好ま
しく、１Ωｃｍ以下がより好ましい。さらにｐ型層及び
ｎ型層の層厚は１〜５０ｎｍが好ましく、３〜１０ｎｍ
がより好ましい。 （３）半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。マイクロ波
プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チ
ャンバー）に原料ガス、希釈ガスなどの材料ガスを導入
し、真空排気ポンプによって排気しつつ、堆積室の内圧
を所望の圧力にして、マイクロ波電源によって発振され
たマイクロ波を、導波管によって導き、誘電体窓（アル
ミナセラミックス等）を介して前記堆積室に導入して、
材料ガスのプラズマを生起させて分解し、堆積室内に配
置された基板上に、所望の堆積膜を形成する方法であ
り、広い堆積条件で光起電力装置に適用可能な堆積膜を
形成することができる。本発明の光起電力装置用の半導
体層を、マイクロ波プラズマＣＶＤ法で、堆積する場
合、堆積室内の基板温度は１００〜４５０℃、内圧は
０．５〜３０ｍＴｏｒｒとし、マイクロ波パワーは０．
０１〜１Ｗ／ｃｍ3、マイクロ波の周波数は０．１〜１
０ＧＨｚが好ましい範囲として挙げられる。また、ＲＦ
プラズマＣＶＤ法で堆積する場合、堆積室内の基板温度
は１００〜３５０℃、内圧は０．１〜１０Ｔｏｒｒ、Ｒ
Ｆパワーは０．００１〜５．０Ｗ／ｃｍ3、堆積速度
は、０．０１〜３ｎｍ／ｓｅｃが好適な条件として挙げ
られる。本発明の光起電力装置に好適なＩＶ族及びＩＶ
族合金系非晶質半導体層の堆積に適した原料ガスとして
は、シリコン原子を含有したガス化し得る化合物、ゲル
マニウム原子を含有したガス化し得る化合物、炭素原子
を含有したガス化し得る化合物等、及び該化合物の混合
ガスを挙げることができる。具体的にシリコン原子を含
有するガス化し得る化合物としては、鎖状または環状シ
ラン化合物が用いられ、具体的には例えば、ＳｉＨ4，
Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3
Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，Ｓｉ
Ｈ3Ｄ，ＳｉＦＤ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（Ｓｉ
Ｆ2）5，（ＳｉＦ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ
3Ｆ8，Ｓｉ2Ｈ2Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（Ｓｉ
Ｃｌ2）5，ＳｉＢｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，
ＳｉＨＣｌ 3，ＳｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ
3Ｆ3などのガス状態のまたは容易にガス化し得るものが
挙げられる。具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ4，ＧｅＤ4，ＧｅＦ4，
ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，Ｇｅ
Ｈ2Ｄ 2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6等が挙げられ
る。また、本発明の光起電力素子の第１のｐ型半導体層
の形成に用いられるｉ型半導体層のバンドギャップを拡
大する元素としては、炭素、酸素、窒素等が挙げられ
る。具体的に炭素原子を含有するガス化し得る化合物と
しては、ＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整数）ＣnＨ2n
（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯ等が挙げ
られる。窒素含有ガスとしては、Ｎ2，ＮＨ3，ＮＤ3，
ＮＯ，ＮＯ2，Ｎ 2０が挙げられる。酸素含有ガスとして
は、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ 2Ｏ，ＣＨ3Ｃ
Ｈ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。また、価電子制御
するためにｐ型層またはｎ型層に導入される物質として
は周期率表第ＩＩＩ族原及び第Ｖ族原子が挙げられる。
第ＩＩＩ族原子導入用の出発物質として有効に使用され
るものとしては、具体的にはホウ素原子導入用として
は、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ1 0，Ｂ6
Ｈ12，Ｂ6Ｈ14等の水素化ホウ素、ＢＦ3，ＢＣｌ3等の
ハロゲン化ホウ素等を挙げることができる。このほかに
ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣｌ3等も挙げ
ることができる。特にＢ2Ｈ6，ＢＦ3が適している。第
Ｖ族原子導入用の出発物質として有効に使用されるの
は、具体的には燐原子導入用としてはＰＨ3，Ｐ2Ｈ4等
の水素化燐、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ
5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等のハロゲン化燐が挙げら
れる。このほかＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢ
ｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，ＳｂＦ5，ＳｂＣ
ｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3等も
挙げることができる。特にＰＨ3，ＰＦ3が適している。
また前記ガス化し得る化合物をＨ2，Ｈｅ，Ｎｅ，Ａ
ｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して、あるいはこれ
らから選択されるガスを更に堆積室に導入しても良い。
特に微結晶あるいは多結晶半導体やａ−ＳｉＣ：Ｈ等の
光吸収の少ないかバンドギャップの広い層を堆積する場
合は水素ガスで２〜１００倍に原料ガスを希釈し、マイ
クロ波パワー、あるいはＲＦパワーは比較的高いパワー
を導入するのが好ましいものである。 （４）第２の導電型（ｐ型またはｎ型）半導体層を構成
する層Ａの製造方法 以下では、本発明の第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ａの製造方法について述べる。第２
の導電型（ｐ型またはｎ型）半導体層を構成する層Ａ
は、ｉ型半導体層を形成した後、ｉ型半導体層の表面を
ｐ型またはｎ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化または
ｎ型化し、あるいは更にバンドギャップを拡大して形成
される。より具体的には、ｐ型またはｎ型の価電子制御
剤を含むプラズマとは、ＤＣ、ＡＣ、又は高周波を印加
することによって生起されるグロー放電プラズマを指
す。周波数としては、ＤＣから１０ＧＨｚ程度のマイク
ロ波までさまざまな周波数を用いることができる。プラ
ズマを形成する材料ガスとしては、前述のＩＶ族及びＩ
Ｖ族合金系非晶質半導体層の堆積に適した原料ガス、前
述の価電子制御に適した物質を含むガス、及び、前述の
希釈用ガスを混合したものが用いられる。ここで、第１
のｐ型半導体層またはｎ型半導体層は、堆積によって得
られるものではないので、前述のＩＶ族及びＩＶ族合金
系非晶質半導体層の堆積に適した原料ガスを、必ずしも
用いなくても良い。また、ＩＶ族及びＩＶ族合金系非晶
質半導体層の堆積に適した原料ガスを用いる場合も、堆
積反応よりも、表面近傍のｉ型半導体層をｐ型化または
ｎ型化する反応、あるいは更にｉ型半導体層のバンドギ
ャップを拡大する元素の注入、が主に起こるような形成
条件が選択される。このようなプラズマにｉ型半導体層
の表面をさらすことによって、ｉ型半導体層の表面から
極浅い領域まで、ｐ型またはｎ型の価電子制御剤および
ｉ型半導体層のバンドギャップを拡大する元素が注入さ
れ、表面近傍のｉ型半導体層がｐ型化またはｎ型化され
る。ｐ型化またはｎ型化される深さは、プラズマの条件
によって異なるが、１．０ｎｍから１０ｎｍが望まし
い。このような、グロー放電プラズマによる価電子制御
剤やｉ型半導体層のバンドギャップを拡大する元素のｉ
型半導体層中への注入は、結晶シリコン等に用いられて
いる従来のイオン注入とは全く異なる。従来のイオン注
入は、イオンをビーム状にして加速するものであり、イ
オンのエネルギーが高いのに対し、グロー放電プラズマ
による注入は、注入される物質のエネルギーが低く、ｉ
型半導体層の表面から極浅い領域までのみに注入され
る。また注入する深さの微妙な制御も容易であり、大面
積にわたって均一な注入が容易にできる。さらに、加速
されたイオンによってｉ型半導体層の表面がダメージを
受けることがないので、ｉ型半導体層の膜質を損なうこ
となく、局在準位の少ないドーピング層を形成すること
ができる。したがって、第２の導電型（ｐ型またはｎ
型）半導体層を構成する層Ａは、良好な膜質で大面積に
わたって均一に形成することができる。また、堆積反応
ではなく、価電子制御剤やｉ型半導体層のバンドギャッ
プを拡大する元素の注入反応を起こさせるための別の方
法としては、例えば、次に示す（イ）〜（ハ）の３つの
方法が挙げられる。 （イ）プラズマ状態の前記混合ガスの圧力を、通常ドー
ピング層を堆積する時の圧力よりも低くする方法 ガスの圧力を低くすることによって、価電子制御剤やｉ
型半導体層のバンドギャップを拡大する元素の注入効率
を高くすることができる。このメカニズムの詳細は明ら
かになっていないが、ガスの圧力を低くすると電極のセ
ルフバイアスが高くなることから、プラズマ状態で分解
された正イオンのエネルギーが高くなっているためと考
えられる。また正イオンの平均自由工程が増えているこ
とも考えられる。また価電子制御剤がｉ型半導体層表面
に堆積することを抑制し、価電子制御剤の堆積による光
吸収係数の上昇等の悪影響を回避することができる。好
ましいガス圧力の範囲は、混合ガスの種類やプラズマに
印加する電力の周波数あるいは投入電力によって異なる
が、例えばＲＦＣＶＤ法を用いる場合、０．０１〜１Ｔ
ｏｒｒが望ましい。 （ロ）プラズマに印加するバイアス電力であるＤＣ電圧
あるいはＡＣ電力を、通常ドーピング層を堆積する時よ
りも高くする方法 ＤＣ電圧あるいはＡＣ電力を高くすることによって、価
電子制御剤、あるいはｉ型半導体層のバンドギャップを
拡大する元素の注入効率を高くすることができる。この
メカニズムの詳細は明らかになっていないが、ＤＣ電圧
あるいはＡＣ電力を高くするとプラズマ電位が高くな
り、プラズマ状態で分解された正イオンのエネルギーが
高くなっているためと考えられる。また価電子制御剤が
ｉ型半導体層表面に堆積することを抑制できる。好まし
いＤＣ電圧あるいはＡＣ電力の範囲は、混合ガスの種類
やプラズマに印加する電力の周波数あるいはガス圧力に
よって異なるが、例えばＲＦＣＶＤ法を用いる場合、電
力にして、０．０１Ｗ／ｃｍ3以上が望ましい。 （ハ）前記混合ガスに水素を含有させる方法 第１に、プラズマによって水素のイオンあるいはラジカ
ルが生成されるが、水素のイオンあるいはラジカルは、
エッチング作用を有するため、混合ガスに前述のＩＶ族
及びＩＶ族合金系非晶質半導体層の堆積に適した原料ガ
スを含む場合であっても、水素ガスによる希釈率を大き
くすることによって、該原料ガスの堆積を抑制し、価電
子制御剤、あるいはｉ型半導体層のバンドギャップを拡
大する元素の注入を行うことができる。また価電子制御
剤がｉ型半導体層表面に堆積することを抑制できる。第
２に、価電子制御剤だけでなく水素原子が、ｉ型半導体
層の表面近傍に注入されることにより、価電子制御剤の
注入によって生じたｉ型半導体層の未結合手（ダングリ
ングボンド）を補償する働きがあり、アクセプターある
いはドナーの活性化率を高めることができる。第３に、
水素原子が、ｉ型半導体層の表面近傍に注入されること
により、表面近傍のｉ型半導体層のバンドギャップがさ
らに大きくなり、第１のｐ型半導体層あるいはｎ型半導
体層における光吸収が少なくなって光起電力素子の短絡
電流（ＪSC）が増大し、またビルトインポテンシャルが
大きくなって開放電圧（ＶOC）が増大して、光電変換効
率を向上することができる。水素ガスによる希釈率の好
ましい範囲は、混合ガスの種類やプラズマに印加する電
力の周波数あるいは電力あるいはガス圧力によって異な
るが、例えばＲＦＣＶＤ法を用いる場合、ＩＶ族及びＩ
Ｖ族合金系非晶質半導体層の堆積に適した原料ガスと価
電子制御剤の原料ガスの和の流量を１とすれば、１００
以上の流量が望ましい。 （５）第２の導電型（ｐ型またはｎ型）半導体層を構成
する層Ｂの製造方法 本発明における第２の導電型（ｐ型またはｎ型）半導体
層を構成する層Ｂの製造方法としては、上記（３）にお
いて説明した一般的なｐ型半導体層またはｎ型半導体層
の製造方法を用いることができる。ただし、第２の導電
型（ｐ型またはｎ型）半導体層を構成する層Ｂは、一般
的なドーピング層よりもヘビードープにして、膜厚を薄
くすることが望ましい。第２の導電型（ｐ型またはｎ
型）半導体層を構成する層Ｂの好ましい膜厚の範囲は、
１ｎｍから１０ｎｍが望ましい。また、層Ａを形成する
際に用いられる電力の周波数は、層Ｂを形成する際に用
いられる電力の周波数よりも低くすることが好ましい。
この場合、層Ａを形成する際には周波数を５〜５００ｋ
Ｈｚから、層Ｂを形成する際には周波数を１〜１００Ｍ
Ｈｚから夫々選択するのが望ましい。この際の放電電力
は層Ａは０．０１〜５Ｗ／ｃｍ2 、層Ｂは０．０００１
〜１Ｗ／ｃｍ2 とするのが好ましい。図３を用いて集電
電極の形状の一例について説明する。図３は光起電力素
子を入射側から見た模式的平面図である。図３に示され
るように、集電電極１０８を枝状形状とすることで、効
率よく、かつ入射光の素子内への導入を妨げることな
く、実質的な抵抗を下げることができる。また、図３に
示されるように、各枝状に左右に伸びる幹の部分を太く
することで、実質的な抵抗の低下を一層望むことができ
る。加えて、該幹を出力に近くなる程幅広にすることで
より一層出力効率を向上させることができる。また、光
起電力装置の全体の面積の中で、集電電極の占める面積
は、好ましくは１５％以下、より好ましくは１０％以
下、最適には５％以下が望ましい。また、集電電極のパ
ターンの形成には、マスクを用い、形成方法としては、
蒸着法、スパッタ法、メッキ法、印刷法などが用いられ
る。なお、本発明の光起電力素子を用いて、所望の出力
電圧、出力電流の光起電力装置（モジュールあるいはパ
ネル）を製造する場合には、本発明の光起電力素子を直
列あるいは並列に接続し、表面と裏面に保護層を形成
し、出力の取り出し電極等が取り付けられる。また、本
発明の光起電力素子を直列接続する場合、逆流防止用の
ダイオードを組み込むことがある。 （光起電力素子の製造装置）本発明に係る光起電力素子
の製造装置としては、例えば図４又は図６に示した半導
体積層膜の連続形成装置が挙げられる。図４は基板の形
状が単板状の場合（枚葉状）、図６は基板の形状が帯状
の場合（連続式）に夫々用いられる。以下では、図面を
参照しながら、本発明に係る光起電力素子の製造装置を
詳細に説明する。図４において、４０１はロードロック
チャンバー（投入室）、４０２はｎ型（ｐ型層）用の搬
送室（チャンバー）、４０３はｉ層用の搬送室（チャン
バー）、４０４はｐ型層（ｎ型層）用の搬送室（チャン
バー）、４０５はアンドードチャンバー（取り出し室）
である。４０６、４０７、４０８及び４０９は夫々ゲー
トバルブであり、隣接する室との間を連通もしくは各室
を独立するために設けられる。４１０、４１１及び４１
２は夫々基板過熱用ヒーターであり、４１３は基板搬送
手段としての基板搬送レールである。４１７はｎ型層
（ｐ型層）形成のための堆積室、４１８はｉ層形成のた
めの堆積室、４１９はｐ型層（ｎ型層）形成のための堆
積室であり、堆積室４１７及び堆積室４１９内にはＲＦ
電源４２２又は４２３と接続されたＲＦ導入用カップ４
２０又は４２１を夫々有している。各堆積室には夫々ガ
ス供給管４２９、４４９、４６９が夫々接続され、所望
のガスが各堆積室内に夫々供給可能にされる。堆積室４
１８はマイクロ波導入管４２６がマイクロ波導入窓４２
５を介して接続され、不図示のマイクロ波発生手段で発
生されたマイクロ波は、マイクロ波導入管４２６を通っ
てマイクロ波導入窓４２５を介して堆積空間内に導入可
能とされる。４２４は堆積室内（又は室内の基板）に印
加されるバイアス電圧を発生するバイアス印加用電源で
ある。ｉ層形成用の堆積室を拡大して円の内に示してあ
るが、円内に示されるように、バイアス電源は堆積空間
内に設けられたバイアス電極と電気的に接続されてい
る。４２７はシャッターで必要に応じて開閉され、基板
４９０上にシャッター４２７が開いたときにｉ層が形成
される。過熱ヒーター４１０、４１１及び４１２は矢印
の方向に移動可能とされ、基板４９０とともに堆積室４
１７、４１８、４１９の方に搬送レール４１３側から必
要に応じて移動され、また、堆積室４１７、４１８、４
１９側から搬送レール４１３により基板４９０を移動可
能にしている。なお、各チャンバーには不図示のコンダ
クタンスバルブを介して不図示の真空ポンプのような排
気手段が接続されているのはいうまでもない。図６は本
発明の半導体積層膜の連続形成装置の基本的な一例を示
す摸式的説明図である。図６において、本発明の半導体
積層膜の連続形成装置は、基本的には帯状基体の巻き出
し室６０１、高周波プラズマＣＶＤ法によるｎ型半導体
層（すなわち、第１の導電型半導体層）の成膜室６０
２、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室
６０３、プラズマドーピングによる第１ｐ型半導体層
（すなわち、第２の導電型半導体層を構成する層Ａ）の
成膜室６０４、高周波プラズマＣＶＤ法による第２ｐ型
半導体層（すなわち、第２の導電型半導体層を構成する
層Ｂ）の成膜室６１１、帯状基体の巻き取り室６０５か
ら構成されており、各室間はそれぞれガスゲート６０６
によって接続されている。本発明の装置において、帯状
基体６０７は、帯状基体の巻き出し室６０１内のボビン
６０８から巻き出され、帯状基体巻き取り室６０５内の
ボビン６０９に巻き取られるまでに、ガスゲートで接続
された４個の成膜室を通過しながら移動させられ、その
間に表面にｎｉｐ構造の非単結晶半導体の積層膜を形成
される。図７は、図６に示される装置の成膜室の一例を
説明するための模式的断面図である。図７において、７
０１は帯状基体、７０２は真空容器、７０３、７０４は
夫々ガスゲート、７０５は放電室、７０６は放電電極、
７０７は原料ガス導入管、７０８は排気管、７０９はブ
ロックヒーター、７１０は放電室外部排気口、７１１は
成膜領域開口調整板、７１２は成膜室蓋、７１３、７１
４は夫々ヒーター、７１５、７１６は夫々熱電対、７１
７はリフレクター、７１８は支持ローラー、７１９は分
離通路、７２０はゲートガス導入管である。図示される
ように、帯状基板７０１はガスゲート７０３及び７０４
を通じて成膜空間内に入出される。ガスゲート７０３、
７０４ではゲートガス導入管７２０からＨｅガスやＨ2
ガスのような成膜に悪影響を与えないガスを分離通路７
１９に供給することで、隣接する他の成膜室（チャンバ
ー）との間又は大気との間の分離を行うことができる。
真空容器７０２内は排気管７０８を介して真空ポンプの
ような排気手段を使用して減圧可能とされる。図７に示
される構成の場合、成膜空間のみならず、その周囲の空
間も放電室外部排気口７１０を介して排気可能とされ
る。分離通路７１９を通って供給された帯状基体７０１
は支持ローラー７１８で位置を規制されつつ成膜空間に
搬送される。成膜空間ではハロガンランプのようなラン
プヒーターを利用したヒーター７１３、７１４により、
基体７０１を所望の温度に過熱可能にされる。ヒーター
７１３、７１４の基体７０１と反対の側にはリフレクタ
ー７１７が設けられており、ランプヒーターのようなヒ
ーター７１３、７１４からの熱を効率よく基体側へ反射
可能としている。放電電極７０６は基体７０１の成膜面
に対向して配置され、また、放電電極７０６の基体７０
１とは反対側にはブロックヒーター７０９が配置されて
いる。原料ガス導入管７０７を通してブロックヒーター
７０９の裏面側に供給され、ここから成膜空間内に放出
される。成膜空間を通った基体７０１は成膜空間に入っ
てきたときと同様に支持ローラ７１８で支持されながら
ガスゲート７０４を通って搬出される。図９はトリプル
セル構造を有する成膜装置の一例を説明するための模式
的断面構成図である。図９において、９０１は帯状基体
の巻き出し室、Ａは最下部のボトムセルを形成するため
の成膜室の組、Ｂはミドルセルを形成するための成膜室
の組、Ｃは最表部のトップセルを形成するための成膜室
の組であり、９０２Ａ、９０２Ｂ、９０２Ｃは夫々高周
波プラズマを利用した第１の導電型の半導体層を形成す
るための成膜室、９０３Ａ、９０３Ｂ、９０３Ｃ、９１
１Ａ、９１１Ｂは夫々高周波プラズマを利用したｉ型半
導体層の成膜室、９１０Ａ、９１０Ｂは夫々マイクロ波
プラズマを利用したｉ型半導体層の成膜室、９０４Ａ、
９０４Ｂ、９１１Ｃは夫々高周波プラズマを利用した第
２導電型の半導体層（層Ａ）を形成するための成膜室、
９０５は帯状基体の巻き取り室、９０６はガスゲート、
９０７は帯状基体、９０８は帯状基体の巻き出しボビ
ン、９０９は帯状基体の巻き取りボビンである。図９で
は、帯状基体９０７は巻き出しボビン９０８から巻き出
されてガスゲート９０６を通って連続的に配設されてい
る各成膜室（チャンバー）を通る間に成膜され、再び反
対側の巻き取りボビンに巻き取られるようになってい
る。また、図９では、帯状基体９０７が円弧状になるよ
うに各成膜室が配置されているが、これは基体をよりス
ムーズに搬送するため、基体９０７の自重によるたわみ
を考慮しているためである。図１０に、図９（又は図
６）の成膜室に適用可能なマイクロ波を利用した成膜室
の好適な一例を説明するための模式的断面図である。図
中、図７に示した符号と同じ符号で示される部分は同じ
部材を示す。１００２は放電室ユニット、１００９はコ
ンダクタンスバルブ、１０１０は荒引き用排気管、１０
１４はバイアス電極、１０２１はマイクロ波導入窓、１
０２２は穴開き仕切り板、１０２３は圧力測定管、１０
２４は成膜室温度調整装置、１０２５は基体温度調整装
置（ヒーターなど）である。搬入された基体９０７はヒ
ーターで過熱された後、成膜領域に搬送され、基体９０
７上に成膜され、その後搬出される。もちろん、これ等
の装置は必要に応じて適宜変形可能であるのはいうまで
もない。つまり、第２ｐ型（ｎ型）半導体層（すなわ
ち、第２の導電型半導体層を構成する層Ｂ）を形成する
工程で用いる高周波電力の周波数よりも低い周波数の放
電電力を用いてプラズマドーピングにより第１ｐ型（ｎ
型）半導体層（すなわち、第２の導電型半導体層を構成
する層Ａ）を形成することで、まず不純物イオンがｉ型
半導体層の表面に効率よく打ち込まれ、結晶質を含む第
１ｐ型（ｎ型）半導体屑が形成される。次に、高周波プ
ラズマＣＶＤ法で非晶質のみからなる第２ｐ型（ｎ型）
半導体層を前記第１ｐ型（ｎ型）半導体層の上に形成す
ることにより、光電変換効率の高い光起電力素子用の半
導体積層膜を大面積に特性のバラツキやムラなく形成す
ることができる。以上の作用の詳細なメカニズムはまだ
明らかになっていないが、以下のようなことが考えられ
る。プラズマドーピングで結晶質を含む層Ａを形成する
際に、まず不純物イオンがｉ型半導体層の表面に打ち込
まれ、前記層Ａ最表面は大きなダメージを受け、とくに
結晶領域では多くの表面準位が存在していると考えられ
る。前記表面準位は、透明電極を前記層Ａの上に形成し
た場合、透明電極とｐ型（又はｎ型）半導体層との界面
準位となり、ｐ型（又はｎ型）半導体層の最表面におけ
る活性化エネルギーを大きくする、あるいは、キャリア
をトラップすることにより光起電力素子内の内部ポテン
シャルを歪める、などにより、透明電極とｐ型（又はｎ
型）半導体層とのキャリアの移動に対して表面準位が悪
影響を及ぼすと考えられる。これに対して、前記層Ａの
上に、高周波プラズマＣＶＤ法で非晶質のみからなる第
層Ｂを形成することで、大きなダメージを受けた前記層
Ａ最表面に存在する表面準位を非晶質半導体で均一に被
覆し、該表面準位を低減させることができるものと考え
られる。その結果、透明電極とｐ型（又はｎ型）半導体
層とのキャリアの移動に対して表面準位が悪影響を及ぼ
すことがなくなり、光電変換効率の高い光起電力素子用
の半導体積層膜が大面積に特性のバラツキやムラなく形
成することができると考えられる。 （透明電極）本発明における透明電極１０７は、光を透
過する光入射側の電極としての役割と、膜厚を最適化す
ることで反射防止膜としての役割を兼ねている。透明電
極１０７は、半導体層の吸収可能な波長領域において高
い透過率を有することと、抵抗率が低いことが要求され
る。好ましくは、５５０ｎｍにおける透過率が、８０％
以上、より好ましくは、８５％以上であることが望まし
い。また、抵抗率は好ましくは、５×１０-3Ωｃｍ以
下、より好ましくは、１×１０-3Ωｃｍ以下であること
が望ましい。その材料としては、例えば、Ｉｎ2Ｏ3，Ｓ
ｎＯ2，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2），ＺｎＯ，Ｃｄ
Ｏ，Ｃｄ2ＳｎＯ4，ＴｉＯ2，Ｔａ2Ｏ5，Ｂｉ2Ｏ3，Ｍ
ｏＯ3，ＮａxＷＯ3等の導電性酸化物あるいはこれらを
混合したものが好適に用いられる。また、これらの化合
物に、導電率を変化させる元素（ドーパント）を添加し
ても良い。導電率を変化させる元素（ドーパント）とし
ては、例えば、透明電極１０７がＺｎＯの場合には、Ａ
ｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ2Ｏ3の場
合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、また
ＳｎＯ2の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。
また、透明電極１０７の形成方法としては、蒸着法、Ｃ
ＶＤ法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。 （集電電極）本発明における集電電極１０８は、透明電
極１０７の抵抗率が充分低くできない場合に必要に応じ
て透明電極１０７上の一部分に形成され、電極の抵抗率
を下げ光起電力素子の直列抵抗を下げる働きをする。そ
の材料としては、例えば、金、銀、銅、アルミニウム、
ニッケル、鉄、クロム、モリブデン、タングステン、チ
タン、コバルト、タンタル、ニオブ、ジルコニウム等の
金属、またはステンレス等の合金、あるいは粉末状金属
を用いた導電ペーストなどが挙げられる。そしてその形
状はできるだけ半導体層への入射光を遮らないように枝
状に形成される。
【実施例】以下、非単結晶シリコン系半導体材料を有す
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。実施例１〜１０では、第２の導
電型半導体層が、前記ｉ型半導体層の表面を価電子制御
剤を含むプラズマに曝すことで形成した層Ａと、前記層
Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層の主
たる構成元素とを用いてＣＶＤ法で堆積した層Ｂと、を
有する場合を検討した。実施例１１〜２０では、前記層
Ａが、更にバンドギャップを拡大する元素を含む場合を
検討した。実施例２１〜２８では、前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例２９〜３８では、前記層Ａ及び前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例３９〜４１では、前記層Ａ及び前記層Ｂを形成する
際に用いる放電電力の周波数と放電電力を検討した。 （実施例１）本例では、図４の堆積装置を用いて、図１
に示したシングルセル型の光起電力素子を作製した。本
例では、第２の導電型半導体層であるｐ型半導体層が、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マに曝すことで形成した層Ａと、前記層Ａの表面上に、
ｐ型の価電子制御剤及びｉ型半導体層の主たる構成元素
を堆積して形成した層Ｂからなる場合を検討した。以下
では、その作製方法を手順にしたがって説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｐ型化して第１のｐ型
半導体層ｐ１層（層Ａ）１０５を形成した。まず、あら
かじめ不図示の真空排気ポンプにより真空引きしておい
た搬送チャンバー４０４及びｐ型層堆積チャンバー４１
９内へゲートバルブ４０８を開けて基板４９０を搬送し
た。基板４９０の裏面を基板加熱用ヒーター４１２に密
着させ加熱し、ｐ型層堆積チャンバー４１９内を不図示
の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒに
なるまで真空排気した。基板４９０の温度が２３０℃に
なるように基板加熱用ヒーター４１２を設定し、基板温
度が安定したところで、Ｈｅガス、ＢＦ3／Ｈｅガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し層堆積
チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよう
に不図示のコンダクタンスバルブの開口を調整した。Ｒ
Ｆ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤を含むプラズマに曝すことによって、表面近傍のｉ
型半導体層をｐ型化して第１のｐ型半導体層ｐ１層（層
Ａ）の形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層ｐ１層（層Ａ）１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、Ｓ
ｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを
０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流した。第１
のｐ型半導体層ｐ１層（層Ａ）上にＲＦプラズマＣＶＤ
法でａ−Ｓｉからなる第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。ＲＦ電源４２３の
電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カ
ップ４２１にＲＦ電力を導入し、グロー放電を生起さ
せ、ａ−ＳｉＣのｉ型半導体層の主たる構成元素および
ｉ型半導体層のバンドギャップを拡大する元素を含む第
２のｐ型半導体層ｐ２層（層Ｂ）の形成を開始し、層厚
５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、本発明のｐ型層の形成を終え
た。不図示のバルブを閉じてｐ型層堆積チャンバー４１
９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガ
スの流入を止め、３分間、ｐ型層堆積チャンバー４１９
内へＨ2ガスを流し続けたのち、不図示のバルブを閉じ
てＨ2の流入も止め、ｐ型層堆積チャンバー４１９内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）を順に有する櫛形の集電電極１１３を真空蒸着法で
真空蒸着した。以上で、本例の光起電力素子（ＳＣ実
１）の作製を終えた。 （比較例１−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例１と異なる。ま
た、ａ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の膜
厚は８ｎｍとした。他の点は、実施例１と同様とした。
本例で作製した光起電力素子は、ＳＣ比１−１と称す
る。以下では、実施例１と比較例１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１は、（ＳＣ比１−１）の測定
値を１．０として規格化した（ＳＣ実１）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。実施例１〜１０では、第２の導
電型半導体層が、前記ｉ型半導体層の表面を価電子制御
剤を含むプラズマに曝すことで形成した層Ａと、前記層
Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層の主
たる構成元素とを用いてＣＶＤ法で堆積した層Ｂと、を
有する場合を検討した。実施例１１〜２０では、前記層
Ａが、更にバンドギャップを拡大する元素を含む場合を
検討した。実施例２１〜２８では、前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例２９〜３８では、前記層Ａ及び前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例３９〜４１では、前記層Ａ及び前記層Ｂを形成する
際に用いる放電電力の周波数と放電電力を検討した。 （実施例１）本例では、図４の堆積装置を用いて、図１
に示したシングルセル型の光起電力素子を作製した。本
例では、第２の導電型半導体層であるｐ型半導体層が、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マに曝すことで形成した層Ａと、前記層Ａの表面上に、
ｐ型の価電子制御剤及びｉ型半導体層の主たる構成元素
を堆積して形成した層Ｂからなる場合を検討した。以下
では、その作製方法を手順にしたがって説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｐ型化して第１のｐ型
半導体層ｐ１層（層Ａ）１０５を形成した。まず、あら
かじめ不図示の真空排気ポンプにより真空引きしておい
た搬送チャンバー４０４及びｐ型層堆積チャンバー４１
９内へゲートバルブ４０８を開けて基板４９０を搬送し
た。基板４９０の裏面を基板加熱用ヒーター４１２に密
着させ加熱し、ｐ型層堆積チャンバー４１９内を不図示
の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒに
なるまで真空排気した。基板４９０の温度が２３０℃に
なるように基板加熱用ヒーター４１２を設定し、基板温
度が安定したところで、Ｈｅガス、ＢＦ3／Ｈｅガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し層堆積
チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよう
に不図示のコンダクタンスバルブの開口を調整した。Ｒ
Ｆ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤を含むプラズマに曝すことによって、表面近傍のｉ
型半導体層をｐ型化して第１のｐ型半導体層ｐ１層（層
Ａ）の形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層ｐ１層（層Ａ）１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、Ｓ
ｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを
０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流した。第１
のｐ型半導体層ｐ１層（層Ａ）上にＲＦプラズマＣＶＤ
法でａ−Ｓｉからなる第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。ＲＦ電源４２３の
電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カ
ップ４２１にＲＦ電力を導入し、グロー放電を生起さ
せ、ａ−ＳｉＣのｉ型半導体層の主たる構成元素および
ｉ型半導体層のバンドギャップを拡大する元素を含む第
２のｐ型半導体層ｐ２層（層Ｂ）の形成を開始し、層厚
５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、本発明のｐ型層の形成を終え
た。不図示のバルブを閉じてｐ型層堆積チャンバー４１
９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガ
スの流入を止め、３分間、ｐ型層堆積チャンバー４１９
内へＨ2ガスを流し続けたのち、不図示のバルブを閉じ
てＨ2の流入も止め、ｐ型層堆積チャンバー４１９内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）を順に有する櫛形の集電電極１１３を真空蒸着法で
真空蒸着した。以上で、本例の光起電力素子（ＳＣ実
１）の作製を終えた。 （比較例１−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例１と異なる。ま
た、ａ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の膜
厚は８ｎｍとした。他の点は、実施例１と同様とした。
本例で作製した光起電力素子は、ＳＣ比１−１と称す
る。以下では、実施例１と比較例１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１は、（ＳＣ比１−１）の測定
値を１．０として規格化した（ＳＣ実１）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【表１】 表１から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表２は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表２は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
【表２】 表２から、（ＳＣ実１）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表３
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比１
−１）の測定値を１．０として規格化した数値を示し
た。
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表３
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比１
−１）の測定値を１．０として規格化した数値を示し
た。
【表３】 表１と表３を比較することにより、青色光のもとでの測
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考えた。 （実施例２）本例では、第２のｐ型半導体層ｐ２層（層
Ｂ）を形成する際、以下に示す条件を代えた点が実施例
１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。 他の点は、実施例１と同様とした。本例で作製した光起
電力素子は、ＳＣ実２と称する。 （比較例２−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例２と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例２と同様とし
た。本例で作製した光起電力素子は、ＳＣ比２−１と称
する。以下では、実施例２と比較例２−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４は、（ＳＣ比２−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考えた。 （実施例２）本例では、第２のｐ型半導体層ｐ２層（層
Ｂ）を形成する際、以下に示す条件を代えた点が実施例
１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。 他の点は、実施例１と同様とした。本例で作製した光起
電力素子は、ＳＣ実２と称する。 （比較例２−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例２と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例２と同様とし
た。本例で作製した光起電力素子は、ＳＣ比２−１と称
する。以下では、実施例２と比較例２−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４は、（ＳＣ比２−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【表４】 表４から、（ＳＣ実２）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。 （実施例３）本例では、ＭＷｉ型層（マイクロ波ＣＶＤ
法で形成したｉ型半導体層）を構成する材料として、ａ
−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例２と異
なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス棒４２８に印加した。その後、不図示のマイクロ
波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ波
導入用導波管４２６、及びマイクロ波導入用窓４２５を
通じてｉ型層堆積チャンバー４１８内にマイクロ波電力
導入し、グロー放電を生起させ、シャッター４２７を開
けることでＲＦｉ型層上にＭＷｉ型層の作製を開始し、
層厚０．１５μｍのｉ型層を作製したところでマイクロ
波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。他の点は、実施例２と同様とした。本
例で作製した光起電力素子は、ＳＣ実３と称する。 （比較例３−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例３と同様とし
た。本例で作製した光起電力素子は、ＳＣ比３−１と称
する。以下では、実施例３と比較例３−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５は、（ＳＣ比３−１）の測定
値を１．０として規格化した（ＳＣ実３）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。 （実施例３）本例では、ＭＷｉ型層（マイクロ波ＣＶＤ
法で形成したｉ型半導体層）を構成する材料として、ａ
−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例２と異
なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス棒４２８に印加した。その後、不図示のマイクロ
波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ波
導入用導波管４２６、及びマイクロ波導入用窓４２５を
通じてｉ型層堆積チャンバー４１８内にマイクロ波電力
導入し、グロー放電を生起させ、シャッター４２７を開
けることでＲＦｉ型層上にＭＷｉ型層の作製を開始し、
層厚０．１５μｍのｉ型層を作製したところでマイクロ
波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。他の点は、実施例２と同様とした。本
例で作製した光起電力素子は、ＳＣ実３と称する。 （比較例３−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例３と同様とし
た。本例で作製した光起電力素子は、ＳＣ比３−１と称
する。以下では、実施例３と比較例３−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５は、（ＳＣ比３−１）の測定
値を１．０として規格化した（ＳＣ実３）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【表５】 表５から、（ＳＣ実３）の光起電力素子の方が、特に曲
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。 （実施例４）本例では、ＭＷｉ型層（マイクロ波ＣＶＤ
法で形成したｉ型半導体層）を構成する材料として、ａ
−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例２と異な
る。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法を、
手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス棒４２８に印加した。その後、不図示のマイクロ
波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ波
導入用導波管４２６、及びマイクロ波導入用窓４２５を
通じてｉ型層堆積チャンバー４１８内にマイクロ波電力
導入し、グロー放電を生起させ、シャッター４２７を開
けることでＲＦｉ型層上にＭＷｉ型層の作製を開始し、
層厚０．１μｍのｉ型層を作製したところでマイクロ波
グロー放電を止め、バイアス電源４２４の出力を切り、
ＭＷｉ型層２０４の作製を終えた。不図示のバルブを閉
じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4ガ
ス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャン
バー４１８内へＨ2ガスを流し続けたのち、不図示のバ
ルブを閉じ、ｉ型層堆積チャンバー４１８内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。他の点
は、実施例２と同様とした。本例で作製した光起電力素
子は、ＳＣ実４と称する。 （比較例４−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例４と同様とし
た。本例で作製した光起電力素子は、ＳＣ比４−１と称
する。以下では、実施例４と比較例４−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表６は、（ＳＣ比４−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。 （実施例４）本例では、ＭＷｉ型層（マイクロ波ＣＶＤ
法で形成したｉ型半導体層）を構成する材料として、ａ
−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例２と異な
る。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法を、
手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス棒４２８に印加した。その後、不図示のマイクロ
波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ波
導入用導波管４２６、及びマイクロ波導入用窓４２５を
通じてｉ型層堆積チャンバー４１８内にマイクロ波電力
導入し、グロー放電を生起させ、シャッター４２７を開
けることでＲＦｉ型層上にＭＷｉ型層の作製を開始し、
層厚０．１μｍのｉ型層を作製したところでマイクロ波
グロー放電を止め、バイアス電源４２４の出力を切り、
ＭＷｉ型層２０４の作製を終えた。不図示のバルブを閉
じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4ガ
ス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャン
バー４１８内へＨ2ガスを流し続けたのち、不図示のバ
ルブを閉じ、ｉ型層堆積チャンバー４１８内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。他の点
は、実施例２と同様とした。本例で作製した光起電力素
子は、ＳＣ実４と称する。 （比較例４−１）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例４と同様とし
た。本例で作製した光起電力素子は、ＳＣ比４−１と称
する。以下では、実施例４と比較例４−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表６は、（ＳＣ比４−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【表６】 表６から、（ＳＣ実４）の光起電力素子の方が、開放電
圧（ＶOC）が優れ、光電変換効率（η）も優れているこ
とが分かった。 （実施例５）本例では、実施例２が光入射側をｐ層とし
て層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ２層
（層Ｂ）としたのに代えて、光入射側をｎ層として層構
成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層（層
Ｂ）とした点が異なる。以下では、本例の光起電力素子
の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス棒４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイク
ロ波導入用導波管４２６、及びマイクロ波導入用窓４２
５を通じてｉ型層堆積チャンバー４１８内にマイクロ波
電力導入し、グロー放電を生起させ、シャッター４２７
を開けることでｐ型層上にｉ型層の作製を開始し、層厚
０．１μｍのｉ型層を作製したところでマイクロ波グロ
ー放電を止め、バイアス電源４２４の出力を切り、ｉ型
層１０４の作製を終えた。不図示のバルブを閉じて、ｉ
型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入を
止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガス
を流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積
チャンバー４１８内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤を含むプラズマにさら
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）１０５を形成するに
は、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０２及びｎ型層堆積チャン
バー４１７内へゲートバルブ４０７を開けて基板４９０
を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー４１７内に不図示のバルブ
を操作してガス導入管４２９を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し層堆積チャンバー４１７内の圧力は０．５Ｔ
ｏｒｒとなるように不図示のコンダクタンスバルブの開
口を調整した。ＲＦ電源４２３の電力を０．０１５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電
力を導入し、グロー放電を生起させ、ｉ型半導体層の表
面をｎ型の価電子制御剤を含むプラズマに曝すことによ
って、表面近傍のｉ型半導体層をｎ型化して第１のｎ型
半導体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｎ型半導体層ｎ１層（層Ａ）１０５の形成を
終えた。 （８）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを０．５ｓｃ
ｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１の
ｎ型半導体層ｎ１層（層Ａ）上にＲＦプラズマＣＶＤ法
でａ−Ｓｉからなる第２のｎ型半導体層ｎ２層（層Ｂ）
を順次積層した。この時、層堆積チャンバー４１９内の
圧力は２．０Ｔｏｒｒとなるように不図示のコンダクタ
ンスバルブの開口を調整した。ＲＦ電源４２３の電力を
０．１Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２
１にＲＦ電力を導入し、グロー放電を生起させ、μｃ−
Ｓｉからなる第２のｎ型半導体層ｎ２層（層Ｂ）の形成
を開始し、層厚５ｎｍのＲＦｎ型層を形成したところで
ＲＦ電源を切って、グロー放電を止め、本発明のｎ型層
の形成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガスの流入を止
め、３分間、ｎ型層堆積チャンバー４１７内へＨ2ガス
を流し続けたのち、不図示のバルブを閉じてＨ2の流入
も止め、ｎ型層堆積チャンバ４１７内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。次にあらかじ
め不図示の真空排気ポンプにより真空引きしておいたア
ンロードチャンバー４０５内へ基板４９０を搬送し、不
図示のリークバルブを開けて、アンロードチャンバー４
０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）からなる櫛形の集電電極１１３を真空蒸着法で真空
蒸着した。他の点は、実施例１と同様とした。本例で作
製した光起電力素子は、ＳＣ実５と称する。 （比較例５−１）本例では、第１のｎ型半導体層ｎ１層
（層Ａ）を形成しなかった点が実施例５と異なる。ま
た、μｃ−Ｓｉの第２のｎ型半導体層ｎ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例５と同様とし
た。本例で作製した光起電力素子は、ＳＣ比５−１と称
する。以下では、実施例５と比較例５−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表７は、（ＳＣ比５−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
圧（ＶOC）が優れ、光電変換効率（η）も優れているこ
とが分かった。 （実施例５）本例では、実施例２が光入射側をｐ層とし
て層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ２層
（層Ｂ）としたのに代えて、光入射側をｎ層として層構
成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層（層
Ｂ）とした点が異なる。以下では、本例の光起電力素子
の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス棒４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイク
ロ波導入用導波管４２６、及びマイクロ波導入用窓４２
５を通じてｉ型層堆積チャンバー４１８内にマイクロ波
電力導入し、グロー放電を生起させ、シャッター４２７
を開けることでｐ型層上にｉ型層の作製を開始し、層厚
０．１μｍのｉ型層を作製したところでマイクロ波グロ
ー放電を止め、バイアス電源４２４の出力を切り、ｉ型
層１０４の作製を終えた。不図示のバルブを閉じて、ｉ
型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入を
止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガス
を流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積
チャンバー４１８内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤を含むプラズマにさら
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）１０５を形成するに
は、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０２及びｎ型層堆積チャン
バー４１７内へゲートバルブ４０７を開けて基板４９０
を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー４１７内に不図示のバルブ
を操作してガス導入管４２９を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し層堆積チャンバー４１７内の圧力は０．５Ｔ
ｏｒｒとなるように不図示のコンダクタンスバルブの開
口を調整した。ＲＦ電源４２３の電力を０．０１５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電
力を導入し、グロー放電を生起させ、ｉ型半導体層の表
面をｎ型の価電子制御剤を含むプラズマに曝すことによ
って、表面近傍のｉ型半導体層をｎ型化して第１のｎ型
半導体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｎ型半導体層ｎ１層（層Ａ）１０５の形成を
終えた。 （８）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを０．５ｓｃ
ｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１の
ｎ型半導体層ｎ１層（層Ａ）上にＲＦプラズマＣＶＤ法
でａ−Ｓｉからなる第２のｎ型半導体層ｎ２層（層Ｂ）
を順次積層した。この時、層堆積チャンバー４１９内の
圧力は２．０Ｔｏｒｒとなるように不図示のコンダクタ
ンスバルブの開口を調整した。ＲＦ電源４２３の電力を
０．１Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２
１にＲＦ電力を導入し、グロー放電を生起させ、μｃ−
Ｓｉからなる第２のｎ型半導体層ｎ２層（層Ｂ）の形成
を開始し、層厚５ｎｍのＲＦｎ型層を形成したところで
ＲＦ電源を切って、グロー放電を止め、本発明のｎ型層
の形成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガスの流入を止
め、３分間、ｎ型層堆積チャンバー４１７内へＨ2ガス
を流し続けたのち、不図示のバルブを閉じてＨ2の流入
も止め、ｎ型層堆積チャンバ４１７内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。次にあらかじ
め不図示の真空排気ポンプにより真空引きしておいたア
ンロードチャンバー４０５内へ基板４９０を搬送し、不
図示のリークバルブを開けて、アンロードチャンバー４
０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）からなる櫛形の集電電極１１３を真空蒸着法で真空
蒸着した。他の点は、実施例１と同様とした。本例で作
製した光起電力素子は、ＳＣ実５と称する。 （比較例５−１）本例では、第１のｎ型半導体層ｎ１層
（層Ａ）を形成しなかった点が実施例５と異なる。ま
た、μｃ−Ｓｉの第２のｎ型半導体層ｎ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例５と同様とし
た。本例で作製した光起電力素子は、ＳＣ比５−１と称
する。以下では、実施例５と比較例５−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表７は、（ＳＣ比５−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【表７】 表７から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表８は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表８は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
【表８】 表８から、（ＳＣ実５）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表９
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比５
−１）の測定値を１．０として規格化した数値を示し
た。
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表９
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比５
−１）の測定値を１．０として規格化した数値を示し
た。
【表９】 表７と表９を比較することにより、青色光のもとでの測
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考える。 （実施例６）本例では、実施例１が図１に示したシング
ルセル型の光起電力素子を作製したのに代えて、図２に
示したトリプルセル型（ｐｉｎ型の半導体接合を３回積
層した構造体からなるスタックセル型）の光起電力素子
を作製した。堆積装置は図４に示されるような各堆積室
が複数ゲートバルブを介して連続されたもので、堆積室
の数を増やしたものを使用した。本例の光起電力素子の
層構成は、基板２０１／裏面電極２０２／第１のｐｉｎ
接合／第２のｐｉｎ接合／第３のｐｉｎ接合／透明電極
２１５／集電電極２１６である。また、各ｐｉｎ接合
は、基板側から以下の層構成とした。以下に、本例にお
ける各ｐｉｎ接合の層構成を示した。第１のｐｉｎ接合
２１７は、裏面電極２０２の側から順に、ａ−ＳｉのＲ
Ｆｎ型層（ｎ１層）２０３／ａ−ＳｉのＲＦｉ型層２５
１／ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４／ａ−
ＳｉのＲＦｉ型層２６１／ｉ型半導体層（ＲＦｉ型層）
２６１の表面をｐ型の価電子制御剤を含むプラズマに曝
すことで形成した第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５／ｐ型の価電子制御剤及び前記ｉ型半
導体層の主たる構成元素を堆積して形成した第２のｐ型
半導体層（ｐ１２層、すなわち層Ｂ）２０６とした。第
２のｐｉｎ接合２１８は、第１のｐｉｎ接合２１７の側
から順に、ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７／ａ
−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧｅのＭＷｉ型層
（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型層２６２／ｉ型
半導体層（ＲＦｉ型層２６２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ２１層、すなわち層Ａ）２０９／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ２
２層、すなわち層Ｂ）２１０とした。第３のｐｉｎ接合
２１９は、第２のｐｉｎ接合２１８の側から順に、ａ−
ＳｉのＲＦｎ型層（ｎ３層）２１１／ａ−ＳｉのＲＦｉ
型層（ｉ３層）２１２／ｉ型半導体層（ｉ３層２１２）
の表面をｐ型の価電子制御剤を含むプラズマに曝すこと
で形成した第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３／ｐ型の価電子制御剤を堆積して形成した第
２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２１４、
とした。以下では、本例の光起電力素子の作製方法を、
手順にしたがって説明する。括弧付きの番号は工程を示
し、（１）と（２）は準備工程、（３）〜（６）は第１
のｐｉｎ接合２１７の形成工程、（７）〜（１０）は第
２のｐｉｎ接合２１８の形成工程、（１１）〜（１４）
は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように夫々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように夫々マスコントローラーで調
整した。ｉ型層堆積チャンバー４１８内の圧力は、６ｍ
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バ
イアス電極に印加した。その後、マイクロ波電源の電力
を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波
管、及びマイクロ波導入用窓を通じてｉ型層堆積チャン
バー内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｉ型層上にＭＷｉ型
層の形成を開始し、層厚０．１μｍのｉ型層を形成した
ところでマイクロ波グロー放電を止め、バイアス電源の
出力を切り、ＭＷｉ型層の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々マスコントロー
ラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成用
カップにＲＦ電力を導入し、グロー放電を生起させ、ｉ
型半導体層の表面をｐ型の価電子制御剤を含むプラズマ
にさらすことによって、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、第１のｐ型半導
体層（ｐ１１層、すなわち層Ａ）２０５の形成を終え
た。 （６）第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ１１層、すなわち層Ａ）２０５の上にＲＦプ
ラズマＣＶＤ法でａ−Ｓｉの第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）を順次積層した。この時、層堆積
チャンバー内の圧力は２．０Ｔｏｒｒとなるようにコン
ダクタンスバルブの開口を調整した。ＲＦ電源の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップに
ＲＦ電力を導入し、グロー放電を生起させ、μｃ−Ｓｉ
のｉ型半導体層の主たる構成元素およびｉ型半導体層の
バンドギャップを拡大する元素を含む第２のｐ型半導体
層（ｐ１２層、すなわち層Ｂ）２０６の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）２０６の形成を終えた。バルブを
閉じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、
ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を止め、３分間、ｐ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。上述した工程（３）〜工程（６）により、第１の
ｐｉｎ接合２１７の形成を終えた。以下では、第２のｐ
ｉｎ接合２１８を形成する工程に関して説明する。本工
程は、基本的に、上述した第１のｐｉｎ接合２１７の形
成と同様の作業である。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板４
９０の温度が３８０℃になるように基板加熱用ヒーター
４１０を設定し、基板温度が安定したところで、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバルブを
操作してガス導入管を通して導入した。この時、ＳｉＨ
4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／
Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフローコン
トローラーで調整し、堆積チャンバー内の圧力は１．１
Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を０．
００５Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲ
Ｆ電力を導入し、グロー放電を生起させ、基板上にＲＦ
ｎ型層の形成を開始し、層厚２０ｎｍのＲＦｎ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
ＲＦｎ型層２０７の形成を終えた。堆積チャンバー内へ
のＳｉＨ4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆
積室内へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、
堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真
空排気した。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）第１のｐ型半導体層（ｐ２１層）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ２１層、すなわち層
Ａ）２０９の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ２１層、すなわち層Ａ）２０９の形成を終
えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ２１層、すなわち層Ａ）２０９の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。ＲＦ電源の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電
力を導入し、グロー放電を生起させ、μｃ−Ｓｉのｉ型
半導体層の主たる構成元素およびｉ型半導体層のバンド
ギャップを拡大する元素を含む第２のｐ型半導体層（ｐ
２２層、すなわち層Ｂ）２１０の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ２２
層、すなわち層Ｂ）２１０の形成を終えた。バルブを閉
じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、Ｂ
Ｆ3／Ｈ2ガスの流入を止め、３分間、ｐ型層堆積チャン
バー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2
の流入も止め、ｐ型層堆積チャンバー内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。上述した工
程（７）〜工程（１０）により、第２のｐｉｎ接合２１
８の形成を終えた。以下では、第３のｐｉｎ接合２１９
を形成する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．１Ｔｏｒ
ｒとなるように調整した。ＲＦ電源の電力を０．００５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、基板上にＲＦｎ型層
の形成を開始し、層厚１０ｎｍのＲＦｎ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、ＲＦｎ
型層２１１の形成を終えた。堆積チャンバー内へのＳｉ
Ｈ4ガス、ＰＨ3／Ｈ2の流入を止め、２分間、堆積室内
へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々のマスコントローラーで調整した。ｉ型層堆積
チャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコ
ンダクタンスバルブの開口を調整した。次に、ＲＦ電源
を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加
し、グロー放電を生起させ、シャッターを開けることで
ＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚
１２０ｎｍのｉ型層を形成したところでＲＦグロー放電
を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形
成を終えた。バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３の形成を終
えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。ＲＦ電源の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電
力を導入し、グロー放電を生起させ、μｃ−Ｓｉのｉ型
半導体層の主たる構成元素およびｉ型半導体層のバンド
ギャップを拡大する元素を含む第２のｐ型半導体層（ｐ
３２層、すなわち層Ｂ）２１４の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ３２
層、すなわち層Ｂ）２１４の形成を終えた。バルブを閉
じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、Ｂ
Ｆ3／Ｈ2ガスの流入を止め、３分間、ｐ型層堆積チャン
バー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2
の流入も止め、ｐ型層堆積チャンバー内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。上述した工
程（１１）〜工程（１４）により、第３のｐｉｎ接合２
１９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で形成した櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実６と称する。 （比較例６−１）本例では、第１のｐ型半導体層（ｐ１
１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成しな
かった点が実施例６と異なる。また、μｃ−Ｓｉの第２
のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２層、すな
わち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例６
と同様とした。本例で作製した光起電力素子は、ＳＣ比
６−１と呼称することにした。以下では、実施例６と比
較例６−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表１０
は、（ＳＣ比６−１）の測定値を１．０として規格化し
た（ＳＣ実６）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考える。 （実施例６）本例では、実施例１が図１に示したシング
ルセル型の光起電力素子を作製したのに代えて、図２に
示したトリプルセル型（ｐｉｎ型の半導体接合を３回積
層した構造体からなるスタックセル型）の光起電力素子
を作製した。堆積装置は図４に示されるような各堆積室
が複数ゲートバルブを介して連続されたもので、堆積室
の数を増やしたものを使用した。本例の光起電力素子の
層構成は、基板２０１／裏面電極２０２／第１のｐｉｎ
接合／第２のｐｉｎ接合／第３のｐｉｎ接合／透明電極
２１５／集電電極２１６である。また、各ｐｉｎ接合
は、基板側から以下の層構成とした。以下に、本例にお
ける各ｐｉｎ接合の層構成を示した。第１のｐｉｎ接合
２１７は、裏面電極２０２の側から順に、ａ−ＳｉのＲ
Ｆｎ型層（ｎ１層）２０３／ａ−ＳｉのＲＦｉ型層２５
１／ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４／ａ−
ＳｉのＲＦｉ型層２６１／ｉ型半導体層（ＲＦｉ型層）
２６１の表面をｐ型の価電子制御剤を含むプラズマに曝
すことで形成した第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５／ｐ型の価電子制御剤及び前記ｉ型半
導体層の主たる構成元素を堆積して形成した第２のｐ型
半導体層（ｐ１２層、すなわち層Ｂ）２０６とした。第
２のｐｉｎ接合２１８は、第１のｐｉｎ接合２１７の側
から順に、ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７／ａ
−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧｅのＭＷｉ型層
（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型層２６２／ｉ型
半導体層（ＲＦｉ型層２６２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ２１層、すなわち層Ａ）２０９／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ２
２層、すなわち層Ｂ）２１０とした。第３のｐｉｎ接合
２１９は、第２のｐｉｎ接合２１８の側から順に、ａ−
ＳｉのＲＦｎ型層（ｎ３層）２１１／ａ−ＳｉのＲＦｉ
型層（ｉ３層）２１２／ｉ型半導体層（ｉ３層２１２）
の表面をｐ型の価電子制御剤を含むプラズマに曝すこと
で形成した第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３／ｐ型の価電子制御剤を堆積して形成した第
２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２１４、
とした。以下では、本例の光起電力素子の作製方法を、
手順にしたがって説明する。括弧付きの番号は工程を示
し、（１）と（２）は準備工程、（３）〜（６）は第１
のｐｉｎ接合２１７の形成工程、（７）〜（１０）は第
２のｐｉｎ接合２１８の形成工程、（１１）〜（１４）
は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように夫々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように夫々マスコントローラーで調
整した。ｉ型層堆積チャンバー４１８内の圧力は、６ｍ
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バ
イアス電極に印加した。その後、マイクロ波電源の電力
を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波
管、及びマイクロ波導入用窓を通じてｉ型層堆積チャン
バー内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｉ型層上にＭＷｉ型
層の形成を開始し、層厚０．１μｍのｉ型層を形成した
ところでマイクロ波グロー放電を止め、バイアス電源の
出力を切り、ＭＷｉ型層の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々マスコントロー
ラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成用
カップにＲＦ電力を導入し、グロー放電を生起させ、ｉ
型半導体層の表面をｐ型の価電子制御剤を含むプラズマ
にさらすことによって、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、第１のｐ型半導
体層（ｐ１１層、すなわち層Ａ）２０５の形成を終え
た。 （６）第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ１１層、すなわち層Ａ）２０５の上にＲＦプ
ラズマＣＶＤ法でａ−Ｓｉの第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）を順次積層した。この時、層堆積
チャンバー内の圧力は２．０Ｔｏｒｒとなるようにコン
ダクタンスバルブの開口を調整した。ＲＦ電源の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップに
ＲＦ電力を導入し、グロー放電を生起させ、μｃ−Ｓｉ
のｉ型半導体層の主たる構成元素およびｉ型半導体層の
バンドギャップを拡大する元素を含む第２のｐ型半導体
層（ｐ１２層、すなわち層Ｂ）２０６の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）２０６の形成を終えた。バルブを
閉じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、
ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を止め、３分間、ｐ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。上述した工程（３）〜工程（６）により、第１の
ｐｉｎ接合２１７の形成を終えた。以下では、第２のｐ
ｉｎ接合２１８を形成する工程に関して説明する。本工
程は、基本的に、上述した第１のｐｉｎ接合２１７の形
成と同様の作業である。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板４
９０の温度が３８０℃になるように基板加熱用ヒーター
４１０を設定し、基板温度が安定したところで、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバルブを
操作してガス導入管を通して導入した。この時、ＳｉＨ
4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／
Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフローコン
トローラーで調整し、堆積チャンバー内の圧力は１．１
Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を０．
００５Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲ
Ｆ電力を導入し、グロー放電を生起させ、基板上にＲＦ
ｎ型層の形成を開始し、層厚２０ｎｍのＲＦｎ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
ＲＦｎ型層２０７の形成を終えた。堆積チャンバー内へ
のＳｉＨ4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆
積室内へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、
堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真
空排気した。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）第１のｐ型半導体層（ｐ２１層）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ２１層、すなわち層
Ａ）２０９の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ２１層、すなわち層Ａ）２０９の形成を終
えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ２１層、すなわち層Ａ）２０９の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。ＲＦ電源の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電
力を導入し、グロー放電を生起させ、μｃ−Ｓｉのｉ型
半導体層の主たる構成元素およびｉ型半導体層のバンド
ギャップを拡大する元素を含む第２のｐ型半導体層（ｐ
２２層、すなわち層Ｂ）２１０の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ２２
層、すなわち層Ｂ）２１０の形成を終えた。バルブを閉
じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、Ｂ
Ｆ3／Ｈ2ガスの流入を止め、３分間、ｐ型層堆積チャン
バー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2
の流入も止め、ｐ型層堆積チャンバー内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。上述した工
程（７）〜工程（１０）により、第２のｐｉｎ接合２１
８の形成を終えた。以下では、第３のｐｉｎ接合２１９
を形成する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．１Ｔｏｒ
ｒとなるように調整した。ＲＦ電源の電力を０．００５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、基板上にＲＦｎ型層
の形成を開始し、層厚１０ｎｍのＲＦｎ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、ＲＦｎ
型層２１１の形成を終えた。堆積チャンバー内へのＳｉ
Ｈ4ガス、ＰＨ3／Ｈ2の流入を止め、２分間、堆積室内
へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々のマスコントローラーで調整した。ｉ型層堆積
チャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコ
ンダクタンスバルブの開口を調整した。次に、ＲＦ電源
を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加
し、グロー放電を生起させ、シャッターを開けることで
ＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚
１２０ｎｍのｉ型層を形成したところでＲＦグロー放電
を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形
成を終えた。バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３の形成を終
えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。ＲＦ電源の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電
力を導入し、グロー放電を生起させ、μｃ−Ｓｉのｉ型
半導体層の主たる構成元素およびｉ型半導体層のバンド
ギャップを拡大する元素を含む第２のｐ型半導体層（ｐ
３２層、すなわち層Ｂ）２１４の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ３２
層、すなわち層Ｂ）２１４の形成を終えた。バルブを閉
じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、Ｂ
Ｆ3／Ｈ2ガスの流入を止め、３分間、ｐ型層堆積チャン
バー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2
の流入も止め、ｐ型層堆積チャンバー内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。上述した工
程（１１）〜工程（１４）により、第３のｐｉｎ接合２
１９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で形成した櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実６と称する。 （比較例６−１）本例では、第１のｐ型半導体層（ｐ１
１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成しな
かった点が実施例６と異なる。また、μｃ−Ｓｉの第２
のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２層、すな
わち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例６
と同様とした。本例で作製した光起電力素子は、ＳＣ比
６−１と呼称することにした。以下では、実施例６と比
較例６−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表１０
は、（ＳＣ比６−１）の測定値を１．０として規格化し
た（ＳＣ実６）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表１０】 表１０から、（ＳＣ実６）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１１は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１１は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表１１】 表１１から、（ＳＣ実６）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。 （実施例７）本例では、実施例５と同様に、実施例６が
光入射側をｐ層としてトリプルセル型の光起電力素子を
形成したのに代えて、光入射側をｎ層としてトリプルセ
ル型の光起電力素子を形成した点が異なる。他の点は、
実施例６と同様とした。本例で作製した光起電力素子
は、ＳＣ実７と称する。 （比較例７−１）本例では、第１のｎ型半導体層（ｎ１
１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成しな
かった点が実施例７と異なる。また、μｃ−Ｓｉの第２
のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、すな
わち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例７
と同様とした。本例で作製した光起電力素子は、ＳＣ比
７−１と称する。以下では、実施例７と比較例７−１に
おいて得られた各６個の光起電力素子に対して行った評
価試験に関して説明する。評価試験として、各光起電力
素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設
置することでＶ−Ｉ特性を観測した。その結果から、光
起電力／入射光電力である光電変換効率（η）、開放電
圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）
の各平均値を計算した。表１０は、（ＳＣ比７−１）の
測定値を１．０として規格化した（ＳＣ実７）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。 （実施例７）本例では、実施例５と同様に、実施例６が
光入射側をｐ層としてトリプルセル型の光起電力素子を
形成したのに代えて、光入射側をｎ層としてトリプルセ
ル型の光起電力素子を形成した点が異なる。他の点は、
実施例６と同様とした。本例で作製した光起電力素子
は、ＳＣ実７と称する。 （比較例７−１）本例では、第１のｎ型半導体層（ｎ１
１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成しな
かった点が実施例７と異なる。また、μｃ−Ｓｉの第２
のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、すな
わち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例７
と同様とした。本例で作製した光起電力素子は、ＳＣ比
７−１と称する。以下では、実施例７と比較例７−１に
おいて得られた各６個の光起電力素子に対して行った評
価試験に関して説明する。評価試験として、各光起電力
素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設
置することでＶ−Ｉ特性を観測した。その結果から、光
起電力／入射光電力である光電変換効率（η）、開放電
圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）
の各平均値を計算した。表１０は、（ＳＣ比７−１）の
測定値を１．０として規格化した（ＳＣ実７）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
【表１２】 表１２から、（ＳＣ実７）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｎ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１３は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｎ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１３は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表１３】 表１３から、（ＳＣ実７）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。 （実施例８）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を代えた点が実施例６と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。他の点は、実施例６と同様とした。本例で作製した
光起電力素子は、ＳＣ実８と称する。この太陽電池をＳ
ＩＭＳで評価したところ、第１のｐ型半導体層は、ｉ型
半導体層よりも水素含有量が多い事がわかった。以下で
は、実施例８と比較例６−１において得られた各６個の
光起電力素子に対して行った評価試験に関して説明す
る。評価試験として、各光起電力素子をＡＭ１．５（１
００ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特
性を観測した。その結果から、光起電力／入射光電力で
ある光電変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表１４は、（ＳＣ比６−１）の測定値を１．０とし
て規格化した（ＳＣ実８）の光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。 （実施例８）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を代えた点が実施例６と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。他の点は、実施例６と同様とした。本例で作製した
光起電力素子は、ＳＣ実８と称する。この太陽電池をＳ
ＩＭＳで評価したところ、第１のｐ型半導体層は、ｉ型
半導体層よりも水素含有量が多い事がわかった。以下で
は、実施例８と比較例６−１において得られた各６個の
光起電力素子に対して行った評価試験に関して説明す
る。評価試験として、各光起電力素子をＡＭ１．５（１
００ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特
性を観測した。その結果から、光起電力／入射光電力で
ある光電変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表１４は、（ＳＣ比６−１）の測定値を１．０とし
て規格化した（ＳＣ実８）の光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
【表１４】 表１４から、（ＳＣ実８）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。 （実施例９）本例では、第１のｐ型半導体層（ｐ１層、
すなわち層Ａ）１０５、及び、第２のｐ型半導体層（ｐ
２層、すなわち層Ｂ）１０６を形成する際、以下に示す
条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍと
なるように調整し、圧力は２．０Ｔｏｒｒとなるように
調整した。ＲＦ電力を０．２０Ｗ／ｃｍ3に設定し、グ
ロー放電を生起させ、表面近傍のｉ型半導体層をｐ型化
して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５を形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。他の点は、実施例２と同様
とした。本例で作製した光起電力素子は、ＳＣ実９と称
する。以下では、実施例９と比較例２−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１５は、（ＳＣ比２−１）の測
定値を１．０として規格化した（ＳＣ実９）の光電変換
効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲
線因子（Ｆ．Ｆ．）である。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。 （実施例９）本例では、第１のｐ型半導体層（ｐ１層、
すなわち層Ａ）１０５、及び、第２のｐ型半導体層（ｐ
２層、すなわち層Ｂ）１０６を形成する際、以下に示す
条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍと
なるように調整し、圧力は２．０Ｔｏｒｒとなるように
調整した。ＲＦ電力を０．２０Ｗ／ｃｍ3に設定し、グ
ロー放電を生起させ、表面近傍のｉ型半導体層をｐ型化
して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５を形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。他の点は、実施例２と同様
とした。本例で作製した光起電力素子は、ＳＣ実９と称
する。以下では、実施例９と比較例２−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１５は、（ＳＣ比２−１）の測
定値を１．０として規格化した（ＳＣ実９）の光電変換
効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲
線因子（Ｆ．Ｆ．）である。
【表１５】 表１５から、（ＳＣ実９）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。 （実施例１０）本例では、第１のｐ型半導体層（ｐ１
層、すなわち層Ａ）１０５、及び、第２のｐ型半導体層
（ｐ２層、すなわち層Ｂ）１０６を形成する際、以下に
示す条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。他の点は、実施例２と同様とした。本例で作製
した光起電力素子は、ＳＣ実１０と称する。以下では、
実施例１０と比較例２−１において得られた各６個の光
起電力素子に対して行った評価試験に関して説明する。
評価試験として、各光起電力素子をＡＭ１．５（１００
ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特性を
観測した。その結果から、光起電力／入射光電力である
光電変換効率（η）、開放電圧（ＶOC）、短絡電流（Ｊ
SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表
１６は、（ＳＣ比２−１）の測定値を１．０として規格
化した（ＳＣ実１０）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。 （実施例１０）本例では、第１のｐ型半導体層（ｐ１
層、すなわち層Ａ）１０５、及び、第２のｐ型半導体層
（ｐ２層、すなわち層Ｂ）１０６を形成する際、以下に
示す条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。他の点は、実施例２と同様とした。本例で作製
した光起電力素子は、ＳＣ実１０と称する。以下では、
実施例１０と比較例２−１において得られた各６個の光
起電力素子に対して行った評価試験に関して説明する。
評価試験として、各光起電力素子をＡＭ１．５（１００
ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特性を
観測した。その結果から、光起電力／入射光電力である
光電変換効率（η）、開放電圧（ＶOC）、短絡電流（Ｊ
SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表
１６は、（ＳＣ比２−１）の測定値を１．０として規格
化した（ＳＣ実１０）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表１６】 表１６から、（ＳＣ実１０）の光起電力素子の方が、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.
Ｆ.）のいずれもが優れ、光電変換効率（η）も優れて
いることが分かった。 （実施例１１）本例では、層Ａを、ｉ型半導体層の表面
をｐ型の価電子制御剤及び前記ｉ型半導体層のバンドギ
ャップを拡大する元素を含むプラズマに曝すことで形成
した点が実施例１と異なる。すなわち、本例では、図４
の堆積装置を用いて、図１に示したシングルセル型の光
起電力素子を作製した。本例では、第２の導電型半導体
層であるｐ型半導体層が、ｉ型半導体層の表面をｐ型の
価電子制御剤及び前記ｉ型半導体層のバンドギャップを
拡大する元素を含むプラズマに曝すことで形成した層Ａ
と、前記層Ａの表面上に、ｐ型の価電子制御剤及びｉ型
半導体層の主たる構成元素を堆積して形成した層Ｂから
なる場合を検討した。以下では、その作製方法を手順に
したがって説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＮＨ3ガスボ
ンベ、Ｏ2／Ｈｅ（希釈度：１％）ガスボンベ、ＮＯガ
スボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。まず、あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０-5Ｔｏｒｒになるまで真空排気した。基板
４９０の温度が２３０℃になるように基板加熱用ヒータ
ー４１２を設定し、基板温度が安定したところで、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チャンバー４
１９内に不図示のバルブを操作してガス導入管４６９を
通して導入した。この時、Ｈｅガスが５０ｓｃｃｍ、Ｂ
Ｆ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍと
なるように不図示のマスフローコントローラーで調整し
層堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとな
るように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層（層Ａ）を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、第１のｐ型半導体層ｐ１層（層Ａ）
１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガス、ＣＨ4ガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半導体層
ｐ１層（層Ａ）上にＲＦプラズマＣＶＤ法でａ−Ｓｉの
第２のｐ型半導体層ｐ２層（層Ｂ）を順次積層した。こ
の時、ｐ層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉの第２のｐ型
半導体層ｐ２層の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、本発明のｐ型層の形成を終えた。不図示のバルブ
を閉じてｐ型層堆積チャンバー４１９内へのＳｉＨ4／
Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３分間、ｐ型
層堆積チャンバー４１９内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じてＨ2の流入も止め、ｐ型層
堆積チャンバー４１９内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。以上で、本例の光起電力素子
（ＳＣ実１１）の作製を終えた。 （比較例１１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１１と異なる。
また、ａ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例１１と同様とし
た。本例で作製した光起電力素子は、ＳＣ比１１−１と
称する。以下では、実施例１１と比較例１１−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１７は、（ＳＣ比１１−１）の
測定値を１．０として規格化した（ＳＣ実１１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.
Ｆ.）のいずれもが優れ、光電変換効率（η）も優れて
いることが分かった。 （実施例１１）本例では、層Ａを、ｉ型半導体層の表面
をｐ型の価電子制御剤及び前記ｉ型半導体層のバンドギ
ャップを拡大する元素を含むプラズマに曝すことで形成
した点が実施例１と異なる。すなわち、本例では、図４
の堆積装置を用いて、図１に示したシングルセル型の光
起電力素子を作製した。本例では、第２の導電型半導体
層であるｐ型半導体層が、ｉ型半導体層の表面をｐ型の
価電子制御剤及び前記ｉ型半導体層のバンドギャップを
拡大する元素を含むプラズマに曝すことで形成した層Ａ
と、前記層Ａの表面上に、ｐ型の価電子制御剤及びｉ型
半導体層の主たる構成元素を堆積して形成した層Ｂから
なる場合を検討した。以下では、その作製方法を手順に
したがって説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＮＨ3ガスボ
ンベ、Ｏ2／Ｈｅ（希釈度：１％）ガスボンベ、ＮＯガ
スボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。まず、あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０-5Ｔｏｒｒになるまで真空排気した。基板
４９０の温度が２３０℃になるように基板加熱用ヒータ
ー４１２を設定し、基板温度が安定したところで、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チャンバー４
１９内に不図示のバルブを操作してガス導入管４６９を
通して導入した。この時、Ｈｅガスが５０ｓｃｃｍ、Ｂ
Ｆ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍと
なるように不図示のマスフローコントローラーで調整し
層堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとな
るように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層（層Ａ）を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、第１のｐ型半導体層ｐ１層（層Ａ）
１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガス、ＣＨ4ガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半導体層
ｐ１層（層Ａ）上にＲＦプラズマＣＶＤ法でａ−Ｓｉの
第２のｐ型半導体層ｐ２層（層Ｂ）を順次積層した。こ
の時、ｐ層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉの第２のｐ型
半導体層ｐ２層の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、本発明のｐ型層の形成を終えた。不図示のバルブ
を閉じてｐ型層堆積チャンバー４１９内へのＳｉＨ4／
Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３分間、ｐ型
層堆積チャンバー４１９内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じてＨ2の流入も止め、ｐ型層
堆積チャンバー４１９内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。以上で、本例の光起電力素子
（ＳＣ実１１）の作製を終えた。 （比較例１１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１１と異なる。
また、ａ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例１１と同様とし
た。本例で作製した光起電力素子は、ＳＣ比１１−１と
称する。以下では、実施例１１と比較例１１−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１７は、（ＳＣ比１１−１）の
測定値を１．０として規格化した（ＳＣ実１１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表１７】 表１７から、（ＳＣ実１１）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）に優れ、光電変
換効率（η）において特に優れていることが分かった。
また、基板内のムラ、バラツキを見るために、ｐ型層上
に、２５個の穴（面積０．２５ｃｍ2）の開いたマスク
を乗せ、透明導電層として、膜厚７０ｎｍのＩＴＯを真
空蒸着法で形成した。表１８は、このような試料に対し
て、開放電圧（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内
のムラ、バラツキを調べた結果である。ただし、同一基
板における最大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）に優れ、光電変
換効率（η）において特に優れていることが分かった。
また、基板内のムラ、バラツキを見るために、ｐ型層上
に、２５個の穴（面積０．２５ｃｍ2）の開いたマスク
を乗せ、透明導電層として、膜厚７０ｎｍのＩＴＯを真
空蒸着法で形成した。表１８は、このような試料に対し
て、開放電圧（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内
のムラ、バラツキを調べた結果である。ただし、同一基
板における最大値を１とした。
【表１８】 表１８から、（ＳＣ実１１）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表１９は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比１１−１）の測定値を１．０として規格化した
数値を示した。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表１９は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比１１−１）の測定値を１．０として規格化した
数値を示した。
【表１９】 表１７と表１９を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）及び光電変換効率（η）の向上が顕著であ
ることが分かった。この結果は、青色光のもとでは、ｉ
型半導体層の光入射側近傍で、大部分のフォトキャリア
が発生するので、ｐ／ｉ界面の界面準位が減少したこと
を示すものと考えた。 （実施例１２）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を代えた点が実
施例１１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１１と同様とした。本例で作製した光起
電力素子は、ＳＣ実12と称する。 （比較例１２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１２と異なる。
また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例１２と同様と
した。本例で作製した光起電力素子は、ＳＣ比１２−１
と称する。以下では、実施例１２と比較例１２−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２０は、（ＳＣ比１２−１）の
測定値を１．０として規格化した（ＳＣ実１２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）及び光電変換効率（η）の向上が顕著であ
ることが分かった。この結果は、青色光のもとでは、ｉ
型半導体層の光入射側近傍で、大部分のフォトキャリア
が発生するので、ｐ／ｉ界面の界面準位が減少したこと
を示すものと考えた。 （実施例１２）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を代えた点が実
施例１１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１１と同様とした。本例で作製した光起
電力素子は、ＳＣ実12と称する。 （比較例１２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１２と異なる。
また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例１２と同様と
した。本例で作製した光起電力素子は、ＳＣ比１２−１
と称する。以下では、実施例１２と比較例１２−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２０は、（ＳＣ比１２−１）の
測定値を１．０として規格化した（ＳＣ実１２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表２０】 表２０から、（ＳＣ実１２）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例１３）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例１２
と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製
方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１５μｍのｉ型層を作製したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。 （４）ａ−ＳｉＧｅのｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈｅガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈｅガスを堆積
チャンバー導入した。この時、Ｈｅガスが５０ｓｃｃ
ｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈｅガスが５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し圧力は２．０Ｔｏｒｒとなるよう調整した。
ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、グロー放電を
生起させ、ｉ型半導体層の表面をｐ型の価電子制御剤お
よびｉ型半導体層のバンドギャップを拡大する元素を含
むプラズマにさらすことによって、表面近傍のｉ型半導
体層をｐ型化しかつバンドギャップを拡大して第１のｐ
型半導体層ｐ１層（層Ａ）の形成を開始し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を
終えた。他の点は、実施例１２と同様とした。本例で作
製した光起電力素子は、ＳＣ実１３と称する。 （比較例１３−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例１３と同様とし
た。本例で作製した光起電力素子は、ＳＣ比１３−１と
称する。以下では、実施例１３と比較例１３−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２１は、（ＳＣ比１３−１）の
測定値を１．０として規格化した（ＳＣ実１３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例１３）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例１２
と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製
方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１５μｍのｉ型層を作製したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。 （４）ａ−ＳｉＧｅのｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈｅガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈｅガスを堆積
チャンバー導入した。この時、Ｈｅガスが５０ｓｃｃ
ｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈｅガスが５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し圧力は２．０Ｔｏｒｒとなるよう調整した。
ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、グロー放電を
生起させ、ｉ型半導体層の表面をｐ型の価電子制御剤お
よびｉ型半導体層のバンドギャップを拡大する元素を含
むプラズマにさらすことによって、表面近傍のｉ型半導
体層をｐ型化しかつバンドギャップを拡大して第１のｐ
型半導体層ｐ１層（層Ａ）の形成を開始し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を
終えた。他の点は、実施例１２と同様とした。本例で作
製した光起電力素子は、ＳＣ実１３と称する。 （比較例１３−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例１３と同様とし
た。本例で作製した光起電力素子は、ＳＣ比１３−１と
称する。以下では、実施例１３と比較例１３−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２１は、（ＳＣ比１３−１）の
測定値を１．０として規格化した（ＳＣ実１３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表２１】 表２１から、（ＳＣ実１３）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例１４）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例１２と
異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4
ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー４１８内へＨ2ガスを流し続けたのち、不図示の
バルブを閉じ、ｉ型層堆積チャンバー４１８内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （３）ａ−ＳｉＣのｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化しかつバンドギャップを拡大して
第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈｅガス、ＢＦ3／Ｈｅガス、ＮＨ3ガスを堆積チャ
ンバーへ導入した。この時、Ｈｅガスが５０ｓｃｃｍ、
ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＮＨ3ガスが５ｓｃｃｍ
となるように不図示のマスフローコントローラーで調整
し、圧力は２．０Ｔｏｒｒとなるよう調整した。ＲＦ電
力を０．１５Ｗ／ｃｍ3に設定し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｐ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｐ型化しかつバンドギャップを拡大して第１のｐ型半導
体層ｐ１層（層Ａ）を形成し、層厚３ｎｍを形成したと
ころでＲＦ電源を切って、グロー放電を止め、第１のｐ
型半導体層ｐ１層（層Ａ）１０５の形成を終えた。他の
点は、実施例１２と同様とした。本例で作製した光起電
力素子は、ＳＣ実１４と称する。 （比較例１４−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１４と異なる。
また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例１４と同様と
した。本例で作製した光起電力素子は、ＳＣ比１４−１
と称する。以下では、実施例１４と比較例１４−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２２は、（ＳＣ比14−１）の測
定値を１．０として規格化した（ＳＣ実１４）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例１４）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例１２と
異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4
ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー４１８内へＨ2ガスを流し続けたのち、不図示の
バルブを閉じ、ｉ型層堆積チャンバー４１８内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （３）ａ−ＳｉＣのｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化しかつバンドギャップを拡大して
第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈｅガス、ＢＦ3／Ｈｅガス、ＮＨ3ガスを堆積チャ
ンバーへ導入した。この時、Ｈｅガスが５０ｓｃｃｍ、
ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＮＨ3ガスが５ｓｃｃｍ
となるように不図示のマスフローコントローラーで調整
し、圧力は２．０Ｔｏｒｒとなるよう調整した。ＲＦ電
力を０．１５Ｗ／ｃｍ3に設定し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｐ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｐ型化しかつバンドギャップを拡大して第１のｐ型半導
体層ｐ１層（層Ａ）を形成し、層厚３ｎｍを形成したと
ころでＲＦ電源を切って、グロー放電を止め、第１のｐ
型半導体層ｐ１層（層Ａ）１０５の形成を終えた。他の
点は、実施例１２と同様とした。本例で作製した光起電
力素子は、ＳＣ実１４と称する。 （比較例１４−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１４と異なる。
また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例１４と同様と
した。本例で作製した光起電力素子は、ＳＣ比１４−１
と称する。以下では、実施例１４と比較例１４−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２２は、（ＳＣ比14−１）の測
定値を１．０として規格化した（ＳＣ実１４）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
【表２２】 表２２から、（ＳＣ実１４）の光起電力素子の方が、曲
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。 （実施例１５）本例では、実施例１１が光入射側をｐ層
として層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ
２層（層Ｂ）としたのに代えて、光入射側をｎ層として
層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層
（層Ｂ）とした点が異なる。以下では、本例の光起電力
素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス電極４２８に印加した。その後、不図示のマイ
クロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイ
クロ波導入用導波管４２６、及びマイクロ波導入用窓４
２５を通じてｉ型層堆積チャンバー４１８内にマイクロ
波電力導入し、グロー放電を生起させ、シャッター４２
７を開けることでｐ型層上にｉ型層の作製を開始し、層
厚０．１μｍのｉ型層を作製したところでマイクロ波グ
ロー放電を止め、バイアス電源４２４の出力を切り、ｉ
型層１０４の作製を終えた。不図示のバルブを閉じて、
ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入
を止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じ、ｉ型層堆
積チャンバー４１８内およびガス配管内を１×１０-5Ｔ
ｏｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤およびｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｎ型化し、か
つバンドギャップを拡大して第１のｎ型半導体層ｎ１層
（層Ａ）１０５を形成するには、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０２及びｎ型層堆積チャンバー４１７内へゲートバル
ブ４０７を開けて基板４９０を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＢＦ 3／Ｈ2ガス、Ｎ
Ｏガスを堆積チャンバー４１７内に不図示のバルブを操
作してガス導入管４２９を通して導入した。この時、Ｈ
ｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃ
ｍ、ＮＯガスが０．５ｓｃｃｍとなるように不図示のマ
スフローコントローラーで調整し層堆積チャンバー４１
７内の圧力は０．５Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。ＲＦ電源４２３の
電力を０．０１５Ｗ／ｃｍ3に設定し、プラズマ形成用
カップ４２１にＲＦ電力を導入し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｎ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｎ型化しかつバンドギャップを拡大して第１のｎ型半導
体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを形成
したところでＲＦ電源を切って、グロー放電を止め、第
１のｎ型半導体層ｎ１層（層Ａ）１０５の形成を終え
た。 （８）不図示のバルブを操作して、Ｈｅガス、ＮＯガス
の流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを
０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｎ型半導体層ｎ１（層Ａ）層上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）を順次積層した。この時、層堆積チャンバー４１９
内の圧力は２．０Ｔｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。ＲＦ電源４２３の電
力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−ＳｉＯのｉ型半導体層の主たる構成元素およびｉ型半
導体層のバンドギャップを拡大する元素を含む第２のｎ
型半導体層ｎ２層（層Ｂ）の形成を開始し、層厚５ｎｍ
のＲＦｎ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｎ型層の形成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガスの流入を止
め、３分間、ｎ型層堆積チャンバー４１７内へＨ 2ガス
を流し続けたのち、不図示のバルブを閉じてＨ2の流入
も止め、ｎ型層堆積チャンバ４１７内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。次にあらかじ
め不図示の真空排気ポンプにより真空引きしておいたア
ンロードチャンバー４０５内へ基板４９０を搬送し、不
図示のリークバルブを開けて、アンロードチャンバー４
０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例１１と同様
とした。本例で作製した光起電力素子は、ＳＣ実１５と
称する。 （比較例１５−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例１５と異なる。
また、μｃ−Ｓｉの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例１５と同様と
した。本例で作製した光起電力素子は、ＳＣ比１５−１
と称する。以下では、実施例１５と比較例１５−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２３は、（ＳＣ比15−１）の測
定値を１．０として規格化した（ＳＣ実１５）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。 （実施例１５）本例では、実施例１１が光入射側をｐ層
として層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ
２層（層Ｂ）としたのに代えて、光入射側をｎ層として
層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層
（層Ｂ）とした点が異なる。以下では、本例の光起電力
素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス電極４２８に印加した。その後、不図示のマイ
クロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイ
クロ波導入用導波管４２６、及びマイクロ波導入用窓４
２５を通じてｉ型層堆積チャンバー４１８内にマイクロ
波電力導入し、グロー放電を生起させ、シャッター４２
７を開けることでｐ型層上にｉ型層の作製を開始し、層
厚０．１μｍのｉ型層を作製したところでマイクロ波グ
ロー放電を止め、バイアス電源４２４の出力を切り、ｉ
型層１０４の作製を終えた。不図示のバルブを閉じて、
ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入
を止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じ、ｉ型層堆
積チャンバー４１８内およびガス配管内を１×１０-5Ｔ
ｏｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤およびｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｎ型化し、か
つバンドギャップを拡大して第１のｎ型半導体層ｎ１層
（層Ａ）１０５を形成するには、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０２及びｎ型層堆積チャンバー４１７内へゲートバル
ブ４０７を開けて基板４９０を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＢＦ 3／Ｈ2ガス、Ｎ
Ｏガスを堆積チャンバー４１７内に不図示のバルブを操
作してガス導入管４２９を通して導入した。この時、Ｈ
ｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃ
ｍ、ＮＯガスが０．５ｓｃｃｍとなるように不図示のマ
スフローコントローラーで調整し層堆積チャンバー４１
７内の圧力は０．５Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。ＲＦ電源４２３の
電力を０．０１５Ｗ／ｃｍ3に設定し、プラズマ形成用
カップ４２１にＲＦ電力を導入し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｎ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｎ型化しかつバンドギャップを拡大して第１のｎ型半導
体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを形成
したところでＲＦ電源を切って、グロー放電を止め、第
１のｎ型半導体層ｎ１層（層Ａ）１０５の形成を終え
た。 （８）不図示のバルブを操作して、Ｈｅガス、ＮＯガス
の流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを
０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｎ型半導体層ｎ１（層Ａ）層上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）を順次積層した。この時、層堆積チャンバー４１９
内の圧力は２．０Ｔｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。ＲＦ電源４２３の電
力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−ＳｉＯのｉ型半導体層の主たる構成元素およびｉ型半
導体層のバンドギャップを拡大する元素を含む第２のｎ
型半導体層ｎ２層（層Ｂ）の形成を開始し、層厚５ｎｍ
のＲＦｎ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｎ型層の形成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガスの流入を止
め、３分間、ｎ型層堆積チャンバー４１７内へＨ 2ガス
を流し続けたのち、不図示のバルブを閉じてＨ2の流入
も止め、ｎ型層堆積チャンバ４１７内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。次にあらかじ
め不図示の真空排気ポンプにより真空引きしておいたア
ンロードチャンバー４０５内へ基板４９０を搬送し、不
図示のリークバルブを開けて、アンロードチャンバー４
０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例１１と同様
とした。本例で作製した光起電力素子は、ＳＣ実１５と
称する。 （比較例１５−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例１５と異なる。
また、μｃ−Ｓｉの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例１５と同様と
した。本例で作製した光起電力素子は、ＳＣ比１５−１
と称する。以下では、実施例１５と比較例１５−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２３は、（ＳＣ比15−１）の測
定値を１．０として規格化した（ＳＣ実１５）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
【表２３】 表２３から、（ＳＣ実１５）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表２４】 表２４から、（ＳＣ実１５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表２５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比15−１）の測定値を１．０として規格化した数
値を示した。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表２５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比15−１）の測定値を１．０として規格化した数
値を示した。
【表２５】 表２３と表２５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。 （実施例１６）本例では、実施例６と同様に図２に示し
たトリプルセル型（ｐｉｎ型の半導体接合を３回積層し
た構造体からなるスタックセル型）の光起電力素子を作
製した。本例の光起電力素子の層構成は、基板２０１／
裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ接合
／第３のｐｉｎ接合／透明電極２１５／集電電極２１６
である。また、各ｐｉｎ接合は、基板側から以下の層構
成とした。以下に、本例における各ｐｉｎ接合の層構成
を示した。第１のｐｉｎ接合２１７は、裏面電極２０２
の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３
／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭＷｉ
型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６１／
ｉ型半導体層（ＲＦｉ型層２６１）の表面をｐ型の価電
子制御剤及び前記ｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマに曝すことで形成した第１のｐ
型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型の
価電子制御剤及び前記ｉ型半導体層の主たる構成元素を
堆積して形成した第２のｐ型半導体層（ｐ１２層、すな
わち層Ｂ）２０６、とした。第２のｐｉｎ接合２１８
は、第１のｐｉｎ接合２１７の側から順に、ａ−Ｓｉの
ＲＦｎ型層（ｎ２層）２０７／ａ−ＳｉのＲＦｉ型層２
５２／ａ−ＳｉＧｅのＭＷｉ型層（ｉ２層）２０８／ａ
−ＳｉのＲＦｉ型層２６２／ｉ型半導体層（ＲＦｉ型層
２６２）の表面をｐ型の価電子制御剤及び前記ｉ型半導
体層のバンドギャップを拡大する元素を含むプラズマに
曝すことで形成した第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９／ｐ型の価電子制御剤を堆積して形
成した第２のｐ型半導体層（ｐ２２層、すなわち層Ａ）
２１０とした。第３のｐｉｎ接合２１９は、第２のｐｉ
ｎ接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ
３層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２
／ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子
制御剤及び前記ｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマに曝すことで形成した第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価
電子制御剤を堆積して形成した第２のｐ型半導体層（ｐ
３２層、すなわち層Ｂ）２１４とした。以下では、本例
の光起電力素子の作製方法を、手順にしたがって説明す
る。括弧付きの番号は工程を示し、（１）と（２）は準
備工程、（３）〜（６）は第１のｐｉｎ接合２１７の形
成工程、（７）〜（１０）は第２のｐｉｎ接合２１８の
形成工程、（１１）〜（１４）は第３のｐｉｎ接合２１
９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々マスコントローラーで調
整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１Ｗ
／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５の形
成を終えた。 （６）第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ１２層、すなわち層Ｂ）２０６を順次
積層した。この時、層堆積チャンバー内の圧力は２．０
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−Ｓｉの第２のｐ型半導体層（ｐ
１２層、すなわち層Ｂ）２０６の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ１２
層、すなわち層Ｂ）２０６の形成を終えた。バルブを閉
じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、Ｂ
Ｆ3／Ｈ2ガスの流入を止め、３分間、ｐ型層堆積チャン
バー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2
の流入も止め、ｐ型層堆積チャンバー内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。上述した工
程（３）〜工程（６）により、第１のｐｉｎ接合２１７
の形成を終えた。以下では、第２のｐｉｎ接合２１８を
形成する工程に関して説明する。本工程は、基本的に、
上述した第１のｐｉｎ接合２１７の形成と同様の作業で
ある。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０７の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管４４９を通じてｉ型層堆積チャン
バー内に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃ
ｍ、Ｈ2ガスが８０ｓｃｃｍとなるように各々のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー内の圧
力は、０．７Ｔｏｒｒとなるようにコンダクタンスバル
ブの開口を調整した。次に、ＲＦ電源を０．００７Ｗ／
ｃｍ3に設定し、バイアス電極に印加し、グロー放電を
生起させ、シャッターを開けることでＭＷｉ型層上にＲ
Ｆｉ型層の形成を開始し、層厚２０ｎｍのｉ型層を形成
したところでＲＦグロー放電を止め、ＲＦ電源の出力を
切り、ＲＦｉ型層２６２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）
２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ２１層、すな
わち層Ａ）２０９の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０９の形
成を終えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２
０９の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、μｃ−Ｓｉのｉ型半導体層の主たる構成元素
およびｉ型半導体層のバンドギャップを拡大する元素を
含む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、第２
のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２１０の形
成を終えた。バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（７）〜工程（１０）によ
り、第２のｐｉｎ接合２１８の形成を終えた。以下で
は、第３のｐｉｎ接合２１９を形成する工程に関して説
明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板４
９０の温度が３５０℃になるように基板加熱用ヒーター
を設定し、基板温度が安定したところで、ＳｉＨ4ガ
ス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバルブを操作
してガス導入管４２９を通して導入した。この時、Ｓｉ
Ｈ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3
／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフローコ
ントローラーで調整し、堆積チャンバー内の圧力は１．
１Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を
０．００５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
にＲＦ電力を導入し、グロー放電を生起させ、基板上に
ＲＦｎ型層の形成を開始し、層厚１０ｎｍのＲＦｎ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、ＲＦｎ型層２１１の形成を終えた。堆積チャンバー
内へのＳｉＨ4ガス、ＰＨ3／Ｈ2の流入を止め、２分
間、堆積室内へＨ2ガスを流し続けたのち、Ｈ2の流入も
止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒ
まで真空排気した。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々マスコントローラーで調整した。ｉ型層堆積チ
ャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコン
ダクタンスバルブの開口を調整した。次に、ＲＦ電源を
０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加し、
グロー放電を生起させ、シャッターを開けることでＲＦ
ｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚１２
０ｎｍのｉ型層を形成したところでＲＦグロー放電を止
め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形成を
終えた。バルブを閉じて、ｉ型層堆積チャンバー内への
Ｓｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じ、ｉ型
層堆積チャンバー内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ３１層、すな
わち層Ａ）２１３の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１３の形
成を終えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２
１３の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、μｃ−Ｓｉのｉ型半導体層の主たる構成元素
およびｉ型半導体層のバンドギャップを拡大する元素を
含む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１４の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、第２
のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２１３の形
成を終えた。バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（１１）〜工程（１４）に
より、第３のｐｉｎ接合２１９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバー４０
５をリークした。次に、ＲＦｐ型層２１４上に、透明導
電層２１５として、層厚７０ｎｍのＩＴＯを真空蒸着法
で真空蒸着した。次に透明導電層２１２上に櫛型の穴が
開いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１００
０ｎｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛
形の集電電極２１６を真空蒸着法で真空蒸着した。以上
で本例の光起電力素子の形成を終えた。本例で作製した
光起電力素子は、ＳＣ実16と称する。 （比較例１６−１）本例では、第１のｐ型半導体層（ｐ
１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成し
なかった点が実施例１６と異なる。また、μｃ−Ｓｉの
第２のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施
例１６と同様とした。本例で作製した光起電力素子は、
ＳＣ比16−１と称する。以下では、実施例１６と比較例
１６−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２６は、（Ｓ
Ｃ比16−１）の測定値を１．０として規格化した（ＳＣ
実１６）の光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。 （実施例１６）本例では、実施例６と同様に図２に示し
たトリプルセル型（ｐｉｎ型の半導体接合を３回積層し
た構造体からなるスタックセル型）の光起電力素子を作
製した。本例の光起電力素子の層構成は、基板２０１／
裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ接合
／第３のｐｉｎ接合／透明電極２１５／集電電極２１６
である。また、各ｐｉｎ接合は、基板側から以下の層構
成とした。以下に、本例における各ｐｉｎ接合の層構成
を示した。第１のｐｉｎ接合２１７は、裏面電極２０２
の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３
／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭＷｉ
型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６１／
ｉ型半導体層（ＲＦｉ型層２６１）の表面をｐ型の価電
子制御剤及び前記ｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマに曝すことで形成した第１のｐ
型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型の
価電子制御剤及び前記ｉ型半導体層の主たる構成元素を
堆積して形成した第２のｐ型半導体層（ｐ１２層、すな
わち層Ｂ）２０６、とした。第２のｐｉｎ接合２１８
は、第１のｐｉｎ接合２１７の側から順に、ａ−Ｓｉの
ＲＦｎ型層（ｎ２層）２０７／ａ−ＳｉのＲＦｉ型層２
５２／ａ−ＳｉＧｅのＭＷｉ型層（ｉ２層）２０８／ａ
−ＳｉのＲＦｉ型層２６２／ｉ型半導体層（ＲＦｉ型層
２６２）の表面をｐ型の価電子制御剤及び前記ｉ型半導
体層のバンドギャップを拡大する元素を含むプラズマに
曝すことで形成した第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９／ｐ型の価電子制御剤を堆積して形
成した第２のｐ型半導体層（ｐ２２層、すなわち層Ａ）
２１０とした。第３のｐｉｎ接合２１９は、第２のｐｉ
ｎ接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ
３層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２
／ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子
制御剤及び前記ｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマに曝すことで形成した第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価
電子制御剤を堆積して形成した第２のｐ型半導体層（ｐ
３２層、すなわち層Ｂ）２１４とした。以下では、本例
の光起電力素子の作製方法を、手順にしたがって説明す
る。括弧付きの番号は工程を示し、（１）と（２）は準
備工程、（３）〜（６）は第１のｐｉｎ接合２１７の形
成工程、（７）〜（１０）は第２のｐｉｎ接合２１８の
形成工程、（１１）〜（１４）は第３のｐｉｎ接合２１
９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々マスコントローラーで調
整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１Ｗ
／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５の形
成を終えた。 （６）第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ１２層、すなわち層Ｂ）２０６を順次
積層した。この時、層堆積チャンバー内の圧力は２．０
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−Ｓｉの第２のｐ型半導体層（ｐ
１２層、すなわち層Ｂ）２０６の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ１２
層、すなわち層Ｂ）２０６の形成を終えた。バルブを閉
じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、Ｂ
Ｆ3／Ｈ2ガスの流入を止め、３分間、ｐ型層堆積チャン
バー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2
の流入も止め、ｐ型層堆積チャンバー内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。上述した工
程（３）〜工程（６）により、第１のｐｉｎ接合２１７
の形成を終えた。以下では、第２のｐｉｎ接合２１８を
形成する工程に関して説明する。本工程は、基本的に、
上述した第１のｐｉｎ接合２１７の形成と同様の作業で
ある。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０７の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管４４９を通じてｉ型層堆積チャン
バー内に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃ
ｍ、Ｈ2ガスが８０ｓｃｃｍとなるように各々のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー内の圧
力は、０．７Ｔｏｒｒとなるようにコンダクタンスバル
ブの開口を調整した。次に、ＲＦ電源を０．００７Ｗ／
ｃｍ3に設定し、バイアス電極に印加し、グロー放電を
生起させ、シャッターを開けることでＭＷｉ型層上にＲ
Ｆｉ型層の形成を開始し、層厚２０ｎｍのｉ型層を形成
したところでＲＦグロー放電を止め、ＲＦ電源の出力を
切り、ＲＦｉ型層２６２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）
２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ２１層、すな
わち層Ａ）２０９の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０９の形
成を終えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２
０９の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、μｃ−Ｓｉのｉ型半導体層の主たる構成元素
およびｉ型半導体層のバンドギャップを拡大する元素を
含む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、第２
のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２１０の形
成を終えた。バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（７）〜工程（１０）によ
り、第２のｐｉｎ接合２１８の形成を終えた。以下で
は、第３のｐｉｎ接合２１９を形成する工程に関して説
明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板４
９０の温度が３５０℃になるように基板加熱用ヒーター
を設定し、基板温度が安定したところで、ＳｉＨ4ガ
ス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバルブを操作
してガス導入管４２９を通して導入した。この時、Ｓｉ
Ｈ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3
／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフローコ
ントローラーで調整し、堆積チャンバー内の圧力は１．
１Ｔｏｒｒとなるように調整した。ＲＦ電源の電力を
０．００５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
にＲＦ電力を導入し、グロー放電を生起させ、基板上に
ＲＦｎ型層の形成を開始し、層厚１０ｎｍのＲＦｎ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、ＲＦｎ型層２１１の形成を終えた。堆積チャンバー
内へのＳｉＨ4ガス、ＰＨ3／Ｈ2の流入を止め、２分
間、堆積室内へＨ2ガスを流し続けたのち、Ｈ2の流入も
止め、堆積室内およびガス配管内を１×１０-5Ｔｏｒｒ
まで真空排気した。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々マスコントローラーで調整した。ｉ型層堆積チ
ャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコン
ダクタンスバルブの開口を調整した。次に、ＲＦ電源を
０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加し、
グロー放電を生起させ、シャッターを開けることでＲＦ
ｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚１２
０ｎｍのｉ型層を形成したところでＲＦグロー放電を止
め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形成を
終えた。バルブを閉じて、ｉ型層堆積チャンバー内への
Ｓｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じ、ｉ型
層堆積チャンバー内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ３１層、すな
わち層Ａ）２１３の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１３の形
成を終えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２
１３の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップにＲＦ電力を導入し、グロー放電を
生起させ、μｃ−Ｓｉのｉ型半導体層の主たる構成元素
およびｉ型半導体層のバンドギャップを拡大する元素を
含む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１４の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、第２
のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２１３の形
成を終えた。バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（１１）〜工程（１４）に
より、第３のｐｉｎ接合２１９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバー４０
５をリークした。次に、ＲＦｐ型層２１４上に、透明導
電層２１５として、層厚７０ｎｍのＩＴＯを真空蒸着法
で真空蒸着した。次に透明導電層２１２上に櫛型の穴が
開いたマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１００
０ｎｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛
形の集電電極２１６を真空蒸着法で真空蒸着した。以上
で本例の光起電力素子の形成を終えた。本例で作製した
光起電力素子は、ＳＣ実16と称する。 （比較例１６−１）本例では、第１のｐ型半導体層（ｐ
１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成し
なかった点が実施例１６と異なる。また、μｃ−Ｓｉの
第２のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施
例１６と同様とした。本例で作製した光起電力素子は、
ＳＣ比16−１と称する。以下では、実施例１６と比較例
１６−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２６は、（Ｓ
Ｃ比16−１）の測定値を１．０として規格化した（ＳＣ
実１６）の光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表２６】 表２６から、（ＳＣ実１６）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２７は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２７は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表２７】 表２７から、（ＳＣ実１６）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例１７）本例では、実施例１５と同様に、実施例
１６が光入射側をｐ層としてトリプルセル型の光起電力
素子を形成したのに代えて、光入射側をｎ層としてトリ
プルセル型の光起電力素子を形成した。他の点は、実施
例１６と同様とした。本例で作製した光起電力素子は、
ＳＣ実17と称する。 （比較例１７−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例１７と異なる。また、μｃ−Ｓｉの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施
例１７と同様とした。本例で作製した光起電力素子は、
ＳＣ比１７−１と称する。以下では、実施例１７と比較
例１７−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表２８
は、（ＳＣ比17−１）の測定値を１．０として規格化し
た（ＳＣ実17）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例１７）本例では、実施例１５と同様に、実施例
１６が光入射側をｐ層としてトリプルセル型の光起電力
素子を形成したのに代えて、光入射側をｎ層としてトリ
プルセル型の光起電力素子を形成した。他の点は、実施
例１６と同様とした。本例で作製した光起電力素子は、
ＳＣ実17と称する。 （比較例１７−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例１７と異なる。また、μｃ−Ｓｉの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施
例１７と同様とした。本例で作製した光起電力素子は、
ＳＣ比１７−１と称する。以下では、実施例１７と比較
例１７−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表２８
は、（ＳＣ比17−１）の測定値を１．０として規格化し
た（ＳＣ実17）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表２８】 表２８から、（ＳＣ実１７）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｎ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２９は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｎ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２９は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表２９】 表２９から、（ＳＣ実１７）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例１８）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を変えた点が実施例１６と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。他の点は、実施例１
６と同様とした。本例で作製した光起電力素子は、ＳＣ
実18と称する。この太陽電池をＳＩＭＳで評価したとこ
ろ、第１のｐ型半導体層は、ｉ型半導体層よりも水素含
有量が多い事がわかった。以下では、実施例１８と比較
例１６−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表３０
は、（ＳＣ比１６−１）の測定値を１．０として規格化
した（ＳＣ実１８）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例１８）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を変えた点が実施例１６と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。他の点は、実施例１
６と同様とした。本例で作製した光起電力素子は、ＳＣ
実18と称する。この太陽電池をＳＩＭＳで評価したとこ
ろ、第１のｐ型半導体層は、ｉ型半導体層よりも水素含
有量が多い事がわかった。以下では、実施例１８と比較
例１６−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表３０
は、（ＳＣ比１６−１）の測定値を１．０として規格化
した（ＳＣ実１８）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表３０】 表３０から、（ＳＣ実１８）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例１９）本例では、第１のｐ型半導体層（ｐ１
層、すなわち層Ａ）１０５、及び、第２のｐ型半導体層
（ｐ２層、すなわち層Ｂ）１０６を形成する際、以下に
示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、
ＣＨ4ガスが５ｓｃｃｍとなるように調整し、圧力は
２．０Ｔｏｒｒとなるように調整した。ＲＦ電力を０．
２０Ｗ／ｃｍ3に設定し、グロー放電を生起させ、表面
近傍のｉ型半導体層をｐ型化し、かつバンドギャップを
拡大して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）
１０５を形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、ＣＨ4ガスを止
め、第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。他の点は、実施例１２と同
様とした。本例で作製した光起電力素子は、ＳＣ実19と
称する。以下では、実施例１９と比較例１２−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３１は、（ＳＣ比１２−１）の
測定値を１．０として規格化した（ＳＣ実９）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例１９）本例では、第１のｐ型半導体層（ｐ１
層、すなわち層Ａ）１０５、及び、第２のｐ型半導体層
（ｐ２層、すなわち層Ｂ）１０６を形成する際、以下に
示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、
ＣＨ4ガスが５ｓｃｃｍとなるように調整し、圧力は
２．０Ｔｏｒｒとなるように調整した。ＲＦ電力を０．
２０Ｗ／ｃｍ3に設定し、グロー放電を生起させ、表面
近傍のｉ型半導体層をｐ型化し、かつバンドギャップを
拡大して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）
１０５を形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、ＣＨ4ガスを止
め、第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。他の点は、実施例１２と同
様とした。本例で作製した光起電力素子は、ＳＣ実19と
称する。以下では、実施例１９と比較例１２−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３１は、（ＳＣ比１２−１）の
測定値を１．０として規格化した（ＳＣ実９）の光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）である。
【表３１】 表３１から、（ＳＣ実１９）の光起電力素子の方が、開
放電圧（ＶOC）、短絡電流（ＪSC）と曲線因子（Ｆ.
Ｆ.）が優れ、光電変換効率（η）も優れていることが
分かった。 （実施例２０）本例では、第１のｐ型半導体層（ｐ１
層、すなわち層Ａ）１０５、及び、第２のｐ型半導体層
（ｐ２層、すなわち層Ｂ）１０６を形成する際、以下に
示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化し、かつバンドギャップを拡大して第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、ＣＨ4ガスを止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。他の点は、実施例１２と同様とした。本例で作
製した光起電力素子は、ＳＣ実２０と称する。以下で
は、実施例２０と比較例１２−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３２は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実２０）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
放電圧（ＶOC）、短絡電流（ＪSC）と曲線因子（Ｆ.
Ｆ.）が優れ、光電変換効率（η）も優れていることが
分かった。 （実施例２０）本例では、第１のｐ型半導体層（ｐ１
層、すなわち層Ａ）１０５、及び、第２のｐ型半導体層
（ｐ２層、すなわち層Ｂ）１０６を形成する際、以下に
示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化し、かつバンドギャップを拡大して第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、ＣＨ4ガスを止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。 （２）第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１
０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。他の点は、実施例１２と同様とした。本例で作
製した光起電力素子は、ＳＣ実２０と称する。以下で
は、実施例２０と比較例１２−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３２は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実２０）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
【表３２】 表３２から、（ＳＣ実２０）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例２１）本例では、層Ｂを、ｐ型の価電子制御
剤、ｉ型半導体層のバンドギャップを拡大する元素、及
び、ｉ型半導体層の主たる構成元素を堆積して形成した
点が実施例１と異なる。すなわち、本例では、第２の導
電型半導体層であるｐ型半導体層が、ｉ型半導体層の表
面をｐ型の価電子制御剤を含むプラズマに曝すことで形
成した層Ａと、前記層Ａの表面上に、ｐ型の価電子制御
剤、ｉ型半導体層のバンドギャップを拡大する元素、及
び、ｉ型半導体層の主たる構成元素を堆積して形成した
層Ｂからなる場合を検討した。以下では、その作製方法
を手順にしたがって説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＮＨ3ガスボ
ンベ、Ｏ2／Ｈｅ（希釈度：１％）ガスボンベ、ＮＯガ
スボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｐ型化して第１のｐ型
半導体層ｐ１層（層Ａ）１０５を形成した。まず、あら
かじめ不図示の真空排気ポンプにより真空引きしておい
た搬送チャンバー４０４及びｐ型層堆積チャンバー４１
９内へゲートバルブ４０８を開けて基板４９０を搬送し
た。基板４９０の裏面を基板加熱用ヒーター４１２に密
着させ加熱し、ｐ型層堆積チャンバー４１９内を不図示
の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒに
なるまで真空排気した。基板４９０の温度が２３０℃に
なるように基板加熱用ヒーター４１２を設定し、基板温
度が安定したところで、Ｈｅガス、ＢＦ3／Ｈｅガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し層堆積
チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよう
に不図示のコンダクタンスバルブの開口を調整した。Ｒ
Ｆ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化して第１のｐ型半導体層ｐ１層
（層Ａ）を形成を開始し、層厚３ｎｍを形成したところ
でＲＦ電源を切って、グロー放電を止め、第１のｐ型半
導体層ｐ１層（層Ａ）１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、Ｓ
ｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを
０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流した。第１
のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層ｐ２層（層Ｂ）を順
次積層した。この時、ｐ層堆積チャンバー４１９内の圧
力は２．０Ｔｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。ＲＦ電源４２３の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４
２１にＲＦ電力を導入し、グロー放電を生起させ、ａ−
ＳｉＣのｉ型半導体層の主たる構成元素およびｉ型半導
体層のバンドギャップを拡大する元素を含む第２のｐ型
半導体層ｐ２層（層Ｂ）の形成を開始し、層厚５ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。不図示
のバルブを閉じてｐ型層堆積チャンバー４１９内へのＳ
ｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバー４１９内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０
ｎｍ）の各層をこの順で有する櫛形の集電電極１１３を
真空蒸着法で真空蒸着した。以上で、本例の光起電力素
子（ＳＣ実21）の作製を終えた。 （比較例２１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２１と異なる。
また、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例２１と同様と
した。本例で作製した光起電力素子は、ＳＣ比２１−１
と称する。以下では、実施例２１と比較例２１−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３３は、（ＳＣ比２１−１）の
測定値を１．０として規格化した（ＳＣ実２１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例２１）本例では、層Ｂを、ｐ型の価電子制御
剤、ｉ型半導体層のバンドギャップを拡大する元素、及
び、ｉ型半導体層の主たる構成元素を堆積して形成した
点が実施例１と異なる。すなわち、本例では、第２の導
電型半導体層であるｐ型半導体層が、ｉ型半導体層の表
面をｐ型の価電子制御剤を含むプラズマに曝すことで形
成した層Ａと、前記層Ａの表面上に、ｐ型の価電子制御
剤、ｉ型半導体層のバンドギャップを拡大する元素、及
び、ｉ型半導体層の主たる構成元素を堆積して形成した
層Ｂからなる場合を検討した。以下では、その作製方法
を手順にしたがって説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＮＨ3ガスボ
ンベ、Ｏ2／Ｈｅ（希釈度：１％）ガスボンベ、ＮＯガ
スボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｐ型化して第１のｐ型
半導体層ｐ１層（層Ａ）１０５を形成した。まず、あら
かじめ不図示の真空排気ポンプにより真空引きしておい
た搬送チャンバー４０４及びｐ型層堆積チャンバー４１
９内へゲートバルブ４０８を開けて基板４９０を搬送し
た。基板４９０の裏面を基板加熱用ヒーター４１２に密
着させ加熱し、ｐ型層堆積チャンバー４１９内を不図示
の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒに
なるまで真空排気した。基板４９０の温度が２３０℃に
なるように基板加熱用ヒーター４１２を設定し、基板温
度が安定したところで、Ｈｅガス、ＢＦ3／Ｈｅガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し層堆積
チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよう
に不図示のコンダクタンスバルブの開口を調整した。Ｒ
Ｆ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化して第１のｐ型半導体層ｐ１層
（層Ａ）を形成を開始し、層厚３ｎｍを形成したところ
でＲＦ電源を切って、グロー放電を止め、第１のｐ型半
導体層ｐ１層（層Ａ）１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、Ｓ
ｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを
０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流した。第１
のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層ｐ２層（層Ｂ）を順
次積層した。この時、ｐ層堆積チャンバー４１９内の圧
力は２．０Ｔｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。ＲＦ電源４２３の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４
２１にＲＦ電力を導入し、グロー放電を生起させ、ａ−
ＳｉＣのｉ型半導体層の主たる構成元素およびｉ型半導
体層のバンドギャップを拡大する元素を含む第２のｐ型
半導体層ｐ２層（層Ｂ）の形成を開始し、層厚５ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。不図示
のバルブを閉じてｐ型層堆積チャンバー４１９内へのＳ
ｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバー４１９内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０
ｎｍ）の各層をこの順で有する櫛形の集電電極１１３を
真空蒸着法で真空蒸着した。以上で、本例の光起電力素
子（ＳＣ実21）の作製を終えた。 （比較例２１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２１と異なる。
また、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例２１と同様と
した。本例で作製した光起電力素子は、ＳＣ比２１−１
と称する。以下では、実施例２１と比較例２１−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３３は、（ＳＣ比２１−１）の
測定値を１．０として規格化した（ＳＣ実２１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表３３】 表３３から、（ＳＣ実２１）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表３４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表３４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表３４】 表３４から、（ＳＣ実２１）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表３５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比２１−１）の測定値を１．０として規格化した
数値を示した。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表３５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比２１−１）の測定値を１．０として規格化した
数値を示した。
【表３５】 表３３と表３５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。 （実施例２２）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を変えた点が実
施例２１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
他の点は、実施例２１と同様とした。本例で作製した光
起電力素子は、ＳＣ実２２と称する。 （比較例２２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２２と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。他の点は、実施例２２と同
様とした。本例で作製した光起電力素子は、ＳＣ比２２
−１と称する。以下では、実施例２２と比較例２２−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。評価試験として、各光起電
力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に
設置することでＶ−Ｉ特性を観測した。その結果から、
光起電力／入射光電力である光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表３６は、（ＳＣ比２２
−１）の測定値を１．０として規格化した（ＳＣ実２
２）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。 （実施例２２）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を変えた点が実
施例２１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
他の点は、実施例２１と同様とした。本例で作製した光
起電力素子は、ＳＣ実２２と称する。 （比較例２２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２２と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。他の点は、実施例２２と同
様とした。本例で作製した光起電力素子は、ＳＣ比２２
−１と称する。以下では、実施例２２と比較例２２−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。評価試験として、各光起電
力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に
設置することでＶ−Ｉ特性を観測した。その結果から、
光起電力／入射光電力である光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表３６は、（ＳＣ比２２
−１）の測定値を１．０として規格化した（ＳＣ実２
２）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表３６】 表３６から、（ＳＣ実２２）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３）本例では、ＭＷｉ型層（マイクロ波ＣＶＤ
法で形成したｉ型半導体層）を構成する材料として、ａ
−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例２１と
異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製方
法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１５μｍのｉ型層を作製したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。 （４）実施例１と同じ条件でａ−ＳｉＧｅのｉ型半導体
層の表面をｐ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する。 （５）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、Ｏ2／
Ｈｅガスを０．５ｓｃｃｍ流した。第１のｐ型半導体層
ｐ１層（層Ａ）上にｉ型半導体層の主たる構成元素およ
びｉ型半導体層のバンドギャップを拡大する元素を含む
第２のｐ型半導体層ｐ２層（層Ｂ）を順次積層した。こ
の時、ｐ層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。 （６）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、Ｏ2／
Ｈｅガスの流入を止め、３分間、ｐ型層堆積チャンバー
４１９内へＨ2ガスを流し続けたのち、不図示のバルブ
を閉じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。他の点は、実施例２１と同様とした。本例で作製
した光起電力素子は、ＳＣ実23と称する。 （比較例２３−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２３と異なる。
また、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。なお、第２のｐ型半導体層ｐ２
層（層Ｂ）を形成する際には、Ｈ2ガスを５０ｓｃｃ
ｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2
ガスを１ｓｃｃｍ、Ｏ2／Ｈｅガスを０．２５ｓｃｃｍ
流した。他の点は、実施例２３と同様とした。本例で作
製した光起電力素子は、ＳＣ比２３−１と称する。以下
では、実施例２３と比較例２３−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３７は、（ＳＣ比２３−１）の測定値を１．０
として規格化した（ＳＣ実２３）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３）本例では、ＭＷｉ型層（マイクロ波ＣＶＤ
法で形成したｉ型半導体層）を構成する材料として、ａ
−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例２１と
異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製方
法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１５μｍのｉ型層を作製したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。 （４）実施例１と同じ条件でａ−ＳｉＧｅのｉ型半導体
層の表面をｐ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する。 （５）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、Ｏ2／
Ｈｅガスを０．５ｓｃｃｍ流した。第１のｐ型半導体層
ｐ１層（層Ａ）上にｉ型半導体層の主たる構成元素およ
びｉ型半導体層のバンドギャップを拡大する元素を含む
第２のｐ型半導体層ｐ２層（層Ｂ）を順次積層した。こ
の時、ｐ層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。 （６）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、Ｏ2／
Ｈｅガスの流入を止め、３分間、ｐ型層堆積チャンバー
４１９内へＨ2ガスを流し続けたのち、不図示のバルブ
を閉じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。他の点は、実施例２１と同様とした。本例で作製
した光起電力素子は、ＳＣ実23と称する。 （比較例２３−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２３と異なる。
また、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。なお、第２のｐ型半導体層ｐ２
層（層Ｂ）を形成する際には、Ｈ2ガスを５０ｓｃｃ
ｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2
ガスを１ｓｃｃｍ、Ｏ2／Ｈｅガスを０．２５ｓｃｃｍ
流した。他の点は、実施例２３と同様とした。本例で作
製した光起電力素子は、ＳＣ比２３−１と称する。以下
では、実施例２３と比較例２３−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３７は、（ＳＣ比２３−１）の測定値を１．０
として規格化した（ＳＣ実２３）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
【表３７】 表３７から、（ＳＣ実２３）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例２４）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例２１と
異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4
ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー４１８内へＨ2ガスを流し続けたのち、不図示の
バルブを閉じ、ｉ型層堆積チャンバー４１８内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （３）ｉ型半導体層の主たる構成元素およびｉ型半導体
層のバンドギャップを拡大する元素を含む第２のｐ型半
導体層ｐ２層（層Ｂ）を形成する際、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3
／Ｈ2ガスを１ｓｃｃｍ、ＮＨ3ガスを０．１ｓｃｃｍ流
し、ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法でａ
−ＳｉＮになる条件で堆積した。この時、堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦｐ型ａ
−ＳｉＮの形成を開始し、層厚５ｎｍを形成した。他の
点は、実施例２１と同様とした。本例で作製した光起電
力素子は、ＳＣ実２４と称する。 （比較例２４−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例２４と同様とし
た。本例で作製した光起電力素子は、ＳＣ比２４−１と
称する。以下では、実施例２４と比較例２４−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３８は、（ＳＣ比２４−１）の
測定値を１．０として規格化した（ＳＣ実２４）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例２４）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例２１と
異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4
ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー４１８内へＨ2ガスを流し続けたのち、不図示の
バルブを閉じ、ｉ型層堆積チャンバー４１８内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （３）ｉ型半導体層の主たる構成元素およびｉ型半導体
層のバンドギャップを拡大する元素を含む第２のｐ型半
導体層ｐ２層（層Ｂ）を形成する際、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3
／Ｈ2ガスを１ｓｃｃｍ、ＮＨ3ガスを０．１ｓｃｃｍ流
し、ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法でａ
−ＳｉＮになる条件で堆積した。この時、堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦｐ型ａ
−ＳｉＮの形成を開始し、層厚５ｎｍを形成した。他の
点は、実施例２１と同様とした。本例で作製した光起電
力素子は、ＳＣ実２４と称する。 （比較例２４−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例２４と同様とし
た。本例で作製した光起電力素子は、ＳＣ比２４−１と
称する。以下では、実施例２４と比較例２４−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３８は、（ＳＣ比２４−１）の
測定値を１．０として規格化した（ＳＣ実２４）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表３８】 表３８から、（ＳＣ実２４）の光起電力素子の方が、開
放電圧（ＶOC）が優れ、光電変換効率（η）も優れてい
ることが分かった。 （実施例２５）本例では、実施例２１が光入射側をｐ層
として層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ
２層（層Ｂ）としたのに代えて、光入射側をｎ層として
層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層
（層Ｂ）とした点が異なる。以下では、本例の光起電力
素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス電極４２８に印加した。その後、不図示のマイ
クロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイ
クロ波導入用導波管４２６、及びマイクロ波導入用窓４
２５を通じてｉ型層堆積チャンバー４１８内にマイクロ
波電力導入し、グロー放電を生起させ、シャッター４２
７を開けることでｐ型層上にｉ型層の作製を開始し、層
厚０．１μｍのｉ型層を作製したところでマイクロ波グ
ロー放電を止め、バイアス電源４２４の出力を切り、ｉ
型層１０４の作製を終えた。不図示のバルブを閉じて、
ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入
を止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じ、ｉ型層堆
積チャンバー４１８内およびガス配管内を１×１０-5Ｔ
ｏｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤を含むプラズマにさら
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）１０５を形成するに
は、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０２及びｎ型層堆積チャン
バー４１７内へゲートバルブ４０７を開けて基板４９０
を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー４１７内に不図示のバルブ
を操作してガス導入管４２９を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ 3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し層堆積チャンバー４１７内の圧力は０．５Ｔ
ｏｒｒとなるように不図示のコンダクタンスバルブの開
口を調整した。ＲＦ電源４２３の電力を０．０１５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電
力を導入し、グロー放電を生起させ、ｉ型半導体層の表
面をｎ型の価電子制御剤を含むプラズマにさらすことに
よって、表面近傍のｉ型半導体層をｎ型化して第１のｎ
型半導体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｎ型半導体層ｎ１層１０５の形成を終えた。 （８）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを０．５ｓｃ
ｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、Ｏ2／Ｈｅガ
スを５ｓｃｃｍ流した。第１のｎ型半導体層ｎ１層（層
Ａ）上にｉ型半導体層の主たる構成元素およびｉ型半導
体層のバンドギャップを拡大する元素を含む第２のｎ型
半導体層ｎ２層（層Ｂ）を順次積層した。この時、層堆
積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ａ−ＳｉＯのｉ型半導体層の主たる構
成元素およびｉ型半導体層のバンドギャップを拡大する
元素を含む第２のｎ型半導体層ｎ２層（層Ｂ）の形成を
開始し、層厚５ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、本発明のｎ型層の
形成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｏ2／Ｈｅガ
スの流入を止め、３分間、ｎ型層堆積チャンバー４１７
内へＨ2ガスを流し続けたのち、不図示のバルブを閉じ
てＨ2の流入も止め、ｎ型層堆積チャンバ４１７内およ
びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
次にあらかじめ不図示の真空排気ポンプにより真空引き
しておいたアンロードチャンバー４０５内へ基板４９０
を搬送し、不図示のリークバルブを開けて、アンロード
チャンバー４０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４００ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例２１と同様
とした。本例で作製した光起電力素子は、ＳＣ実２５と
称する。 （比較例２５−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例２５と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例２５と同様と
した。本例で作製した光起電力素子は、ＳＣ比２５−１
と称する。以下では、実施例２５と比較例２５−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３９は、（ＳＣ比２５−１）の
測定値を１．０として規格化した（ＳＣ実２５）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）が優れ、光電変換効率（η）も優れてい
ることが分かった。 （実施例２５）本例では、実施例２１が光入射側をｐ層
として層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ
２層（層Ｂ）としたのに代えて、光入射側をｎ層として
層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層
（層Ｂ）とした点が異なる。以下では、本例の光起電力
素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス電極４２８に印加した。その後、不図示のマイ
クロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイ
クロ波導入用導波管４２６、及びマイクロ波導入用窓４
２５を通じてｉ型層堆積チャンバー４１８内にマイクロ
波電力導入し、グロー放電を生起させ、シャッター４２
７を開けることでｐ型層上にｉ型層の作製を開始し、層
厚０．１μｍのｉ型層を作製したところでマイクロ波グ
ロー放電を止め、バイアス電源４２４の出力を切り、ｉ
型層１０４の作製を終えた。不図示のバルブを閉じて、
ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入
を止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じ、ｉ型層堆
積チャンバー４１８内およびガス配管内を１×１０-5Ｔ
ｏｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤を含むプラズマにさら
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）１０５を形成するに
は、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０２及びｎ型層堆積チャン
バー４１７内へゲートバルブ４０７を開けて基板４９０
を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー４１７内に不図示のバルブ
を操作してガス導入管４２９を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ 3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し層堆積チャンバー４１７内の圧力は０．５Ｔ
ｏｒｒとなるように不図示のコンダクタンスバルブの開
口を調整した。ＲＦ電源４２３の電力を０．０１５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電
力を導入し、グロー放電を生起させ、ｉ型半導体層の表
面をｎ型の価電子制御剤を含むプラズマにさらすことに
よって、表面近傍のｉ型半導体層をｎ型化して第１のｎ
型半導体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｎ型半導体層ｎ１層１０５の形成を終えた。 （８）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを０．５ｓｃ
ｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、Ｏ2／Ｈｅガ
スを５ｓｃｃｍ流した。第１のｎ型半導体層ｎ１層（層
Ａ）上にｉ型半導体層の主たる構成元素およびｉ型半導
体層のバンドギャップを拡大する元素を含む第２のｎ型
半導体層ｎ２層（層Ｂ）を順次積層した。この時、層堆
積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ａ−ＳｉＯのｉ型半導体層の主たる構
成元素およびｉ型半導体層のバンドギャップを拡大する
元素を含む第２のｎ型半導体層ｎ２層（層Ｂ）の形成を
開始し、層厚５ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、本発明のｎ型層の
形成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス、Ｏ2／Ｈｅガ
スの流入を止め、３分間、ｎ型層堆積チャンバー４１７
内へＨ2ガスを流し続けたのち、不図示のバルブを閉じ
てＨ2の流入も止め、ｎ型層堆積チャンバ４１７内およ
びガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
次にあらかじめ不図示の真空排気ポンプにより真空引き
しておいたアンロードチャンバー４０５内へ基板４９０
を搬送し、不図示のリークバルブを開けて、アンロード
チャンバー４０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４００ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例２１と同様
とした。本例で作製した光起電力素子は、ＳＣ実２５と
称する。 （比較例２５−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例２５と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例２５と同様と
した。本例で作製した光起電力素子は、ＳＣ比２５−１
と称する。以下では、実施例２５と比較例２５−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３９は、（ＳＣ比２５−１）の
測定値を１．０として規格化した（ＳＣ実２５）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表３９】 表３９から、（ＳＣ実２５）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表４０は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表４０は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表４０】 表４０から、（ＳＣ実２５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表４１は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比２５−１）の測定値を１．０として規格化した
数値を示した。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表４１は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比２５−１）の測定値を１．０として規格化した
数値を示した。
【表４１】 表３９と表４１を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考えた。 （実施例２６）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。本例の光
起電力素子の層構成は、基板２０１／裏面電極２０２／
第１のｐｉｎ接合／第２のｐｉｎ接合／第３のｐｉｎ接
合／透明電極２１５／集電電極２１６である。また、各
ｐｉｎ接合は、基板側から以下の層構成とした。以下
に、本例における各ｐｉｎ接合の層構成を示した。第１
のｐｉｎ接合２１７は、裏面電極２０２の側から順に、
ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３／ａ−ＳｉのＲ
Ｆｉ型層２５１／ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）
２０４／ａ−ＳｉのＲＦｉ型層２６１／ｉ型半導体層
（ＲＦｉ型層２６１）の表面をｐ型の価電子制御剤を含
むプラズマに曝すことで形成した第１のｐ型半導体層
（ｐ１１層、すなわち層Ａ）２０５／ｐ型の価電子制御
剤、ｉ型半導体層のバンドギャップを拡大する元素、及
び、ｉ型半導体層の主たる構成元素を堆積して形成した
第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）２０
６、とした。第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤、ｉ型半導体層のバンドギャッ
プを拡大する元素、及び、ｉ型半導体層の主たる構成元
素を堆積して形成した第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０、とした。第３のｐｉｎ接合２１
９は、第２のｐｉｎ接合２１８の側から順に、ａ−Ｓｉ
のＲＦｎ型層（ｎ３層）２１１／ａ−ＳｉのＲＦｉ型層
（ｉ３層）２１２／ｉ型半導体層（ｉ３層２１２）の表
面をｐ型の価電子制御剤を含むプラズマに曝すことで形
成した第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）
２１３／ｐ型の価電子制御剤、ｉ型半導体層のバンドギ
ャップを拡大する元素、及び、ｉ型半導体層の主たる構
成元素を堆積して形成した第２のｐ型半導体層（ｐ３２
層、すなわち層Ｂ）２１４、とした。以下では、本例の
光起電力素子の作製方法を、手順にしたがって説明す
る。括弧付きの番号は工程を示し、（１）と（２）は準
備工程、（３）〜（６）は第１のｐｉｎ接合２１７の形
成工程、（７）〜（１０）は第２のｐｉｎ接合２１８の
形成工程、（１１）〜（１４）は第３のｐｉｎ接合２１
９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室チャン
バー内へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、
堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真
空排気した。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管４６９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガ
スが５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒ
となるようにコンダクタンスバルブの開口を調整した。
ＲＦ電源の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ
形成用カップにＲＦ電力を導入し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｐ型の価電子制御剤を含むプ
ラズマにさらすことによって、表面近傍のｉ型半導体層
をｐ型化して第１のｐ型半導体層（ｐ１１層、すなわち
層Ａ）２０５の形成を開始し、層厚３ｎｍを形成したと
ころでＲＦ電源を切って、グロー放電を止め、第１のｐ
型半導体層（ｐ１１層、すなわち層Ａ）２０５の形成を
終えた。 （６）第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ１２層、すな
わち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ１２層、すなわち層
Ｂ）２０６の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（３）〜工程（６）により、第１のｐｉｎ接合２１７の
形成を終えた。以下では、第２のｐｉｎ接合２１８を形
成する工程に関して説明する。本工程は、基本的に、上
述した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．１Ｔｏｒ
ｒとなるように調整した。ＲＦ電源の電力を０．００５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、基板上にＲＦｎ型層
の形成を開始し、層厚２０ｎｍのＲＦｎ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、ＲＦｎ
型層２０７の形成を終えた。堆積チャンバー内へのＳｉ
Ｈ4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内
へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を作製したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）
２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ２１層、すなわち層
Ａ）２０９の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ２１層）２０９の形成を終えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4
ガスの流入を止め、３分間、ｐ型層堆積チャンバー内へ
Ｈ2ガスを流し続けたのち、バルブを閉じてＨ2の流入も
止め、ｐ型層堆積チャンバー内およびガス配管内を１×
１０-5Ｔｏｒｒまで真空排気した。上述した工程（７）
〜工程（１０）により、第２のｐｉｎ接合２１８の形成
を終えた。以下では、第３のｐｉｎ接合２１９を形成す
る工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚１０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２１１の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、２分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々のマスコントローラーで調整した。ｉ型層堆積
チャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコ
ンダクタンスバルブの開口を調整した。次に、ＲＦ電源
を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加
し、グロー放電を生起させ、シャッターを開けることで
ＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚
１２０ｎｍのｉ型層を形成したところでＲＦグロー放電
を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形
成を終えた。バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３の形成を終
えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層）２１３の形成を終
えた。バルブを閉じてｐ型層堆積チャンバー内へのＳｉ
Ｈ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を止
め、３分間、ｐ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じてＨ2の流入も止め、ｐ型層
堆積チャンバー内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。上述した工程（１１）〜工程（１
４）により、第３のｐｉｎ接合２１９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実２６と称する。 （比較例２６−１）本例では、第１のｐ型半導体層（ｐ
１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成し
なかった点が実施例２６と異なる。また、μｃ−ＳｉＣ
の第２のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２
層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、
実施例２６と同様とした。本例で作製した光起電力素子
は、ＳＣ比２６−１と称する。以下では、実施例２６と
比較例２６−１において得られた各６個の光起電力素子
に対して行った評価試験に関して説明する。評価試験と
して、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ
2）光照射下に設置することでＶ−Ｉ特性を観測した。
その結果から、光起電力／入射光電力である光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）の各平均値を計算した。表４２は、
（ＳＣ比２６−１）の測定値を１．０として規格化した
（ＳＣ実２６）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考えた。 （実施例２６）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。本例の光
起電力素子の層構成は、基板２０１／裏面電極２０２／
第１のｐｉｎ接合／第２のｐｉｎ接合／第３のｐｉｎ接
合／透明電極２１５／集電電極２１６である。また、各
ｐｉｎ接合は、基板側から以下の層構成とした。以下
に、本例における各ｐｉｎ接合の層構成を示した。第１
のｐｉｎ接合２１７は、裏面電極２０２の側から順に、
ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３／ａ−ＳｉのＲ
Ｆｉ型層２５１／ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）
２０４／ａ−ＳｉのＲＦｉ型層２６１／ｉ型半導体層
（ＲＦｉ型層２６１）の表面をｐ型の価電子制御剤を含
むプラズマに曝すことで形成した第１のｐ型半導体層
（ｐ１１層、すなわち層Ａ）２０５／ｐ型の価電子制御
剤、ｉ型半導体層のバンドギャップを拡大する元素、及
び、ｉ型半導体層の主たる構成元素を堆積して形成した
第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）２０
６、とした。第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤、ｉ型半導体層のバンドギャッ
プを拡大する元素、及び、ｉ型半導体層の主たる構成元
素を堆積して形成した第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０、とした。第３のｐｉｎ接合２１
９は、第２のｐｉｎ接合２１８の側から順に、ａ−Ｓｉ
のＲＦｎ型層（ｎ３層）２１１／ａ−ＳｉのＲＦｉ型層
（ｉ３層）２１２／ｉ型半導体層（ｉ３層２１２）の表
面をｐ型の価電子制御剤を含むプラズマに曝すことで形
成した第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）
２１３／ｐ型の価電子制御剤、ｉ型半導体層のバンドギ
ャップを拡大する元素、及び、ｉ型半導体層の主たる構
成元素を堆積して形成した第２のｐ型半導体層（ｐ３２
層、すなわち層Ｂ）２１４、とした。以下では、本例の
光起電力素子の作製方法を、手順にしたがって説明す
る。括弧付きの番号は工程を示し、（１）と（２）は準
備工程、（３）〜（６）は第１のｐｉｎ接合２１７の形
成工程、（７）〜（１０）は第２のｐｉｎ接合２１８の
形成工程、（１１）〜（１４）は第３のｐｉｎ接合２１
９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室チャン
バー内へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、
堆積室内およびガス配管内を１×１０-5Ｔｏｒｒまで真
空排気した。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管４６９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガ
スが５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒ
となるようにコンダクタンスバルブの開口を調整した。
ＲＦ電源の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ
形成用カップにＲＦ電力を導入し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｐ型の価電子制御剤を含むプ
ラズマにさらすことによって、表面近傍のｉ型半導体層
をｐ型化して第１のｐ型半導体層（ｐ１１層、すなわち
層Ａ）２０５の形成を開始し、層厚３ｎｍを形成したと
ころでＲＦ電源を切って、グロー放電を止め、第１のｐ
型半導体層（ｐ１１層、すなわち層Ａ）２０５の形成を
終えた。 （６）第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ１２層、すな
わち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ１２層、すなわち層
Ｂ）２０６の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（３）〜工程（６）により、第１のｐｉｎ接合２１７の
形成を終えた。以下では、第２のｐｉｎ接合２１８を形
成する工程に関して説明する。本工程は、基本的に、上
述した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．１Ｔｏｒ
ｒとなるように調整した。ＲＦ電源の電力を０．００５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、基板上にＲＦｎ型層
の形成を開始し、層厚２０ｎｍのＲＦｎ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、ＲＦｎ
型層２０７の形成を終えた。堆積チャンバー内へのＳｉ
Ｈ4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内
へＨ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を作製したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）
２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ２１層、すなわち層
Ａ）２０９の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ２１層）２０９の形成を終えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4
ガスの流入を止め、３分間、ｐ型層堆積チャンバー内へ
Ｈ2ガスを流し続けたのち、バルブを閉じてＨ2の流入も
止め、ｐ型層堆積チャンバー内およびガス配管内を１×
１０-5Ｔｏｒｒまで真空排気した。上述した工程（７）
〜工程（１０）により、第２のｐｉｎ接合２１８の形成
を終えた。以下では、第３のｐｉｎ接合２１９を形成す
る工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚１０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２１１の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、２分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々のマスコントローラーで調整した。ｉ型層堆積
チャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコ
ンダクタンスバルブの開口を調整した。次に、ＲＦ電源
を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加
し、グロー放電を生起させ、シャッターを開けることで
ＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚
１２０ｎｍのｉ型層を形成したところでＲＦグロー放電
を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形
成を終えた。バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３の形成を終
えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層）２１３の形成を終
えた。バルブを閉じてｐ型層堆積チャンバー内へのＳｉ
Ｈ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を止
め、３分間、ｐ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じてＨ2の流入も止め、ｐ型層
堆積チャンバー内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。上述した工程（１１）〜工程（１
４）により、第３のｐｉｎ接合２１９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実２６と称する。 （比較例２６−１）本例では、第１のｐ型半導体層（ｐ
１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成し
なかった点が実施例２６と異なる。また、μｃ−ＳｉＣ
の第２のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２
層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、
実施例２６と同様とした。本例で作製した光起電力素子
は、ＳＣ比２６−１と称する。以下では、実施例２６と
比較例２６−１において得られた各６個の光起電力素子
に対して行った評価試験に関して説明する。評価試験と
して、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ
2）光照射下に設置することでＶ−Ｉ特性を観測した。
その結果から、光起電力／入射光電力である光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）の各平均値を計算した。表４２は、
（ＳＣ比２６−１）の測定値を１．０として規格化した
（ＳＣ実２６）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表４２】 表４２から、（ＳＣ実２６）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表４３は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表４３は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表４３】 表４３から、（ＳＣ実２６）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例２７）本例では、実施例２５と同様に、実施例
２６が光入射側をｐ層としてトリプルセル型の光起電力
素子を形成したのに代えて、光入射側をｎ層としてトリ
プルセル型の光起電力素子を形成した点が異なる。他の
点は、実施例２６と同様とした。以下では、本例の光起
電力素子の作製方法における、ｎ型層の形成について説
明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。 （２）前記第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）の表面上に、ｎ型の価電子制
御剤、ｉ型半導体層のバンドギャップを拡大する元素、
ｉ型半導体層の主たる構成元素を堆積して、第２のｎ型
半導体層（ｎ１２層、ｎ２２層、ｎ３２層、すなわち層
Ｂ）を層厚５ｎｍ形成した。本例で作製した光起電力素
子は、ＳＣ実２７と称する。 （比較例２７−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例７と異なる。また、ａ−ＳｉＯの第
２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、す
なわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
２７と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比２７−１と称する。以下では、実施例２７と比較例
２７−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表４４は、（Ｓ
Ｃ比２７−１）の測定値を１．０として規格化した（Ｓ
Ｃ実２７）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例２７）本例では、実施例２５と同様に、実施例
２６が光入射側をｐ層としてトリプルセル型の光起電力
素子を形成したのに代えて、光入射側をｎ層としてトリ
プルセル型の光起電力素子を形成した点が異なる。他の
点は、実施例２６と同様とした。以下では、本例の光起
電力素子の作製方法における、ｎ型層の形成について説
明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。 （２）前記第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）の表面上に、ｎ型の価電子制
御剤、ｉ型半導体層のバンドギャップを拡大する元素、
ｉ型半導体層の主たる構成元素を堆積して、第２のｎ型
半導体層（ｎ１２層、ｎ２２層、ｎ３２層、すなわち層
Ｂ）を層厚５ｎｍ形成した。本例で作製した光起電力素
子は、ＳＣ実２７と称する。 （比較例２７−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例７と異なる。また、ａ−ＳｉＯの第
２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、す
なわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
２７と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比２７−１と称する。以下では、実施例２７と比較例
２７−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表４４は、（Ｓ
Ｃ比２７−１）の測定値を１．０として規格化した（Ｓ
Ｃ実２７）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表４４】 表４４から、（ＳＣ実２７）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｎ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表４５は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｎ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表４５は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表４５】 表４５から、（ＳＣ実２７）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例２８）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を代えた点が実施例２６と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。他の点は、実施例２６と同様とした。本例で作製し
た光起電力素子は、ＳＣ実２８と称する。この太陽電池
をＳＩＭＳで評価したところ、第１のｐ型半導体層（す
なわち層Ａ）は、ｉ型半導体層よりも水素含有量が多い
事がわかった。以下では、実施例２８と比較例２６−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。評価試験として、各光起電
力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に
設置することでＶ−Ｉ特性を観測した。その結果から、
光起電力／入射光電力である光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表４６は、（ＳＣ比２６
−１）の測定値を１．０として規格化した（ＳＣ実２
８）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例２８）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を代えた点が実施例２６と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。他の点は、実施例２６と同様とした。本例で作製し
た光起電力素子は、ＳＣ実２８と称する。この太陽電池
をＳＩＭＳで評価したところ、第１のｐ型半導体層（す
なわち層Ａ）は、ｉ型半導体層よりも水素含有量が多い
事がわかった。以下では、実施例２８と比較例２６−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。評価試験として、各光起電
力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に
設置することでＶ−Ｉ特性を観測した。その結果から、
光起電力／入射光電力である光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表４６は、（ＳＣ比２６
−１）の測定値を１．０として規格化した（ＳＣ実２
８）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表４６】 表４６から、（ＳＣ実２８）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例２９）本例では、層Ａを、ｉ型半導体層の表面
をｐ型の価電子制御剤及びｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマに曝すことで形成し、
かつ、層Ｂを、ｐ型の価電子制御剤、ｉ型半導体層のバ
ンドギャップを拡大する元素、及び、ｉ型半導体層の主
たる構成元素を堆積して形成した点が実施例１と異な
る。すなわち、本例では、第２の導電型半導体層である
ｐ型半導体層が、ｉ型半導体層の表面をｐ型の価電子制
御剤及びｉ型半導体層のバンドギャップを拡大する元素
を含むプラズマに曝すことで形成した層Ａと、前記層Ａ
の表面上に、ｐ型の価電子制御剤、ｉ型半導体層のバン
ドギャップを拡大する元素、及び、ｉ型半導体層の主た
る構成元素を堆積して形成した層Ｂからなる場合を検討
した。以下では、その作製方法を手順にしたがって説明
する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＮＨ3ガスボ
ンベ、Ｏ2／Ｈｅ（希釈度：１％）ガスボンベ、ＮＯガ
スボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。まず、あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０-5Ｔｏｒｒになるまで真空排気した。基板
４９０の温度が２３０℃になるように基板加熱用ヒータ
ー４１２を設定し、基板温度が安定したところで、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チャンバー４
１９内に不図示のバルブを操作してガス導入管４６９を
通して導入した。この時、Ｈｅガスが５０ｓｃｃｍ、Ｂ
Ｆ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍと
なるように不図示のマスフローコントローラーで調整し
層堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとな
るように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層（層Ａ）を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、第１のｐ型半導体層ｐ１層（層Ａ）
１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、Ｓ
ｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを
０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流した。第１
のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層ｐ２層（層Ｂ）を順
次積層した。この時、ｐ層堆積チャンバー４１９内の圧
力は２．０Ｔｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。ＲＦ電源４２３の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４
２１にＲＦ電力を導入し、グロー放電を生起させ、ａ−
ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）の形成を開
始し、層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、本発明のｐ型層の形
成を終えた。不図示のバルブを閉じてｐ型層堆積チャン
バー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー４１９内へＨ2ガスを流し続けたのち、不図示のバル
ブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー４
１９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。以上で、本例の光起電力素子
（ＳＣ実２９）の作製を終えた。 （比較例２９−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１と異なる。ま
た、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例２９と同様とし
た。本例で作製した光起電力素子は、ＳＣ比２９−１と
称する。以下では、実施例２９と比較例２９−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４７は、（ＳＣ比２９−１）の
測定値を１．０として規格化した（ＳＣ実２９）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例２９）本例では、層Ａを、ｉ型半導体層の表面
をｐ型の価電子制御剤及びｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマに曝すことで形成し、
かつ、層Ｂを、ｐ型の価電子制御剤、ｉ型半導体層のバ
ンドギャップを拡大する元素、及び、ｉ型半導体層の主
たる構成元素を堆積して形成した点が実施例１と異な
る。すなわち、本例では、第２の導電型半導体層である
ｐ型半導体層が、ｉ型半導体層の表面をｐ型の価電子制
御剤及びｉ型半導体層のバンドギャップを拡大する元素
を含むプラズマに曝すことで形成した層Ａと、前記層Ａ
の表面上に、ｐ型の価電子制御剤、ｉ型半導体層のバン
ドギャップを拡大する元素、及び、ｉ型半導体層の主た
る構成元素を堆積して形成した層Ｂからなる場合を検討
した。以下では、その作製方法を手順にしたがって説明
する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。 （２）堆積装置４００を用いて、基板４９０上に各半導
体層を形成した。堆積装置４００は、マイクロ波プラズ
マＣＶＤ法とＲＦプラズマＣＶＤ法の両方を実施するこ
とができる。この堆積装置には、不図示の原料ガスボン
ベがガス導入管を通して接続されている。原料ガスボン
ベはいずれも超高純度に精製されたもので、ＳｉＨ4ガ
スボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4／Ｈ2（希釈
度：１０％）ガスボンベ、ＣＨ4ガスボンベ、Ｃ2Ｈ6ガ
スボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガスボンベ、Ｓ
ｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希釈したＰＨ3ガ
ス、希釈度：２％）ガスボンベ、ＢＦ3／Ｈ2（希釈度：
１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈度：１％）ガス
ボンベ、Ｈ2ガスボンベ、Ｈｅガスボンベ、ＮＨ3ガスボ
ンベ、Ｏ2／Ｈｅ（希釈度：１％）ガスボンベ、ＮＯガ
スボンベを接続した。 （３）基板４９０をロードチャンバー４０１内の基板搬
送用レール４１３上に配置し、不図示の真空排気ポンプ
によりロードチャンバー４０１内を圧力が約１×１０-5
Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。 （６）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１０を設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
４１７内に不図示のバルブを操作してガス導入管４２９
を通して導入した。この時、ＳｉＨ4ガスが２ｓｃｃ
ｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５
ｓｃｃｍとなるように不図示のマスフローコントローラ
ーで調整し、堆積チャンバー４１７内の圧力は１．１Ｔ
ｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。 （８）堆積チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3
／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを流し
続けたのち、Ｈ2の流入も止め、堆積室内およびガス配
管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。まず、あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０-5Ｔｏｒｒになるまで真空排気した。基板
４９０の温度が２３０℃になるように基板加熱用ヒータ
ー４１２を設定し、基板温度が安定したところで、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チャンバー４
１９内に不図示のバルブを操作してガス導入管４６９を
通して導入した。この時、Ｈｅガスが５０ｓｃｃｍ、Ｂ
Ｆ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍと
なるように不図示のマスフローコントローラーで調整し
層堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとな
るように不図示のコンダクタンスバルブの開口を調整し
た。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２１にＲＦ電力を導入し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層（層Ａ）を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、第１のｐ型半導体層ｐ１層（層Ａ）
１０５の形成を終えた。 （１４）不図示のバルブを操作して、Ｈｅガス、ＢＦ3
／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、Ｓ
ｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを
０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流した。第１
のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層ｐ２層（層Ｂ）を順
次積層した。この時、ｐ層堆積チャンバー４１９内の圧
力は２．０Ｔｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。ＲＦ電源４２３の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４
２１にＲＦ電力を導入し、グロー放電を生起させ、ａ−
ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）の形成を開
始し、層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、本発明のｐ型層の形
成を終えた。不図示のバルブを閉じてｐ型層堆積チャン
バー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー４１９内へＨ2ガスを流し続けたのち、不図示のバル
ブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー４
１９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。 （１５）あらかじめ不図示の真空排気ポンプにより真空
引きしておいたアンロードチャンバー４０５内へゲート
バルブ４０９を開けて基板４９０を搬送し不図示のリー
クバルブを開けて、アンロードチャンバー４０５をリー
クした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。以上で、本例の光起電力素子
（ＳＣ実２９）の作製を終えた。 （比較例２９−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１と異なる。ま
た、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例２９と同様とし
た。本例で作製した光起電力素子は、ＳＣ比２９−１と
称する。以下では、実施例２９と比較例２９−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４７は、（ＳＣ比２９−１）の
測定値を１．０として規格化した（ＳＣ実２９）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表４７】 表４７から、（ＳＣ実２９）の光起電力素子の方が、開
放電圧（ＶOC）及び曲線因子（Ｆ．Ｆ．）が優れ、光電
変換効率（η）において特に優れていることが分かっ
た。また、基板内のムラ、バラツキを見るために、ｐ型
層上に、２５個の穴（面積０．２５ｃｍ2）の開いたマ
スクを乗せ、透明導電層として、膜厚７０ｎｍのＩＴＯ
を真空蒸着法で形成した。表４８は、このような試料に
対して、開放電圧（ＶOC）、曲線因子（Ｆ．Ｆ．）の基
板内のムラ、バラツキを調べた結果である。ただし、同
一基板における最大値を１とした。
放電圧（ＶOC）及び曲線因子（Ｆ．Ｆ．）が優れ、光電
変換効率（η）において特に優れていることが分かっ
た。また、基板内のムラ、バラツキを見るために、ｐ型
層上に、２５個の穴（面積０．２５ｃｍ2）の開いたマ
スクを乗せ、透明導電層として、膜厚７０ｎｍのＩＴＯ
を真空蒸着法で形成した。表４８は、このような試料に
対して、開放電圧（ＶOC）、曲線因子（Ｆ．Ｆ．）の基
板内のムラ、バラツキを調べた結果である。ただし、同
一基板における最大値を１とした。
【表４８】 表４８から、（ＳＣ実２９）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表４９は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比２９−１）の測定値を１．０として規格化した
数値を示した。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表４９は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比２９−１）の測定値を１．０として規格化した
数値を示した。
【表４９】 表４７と表４９を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。 （実施例３０）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を代えた点が実
施例２９と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを２．５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
他の点は、実施例２９と同様とした。本例で作製した光
起電力素子は、ＳＣ実３０と称する。 （比較例３０−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３０と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。他の点は、実施例３０と同
様とした。本例で作製した光起電力素子は、ＳＣ比３０
−１と称する。以下では、実施例３０と比較例３０−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。評価試験として、各光起電
力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に
設置することでＶ−Ｉ特性を観測した。その結果から、
光起電力／入射光電力である光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表５０は、（ＳＣ比３０
−１）の測定値を１．０として規格化した（ＳＣ実３
０）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。 （実施例３０）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を代えた点が実
施例２９と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを２．５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
他の点は、実施例２９と同様とした。本例で作製した光
起電力素子は、ＳＣ実３０と称する。 （比較例３０−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３０と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。他の点は、実施例３０と同
様とした。本例で作製した光起電力素子は、ＳＣ比３０
−１と称する。以下では、実施例３０と比較例３０−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。評価試験として、各光起電
力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に
設置することでＶ−Ｉ特性を観測した。その結果から、
光起電力／入射光電力である光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表５０は、（ＳＣ比３０
−１）の測定値を１．０として規格化した（ＳＣ実３
０）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表５０】 表５０から、（ＳＣ実３０）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３１）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例２９
と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製
方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１５μｍのｉ型層を作製したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。 （４）ａ−ＳｉＧｅのｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈｅガスを堆積チャンバ
ー導入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3
／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈｅガスが５ｓｃｃｍ
となるように不図示のマスフローコントローラーで調整
し圧力は２．０Ｔｏｒｒとなるよう調整した。ＲＦ電力
を０．１５Ｗ／ｃｍ3に設定し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｐ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｐ型化しかつバンドギャップを拡大して第１のｐ型半導
体層ｐ１層を形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層ｐ１層１０５の形成を終えた。 （５）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、Ｏ2／
Ｈｅガスを０．５ｓｃｃｍ流した。第１のｐ型半導体層
ｐ１層上にｉ型半導体層の主たる構成元素およびｉ型半
導体層のバンドギャップを拡大する元素を含む第２のｐ
型半導体層ｐ２層を順次積層した。この時、ｐ層堆積チ
ャンバー４１９内の圧力は２．０Ｔｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。ＲＦ
電源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラ
ズマ形成用カップ４２１にＲＦ電力を導入し、グロー放
電を生起させ、ａ−ＳｉＯのｉ型半導体層の主たる構成
元素およびｉ型半導体層のバンドギャップを拡大する元
素を含む第２のｐ型半導体層ｐ２層の形成を開始し、層
厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切
って、グロー放電を止め、本発明のｐ型層の形成を終え
た。 （６）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、Ｏ2／
Ｈｅガスの流入を止め、３分間、ｐ型層堆積チャンバー
４１９内へＨ2ガスを流し続けたのち、不図示のバルブ
を閉じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。他の点は、実施例２９と同様とした。本例で作製
した光起電力素子は、ＳＣ実３１と称する。 （比較例３１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例３１と同様とし
た。本例で作製した光起電力素子は、ＳＣ比３１−１と
称する。以下では、実施例３１と比較例３１−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５１は、（ＳＣ比３１−１）の
測定値を１．０として規格化した（ＳＣ実３１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３１）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が実施例２９
と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型層の作製
方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１５μｍのｉ型層を作製したところでマイ
クロ波グロー放電を止め、バイアス電源４２４の出力を
切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。 （４）ａ−ＳｉＧｅのｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈｅガスを堆積チャンバ
ー導入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3
／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈｅガスが５ｓｃｃｍ
となるように不図示のマスフローコントローラーで調整
し圧力は２．０Ｔｏｒｒとなるよう調整した。ＲＦ電力
を０．１５Ｗ／ｃｍ3に設定し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｐ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｐ型化しかつバンドギャップを拡大して第１のｐ型半導
体層ｐ１層を形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層ｐ１層１０５の形成を終えた。 （５）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、Ｏ2／
Ｈｅガスを０．５ｓｃｃｍ流した。第１のｐ型半導体層
ｐ１層上にｉ型半導体層の主たる構成元素およびｉ型半
導体層のバンドギャップを拡大する元素を含む第２のｐ
型半導体層ｐ２層を順次積層した。この時、ｐ層堆積チ
ャンバー４１９内の圧力は２．０Ｔｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。ＲＦ
電源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラ
ズマ形成用カップ４２１にＲＦ電力を導入し、グロー放
電を生起させ、ａ−ＳｉＯのｉ型半導体層の主たる構成
元素およびｉ型半導体層のバンドギャップを拡大する元
素を含む第２のｐ型半導体層ｐ２層の形成を開始し、層
厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切
って、グロー放電を止め、本発明のｐ型層の形成を終え
た。 （６）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、Ｏ2／
Ｈｅガスの流入を止め、３分間、ｐ型層堆積チャンバー
４１９内へＨ2ガスを流し続けたのち、不図示のバルブ
を閉じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。他の点は、実施例２９と同様とした。本例で作製
した光起電力素子は、ＳＣ実３１と称する。 （比較例３１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例３１と同様とし
た。本例で作製した光起電力素子は、ＳＣ比３１−１と
称する。以下では、実施例３１と比較例３１−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５１は、（ＳＣ比３１−１）の
測定値を１．０として規格化した（ＳＣ実３１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表５１】 表５１から、（ＳＣ実３１）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３２）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例２９と
異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4
ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー４１８内へＨ2ガスを流し続けたのち、不図示の
バルブを閉じ、ｉ型層堆積チャンバー４１８内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （３）ａ−ＳｉＣのｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化しかつバンドギャップを拡大して
第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅガ
ス、ＢＦ3／Ｈｅガス、ＮＨ3ガスを堆積チャンバーへ導
入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈ
ｅガスが５ｓｃｃｍ、ＮＨ3ガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し、圧力
は２．０Ｔｏｒｒとなるよう調整した。ＲＦ電力を０．
１５Ｗ／ｃｍ3に設定し、グロー放電を生起させ、ｉ型
半導体層の表面をｐ型の価電子制御剤およびｉ型半導体
層のバンドギャップを拡大する元素を含むプラズマにさ
らすことによって、表面近傍のｉ型半導体層をｐ型化し
かつバンドギャップを拡大して第１のｐ型半導体層ｐ１
層を形成し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｐ型半導体層ｐ１層
１０５の形成を終えた。 （４）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＮＨ3ガ
スを０．１ｓｃｃｍ流した。第１のｐ型半導体層ｐ１層
上にｉ型半導体層の主たる構成元素およびｉ型半導体層
のバンドギャップを拡大する元素を含む第２のｐ型半導
体層ｐ２層を順次積層した。この時、ｐ層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２１にＲＦ電力を導入し、グロー放電を生
起させ、ａ−ＳｉＮのｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層ｐ２層の形成を開始し、層厚５ｎ
ｍのＲＦｐ型層を形成したところでＲＦ電源を切って、
グロー放電を止め、本発明のｐ型層の形成を終えた。 （５）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＮＨ3
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。他の点は、実施例２９と同様とした。本例で作製し
た光起電力素子は、ＳＣ実３２と称する。 （比較例３２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例３２と同様とし
た。本例で作製した光起電力素子は、ＳＣ比３２−１と
称する。以下では、実施例３２と比較例３２−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５２は、（ＳＣ比３２−１）の
測定値を１．０として規格化した（ＳＣ実３２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３２）本例では、ＭＷｉ型層（マイクロ波ＣＶ
Ｄ法で形成したｉ型半導体層）を構成する材料として、
ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実施例２９と
異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の作製方法
を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。 （２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3に設定し、バ
イアス電極４２８に印加した。その後、不図示のマイク
ロ波電源の電力を０．１Ｗ／ｃｍ3に設定し、マイクロ
波導入用導波管４２６、及びマイクロ波導入用窓４２５
を通じてｉ型層堆積チャンバー４１８内にマイクロ波電
力導入し、グロー放電を生起させ、シャッター４２７を
開けることでＲＦｉ型層上にＭＷｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ＭＷｉ型層２０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内ヘのＳｉＨ4
ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー４１８内へＨ2ガスを流し続けたのち、不図示の
バルブを閉じ、ｉ型層堆積チャンバー４１８内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （３）ａ−ＳｉＣのｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化しかつバンドギャップを拡大して
第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅガ
ス、ＢＦ3／Ｈｅガス、ＮＨ3ガスを堆積チャンバーへ導
入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈ
ｅガスが５ｓｃｃｍ、ＮＨ3ガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し、圧力
は２．０Ｔｏｒｒとなるよう調整した。ＲＦ電力を０．
１５Ｗ／ｃｍ3に設定し、グロー放電を生起させ、ｉ型
半導体層の表面をｐ型の価電子制御剤およびｉ型半導体
層のバンドギャップを拡大する元素を含むプラズマにさ
らすことによって、表面近傍のｉ型半導体層をｐ型化し
かつバンドギャップを拡大して第１のｐ型半導体層ｐ１
層を形成し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｐ型半導体層ｐ１層
１０５の形成を終えた。 （４）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＮＨ3ガ
スを０．１ｓｃｃｍ流した。第１のｐ型半導体層ｐ１層
上にｉ型半導体層の主たる構成元素およびｉ型半導体層
のバンドギャップを拡大する元素を含む第２のｐ型半導
体層ｐ２層を順次積層した。この時、ｐ層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２１にＲＦ電力を導入し、グロー放電を生
起させ、ａ−ＳｉＮのｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層ｐ２層の形成を開始し、層厚５ｎ
ｍのＲＦｐ型層を形成したところでＲＦ電源を切って、
グロー放電を止め、本発明のｐ型層の形成を終えた。 （５）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＮＨ3
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。他の点は、実施例２９と同様とした。本例で作製し
た光起電力素子は、ＳＣ実３２と称する。 （比較例３２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。他の点は、実施例３２と同様とし
た。本例で作製した光起電力素子は、ＳＣ比３２−１と
称する。以下では、実施例３２と比較例３２−１におい
て得られた各６個の光起電力素子に対して行った評価試
験に関して説明する。評価試験として、各光起電力素子
をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置す
ることでＶ−Ｉ特性を観測した。その結果から、光起電
力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５２は、（ＳＣ比３２−１）の
測定値を１．０として規格化した（ＳＣ実３２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表５２】 表５２から、（ＳＣ実３２）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）が優れ、光電変
換効率（η）も優れていることが分かった。 （実施例３３）本例では、実施例２９が光入射側をｐ層
として層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ
２層（層Ｂ）としたのに代えて、光入射側をｎ層として
層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層
（層Ｂ）とした点が異なる。以下では、本例の光起電力
素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス電極４２８に印加した。その後、不図示のマイ
クロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイ
クロ波導入用導波管４２６、及びマイクロ波導入用窓４
２５を通じてｉ型層堆積チャンバー４１８内にマイクロ
波電力導入し、グロー放電を生起させ、シャッター４２
７を開けることでｐ型層上にｉ型層の作製を開始し、層
厚０．１μｍのｉ型層を作製したところでマイクロ波グ
ロー放電を止め、バイアス電源４２４の出力を切り、ｉ
型層１０４の作製を終えた。不図示のバルブを閉じて、
ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入
を止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じ、ｉ型層堆
積チャンバー４１８内およびガス配管内を１×１０-5Ｔ
ｏｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤およびｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｎ型化し、か
つバンドギャップを拡大して第１のｎ型半導体層ｎ１層
（層Ａ）１０５を形成するには、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０２及びｎ型層堆積チャンバー４１７内へゲートバル
ブ４０７を開けて基板４９０を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＰＨ 3／Ｈ2ガス、Ｎ
Ｏガスを堆積チャンバー４１７内に不図示のバルブを操
作してガス導入管４２９を通して導入した。この時、Ｈ
ｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃ
ｍ、ＮＯガスが０．５ｓｃｃｍとなるように不図示のマ
スフローコントローラーで調整し層堆積チャンバー４１
７内の圧力は０．５Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。ＲＦ電源４２３の
電力を０．０１５Ｗ／ｃｍ3に設定し、プラズマ形成用
カップ４２１にＲＦ電力を導入し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｎ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｎ型化しかつバンドギャップを拡大して第１のｎ型半導
体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを形成
したところでＲＦ電源を切って、グロー放電を止め、第
１のｎ型半導体層ｎ１層（層Ａ）１０５の形成を終え
た。 （８）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを０．５ｓｃ
ｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、ＮＯガスを
０．５ｓｃｃｍ流した。第１のｎ型半導体層ｎ１層（層
Ａ）上にｉ型半導体層の主たる構成元素およびｉ型半導
体層のバンドギャップを拡大する元素を含む第２のｎ型
半導体層ｎ２層（層Ｂ）を順次積層した。この時、層堆
積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ａ−Ｓｉのｉ型半導体層の主たる構成
元素およびｉ型半導体層のバンドギャップを拡大する元
素を含む第２のｎ型半導体層ｎ２層（層Ｂ）の形成を開
始し、層厚５ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、本発明のｎ型層の形
成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガスの流入を止
め、３分間、ｎ型層堆積チャンバー４１７内へＨ 2ガス
を流し続けたのち、不図示のバルブを閉じてＨ2の流入
も止め、ｎ型層堆積チャンバ４１７内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。次にあらかじ
め不図示の真空排気ポンプにより真空引きしておいたア
ンロードチャンバー４０５内へ基板４９０を搬送し、不
図示のリークバルブを開けて、アンロードチャンバー４
０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例２９と同様
とした。本例で作製した光起電力素子は、ＳＣ実３３と
称する。 （比較例３３−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例３３と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例３３と同様と
した。本例で作製した光起電力素子は、ＳＣ比３３−１
と称する。以下では、実施例３３と比較例３３−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５３は、（ＳＣ比３３−１）の
測定値を１．０として規格化した（ＳＣ実３３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）が優れ、光電変
換効率（η）も優れていることが分かった。 （実施例３３）本例では、実施例２９が光入射側をｐ層
として層構成を基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ
２層（層Ｂ）としたのに代えて、光入射側をｎ層として
層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層
（層Ｂ）とした点が異なる。以下では、本例の光起電力
素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。 （２）基板４９０の温度が３５０℃になるように基板加
熱用ヒーター４１２を設定し、基板温度が安定したとこ
ろで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ 2ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈ2ガスが
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．５ｓｃｃｍ、Ｂ
Ｆ3／Ｈ2ガスが５ｓｃｃｍとなるように不図示のマスフ
ローコントローラーで調整し層堆積チャンバー４１９内
の圧力は２．０Ｔｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。ＲＦ電源４２３の電力
を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ
４２１にＲＦ電力を導入し、グロー放電を生起させ、ａ
−Ｓｉのｐ型半導体層の形成を開始し、層厚１０ｎｍの
ＲＦｐ型層を形成したところでＲＦ電源を切って、グロ
ー放電を止め、本発明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。 （４）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。ｉ型層を作製するには、基板４９０の温度が３５
０℃になるように基板加熱用ヒーター４１１を設定し、
基板が十分加熱されたところで不図示のバルブを徐々に
開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９を通
じてｉ型層堆積チャンバー４１８内に流入させた。この
時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００ｓｃ
ｃｍとなるように各々の不図示のマスコントローラーで
調整した。ｉ型層堆積チャンバー４１８内の圧力は、５
ｍＴｏｒｒとなるように不図示のコンダクタンスバルブ
の開口を調整した。 （５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定し、
バイアス電極４２８に印加した。その後、不図示のマイ
クロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、マイ
クロ波導入用導波管４２６、及びマイクロ波導入用窓４
２５を通じてｉ型層堆積チャンバー４１８内にマイクロ
波電力導入し、グロー放電を生起させ、シャッター４２
７を開けることでｐ型層上にｉ型層の作製を開始し、層
厚０．１μｍのｉ型層を作製したところでマイクロ波グ
ロー放電を止め、バイアス電源４２４の出力を切り、ｉ
型層１０４の作製を終えた。不図示のバルブを閉じて、
ｉ型層堆積チャンバー４１８内へのＳｉＨ4ガスの流入
を止め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じ、ｉ型層堆
積チャンバー４１８内およびガス配管内を１×１０-5Ｔ
ｏｒｒまで真空排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤およびｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｎ型化し、か
つバンドギャップを拡大して第１のｎ型半導体層ｎ１層
（層Ａ）１０５を形成するには、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０２及びｎ型層堆積チャンバー４１７内へゲートバル
ブ４０７を開けて基板４９０を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＰＨ 3／Ｈ2ガス、Ｎ
Ｏガスを堆積チャンバー４１７内に不図示のバルブを操
作してガス導入管４２９を通して導入した。この時、Ｈ
ｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃ
ｍ、ＮＯガスが０．５ｓｃｃｍとなるように不図示のマ
スフローコントローラーで調整し層堆積チャンバー４１
７内の圧力は０．５Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。ＲＦ電源４２３の
電力を０．０１５Ｗ／ｃｍ3に設定し、プラズマ形成用
カップ４２１にＲＦ電力を導入し、グロー放電を生起さ
せ、ｉ型半導体層の表面をｎ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｎ型化しかつバンドギャップを拡大して第１のｎ型半導
体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを形成
したところでＲＦ電源を切って、グロー放電を止め、第
１のｎ型半導体層ｎ１層（層Ａ）１０５の形成を終え
た。 （８）不図示のバルブを操作して、Ｈｅガスの流入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガスを０．５ｓｃ
ｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、ＮＯガスを
０．５ｓｃｃｍ流した。第１のｎ型半導体層ｎ１層（層
Ａ）上にｉ型半導体層の主たる構成元素およびｉ型半導
体層のバンドギャップを拡大する元素を含む第２のｎ型
半導体層ｎ２層（層Ｂ）を順次積層した。この時、層堆
積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ3に設定し、プ
ラズマ形成用カップ４２１にＲＦ電力を導入し、グロー
放電を生起させ、ａ−Ｓｉのｉ型半導体層の主たる構成
元素およびｉ型半導体層のバンドギャップを拡大する元
素を含む第２のｎ型半導体層ｎ２層（層Ｂ）の形成を開
始し、層厚５ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、本発明のｎ型層の形
成を終えた。 （９）不図示のバルブを閉じてｎ型層堆積チャンバー４
１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガスの流入を止
め、３分間、ｎ型層堆積チャンバー４１７内へＨ 2ガス
を流し続けたのち、不図示のバルブを閉じてＨ2の流入
も止め、ｎ型層堆積チャンバ４１７内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。次にあらかじ
め不図示の真空排気ポンプにより真空引きしておいたア
ンロードチャンバー４０５内へ基板４９０を搬送し、不
図示のリークバルブを開けて、アンロードチャンバー４
０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例２９と同様
とした。本例で作製した光起電力素子は、ＳＣ実３３と
称する。 （比較例３３−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例３３と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。他の点は、実施例３３と同様と
した。本例で作製した光起電力素子は、ＳＣ比３３−１
と称する。以下では、実施例３３と比較例３３−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５３は、（ＳＣ比３３−１）の
測定値を１．０として規格化した（ＳＣ実３３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表５３】 表５３から、（ＳＣ実３３）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表５４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表５４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表５４】 表５４から、（ＳＣ実33）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。さらに、太陽電池の
Ｖ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃ
ｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表５５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比３３−１）の測定値を１．０として規格化した
数値を示した。
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。さらに、太陽電池の
Ｖ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃ
ｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表５５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比３３−１）の測定値を１．０として規格化した
数値を示した。
【表５５】 表５３と表５５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考えた。 （実施例３４）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。本例の光
起電力素子の層構成は、基板２０１／裏面電極２０２／
第１のｐｉｎ接合／第２のｐｉｎ接合／第３のｐｉｎ接
合／透明電極２１５／集電電極２１６である。また、各
ｐｉｎ接合は、基板側から以下の層構成とした。以下
に、本例における各ｐｉｎ接合の層構成を示した。第１
のｐｉｎ接合２１７は、裏面電極２０２の側から順に、
ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３／ａ−ＳｉのＲ
Ｆｉ型層２５１／ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）
２０４／ａ−ＳｉのＲＦｉ型層２６１／ｉ型半導体層
（ＲＦｉ型層２６１）の表面を、ｐ型の価電子制御剤及
びｉ型半導体層のバンドギャップを拡大する元素を含む
プラズマに曝すことで形成した第１のｐ型半導体層（ｐ
１１層、すなわち層Ａ）２０５／ｐ型の価電子制御剤を
α、ｉ型半導体層のバンドギャップを拡大する元素を
β、及び、ｉ型半導体層の主たる構成元素を堆積して形
成した第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６とした。第２のｐｉｎ接合２１８は、第１のｐｉ
ｎ接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ
２層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−Ｓｉ
ＧｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ
型層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面
を、ｐ型の価電子制御剤及びｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤をα、ｉ型半導体層のバンドギ
ャップを拡大する元素をβ、及び、ｉ型半導体層の主た
る構成元素を堆積して形成した第２のｐ型半導体層（ｐ
２２層、すなわち層Ｂ）２１０とした。第３のｐｉｎ接
合２１９は、第２のｐｉｎ接合２１８の側から順に、ａ
−ＳｉのＲＦｎ型層（ｎ３層）２１１／ａ−ＳｉのＲＦ
ｉ型層（ｉ３層）２１２／ｉ型半導体層（ｉ３層２１
２）の表面を、ｐ型の価電子制御剤及びｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマに曝すこ
とで形成した第１のｐ型半導体層（ｐ３１層、すなわち
層Ａ）２１３／ｐ型の価電子制御剤をα、ｉ型半導体層
のバンドギャップを拡大する元素をβ、及び、ｉ型半導
体層の主たる構成元素を堆積して形成した第２のｐ型半
導体層（ｐ３２層、すなわち層Ｂ）２１４とした。以下
では、本例の光起電力素子の作製方法を、手順にしたが
って説明する。括弧付きの番号は工程を示し、（１）と
（２）は準備工程、（３）〜（６）は第１のｐｉｎ接合
２１７の形成工程、（７）〜（１０）は第２のｐｉｎ接
合２１８の形成工程、（１１）〜（１４）は第３のｐｉ
ｎ接合２１９の形成工程である。 （１）実施例２９と同様な方法により準備された基板を
ロードチャンバー内の基板搬送用レール上に配置し、真
空排気ポンプによりロードチャンバー内を圧力が約１×
１０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１Ｗ
／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５の形
成を終えた。 （６）第２のｐ型半導体層（ｐ１２層）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ１２層、すな
わち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ１２層、すなわち層
Ｂ）２０６の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（３）〜工程（６）により、第１のｐｉｎ接合２１７の
形成を終えた。以下では、第２のｐｉｎ接合２１８を形
成する工程に関して説明する。本工程は、基本的に、上
述した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０７の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を作製したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）第１のｐ型半導体層（ｐ２１層）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ２１層、すな
わち層Ａ）２０９の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０９の形
成を終えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ２２層、すな
わち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（７）〜工程（１０）により、第２のｐｉｎ接合２１８
の形成を終えた。以下では、第３のｐｉｎ接合２１９を
形成する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚１０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２１１の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、２分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー内に流入させた。この時、
Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍと
なるように各々のマスコントローラーで調整した。ｉ型
層堆積チャンバー内の圧力は、０．６Ｔｏｒｒとなるよ
うにコンダクタンスバルブの開口を調整した。次に、Ｒ
Ｆ電源を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に
印加し、グロー放電を生起させ、シャッターを開けるこ
とでＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、
層厚１２０ｎｍのｉ型層を形成したところでＲＦグロー
放電を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２
の形成を終えた。バルブを閉じて、ｉ型層堆積チャンバ
ー内へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積
チャンバー内へＨ2ガスを流し続けたのち、バルブを閉
じ、ｉ型層堆積チャンバー内およびガス配管内を１×１
０-5Ｔｏｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ３１層、すな
わち層Ａ）２１３の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１３の形
成を終えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ３２層、すな
わち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１３の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（１１）〜工程（１４）により、第３のｐｉｎ接合２１
９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実３４と称する。 （比較例３４−１）本例では、第１のｐ型半導体層（ｐ
１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成し
なかった点が実施例３４と異なる。また、μｃ−ＳｉＣ
の第２のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２
層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、
実施例３４と同様とした。本例で作製した光起電力素子
は、ＳＣ比３４−１と称する。以下では、実施例３４と
比較例３４−１において得られた各６個の光起電力素子
に対して行った評価試験に関して説明する。評価試験と
して、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ
2）光照射下に設置することでＶ−Ｉ特性を観測した。
その結果から、光起電力／入射光電力である光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）の各平均値を計算した。表５６は、
（ＳＣ比３４−１）の測定値を１．０として規格化した
（ＳＣ実３４）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考えた。 （実施例３４）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。本例の光
起電力素子の層構成は、基板２０１／裏面電極２０２／
第１のｐｉｎ接合／第２のｐｉｎ接合／第３のｐｉｎ接
合／透明電極２１５／集電電極２１６である。また、各
ｐｉｎ接合は、基板側から以下の層構成とした。以下
に、本例における各ｐｉｎ接合の層構成を示した。第１
のｐｉｎ接合２１７は、裏面電極２０２の側から順に、
ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３／ａ−ＳｉのＲ
Ｆｉ型層２５１／ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）
２０４／ａ−ＳｉのＲＦｉ型層２６１／ｉ型半導体層
（ＲＦｉ型層２６１）の表面を、ｐ型の価電子制御剤及
びｉ型半導体層のバンドギャップを拡大する元素を含む
プラズマに曝すことで形成した第１のｐ型半導体層（ｐ
１１層、すなわち層Ａ）２０５／ｐ型の価電子制御剤を
α、ｉ型半導体層のバンドギャップを拡大する元素を
β、及び、ｉ型半導体層の主たる構成元素を堆積して形
成した第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６とした。第２のｐｉｎ接合２１８は、第１のｐｉ
ｎ接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ
２層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−Ｓｉ
ＧｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ
型層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面
を、ｐ型の価電子制御剤及びｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤をα、ｉ型半導体層のバンドギ
ャップを拡大する元素をβ、及び、ｉ型半導体層の主た
る構成元素を堆積して形成した第２のｐ型半導体層（ｐ
２２層、すなわち層Ｂ）２１０とした。第３のｐｉｎ接
合２１９は、第２のｐｉｎ接合２１８の側から順に、ａ
−ＳｉのＲＦｎ型層（ｎ３層）２１１／ａ−ＳｉのＲＦ
ｉ型層（ｉ３層）２１２／ｉ型半導体層（ｉ３層２１
２）の表面を、ｐ型の価電子制御剤及びｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマに曝すこ
とで形成した第１のｐ型半導体層（ｐ３１層、すなわち
層Ａ）２１３／ｐ型の価電子制御剤をα、ｉ型半導体層
のバンドギャップを拡大する元素をβ、及び、ｉ型半導
体層の主たる構成元素を堆積して形成した第２のｐ型半
導体層（ｐ３２層、すなわち層Ｂ）２１４とした。以下
では、本例の光起電力素子の作製方法を、手順にしたが
って説明する。括弧付きの番号は工程を示し、（１）と
（２）は準備工程、（３）〜（６）は第１のｐｉｎ接合
２１７の形成工程、（７）〜（１０）は第２のｐｉｎ接
合２１８の形成工程、（１１）〜（１４）は第３のｐｉ
ｎ接合２１９の形成工程である。 （１）実施例２９と同様な方法により準備された基板を
ロードチャンバー内の基板搬送用レール上に配置し、真
空排気ポンプによりロードチャンバー内を圧力が約１×
１０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （４）ａ−ＳｉのＲＦｉ型層２５１、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０４、及びａ−ＳｉのＲＦｉ型層２６１を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （４−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０４
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （５）第１のｐ型半導体層（ｐ１１層）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１Ｗ
／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５の形
成を終えた。 （６）第２のｐ型半導体層（ｐ１２層）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ１２層、すな
わち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ１２層、すなわち層
Ｂ）２０６の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（３）〜工程（６）により、第１のｐｉｎ接合２１７の
形成を終えた。以下では、第２のｐｉｎ接合２１８を形
成する工程に関して説明する。本工程は、基本的に、上
述した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０７の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （８）ａ−ＳｉのＲＦｉ型層２５２、ａ−ＳｉＧｅのＭ
Ｗｉ型層２０８、及びａ−ＳｉのＲＦｉ型層２６２を、
ＲＦプラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、
及びＲＦプラズマＣＶＤ法を用いて順次形成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。 （８−２）ａ−ＳｉのＲＦｉ型層２５１の形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を作製したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）２０８
の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。 （９）第１のｐ型半導体層（ｐ２１層）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ２１層、すな
わち層Ａ）２０９の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０９の形
成を終えた。 （１０）第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ２２層、すな
わち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ２２層、すなわち層
Ｂ）２１０の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（７）〜工程（１０）により、第２のｐｉｎ接合２１８
の形成を終えた。以下では、第３のｐｉｎ接合２１９を
形成する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚１０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２１１の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、２分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （１２）ａ−ＳｉのＲＦｉ型層２１２の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー内に流入させた。この時、
Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍと
なるように各々のマスコントローラーで調整した。ｉ型
層堆積チャンバー内の圧力は、０．６Ｔｏｒｒとなるよ
うにコンダクタンスバルブの開口を調整した。次に、Ｒ
Ｆ電源を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に
印加し、グロー放電を生起させ、シャッターを開けるこ
とでＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、
層厚１２０ｎｍのｉ型層を形成したところでＲＦグロー
放電を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２
の形成を終えた。バルブを閉じて、ｉ型層堆積チャンバ
ー内へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積
チャンバー内へＨ2ガスを流し続けたのち、バルブを閉
じ、ｉ型層堆積チャンバー内およびガス配管内を１×１
０-5Ｔｏｒｒまで真空排気した。 （１３）第１のｐ型半導体層（ｐ３１層）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１５
Ｗ／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ３１層、すな
わち層Ａ）２１３の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１３の形
成を終えた。 （１４）第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主
たる構成元素およびｉ型半導体層のバンドギャップを拡
大する元素を含む第２のｐ型半導体層（ｐ３２層、すな
わち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ
型層を形成したところでＲＦ電源を切って、グロー放電
を止め、第２のｐ型半導体層（ｐ３２層、すなわち層
Ｂ）２１３の形成を終えた。バルブを閉じてｐ型層堆積
チャンバー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー内へＨ2ガスを流し続けたのち、バルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。上述した工程
（１１）〜工程（１４）により、第３のｐｉｎ接合２１
９の形成を終えた。 （１５）透明導電層２１５および集電電極２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実３４と称する。 （比較例３４−１）本例では、第１のｐ型半導体層（ｐ
１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成し
なかった点が実施例３４と異なる。また、μｃ−ＳｉＣ
の第２のｐ型半導体層（ｐ１２層、ｐ２２層、ｐ３２
層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、
実施例３４と同様とした。本例で作製した光起電力素子
は、ＳＣ比３４−１と称する。以下では、実施例３４と
比較例３４−１において得られた各６個の光起電力素子
に対して行った評価試験に関して説明する。評価試験と
して、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ
2）光照射下に設置することでＶ−Ｉ特性を観測した。
その結果から、光起電力／入射光電力である光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）の各平均値を計算した。表５６は、
（ＳＣ比３４−１）の測定値を１．０として規格化した
（ＳＣ実３４）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表５６】 表５６から、（ＳＣ実３４）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表５７は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表５７は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表５７】 表５７から、（ＳＣ実３４）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例３５）本例では、実施例３３と同様に、実施例
３４が光入射側をｐ層としてトリプルセル型の光起電力
素子を形成したのに代えて、光入射側をｎ層としてトリ
プルセル型の光起電力素子を形成した点が異なる。他の
点は、実施例３４と同様とした。以下では、本例の光起
電力素子の作製方法における、ｎ型層の形成について説
明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤及び前記ｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。 （２）前記第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）の表面上に、ｎ型の価電子制
御剤、前記ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して、
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）を層厚５ｎｍ形成した。本例で作製した
光起電力素子は、ＳＣ実３５と称する。 （比較例３５−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例３５と異なる。また、ａ−ＳｉＯの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施
例３５と同様とした。本例で作製した光起電力素子は、
ＳＣ比３５−１と称する。以下では、実施例３５と比較
例３５−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表５８
は、（ＳＣ比３５−１）の測定値を１．０として規格化
した（ＳＣ実３５）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例３５）本例では、実施例３３と同様に、実施例
３４が光入射側をｐ層としてトリプルセル型の光起電力
素子を形成したのに代えて、光入射側をｎ層としてトリ
プルセル型の光起電力素子を形成した点が異なる。他の
点は、実施例３４と同様とした。以下では、本例の光起
電力素子の作製方法における、ｎ型層の形成について説
明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤及び前記ｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。 （２）前記第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）の表面上に、ｎ型の価電子制
御剤、前記ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して、
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）を層厚５ｎｍ形成した。本例で作製した
光起電力素子は、ＳＣ実３５と称する。 （比較例３５−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例３５と異なる。また、ａ−ＳｉＯの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。他の点は、実施
例３５と同様とした。本例で作製した光起電力素子は、
ＳＣ比３５−１と称する。以下では、実施例３５と比較
例３５−１において得られた各６個の光起電力素子に対
して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表５８
は、（ＳＣ比３５−１）の測定値を１．０として規格化
した（ＳＣ実３５）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表５８】 表５８から、（ＳＣ実３５）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｎ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表５９は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｎ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表５９は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【表５９】 表５９から、（ＳＣ実３５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例３６）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を代えた点が実施例３４と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。他の点は、実施例３
４と同様とした。本例で作製した光起電力素子は、ＳＣ
実３６と称する。この太陽電池をＳＩＭＳで評価したと
ころ、第１のｐ型半導体層（層Ａ）は、ｉ型半導体層よ
りも水素含有量が多い事がわかった。以下では、実施例
３６と比較例３４−１において得られた各６個の光起電
力素子に対して行った評価試験に関して説明する。評価
試験として、各光起電力素子をＡＭ１．５（１００ｍＷ
／ｃｍ2）光照射下に設置することでＶ−Ｉ特性を観測
した。その結果から、光起電力／入射光電力である光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表６０は、（ＳＣ比３４−１）の測定値を１．０と
して規格化した（ＳＣ実３６）の光電変換効率（η）、
開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。 （実施例３６）本例では、第１のｐ型半導体層（ｐ１１
層、ｐ２１層、ｐ３１層、すなわち層Ａ）を形成する
際、以下に示す条件を代えた点が実施例３４と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。他の点は、実施例３
４と同様とした。本例で作製した光起電力素子は、ＳＣ
実３６と称する。この太陽電池をＳＩＭＳで評価したと
ころ、第１のｐ型半導体層（層Ａ）は、ｉ型半導体層よ
りも水素含有量が多い事がわかった。以下では、実施例
３６と比較例３４−１において得られた各６個の光起電
力素子に対して行った評価試験に関して説明する。評価
試験として、各光起電力素子をＡＭ１．５（１００ｍＷ
／ｃｍ2）光照射下に設置することでＶ−Ｉ特性を観測
した。その結果から、光起電力／入射光電力である光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表６０は、（ＳＣ比３４−１）の測定値を１．０と
して規格化した（ＳＣ実３６）の光電変換効率（η）、
開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
【表６０】 表６０から、（ＳＣ実３６）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３７）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）１０５、及び、第２のｐ型半導体層ｐ２層（層
Ｂ）１０６を形成する際、以下に示す条件を代えた点が
実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、ＣＨ4ガ
スが２．５ｓｃｃｍとなるように調整し、圧力は２．０
Ｔｏｒｒとなるように調整した。ＲＦ電力を０．２０Ｗ
／ｃｍ3に設定し、膜が堆積しない条件でグロー放電を
生起させ、表面近傍のｉ型半導体層をｐ型化し、かつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）１０５を形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＣＨ4ガス
を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形
成を終えた。 （２）第２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3に下げて
設定し、グロー放電を生起させ、μｃ−ＳｉＣが堆積す
る条件により、第２のｐ型半導体層ｐ２層（層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層ｐ２層（層Ｂ）１０６の形成を終えた。他
の点は、実施例３０と同様とした。本例で作製した光起
電力素子は、ＳＣ実３７と称する。以下では、実施例３
７と比較例３０−１において得られた各６個の光起電力
素子に対して行った評価試験に関して説明する。評価試
験として、各光起電力素子をＡＭ１．５（１００ｍＷ／
ｃｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表６１
は、（ＳＣ比３０−１）の測定値を１．０として規格化
した（ＳＣ実３７）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３７）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）１０５、及び、第２のｐ型半導体層ｐ２層（層
Ｂ）１０６を形成する際、以下に示す条件を代えた点が
実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、ＣＨ4ガ
スが２．５ｓｃｃｍとなるように調整し、圧力は２．０
Ｔｏｒｒとなるように調整した。ＲＦ電力を０．２０Ｗ
／ｃｍ3に設定し、膜が堆積しない条件でグロー放電を
生起させ、表面近傍のｉ型半導体層をｐ型化し、かつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）１０５を形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＣＨ4ガス
を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形
成を終えた。 （２）第２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3に下げて
設定し、グロー放電を生起させ、μｃ−ＳｉＣが堆積す
る条件により、第２のｐ型半導体層ｐ２層（層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層ｐ２層（層Ｂ）１０６の形成を終えた。他
の点は、実施例３０と同様とした。本例で作製した光起
電力素子は、ＳＣ実３７と称する。以下では、実施例３
７と比較例３０−１において得られた各６個の光起電力
素子に対して行った評価試験に関して説明する。評価試
験として、各光起電力素子をＡＭ１．５（１００ｍＷ／
ｃｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表６１
は、（ＳＣ比３０−１）の測定値を１．０として規格化
した（ＳＣ実３７）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【表６１】 表６１から、（ＳＣ実３７）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３８）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）１０５、及び、第２のｐ型半導体層ｐ２層（層
Ｂ）１０６を形成する際、以下に示す条件を代えた点が
実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、圧力は２．０Ｔｏｒｒとなるように調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、膜が堆
積しない条件でグロー放電を生起させ、表面近傍のｉ型
半導体層をｐ型化し、かつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、ＣＨ4ガスを止め、第１のｐ型半導
体層（ｐ１層）１０５の形成を終えた。 （２）第２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、μｃ−ＳｉＣが堆積する条件により、第
２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成を開始
し、層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、第２のｐ型半導体層ｐ
２層（層Ｂ）１０６の形成を終えた。他の点は、実施例
３０と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ実３８と称する。以下では、実施例３８と比較例３０
−１において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。評価試験として、各光
起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射
下に設置することでＶ−Ｉ特性を観測した。その結果か
ら、光起電力／入射光電力である光電変換効率（η）、
開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表６２は、（ＳＣ比３０
−１）の測定値を１．０として規格化した（ＳＣ実３
８）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３８）本例では、第１のｐ型半導体層ｐ１層
（層Ａ）１０５、及び、第２のｐ型半導体層ｐ２層（層
Ｂ）１０６を形成する際、以下に示す条件を代えた点が
実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、圧力は２．０Ｔｏｒｒとなるように調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、膜が堆
積しない条件でグロー放電を生起させ、表面近傍のｉ型
半導体層をｐ型化し、かつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、ＣＨ4ガスを止め、第１のｐ型半導
体層（ｐ１層）１０５の形成を終えた。 （２）第２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、μｃ−ＳｉＣが堆積する条件により、第
２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成を開始
し、層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、第２のｐ型半導体層ｐ
２層（層Ｂ）１０６の形成を終えた。他の点は、実施例
３０と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ実３８と称する。以下では、実施例３８と比較例３０
−１において得られた各６個の光起電力素子に対して行
った評価試験に関して説明する。評価試験として、各光
起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射
下に設置することでＶ−Ｉ特性を観測した。その結果か
ら、光起電力／入射光電力である光電変換効率（η）、
開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）の各平均値を計算した。表６２は、（ＳＣ比３０
−１）の測定値を１．０として規格化した（ＳＣ実３
８）の光電変換効率（η）、開放電圧（ＶOC）、短絡電
流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【表６２】 表６２から、（ＳＣ実３８）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３９）本例では、図５に示した光起電力素子の
作製において、層Ａと層Ｂを形成する際に用いる放電電
力の周波数と放電電力とを検討した。本例の光起電力素
子は、一般的な平行平板容量結合型の方式のプラズマＣ
ＶＤ装置（不図示）を用いて作製した。以下では、作製
手順にしたがって説明する。 （１）ステンレスからなる基体（サイズ：５０ｍｍ×１
００ｍｍ）の上に、高周波プラズマＣＶＤ法によってｎ
型μｃ−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型層半導
体層を形成した。 （２）上記ｎ型半導体層の上に、高周波プラズマＣＶＤ
法によって実質的に真性なａ−Ｓｉ：Ｈ膜からなる膜厚
１２０ｎｍのｉ型半導体層を形成した。 （３）上記ｉ型半導体層に、プラズマドーピングによっ
て不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈ膜からなる膜
厚１０ｎｍの第１ｐ型層（層Ａ）を形成した。この工程
で用いる放電電力の周波数は、低周波（７５ｋＨｚ）と
した。 （４）上記第１ｐ型半導体層（層Ａ）の上に、高周波プ
ラズマＣＶＤ法によって１３．５６ＭＨｚの周波数でｐ
型ａ−Ｓｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型層（層
Ｂ）を形成した。表６３は、上述した工程（１）〜
（４）の成膜条件である。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。 （実施例３９）本例では、図５に示した光起電力素子の
作製において、層Ａと層Ｂを形成する際に用いる放電電
力の周波数と放電電力とを検討した。本例の光起電力素
子は、一般的な平行平板容量結合型の方式のプラズマＣ
ＶＤ装置（不図示）を用いて作製した。以下では、作製
手順にしたがって説明する。 （１）ステンレスからなる基体（サイズ：５０ｍｍ×１
００ｍｍ）の上に、高周波プラズマＣＶＤ法によってｎ
型μｃ−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型層半導
体層を形成した。 （２）上記ｎ型半導体層の上に、高周波プラズマＣＶＤ
法によって実質的に真性なａ−Ｓｉ：Ｈ膜からなる膜厚
１２０ｎｍのｉ型半導体層を形成した。 （３）上記ｉ型半導体層に、プラズマドーピングによっ
て不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈ膜からなる膜
厚１０ｎｍの第１ｐ型層（層Ａ）を形成した。この工程
で用いる放電電力の周波数は、低周波（７５ｋＨｚ）と
した。 （４）上記第１ｐ型半導体層（層Ａ）の上に、高周波プ
ラズマＣＶＤ法によって１３．５６ＭＨｚの周波数でｐ
型ａ−Ｓｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型層（層
Ｂ）を形成した。表６３は、上述した工程（１）〜
（４）の成膜条件である。
【表６３】 以上のように半導体積層膜まで形成した基体を面積５０
ｃｍ2で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ2Ｏ
3＋ＳｎＯ2）膜からなる８７ｎｍ、面積０．２５ｃｍ2
の透明導電層を上部電極とし５０個形成し、５０個の小
面積セルを（実３９素子）を作製した。これらのセルに
ＡＭ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光を照射
し、光電変換特性の評価を行なった。また、比較のため
に前記第２ｐ型半導体層（層Ｂ）を積層しない５０個の
小面積セル（比３９−１素子）を作製し、同様の測定を
行なった。また、比較のために前記第１ｐ型半導体層
（層Ａ）を積層せずに、前記第２ｐ型半導体層（層Ｂ）
を厚く（２０ｎｍ）堆積し、ｐ層とした５０個の小面積
セル（比３９−２素子）を作製し、同様の測定を行なっ
た。その結果、比３９−１素子の値を１．０として規格
化した実３９素子の光電変換効率は１．２０であった。
また、比３９−２素子の値で規格化した実３９素子の光
電変換効率は１．１６であった。従って、実３９素子は
良好な特性であることが確認できた。更に工程（３）に
おいてバンドギャップ拡大元素を含むガスを導入した場
合、より特性の良い素子が得られた。また工程（４）に
おいてバンドギャップ拡大元素を含むガスを導入した場
合、より特性の良い素子が得られた。また工程（３）及
び（４）においてバンドギャップ拡大元素を含むガスを
導入した場合、より特性の良い素子が得られた。 （実施例４０）本例では、図６に示した、帯状基体の上
に連続的に半導体膜を積層形成できるロール・ツー・ロ
ール方式の装置を用いた点が実施例３９と異なる。光起
電力素子の層構成は、実施例３９と同様とした。以下で
は、作製手順にしたがって説明する。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、スパッタ
リング法により約１μｍのＺｎＯ透明導電層を積層し、
微小な凹凸表面を有する帯状基体を形成した。 （２）上記（１）で作製した基体をボビンに巻き付けた
状態で、帯状基体の巻き出し室にセットした。 （３）帯状基体は、各ガスゲートを介して成膜室６を順
に貫通させ、帯状基体の巻き取り室まで渡し、弛まない
程度に張力をかけた。帯状基体をセットした後、各室内
を真空排気した。 （４）真空排気しながらＨｅガスを導入し、約２００Ｐ
ａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベ
ーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。 （６）帯状基体の巻き取り室の巻き取りボビンを回転さ
せ、帯状基体を各成膜室を通過するに向かう方向に１０
０ｃｍ／分の一定速度で連続的に移動させた。また、各
成膜室内に設けた不図示の温度制御装置により、移動す
る帯状基体が各成膜室の成膜空間内で所定の温度になる
ように温度制御を行った。 （７）帯状基体の温度が安定したところで、成膜室６０
２，６０３，６１１に平行平板電極から１３．５６ＭＨ
ｚの高周波電力を、成膜室６０４に平行平板電極から７
５ｋＨｚの低周波電力をそれぞれ不図示の電源からマッ
チング装置を介して投入した。放電電力の投入により各
成膜室内の原料ガスをプラズマ化し、各成膜室内で連続
的に移動する帯状基体の表面上に半導体膜の形成を行な
った。なお、成膜室６０４，６１１は図７に示すような
構造で、連続的に移動する帯状基体表面にガス排気側プ
ラズマ、ガス供給側プラズマの順序で半導体膜が形成さ
れ、成膜室６０２，６０３は図７とはガス供給側とガス
排気側が逆方向になるように放電室を配置した。成膜室
６０４では微結晶シリコンが形成されることをＲＨＥＥ
Ｄパターンで確認した。 （７−１）帯状基体の表面上に、成膜室６０２内で高周
波プラズマＣＶＤ法によってｎ型ａ−Ｓｉ：Ｈ膜からな
る膜厚１０ｎｍのｎ型半導体層を形成した。 （７−２）上記ｎ型半導体層の上に、成膜室６０３内で
高周波プラズマＣＶＤ法によって実質的に真性なａ−Ｓ
ｉ：Ｈ膜からなる膜厚１２０ｎｍのｉ型半導体層を形成
した。 （７−３）上記ｉ型半導体層の上に、成膜室６０４内で
プラズマドーピングによってｉ型半導体層に不純物を打
ち込み、ｐ型μｃ−Ｓｉ：Ｈからなる膜厚１０ｎｍの第
１ｐ型半導体層（層Ａ）を形成した。 （７−４）上記第１ｐ型半導体層（層Ａ）の上に、成膜
室６１１で高周波プラズマＣＶＤ法によってｐ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型半導体層（層
Ｂ）を形成した。表６４は、上述した工程（７−１）〜
（７−４）の成膜条件である。
ｃｍ2で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ2Ｏ
3＋ＳｎＯ2）膜からなる８７ｎｍ、面積０．２５ｃｍ2
の透明導電層を上部電極とし５０個形成し、５０個の小
面積セルを（実３９素子）を作製した。これらのセルに
ＡＭ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光を照射
し、光電変換特性の評価を行なった。また、比較のため
に前記第２ｐ型半導体層（層Ｂ）を積層しない５０個の
小面積セル（比３９−１素子）を作製し、同様の測定を
行なった。また、比較のために前記第１ｐ型半導体層
（層Ａ）を積層せずに、前記第２ｐ型半導体層（層Ｂ）
を厚く（２０ｎｍ）堆積し、ｐ層とした５０個の小面積
セル（比３９−２素子）を作製し、同様の測定を行なっ
た。その結果、比３９−１素子の値を１．０として規格
化した実３９素子の光電変換効率は１．２０であった。
また、比３９−２素子の値で規格化した実３９素子の光
電変換効率は１．１６であった。従って、実３９素子は
良好な特性であることが確認できた。更に工程（３）に
おいてバンドギャップ拡大元素を含むガスを導入した場
合、より特性の良い素子が得られた。また工程（４）に
おいてバンドギャップ拡大元素を含むガスを導入した場
合、より特性の良い素子が得られた。また工程（３）及
び（４）においてバンドギャップ拡大元素を含むガスを
導入した場合、より特性の良い素子が得られた。 （実施例４０）本例では、図６に示した、帯状基体の上
に連続的に半導体膜を積層形成できるロール・ツー・ロ
ール方式の装置を用いた点が実施例３９と異なる。光起
電力素子の層構成は、実施例３９と同様とした。以下で
は、作製手順にしたがって説明する。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、スパッタ
リング法により約１μｍのＺｎＯ透明導電層を積層し、
微小な凹凸表面を有する帯状基体を形成した。 （２）上記（１）で作製した基体をボビンに巻き付けた
状態で、帯状基体の巻き出し室にセットした。 （３）帯状基体は、各ガスゲートを介して成膜室６を順
に貫通させ、帯状基体の巻き取り室まで渡し、弛まない
程度に張力をかけた。帯状基体をセットした後、各室内
を真空排気した。 （４）真空排気しながらＨｅガスを導入し、約２００Ｐ
ａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベ
ーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。 （６）帯状基体の巻き取り室の巻き取りボビンを回転さ
せ、帯状基体を各成膜室を通過するに向かう方向に１０
０ｃｍ／分の一定速度で連続的に移動させた。また、各
成膜室内に設けた不図示の温度制御装置により、移動す
る帯状基体が各成膜室の成膜空間内で所定の温度になる
ように温度制御を行った。 （７）帯状基体の温度が安定したところで、成膜室６０
２，６０３，６１１に平行平板電極から１３．５６ＭＨ
ｚの高周波電力を、成膜室６０４に平行平板電極から７
５ｋＨｚの低周波電力をそれぞれ不図示の電源からマッ
チング装置を介して投入した。放電電力の投入により各
成膜室内の原料ガスをプラズマ化し、各成膜室内で連続
的に移動する帯状基体の表面上に半導体膜の形成を行な
った。なお、成膜室６０４，６１１は図７に示すような
構造で、連続的に移動する帯状基体表面にガス排気側プ
ラズマ、ガス供給側プラズマの順序で半導体膜が形成さ
れ、成膜室６０２，６０３は図７とはガス供給側とガス
排気側が逆方向になるように放電室を配置した。成膜室
６０４では微結晶シリコンが形成されることをＲＨＥＥ
Ｄパターンで確認した。 （７−１）帯状基体の表面上に、成膜室６０２内で高周
波プラズマＣＶＤ法によってｎ型ａ−Ｓｉ：Ｈ膜からな
る膜厚１０ｎｍのｎ型半導体層を形成した。 （７−２）上記ｎ型半導体層の上に、成膜室６０３内で
高周波プラズマＣＶＤ法によって実質的に真性なａ−Ｓ
ｉ：Ｈ膜からなる膜厚１２０ｎｍのｉ型半導体層を形成
した。 （７−３）上記ｉ型半導体層の上に、成膜室６０４内で
プラズマドーピングによってｉ型半導体層に不純物を打
ち込み、ｐ型μｃ−Ｓｉ：Ｈからなる膜厚１０ｎｍの第
１ｐ型半導体層（層Ａ）を形成した。 （７−４）上記第１ｐ型半導体層（層Ａ）の上に、成膜
室６１１で高周波プラズマＣＶＤ法によってｐ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型半導体層（層
Ｂ）を形成した。表６４は、上述した工程（７−１）〜
（７−４）の成膜条件である。
【表６４】 （８）帯状基体は、搬送を開始してから連続して１８０
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。 （９）約１７０ｍに亘って半導体積層膜を形成した後、
放電電力の投入と、原料ガスの導入と、帯状基体および
成膜室の加熱とを停止し、成膜室内のパージを行った。
その後、帯状基体および装置内部を十分冷却してから装
置を開け、ボビンに巻かれた帯状基体を、帯状基体の巻
き取り室から装置の外へ取り出した。さらに、取り出し
た帯状基体を連続モジュール化装置によって連続的に加
工し、本発明の装置で形成した半導体積層膜の上に、透
明電極として全面に７０ｎｍのＩＴＯ（Ｉｎ2Ｏ3＋Ｓｎ
Ｏ2）薄膜を形成し、集電電極として一定間隔に細線状
のＡｇ電極を形成し、単位素子の直列化等のモジュール
化を行うことにより、シングル型太陽電池によって構成
された３５ｃｍ×３５ｃｍの太陽電池モジュール（実４
０素子）を連続的に作製した。この太陽電池モジュール
について、ＡＭ１．５（１００ｍＷ／ｃｍ2）の疑似太
陽光照射下にて特性評価を行った。また、比較のため
に、成膜室６０５の高周波電力印加を止め、前記第２ｐ
型半導体層（層Ｂ）を積層しない太陽電池モジュール
（比４０−１）を作製し、同様の測定を行なった。ま
た、比較のために、成膜室６０４の半導体形成方法を低
周波プラズマＣＶＤ法から高周波プラズマＣＶＤ法に変
更し、成膜室６０４の成膜条件を成膜室６１１と同じ成
膜条件にして、前記第１ｐ型半導体層（層Ａ）を積層せ
ずに前記第２ｐ型半導体層（層Ｂ）を厚く堆積した太陽
電池モジュール（比４０−２）を作製し、同様の測定を
行なった。その結果、比４０−１素子の値で規格化した
実４０素子の光電変換効率の平均値は１．２０と良好な
値を示した。また、比４０−２素子の値で規格化した実
４０素子の光電変換効率の平均値は１．１６と良好な値
を示した。また、比４０−１素子や比４０−２素子で±
５〜７％もあったモジュール間の光電変換効率のバラツ
キが、実４０素子では±２〜３％以内と改善された。更
に成膜室２０４にバンドギャップ拡大元素を含むガスを
導入した場合、より特性の良い素子が得られた。また成
膜室２０５にバンドギャップ拡大元素を含むガスを導入
した場合、より特性の良い素子が得られた。また成膜室
２０４及び２０５にバンドギャップ拡大元素を含むガス
を導入した場合、より特性の良い素子が得られた。 （実施例４１）本例では、光起電力素子の層構成を、図
８に示すような、ｐｉｎ単位セルを３個で構成したトリ
プルセルとした点が実施例４０と異なる。本例では、上
部電極と接するトップセルのｐ型層のみを第１ｐ型半導
体層（層Ａ）と第２ｐ型半導体層（層Ｂ）とで構成し
た。帯状基体の上に連続的に半導体膜を積層形成できる
ロール・ツー・ロール方式の成膜装置としては、図９に
示したものを用いた。以下では、作製手順にしたがって
説明する。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上にＤＣスパッ
タ法によって反射性導電層としてＡｇ４００ｎｍ、さら
に緩衝層としてＺｎＯ１μｍを堆積し、微小な凹凸表面
を有する帯状基体を形成した。 （２）上記（１）で作製した基体をボビンに巻き付けた
状態で、帯状基体の巻き出し室にセットした。 （３）帯状基体は、各ガスゲートを介して各成膜室を貫
通させ、帯状基体の巻き取り室まで渡し、弛まない程度
に張力をかけた。帯状基体をセットした後、各室内を真
空排気した。 （４）真空排気しながらＨｅガスを導入し、約２００Ｐ
ａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベ
ーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。 （６）帯状基体の巻き取り室９０５の巻き取りボビンを
回転させ、帯状基体を１００ｃｍ／分の一定速度で連続
的に移動させた。また、各成膜室内に設けた不図示の温
度制御装置により、移動する帯状基体が各成膜室の成膜
空間内で所定の温度になるように温度制御を行った。 （７）帯状基体の温度が安定したところで、成膜室９０
２Ａ，９０２Ｂ，９０２Ｃ，９０３Ａ，９０３Ｂ，９０
３Ｃ，９０４Ａ，９０４Ｂ，９１１Ａ，９１１Ｂ，９１
１Ｃに平行平板電極から１３．５６ＭＨｚの高周波電力
を、成膜室９０４Ｃに平行平板電極から７５ｋＨｚの低
周波電力をそれぞれ不図示の電源からマッチング装置を
介して投入した。また、成膜室９１０Ａおよび９１０Ｂ
の構造の一例が図１０に示される。成膜室９１０Ａ，９
１０Ｂにおけるそれぞれの成膜室の片側の側壁に設けた
マイクロ波導入窓からは２．４５ＧＨｚのマイクロ波電
力を、マイクロ波導入窓前方に帯状基体に平行に配設し
た棒状バイアス電極から１３．５６ＭＨｚの高周波電力
をそれぞれ不図示の電源からマッチング装置を介して投
入した。放電電力の投入により各成膜室内の原料ガスを
プラズマ化し、各成膜室内で連続的に移動する帯状基体
の表面上に半導体膜の形成を行なった。なお、成膜室９
０４Ａ，９０４Ｂ，９０４Ｃ，９１１Ｃは図７に示すよ
うな構造で、連続的に移動する帯状基体表面にガス排気
側プラズマ、ガス供給側プラズマの順序で半導体膜が形
成され、成膜室９０２Ａ，９０２Ｂ，９０２Ｃ，９０３
Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９１１Ｂは図７と
はガス供給側とガス排気側が逆方向になるように放電室
を配置した。 （７−１）帯状基体の表面上に、ボトムセルとして、ｎ
型層（成膜室９０２Ａ）、ｉ型層（成膜室９０３Ａ）、
ｉ型層（成膜室９１０Ａ）、ｉ型層（成膜室９１１
Ａ）、ｐ型層（成膜室９０４Ａ）を順次積層した。 （７−２）ボトムセルの上に、ミドルセルとして、ｎ型
層（成膜室９０２Ｂ）、ｉ型層（成膜室９０３Ｂ）、ｉ
型層（成膜室９１０Ｂ）、ｉ型層（成膜室９１１Ｂ）、
ｐ型層（成膜室９０４Ｂ）を順次積層した。 （７−３）ミドルセルの上に、トップセルとして、ｎ型
層（成膜室９０２Ｃ）、ｉ型層（成膜室９０３Ｃ）、第
１ｐ型層（層Ａ）（成膜室９１０Ｃ）、第２ｐ型層（層
Ｂ）（成膜室９１１Ｃ）を順次積層した。上記（７−
１）〜（７−３）により、ｎｉｐｎｉｐｎｉｐ構造の半
導体積層膜の形成を行なった。表６５は、上述した工程
（７−１）を行なった成膜室９０２Ａ〜９０４Ａにおけ
る成膜条件である。表６６は、上述した工程（７−２）
を行なった成膜室９０２Ｂ〜９０４Ｂにおける成膜条件
である。表６７は、上述した工程（７−３）を行なった
成膜室９０２Ｃ〜９１１Ｃにおける成膜条件である。
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。 （９）約１７０ｍに亘って半導体積層膜を形成した後、
放電電力の投入と、原料ガスの導入と、帯状基体および
成膜室の加熱とを停止し、成膜室内のパージを行った。
その後、帯状基体および装置内部を十分冷却してから装
置を開け、ボビンに巻かれた帯状基体を、帯状基体の巻
き取り室から装置の外へ取り出した。さらに、取り出し
た帯状基体を連続モジュール化装置によって連続的に加
工し、本発明の装置で形成した半導体積層膜の上に、透
明電極として全面に７０ｎｍのＩＴＯ（Ｉｎ2Ｏ3＋Ｓｎ
Ｏ2）薄膜を形成し、集電電極として一定間隔に細線状
のＡｇ電極を形成し、単位素子の直列化等のモジュール
化を行うことにより、シングル型太陽電池によって構成
された３５ｃｍ×３５ｃｍの太陽電池モジュール（実４
０素子）を連続的に作製した。この太陽電池モジュール
について、ＡＭ１．５（１００ｍＷ／ｃｍ2）の疑似太
陽光照射下にて特性評価を行った。また、比較のため
に、成膜室６０５の高周波電力印加を止め、前記第２ｐ
型半導体層（層Ｂ）を積層しない太陽電池モジュール
（比４０−１）を作製し、同様の測定を行なった。ま
た、比較のために、成膜室６０４の半導体形成方法を低
周波プラズマＣＶＤ法から高周波プラズマＣＶＤ法に変
更し、成膜室６０４の成膜条件を成膜室６１１と同じ成
膜条件にして、前記第１ｐ型半導体層（層Ａ）を積層せ
ずに前記第２ｐ型半導体層（層Ｂ）を厚く堆積した太陽
電池モジュール（比４０−２）を作製し、同様の測定を
行なった。その結果、比４０−１素子の値で規格化した
実４０素子の光電変換効率の平均値は１．２０と良好な
値を示した。また、比４０−２素子の値で規格化した実
４０素子の光電変換効率の平均値は１．１６と良好な値
を示した。また、比４０−１素子や比４０−２素子で±
５〜７％もあったモジュール間の光電変換効率のバラツ
キが、実４０素子では±２〜３％以内と改善された。更
に成膜室２０４にバンドギャップ拡大元素を含むガスを
導入した場合、より特性の良い素子が得られた。また成
膜室２０５にバンドギャップ拡大元素を含むガスを導入
した場合、より特性の良い素子が得られた。また成膜室
２０４及び２０５にバンドギャップ拡大元素を含むガス
を導入した場合、より特性の良い素子が得られた。 （実施例４１）本例では、光起電力素子の層構成を、図
８に示すような、ｐｉｎ単位セルを３個で構成したトリ
プルセルとした点が実施例４０と異なる。本例では、上
部電極と接するトップセルのｐ型層のみを第１ｐ型半導
体層（層Ａ）と第２ｐ型半導体層（層Ｂ）とで構成し
た。帯状基体の上に連続的に半導体膜を積層形成できる
ロール・ツー・ロール方式の成膜装置としては、図９に
示したものを用いた。以下では、作製手順にしたがって
説明する。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上にＤＣスパッ
タ法によって反射性導電層としてＡｇ４００ｎｍ、さら
に緩衝層としてＺｎＯ１μｍを堆積し、微小な凹凸表面
を有する帯状基体を形成した。 （２）上記（１）で作製した基体をボビンに巻き付けた
状態で、帯状基体の巻き出し室にセットした。 （３）帯状基体は、各ガスゲートを介して各成膜室を貫
通させ、帯状基体の巻き取り室まで渡し、弛まない程度
に張力をかけた。帯状基体をセットした後、各室内を真
空排気した。 （４）真空排気しながらＨｅガスを導入し、約２００Ｐ
ａのＨｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベ
ーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。 （６）帯状基体の巻き取り室９０５の巻き取りボビンを
回転させ、帯状基体を１００ｃｍ／分の一定速度で連続
的に移動させた。また、各成膜室内に設けた不図示の温
度制御装置により、移動する帯状基体が各成膜室の成膜
空間内で所定の温度になるように温度制御を行った。 （７）帯状基体の温度が安定したところで、成膜室９０
２Ａ，９０２Ｂ，９０２Ｃ，９０３Ａ，９０３Ｂ，９０
３Ｃ，９０４Ａ，９０４Ｂ，９１１Ａ，９１１Ｂ，９１
１Ｃに平行平板電極から１３．５６ＭＨｚの高周波電力
を、成膜室９０４Ｃに平行平板電極から７５ｋＨｚの低
周波電力をそれぞれ不図示の電源からマッチング装置を
介して投入した。また、成膜室９１０Ａおよび９１０Ｂ
の構造の一例が図１０に示される。成膜室９１０Ａ，９
１０Ｂにおけるそれぞれの成膜室の片側の側壁に設けた
マイクロ波導入窓からは２．４５ＧＨｚのマイクロ波電
力を、マイクロ波導入窓前方に帯状基体に平行に配設し
た棒状バイアス電極から１３．５６ＭＨｚの高周波電力
をそれぞれ不図示の電源からマッチング装置を介して投
入した。放電電力の投入により各成膜室内の原料ガスを
プラズマ化し、各成膜室内で連続的に移動する帯状基体
の表面上に半導体膜の形成を行なった。なお、成膜室９
０４Ａ，９０４Ｂ，９０４Ｃ，９１１Ｃは図７に示すよ
うな構造で、連続的に移動する帯状基体表面にガス排気
側プラズマ、ガス供給側プラズマの順序で半導体膜が形
成され、成膜室９０２Ａ，９０２Ｂ，９０２Ｃ，９０３
Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９１１Ｂは図７と
はガス供給側とガス排気側が逆方向になるように放電室
を配置した。 （７−１）帯状基体の表面上に、ボトムセルとして、ｎ
型層（成膜室９０２Ａ）、ｉ型層（成膜室９０３Ａ）、
ｉ型層（成膜室９１０Ａ）、ｉ型層（成膜室９１１
Ａ）、ｐ型層（成膜室９０４Ａ）を順次積層した。 （７−２）ボトムセルの上に、ミドルセルとして、ｎ型
層（成膜室９０２Ｂ）、ｉ型層（成膜室９０３Ｂ）、ｉ
型層（成膜室９１０Ｂ）、ｉ型層（成膜室９１１Ｂ）、
ｐ型層（成膜室９０４Ｂ）を順次積層した。 （７−３）ミドルセルの上に、トップセルとして、ｎ型
層（成膜室９０２Ｃ）、ｉ型層（成膜室９０３Ｃ）、第
１ｐ型層（層Ａ）（成膜室９１０Ｃ）、第２ｐ型層（層
Ｂ）（成膜室９１１Ｃ）を順次積層した。上記（７−
１）〜（７−３）により、ｎｉｐｎｉｐｎｉｐ構造の半
導体積層膜の形成を行なった。表６５は、上述した工程
（７−１）を行なった成膜室９０２Ａ〜９０４Ａにおけ
る成膜条件である。表６６は、上述した工程（７−２）
を行なった成膜室９０２Ｂ〜９０４Ｂにおける成膜条件
である。表６７は、上述した工程（７−３）を行なった
成膜室９０２Ｃ〜９１１Ｃにおける成膜条件である。
【表６５】
【表６６】
【表６７】 （８）帯状基体は、搬送を開始してから連続して１８０
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。 （９）約１７０ｎｍに亘って半導体積層膜を形成した
後、放電電力の投入と、原料ガスの導入と、帯状基体お
よび成膜室の加熱とを停止し、成膜室内のパージを行っ
た。その後、帯状基体および装置内部を十分冷却してか
ら装置を開け、ボビン９０９に巻かれた帯状基体を、帯
状基体の巻き取り室９０５から装置の外へ取り出した。
さらに、実施例４０と同様に、モジュール化を行ない、
バンドギャップの異なる光起電力素子を積層した３層タ
ンデム型太陽電池によって構成された３５ｃｍ×３５ｃ
ｍの太陽電池モジュール（実４１素子）を連続的に作製
した。この太陽電池モジュールについて、ＡＭ１．５
（１００ｍＷ／ｃｍ2）の疑似太陽光照射下にて特性評
価を行った。また、比較のために、成膜室９１１Ｃの高
周波電力印加を止め、前記第２ｐ型半導体層（層Ｂ）８
１７を積層しない太陽電池モジュール（比４１−１）を
作製し、同様の測定を行なった。また、比較のために、
成膜室９０４Ｃの半導体形成方法を低周波プラズマＣＶ
Ｄ法から高周波プラズマＣＶＤ法に変更し、成膜室９０
４Ｃの成膜条件を成膜室９１１Ｃと同じ成膜条件にし
て、前記第１ｐ型半導体層（層Ａ）８１６を積層せずに
前記第２ｐ型半導体層（層Ｂ）８１７を厚く堆積した太
陽電池モジュール（比４１−２）を作製し、同様の測定
を行なった。その結果、比４１−１素子の値で規格化し
た実４１素子の光電変換効率の平均値は１．０６と良好
な値を示した。また、比４１−２素子の値で規格化した
実４１素子の光電変換効率の平均値は１．０４と良好な
値を示した。また、比４１−１素子や比４１−２素子で
±４〜６％もあったモジュール間の光電変換効率のバラ
ツキが、実４１素子では±１〜２％以内と改善された。
更に成膜室９０４Ｃにバンドギャップ拡大元素を含むガ
スを導入した場合、より特性の良い素子が得られた。ま
た成膜室９１１Ｃにバンドギャップ拡大元素を含むガス
を導入した場合、より特性の良い素子が得られた。また
成膜室９０４Ｃ及び９１１Ｃにバンドギャップ拡大元素
を含むガスを導入した場合、より特性の良い素子が得ら
れた。
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。 （９）約１７０ｎｍに亘って半導体積層膜を形成した
後、放電電力の投入と、原料ガスの導入と、帯状基体お
よび成膜室の加熱とを停止し、成膜室内のパージを行っ
た。その後、帯状基体および装置内部を十分冷却してか
ら装置を開け、ボビン９０９に巻かれた帯状基体を、帯
状基体の巻き取り室９０５から装置の外へ取り出した。
さらに、実施例４０と同様に、モジュール化を行ない、
バンドギャップの異なる光起電力素子を積層した３層タ
ンデム型太陽電池によって構成された３５ｃｍ×３５ｃ
ｍの太陽電池モジュール（実４１素子）を連続的に作製
した。この太陽電池モジュールについて、ＡＭ１．５
（１００ｍＷ／ｃｍ2）の疑似太陽光照射下にて特性評
価を行った。また、比較のために、成膜室９１１Ｃの高
周波電力印加を止め、前記第２ｐ型半導体層（層Ｂ）８
１７を積層しない太陽電池モジュール（比４１−１）を
作製し、同様の測定を行なった。また、比較のために、
成膜室９０４Ｃの半導体形成方法を低周波プラズマＣＶ
Ｄ法から高周波プラズマＣＶＤ法に変更し、成膜室９０
４Ｃの成膜条件を成膜室９１１Ｃと同じ成膜条件にし
て、前記第１ｐ型半導体層（層Ａ）８１６を積層せずに
前記第２ｐ型半導体層（層Ｂ）８１７を厚く堆積した太
陽電池モジュール（比４１−２）を作製し、同様の測定
を行なった。その結果、比４１−１素子の値で規格化し
た実４１素子の光電変換効率の平均値は１．０６と良好
な値を示した。また、比４１−２素子の値で規格化した
実４１素子の光電変換効率の平均値は１．０４と良好な
値を示した。また、比４１−１素子や比４１−２素子で
±４〜６％もあったモジュール間の光電変換効率のバラ
ツキが、実４１素子では±１〜２％以内と改善された。
更に成膜室９０４Ｃにバンドギャップ拡大元素を含むガ
スを導入した場合、より特性の良い素子が得られた。ま
た成膜室９１１Ｃにバンドギャップ拡大元素を含むガス
を導入した場合、より特性の良い素子が得られた。また
成膜室９０４Ｃ及び９１１Ｃにバンドギャップ拡大元素
を含むガスを導入した場合、より特性の良い素子が得ら
れた。
【発明の効果】以上説明したように、本発明によれば、
非単結晶半導体の積層膜を有する光起電力素子におい
て、少なくとも第１の導電型半導体層上にｉ型半導体
層、第２の導電型半導体層を有し、前記第２の導電型半
導体層が、前記ｉ型半導体層の表面を価電子制御剤を含
むプラズマに曝すことで形成した層Ａと、前記層Ａ上に
少なくとも価電子制御剤と前記ｉ型半導体層の主たる構
成元素とを用いてＣＶＤ法で堆積した層Ｂと、を有する
ため、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことと吸収係数が小さ
いこととを両立させたドーピング層を形成することがで
き、また前記ｉ型半導体層と前記層Ａとの界面と、前記
層Ｂを堆積する時の界面が分離され、その結果、光起電
力素子の開放電圧（ＶOC）とフィルファクター（Ｆ．
Ｆ．）が増大し、光電変換効率が向上した光起電力素子
が得られる。また本発明によれば、ビルトインポテンシ
ャルが高まると同時に前記層Ａでの光吸収が減少して、
光起電力素子の短絡電流（ＪSC）が増大し、光電変換効
率がさらに向上した光起電力素子が得られる。さらに本
発明によれば、前記層Ｂが更にバンドギャップを拡大す
る元素を含むため、前記層Ｂでの光吸収が減少して、光
起電力素子の短絡電流（ＪSC）が増大し、光電変換効率
がさらに向上した光起電力素子が得られる。加えて本発
明によれば、前記第１の導電型がｎ型であり、前記第２
の導電型がｐ型として、ｐ型半導体層側から光入射する
構成の光起電力素子が得られる。また本発明によれば、
前記第１の導電型がｐ型であり、前記第２の導電型がｎ
型として、ｎ型半導体層側から光入射する構成の光起電
力素子が得られる。また本発明によれば、前記光起電力
素子の表面近傍にあるｉ型半導体層をｐ型化又はｎ型化
して形成された、前記層Ａの水素含有量が、前記ｉ型半
導体層の水素含有量より多くすることで、層Ａでは、バ
ンドギャップが広がり、ビルトインポテンシャルが高ま
り、かつ、吸収係数が減少し、光起電力素子の開放電圧
（Ｖ OC）と短絡電流（ＪSC）が増大し、光電変換効率が
向上した光起電力素子が得られる。さらに本発明によれ
ば、前記層Ａの結晶形態を非晶質とし、前記層Ｂの結晶
形態を微結晶又は多結晶とすることで、ドーピング層の
活性化エネルギーと吸収係数が低下し、開放電圧
（ＶOC）と短絡電流（ＪSC）が増大した、光電変換効率
が向上した光起電力素子が得られる。また本深さまでｐ
型化又はｎ型化しかつバンドギャップを拡大し、前記層
Ｂを形成するときは、堆積反応を主にすることで再現性
に優れ、簡単な光起電力素子の製造方法が得られる。さ
らに、本発明によれば、ｐ型半導体層あるいはｎ型半導
体層を大面積に均一に形成することができ、光起電力素
子を大面積に均一に形成することができる。また、ｐ型
半導体層あるいはｎ型半導体層のｉ型半導体層への密着
性を向上させることができ、光起電力素子の製造の歩留
を向上させることができる。
非単結晶半導体の積層膜を有する光起電力素子におい
て、少なくとも第１の導電型半導体層上にｉ型半導体
層、第２の導電型半導体層を有し、前記第２の導電型半
導体層が、前記ｉ型半導体層の表面を価電子制御剤を含
むプラズマに曝すことで形成した層Ａと、前記層Ａ上に
少なくとも価電子制御剤と前記ｉ型半導体層の主たる構
成元素とを用いてＣＶＤ法で堆積した層Ｂと、を有する
ため、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことと吸収係数が小さ
いこととを両立させたドーピング層を形成することがで
き、また前記ｉ型半導体層と前記層Ａとの界面と、前記
層Ｂを堆積する時の界面が分離され、その結果、光起電
力素子の開放電圧（ＶOC）とフィルファクター（Ｆ．
Ｆ．）が増大し、光電変換効率が向上した光起電力素子
が得られる。また本発明によれば、ビルトインポテンシ
ャルが高まると同時に前記層Ａでの光吸収が減少して、
光起電力素子の短絡電流（ＪSC）が増大し、光電変換効
率がさらに向上した光起電力素子が得られる。さらに本
発明によれば、前記層Ｂが更にバンドギャップを拡大す
る元素を含むため、前記層Ｂでの光吸収が減少して、光
起電力素子の短絡電流（ＪSC）が増大し、光電変換効率
がさらに向上した光起電力素子が得られる。加えて本発
明によれば、前記第１の導電型がｎ型であり、前記第２
の導電型がｐ型として、ｐ型半導体層側から光入射する
構成の光起電力素子が得られる。また本発明によれば、
前記第１の導電型がｐ型であり、前記第２の導電型がｎ
型として、ｎ型半導体層側から光入射する構成の光起電
力素子が得られる。また本発明によれば、前記光起電力
素子の表面近傍にあるｉ型半導体層をｐ型化又はｎ型化
して形成された、前記層Ａの水素含有量が、前記ｉ型半
導体層の水素含有量より多くすることで、層Ａでは、バ
ンドギャップが広がり、ビルトインポテンシャルが高ま
り、かつ、吸収係数が減少し、光起電力素子の開放電圧
（Ｖ OC）と短絡電流（ＪSC）が増大し、光電変換効率が
向上した光起電力素子が得られる。さらに本発明によれ
ば、前記層Ａの結晶形態を非晶質とし、前記層Ｂの結晶
形態を微結晶又は多結晶とすることで、ドーピング層の
活性化エネルギーと吸収係数が低下し、開放電圧
（ＶOC）と短絡電流（ＪSC）が増大した、光電変換効率
が向上した光起電力素子が得られる。また本深さまでｐ
型化又はｎ型化しかつバンドギャップを拡大し、前記層
Ｂを形成するときは、堆積反応を主にすることで再現性
に優れ、簡単な光起電力素子の製造方法が得られる。さ
らに、本発明によれば、ｐ型半導体層あるいはｎ型半導
体層を大面積に均一に形成することができ、光起電力素
子を大面積に均一に形成することができる。また、ｐ型
半導体層あるいはｎ型半導体層のｉ型半導体層への密着
性を向上させることができ、光起電力素子の製造の歩留
を向上させることができる。
【図１】本発明に係るシングルセル型の光起電力素子の
層構成を示す概略断面図である。
層構成を示す概略断面図である。
【図２】本発明に係るスタックセル型の光起電力素子の
層構成を示す概略断面図である。
層構成を示す概略断面図である。
【図３】本発明に係る光起電力素子を上面から見た概略
図である。
図である。
【図４】本発明に係る光起電力素子を形成するために用
いた多室分離型の堆積装置の模式的説明図である。
いた多室分離型の堆積装置の模式的説明図である。
【図５】本発明に係るシングルセル型の光起電力素子の
他の層構成を示す概略断面図である。
他の層構成を示す概略断面図である。
【図６】図５に示したシングルセル型の光起電力素子を
作製するために用いたロール・ツー・ロール方式の成膜
装置の模式図である。
作製するために用いたロール・ツー・ロール方式の成膜
装置の模式図である。
【図７】図６のロール・ツー・ロール方式の成膜装置を
構成する平行平板容量結合型プラズマＣＶＤ装置の模式
図である。
構成する平行平板容量結合型プラズマＣＶＤ装置の模式
図である。
【図８】本発明に係るスタックセル型の光起電力素子の
他の層構成を示す概略断面図である。
他の層構成を示す概略断面図である。
【図９】図８に示したスタックセル型の光起電力素子を
作製するために用いたロール・ツー・ロール方式の成膜
装置の模式図である。
作製するために用いたロール・ツー・ロール方式の成膜
装置の模式図である。
【図１０】図９のロール・ツー・ロール方式の成膜装置
を構成するマイクロ波プラズマＣＶＤ装置の模式図であ
る。
を構成するマイクロ波プラズマＣＶＤ装置の模式図であ
る。
１０１、２０１ 基板、 １０２、２０２ 裏面電極、 １０３ ｎ層（ｐ１層）、 １０４ ｉ層、 １０５ ｐ１層（ｎ１層）、 １０６ ｐ２層（ｎ２層）、 １０７、２１５ 透明電極、 １０８、２１６ 集電電極、 ２０３ ｎ１層（ｐ１層）、 ２５１ ＲＦｉ型層、 ２０４ ｉ１層、 ２５２ ＲＦｉ型層、 ２０５ ｐ１１層（ｎ１１層）、 ２０６ ｐ１２層（ｎ１２層）、 ２０７ ｎ２層（ｐ２層）、 ２６１ ＲＦｉ型層、 ２０８ ｉ２層、 ２６２ ＲＦｉ型層、 ２０９ ｐ２１層（ｎ２１層）、 ２１０ ｐ２２層（ｎ２２層）、 ２１１ ｎ３層（ｐ３層）、 ２１２ ｉ３層、 ２１３ ｐ３１層（ｎ３１層）、 ２１４ ｐ３２層（ｎ３２層）、 ２１７ 第１のｐｉｎ接合、 ２１８ 第２のｐｉｎ接合、 ２１９ 第３のｐｉｎ接合、 ４００ 多室分離型の堆積装置、 ４０１ ロードロック室、 ４０２ ｎ型層（またはｐ型層）用の搬送室、 ４０３ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の搬送室、 ４０４ ｐ型層（またはｎ型層）用の搬送室、 ４０５ アンロード室、 ４０６、４０７、４０８、４０９ ゲートバルブ、 ４１０、４１１、４１２ 基板加熱用ヒーター、 ４１３ 基板搬送用レール、 ４１７ ｎ型層（またはｐ型層）用の堆積室、 ４１８ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の堆積室、 ４１９ ｐ型層（またはｎ型層）用の堆積室、 ４２０、４２１ ＲＦ導入用カップ、 ４２２ ＲＦ電源、 ４２３ ＲＦ電源、 ４２４ バイアス印加用電源、 ４２５ ＭＷ導入用窓、 ４２６ ＭＷ導入用導波管、 ４２７ ＭＷ−ｉ層堆積用シャッター、 ４２８ バイアス電極、 ４２９ ｎ型層（またはｐ型層）堆積用ガス供給設備の
ガス供給管、 ４４９ ＭＷ−ｉ層（またはＲＦ−ｉ層）堆積用ガス供
給設備のガス供給管、 ４６９ ｐ型層（またはｎ型層）堆積用ガス供給設備の
ガス供給管、 ６０１，９０１ 帯状基体の巻き出し室、 ６０２，９０２Ａ，９０２Ｂ，９０２Ｃ 高周波プラズ
マＣＶＤ法によるｎ型半導体層の成膜室、 ６０３，９０３Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９
１１Ｂ 高周波プラズマＣＶＤ法によるｉ型半導体層の
成膜室、 ６０４，９０４Ｃ プラズマドーピングによるｐ型半導
体層の成膜室、 ９１０Ａ，９１０Ｂ マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層の成膜室、 ６１１，９０４Ａ，９０４Ｂ，９１１Ｃ 高周波プラズ
マＣＶＤ法によるｐ型半導体層の成膜室、 ９０５ 帯状基体の巻き取り室、 ６０６，７０３，７０４，９０６ ガスゲート、 ６０７，９０７ 帯状基体、 ６０８，９０８ 帯状基体の巻き出しボビン、 ６０９，９０９ 帯状基体の巻き取りボビン、 ７０１ 基体、 ７０２ 真空容器、 ７０５ 放電室、 ７０６ 放電電極、 ７０７ 原料ガス導入管、 ７０８ 排気管、 ７０９ ブロックヒーター、 ７１０ 放電室外部排気口、 ７１１ 成膜領域開口調整板、 ７１２ 蓋、 ７１３，７１４ ランプヒーター、 ７１５，７１６ 熱電対、 ７１７ リフレクター、 ７１８ 支持ローラー、 ７１９ 分離通路、 ７２０，７２０ ゲートガス導入管、 １００２ 放電室ユニット、 １００６ 成膜室、 １０１０ 荒引き用排気管、 １０１４ バイアス電極、 １０２１ マイクロ波導入窓、 １０２２ 穴開き仕切板、 １０２３ 圧力測定管、 １０２４ 成膜室温度制御装置、 １０２５ 基体温度制御装置。
ガス供給管、 ４４９ ＭＷ−ｉ層（またはＲＦ−ｉ層）堆積用ガス供
給設備のガス供給管、 ４６９ ｐ型層（またはｎ型層）堆積用ガス供給設備の
ガス供給管、 ６０１，９０１ 帯状基体の巻き出し室、 ６０２，９０２Ａ，９０２Ｂ，９０２Ｃ 高周波プラズ
マＣＶＤ法によるｎ型半導体層の成膜室、 ６０３，９０３Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９
１１Ｂ 高周波プラズマＣＶＤ法によるｉ型半導体層の
成膜室、 ６０４，９０４Ｃ プラズマドーピングによるｐ型半導
体層の成膜室、 ９１０Ａ，９１０Ｂ マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層の成膜室、 ６１１，９０４Ａ，９０４Ｂ，９１１Ｃ 高周波プラズ
マＣＶＤ法によるｐ型半導体層の成膜室、 ９０５ 帯状基体の巻き取り室、 ６０６，７０３，７０４，９０６ ガスゲート、 ６０７，９０７ 帯状基体、 ６０８，９０８ 帯状基体の巻き出しボビン、 ６０９，９０９ 帯状基体の巻き取りボビン、 ７０１ 基体、 ７０２ 真空容器、 ７０５ 放電室、 ７０６ 放電電極、 ７０７ 原料ガス導入管、 ７０８ 排気管、 ７０９ ブロックヒーター、 ７１０ 放電室外部排気口、 ７１１ 成膜領域開口調整板、 ７１２ 蓋、 ７１３，７１４ ランプヒーター、 ７１５，７１６ 熱電対、 ７１７ リフレクター、 ７１８ 支持ローラー、 ７１９ 分離通路、 ７２０，７２０ ゲートガス導入管、 １００２ 放電室ユニット、 １００６ 成膜室、 １０１０ 荒引き用排気管、 １０１４ バイアス電極、 １０２１ マイクロ波導入窓、 １０２２ 穴開き仕切板、 １０２３ 圧力測定管、 １０２４ 成膜室温度制御装置、 １０２５ 基体温度制御装置。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年５月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の詳細な説明
【補正方法】変更
【補正内容】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光電変換効率の高い光
起電力素子及びその製造方法に関する。
起電力素子及びその製造方法に関する。
【０００２】
【従来の技術】太陽光を電気エネルギーに変換する光起
電力素子は、電卓、腕時計など民生用の小電力用電源と
して広く応用されており、また、将来、石油、石炭など
のいわゆる化石燃料の代替用電力として実用化可能な技
術として注目されている。光起電力素子は半導体のｐｎ
接合の光起電力を利用した技術であり、シリコンなどの
半導体が太陽光を吸収して電子と正孔の光キャリヤーを
生成し、該光キャリヤーをｐｎ接合部の内部電界に依り
ドリフトさせ、外部に取り出すものである。この様な光
起電力素子の作製方法としては、ほぼ半導体プロセスを
用いることにより行われる。具体的には、ＣＺ法などの
結晶成長法によりｐ型、あるいはｎ型に価電子制御した
シリコンの単結晶を作製し、該単結晶をスライスして約
３００μｍの厚みのシリコンウエハーを作る。さらに前
記ウエハーの導電型と反対の導電型となるように価電子
制御剤を拡散などの適当な手段により、異種の導電型の
層を形成することでｐｎ接合を作るものである。
電力素子は、電卓、腕時計など民生用の小電力用電源と
して広く応用されており、また、将来、石油、石炭など
のいわゆる化石燃料の代替用電力として実用化可能な技
術として注目されている。光起電力素子は半導体のｐｎ
接合の光起電力を利用した技術であり、シリコンなどの
半導体が太陽光を吸収して電子と正孔の光キャリヤーを
生成し、該光キャリヤーをｐｎ接合部の内部電界に依り
ドリフトさせ、外部に取り出すものである。この様な光
起電力素子の作製方法としては、ほぼ半導体プロセスを
用いることにより行われる。具体的には、ＣＺ法などの
結晶成長法によりｐ型、あるいはｎ型に価電子制御した
シリコンの単結晶を作製し、該単結晶をスライスして約
３００μｍの厚みのシリコンウエハーを作る。さらに前
記ウエハーの導電型と反対の導電型となるように価電子
制御剤を拡散などの適当な手段により、異種の導電型の
層を形成することでｐｎ接合を作るものである。
【０００３】ところで、信頼性や、変換効率の観点か
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているものが多いが、上述のよう
に光起電力素子作製は半導体プロセスを用いるため生産
コストは高いものとなっている。単結晶シリコン光起電
力素子において使用される単結晶シリコンは間接遷移で
あるため光吸収係数が小さく、単結晶の光起電力素子は
入射太陽光を吸収するために少なくとも５０μｍの厚さ
にしなければならないことや、バンドギヤップが約１．
１ｅＶであり、一般に使用される光起電力素子として好
適とされる１．５〜１．６ｅＶよりも狭いため、短波長
成分を有効に利用できないことを考慮する必要がある。
また、仮に、多結晶シリコンを用いて生産コストを下げ
たとしても、単結晶で問題とした間接遷移の問題は残
り、実質的に光起電力素子の厚さを減らすことはできな
い。さらに多結晶シリコンには単結晶に対して粒界その
他の問題を合わせ持っている。さらに、結晶質であるが
ために面積の大きなウエハーは製造できず大面積化が困
難であり、大きな電力を取り出す場合には単位素子を直
列化あるいは、並列化するための配線接続を多数行なわ
なければならないことや、屋外で使用する際に光起電力
素子を様々な気象条件によりもたらされる機械的損傷か
ら保護するため、高価な実装が必要になることなどか
ら、単位発電量に対する生産コストが割高になってしま
うという問題がある。このような事情から光起電力素子
の電力用としての実用化を進めるに当たって、低コスト
化及び大面積化が重要な技術的課題であり、様々な検討
がなされている。
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているものが多いが、上述のよう
に光起電力素子作製は半導体プロセスを用いるため生産
コストは高いものとなっている。単結晶シリコン光起電
力素子において使用される単結晶シリコンは間接遷移で
あるため光吸収係数が小さく、単結晶の光起電力素子は
入射太陽光を吸収するために少なくとも５０μｍの厚さ
にしなければならないことや、バンドギヤップが約１．
１ｅＶであり、一般に使用される光起電力素子として好
適とされる１．５〜１．６ｅＶよりも狭いため、短波長
成分を有効に利用できないことを考慮する必要がある。
また、仮に、多結晶シリコンを用いて生産コストを下げ
たとしても、単結晶で問題とした間接遷移の問題は残
り、実質的に光起電力素子の厚さを減らすことはできな
い。さらに多結晶シリコンには単結晶に対して粒界その
他の問題を合わせ持っている。さらに、結晶質であるが
ために面積の大きなウエハーは製造できず大面積化が困
難であり、大きな電力を取り出す場合には単位素子を直
列化あるいは、並列化するための配線接続を多数行なわ
なければならないことや、屋外で使用する際に光起電力
素子を様々な気象条件によりもたらされる機械的損傷か
ら保護するため、高価な実装が必要になることなどか
ら、単位発電量に対する生産コストが割高になってしま
うという問題がある。このような事情から光起電力素子
の電力用としての実用化を進めるに当たって、低コスト
化及び大面積化が重要な技術的課題であり、様々な検討
がなされている。
【０００４】コストの安い材料、変換効率の高い材料な
どの材料の探求が行なわれてきたが、このような光起電
力素子の材料としては、非晶質シリコン、非晶質シリコ
ンゲルマニウム、非晶質炭化珪素などのテトラヘドラル
系の非晶質半導体や、ＣｄＳ，Ｃｕ2Ｓなどのいわゆる
ＩＩ−ＶＩ族系やＧａＡｓ，ＧａＡｌＡｓなどのいわゆ
るＩＩＩ−Ｖ族系の化合物半導体等が挙げられる。とり
わけ、非晶質半導体を光起電力発生層に用いた薄膜光起
電力素子は、単結晶光起電力素子に比較して大面積の膜
が作製できることや、膜厚が薄くて済むこと、任意の基
板材料に堆積できることなどの長所があり有望視されて
いる。しかしながら、上記非晶質半導体を用いた光起電
力素子を電力用素子として実用化するためには、光電変
換効率の向上と信頼性の向上が検討課題となっている。
非晶質半導体を用いた光起電力素子の光電変換効率の向
上の手段としては、さまざまな方法が有るが、例えばｐ
ｉｎ型の半導体接合を用いた光起電力素子の場合、光電
変換効率を向上させるためには、光起電力素子を構成す
るｐ型半導体層、ｉ型半導体層、ｎ型半導体層、透明電
極、裏面電極それぞれの層の特性を向上させる必要が有
る。
どの材料の探求が行なわれてきたが、このような光起電
力素子の材料としては、非晶質シリコン、非晶質シリコ
ンゲルマニウム、非晶質炭化珪素などのテトラヘドラル
系の非晶質半導体や、ＣｄＳ，Ｃｕ2Ｓなどのいわゆる
ＩＩ−ＶＩ族系やＧａＡｓ，ＧａＡｌＡｓなどのいわゆ
るＩＩＩ−Ｖ族系の化合物半導体等が挙げられる。とり
わけ、非晶質半導体を光起電力発生層に用いた薄膜光起
電力素子は、単結晶光起電力素子に比較して大面積の膜
が作製できることや、膜厚が薄くて済むこと、任意の基
板材料に堆積できることなどの長所があり有望視されて
いる。しかしながら、上記非晶質半導体を用いた光起電
力素子を電力用素子として実用化するためには、光電変
換効率の向上と信頼性の向上が検討課題となっている。
非晶質半導体を用いた光起電力素子の光電変換効率の向
上の手段としては、さまざまな方法が有るが、例えばｐ
ｉｎ型の半導体接合を用いた光起電力素子の場合、光電
変換効率を向上させるためには、光起電力素子を構成す
るｐ型半導体層、ｉ型半導体層、ｎ型半導体層、透明電
極、裏面電極それぞれの層の特性を向上させる必要が有
る。
【０００５】また、光起電力素子の変換効率を向上させ
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許第
２，９４９，４９８号明細書に開示されている。このス
タックセルにはｐｎ接合結晶半導体が用いられたが、そ
の思想は非晶質あるいは結晶質いずれにも共通するもの
であり、太陽光スペクトルを、異なるバンドギャップの
光起電力素子により効率よく吸収させ、ＶOCを増大させ
る事により発電効率を向上させるものであった。スタッ
クセルとしては、異なるバンドギャップの素子を積層し
太陽光線のスペクトルの各都分を効率よく吸収すること
により変換効率を向上させるものであり積層する素子の
光入射側に位置するいわゆるトップセルのバンドギャッ
プよりも該トップセルの下に位置するいわゆるボトムセ
ルのバンドギャップが狭くなる様に設計することが考え
られている。これに対して浜川らは同じバンドギャップ
の非晶質シリコンを光起電力素子間に絶縁層を持たない
形で多重積層し素子全体のＶOCを増加させるいわゆるカ
スケード型電池を報告している。この方法では同じバン
ドギャップの非晶質シリコン材料から作られる単位素子
を積層する方法である。
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許第
２，９４９，４９８号明細書に開示されている。このス
タックセルにはｐｎ接合結晶半導体が用いられたが、そ
の思想は非晶質あるいは結晶質いずれにも共通するもの
であり、太陽光スペクトルを、異なるバンドギャップの
光起電力素子により効率よく吸収させ、ＶOCを増大させ
る事により発電効率を向上させるものであった。スタッ
クセルとしては、異なるバンドギャップの素子を積層し
太陽光線のスペクトルの各都分を効率よく吸収すること
により変換効率を向上させるものであり積層する素子の
光入射側に位置するいわゆるトップセルのバンドギャッ
プよりも該トップセルの下に位置するいわゆるボトムセ
ルのバンドギャップが狭くなる様に設計することが考え
られている。これに対して浜川らは同じバンドギャップ
の非晶質シリコンを光起電力素子間に絶縁層を持たない
形で多重積層し素子全体のＶOCを増加させるいわゆるカ
スケード型電池を報告している。この方法では同じバン
ドギャップの非晶質シリコン材料から作られる単位素子
を積層する方法である。
【０００６】以上のような、スタックセルの場合も、単
層セル（シングルセル）の場合と同じく、光電変換効率
を向上させるためには、光起電力素子を構成するｐ型半
導体層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面
電極それぞれの層の特性を向上させる必要がある。例え
ば、ｉ型半導体層の場合、シングルセル、スタックセル
の用途に応じて所望のバンドギャップを有する必要があ
り、ギャップ内準位（局在準位）をできるだけ減少さ
せ、光キャリアの走行性を向上させることが重要であ
る。また、このようなｉ型半導体層の膜質の本質的な向
上以外の方法でも光起電力素子特性の向上が検討されて
いる。その一例としてｐ型半導体及び／またはｎ型半導
体とｉ型半導体層との接合界面に於てバンド幅の傾斜を
持たせるいわゆるバッファ層を用いる方法が米国特許第
４，２５４，４２９号明細書、米国特許第４，３７７，
７２３号明細書に開示されている。
層セル（シングルセル）の場合と同じく、光電変換効率
を向上させるためには、光起電力素子を構成するｐ型半
導体層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面
電極それぞれの層の特性を向上させる必要がある。例え
ば、ｉ型半導体層の場合、シングルセル、スタックセル
の用途に応じて所望のバンドギャップを有する必要があ
り、ギャップ内準位（局在準位）をできるだけ減少さ
せ、光キャリアの走行性を向上させることが重要であ
る。また、このようなｉ型半導体層の膜質の本質的な向
上以外の方法でも光起電力素子特性の向上が検討されて
いる。その一例としてｐ型半導体及び／またはｎ型半導
体とｉ型半導体層との接合界面に於てバンド幅の傾斜を
持たせるいわゆるバッファ層を用いる方法が米国特許第
４，２５４，４２９号明細書、米国特許第４，３７７，
７２３号明細書に開示されている。
【０００７】非晶質シリコンによって作製されるｐ型半
導体またはｎ型半導体と非晶質シリコンゲルマニウムで
作製されるｉ型半導体との接合界面には、格子定数の違
いによる多数の準位が生成される。そこで接合界面には
非晶質シリコンを用いることにより準位を無くして接合
性を良くしキャリヤの走行性を損なわないようにしてＶ
OCを向上させるためにバッファ層は設けられる。さら
に、他の方法として、例えば、ｉ型半導体層として、非
晶質シリコンゲルマニウムを用い、シリコンとゲルマニ
ウムの組成比を変化させることによりイントリンジック
層中に組成の分布を設け特性を向上させるいわゆる傾斜
層を設ける方法が開示されている。例えば、米国特許
４，８１６，０８２号に依れば、光入射側の第１の価電
子制御された半導体層に接する部分のｉ層のバンドギャ
ップを広くし、中央部に向かうに従い徐々にバンドギャ
ップを狭くし、更に、第２の価電子制御された半導体層
に向かうに従い徐々にバンドギャップを広くしていく方
法が開示されている。該方法に依れば、光により発生し
たキャリヤーは、内部電界の働きにより、効率良く分離
でき光電変換効率が向上する。
導体またはｎ型半導体と非晶質シリコンゲルマニウムで
作製されるｉ型半導体との接合界面には、格子定数の違
いによる多数の準位が生成される。そこで接合界面には
非晶質シリコンを用いることにより準位を無くして接合
性を良くしキャリヤの走行性を損なわないようにしてＶ
OCを向上させるためにバッファ層は設けられる。さら
に、他の方法として、例えば、ｉ型半導体層として、非
晶質シリコンゲルマニウムを用い、シリコンとゲルマニ
ウムの組成比を変化させることによりイントリンジック
層中に組成の分布を設け特性を向上させるいわゆる傾斜
層を設ける方法が開示されている。例えば、米国特許
４，８１６，０８２号に依れば、光入射側の第１の価電
子制御された半導体層に接する部分のｉ層のバンドギャ
ップを広くし、中央部に向かうに従い徐々にバンドギャ
ップを狭くし、更に、第２の価電子制御された半導体層
に向かうに従い徐々にバンドギャップを広くしていく方
法が開示されている。該方法に依れば、光により発生し
たキャリヤーは、内部電界の働きにより、効率良く分離
でき光電変換効率が向上する。
【０００８】さらに、非晶質シリコンや非晶質シリコン
ゲルマニウムをｉ型半導体層として用いる場合、わずか
にｎ型になっていることが多いため、ｉ層にわずかにｐ
型の価電子制御剤を混入させて、正孔の走行性を向上さ
せることも検討されている。ところで、ｐ型半導体層や
ｎ型半導体層などのいわゆるドーピング層については、
まず、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことが要求される。そ
れによって、ｐｉｎ接合を形成したときの拡散電位（ビ
ルトインポテンシャル）が大きくなり、光起電力素子の
開放電圧（Ｖ OC）が大きくなって、光電変換効率が向上
する。次に、ドーピング層は基本的に光電流の発生に寄
与しないため、光電流を発生させるｉ型半導体層への光
入射を極力妨げないことが要求される。そこで、光学的
バンドギャップを広くすることと、ドーピング層の膜厚
を薄くすることが重要である。また、ドーピング層とｉ
型半導体層で、ホモあるいはヘテロのｐｉｎ接合が形成
され、接合界面における界面準位が少ないことが要求さ
れる。
ゲルマニウムをｉ型半導体層として用いる場合、わずか
にｎ型になっていることが多いため、ｉ層にわずかにｐ
型の価電子制御剤を混入させて、正孔の走行性を向上さ
せることも検討されている。ところで、ｐ型半導体層や
ｎ型半導体層などのいわゆるドーピング層については、
まず、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことが要求される。そ
れによって、ｐｉｎ接合を形成したときの拡散電位（ビ
ルトインポテンシャル）が大きくなり、光起電力素子の
開放電圧（Ｖ OC）が大きくなって、光電変換効率が向上
する。次に、ドーピング層は基本的に光電流の発生に寄
与しないため、光電流を発生させるｉ型半導体層への光
入射を極力妨げないことが要求される。そこで、光学的
バンドギャップを広くすることと、ドーピング層の膜厚
を薄くすることが重要である。また、ドーピング層とｉ
型半導体層で、ホモあるいはヘテロのｐｉｎ接合が形成
され、接合界面における界面準位が少ないことが要求さ
れる。
【０００９】以上のような、特性を備えたドーピング層
の材料およびその形成方法が、一般に研究されてきた。
ドーピング層の材料としては、Ｓｉ，ＳｉＣ，ＳｉＮ，
ＳｉＯ等があげられ、非晶質あるいは微結晶の形態のも
のが研究されてきた。形成方法としては、ＲＦプラズマ
ＣＶＤ、ＥＣＲプラズマＣＶＤ、光ＣＶＤ等の方法が研
究されてきた。以上のドーピング層の材料の中では、光
入射方向に対してｉ型半導体層の裏側のドーピング層と
して、形成のし易さからアモルファスシリコン（ａ−Ｓ
ｉ）が広く用いられ、ｉ型半導体層の光入射側のドーピ
ング層として、吸収係数の小さいことから、アモルファ
ス炭化シリコン（ａ−ＳｉＣ）が、吸収係数の小さいこ
とと活性化エネルギーが小さいことから、微結晶シリコ
ン（μｃ−Ｓｉ）が用いられる例が知られている。
の材料およびその形成方法が、一般に研究されてきた。
ドーピング層の材料としては、Ｓｉ，ＳｉＣ，ＳｉＮ，
ＳｉＯ等があげられ、非晶質あるいは微結晶の形態のも
のが研究されてきた。形成方法としては、ＲＦプラズマ
ＣＶＤ、ＥＣＲプラズマＣＶＤ、光ＣＶＤ等の方法が研
究されてきた。以上のドーピング層の材料の中では、光
入射方向に対してｉ型半導体層の裏側のドーピング層と
して、形成のし易さからアモルファスシリコン（ａ−Ｓ
ｉ）が広く用いられ、ｉ型半導体層の光入射側のドーピ
ング層として、吸収係数の小さいことから、アモルファ
ス炭化シリコン（ａ−ＳｉＣ）が、吸収係数の小さいこ
とと活性化エネルギーが小さいことから、微結晶シリコ
ン（μｃ−Ｓｉ）が用いられる例が知られている。
【００１０】ここで、非晶質のドーピング層と微結晶の
ドーピング層を比較すると、一般に微結晶の方が、吸収
係数が小さくて光学的バンドギャップが大きく、活性化
エネルギーが小さいことから、ドーピング層として望ま
しいと考えられている。しかしながら、活性化したアク
セプターあるいはドナーの密度が高く、活性化エネルギ
ーが小さい微結晶材料を形成することは容易ではなく、
微結晶Ｓｉ以外の材料では、開放電圧（ＶOC）が大きく
光電変換効率の高い、高効率光起電力素子の発表例は少
ない。また、非晶質のｉ型半導体層の上に、微結晶ある
いは多結晶のドーピング層を堆積する場合、特にｉ型半
導体層とドーピング層がヘテロ接合になる場合は、界面
準位が多くなることによって、ｐｉｎ接合に悪影響を及
ぼすことが懸念される。また上述の材料を組み合わせ
て、多層膜の構造にすることにより、量子井戸効果によ
ってドーピング層の吸収係数を小さくすることも検討さ
れているが、総膜厚を薄くすべきドーピング層の多層膜
構造を制御する困難さと、形成するための装置コストが
高くなることから実用向きではないと考えられる。以上
のごとく、非晶質光起電力素子のドーピング層は開発す
べき余地がまだ残されている。非晶質光起電力素子に於
いては、光電変換効率の向上のためには、ｉ型半導体層
の開発も重要ではあるが、同時に理想的なドーピング層
の開発も重要である。
ドーピング層を比較すると、一般に微結晶の方が、吸収
係数が小さくて光学的バンドギャップが大きく、活性化
エネルギーが小さいことから、ドーピング層として望ま
しいと考えられている。しかしながら、活性化したアク
セプターあるいはドナーの密度が高く、活性化エネルギ
ーが小さい微結晶材料を形成することは容易ではなく、
微結晶Ｓｉ以外の材料では、開放電圧（ＶOC）が大きく
光電変換効率の高い、高効率光起電力素子の発表例は少
ない。また、非晶質のｉ型半導体層の上に、微結晶ある
いは多結晶のドーピング層を堆積する場合、特にｉ型半
導体層とドーピング層がヘテロ接合になる場合は、界面
準位が多くなることによって、ｐｉｎ接合に悪影響を及
ぼすことが懸念される。また上述の材料を組み合わせ
て、多層膜の構造にすることにより、量子井戸効果によ
ってドーピング層の吸収係数を小さくすることも検討さ
れているが、総膜厚を薄くすべきドーピング層の多層膜
構造を制御する困難さと、形成するための装置コストが
高くなることから実用向きではないと考えられる。以上
のごとく、非晶質光起電力素子のドーピング層は開発す
べき余地がまだ残されている。非晶質光起電力素子に於
いては、光電変換効率の向上のためには、ｉ型半導体層
の開発も重要ではあるが、同時に理想的なドーピング層
の開発も重要である。
【００１１】一方、非晶質光起電力素子は、結晶系シリ
コン光起電力素子に比べ膜質が劣るため変換効率が充分
ではなく、１ワット当りの発電コストは既存の原子力、
火力、水力発電等よりも高いものとなっている。非晶質
シリコン系の光起電力素子が既存の発電方法と伍して電
力用途に用いられるためには変換効率をさらに向上させ
ることが求められている。上述したような光起電力素子
の量産方法として米国特許４，４００，４０９号公報に
は、ロール・ツー・ロール（Roll to Roll）方式を採用
した連続プラズマＣＶＤ装置が開示されている。この装
置によれば、複数のグロー放電領域を設け、所望の幅の
十分に長い可撓性の帯状基体を、該基体が前記各グロー
放電領域を順次貫通する経路に沿って配置し、前記各グ
ロー放電領域において必要とされる導電型の半導体層を
堆積形成しつつ、前記基体をその長手方向に連続的に搬
送せしめることによって、半導体接合を有する大面積の
素子を連続的に形成することができるとされている。こ
うしたことからこのロール・ツー・ロール方式は大面積
の半導体素子の量産に適する方法といえよう。
コン光起電力素子に比べ膜質が劣るため変換効率が充分
ではなく、１ワット当りの発電コストは既存の原子力、
火力、水力発電等よりも高いものとなっている。非晶質
シリコン系の光起電力素子が既存の発電方法と伍して電
力用途に用いられるためには変換効率をさらに向上させ
ることが求められている。上述したような光起電力素子
の量産方法として米国特許４，４００，４０９号公報に
は、ロール・ツー・ロール（Roll to Roll）方式を採用
した連続プラズマＣＶＤ装置が開示されている。この装
置によれば、複数のグロー放電領域を設け、所望の幅の
十分に長い可撓性の帯状基体を、該基体が前記各グロー
放電領域を順次貫通する経路に沿って配置し、前記各グ
ロー放電領域において必要とされる導電型の半導体層を
堆積形成しつつ、前記基体をその長手方向に連続的に搬
送せしめることによって、半導体接合を有する大面積の
素子を連続的に形成することができるとされている。こ
うしたことからこのロール・ツー・ロール方式は大面積
の半導体素子の量産に適する方法といえよう。
【００１２】一方、マイクロ波やＶＨＦ（Very High Fr
equency）波を用いたプラズマプロセスも最近注目され
ている。マイクロ波やＶＨＦ波は周波数が高いため従来
のラジオ周波数の高周波を用いた場合よりもエネルギー
密度を高めることが可能であり、プラズマを効率よく発
生させ、維持させることに適している。例えば、特開平
３−３０４１９号公報には、マイクロ波プラズマＣＶＤ
法を用いたロール・ツー・ロール方式の堆積膜形成方法
および装置が開示されているが、マイクロ波によってプ
ラズマを生起させることにより低圧下でも堆積膜の形成
が可能になり、堆積膜の膜特性低下の原因となる活性種
のポリマライゼーションを防ぎ高品質の堆積膜が得られ
るばかりでなく、プラズマ中でのポリシラン等の粉末の
発生を抑え、且つ、成膜速度の飛躍的向上が図れるとさ
れている。ロール・ツー・ロール方式において、例えば
ｉ型半導体層の形成に成膜速度の速いマイクロ波プラズ
マＣＶＤ法を採用した場合、高周波プラズマＣＶＤ法を
採用した場合と比較して、帯状基体の搬送速度をかなり
高速化することが可能である。そして、帯状基体の搬送
速度を高めた場合には、ｎ、ｐ型半導体層の形成にあた
っては、成膜に必要な時間は一定であるため、成膜室を
帯状基体の搬送方向に搬送速度に比例して長くする必要
がある。しかしながら、高周波プラズマＣＶＤ法によっ
ても、薄く均質な非単結晶半導体層を長い成膜室で大面
積に再現性良く形成するには限界があり、どうしても所
定の膜厚より薄すぎたり厚すぎたりする膜厚のバラツキ
や、導電率等の特性のムラを生じやすい。特に、ｉ型半
導体層の光入射側に配置されるｐ型またはｎ型の不純物
ドープ層は、該不純物ドープでの光の吸収によるｉ型半
導体層への入射光量の減少を防ぐため、その膜厚を必要
最小限に薄くする必要があるが、従来の高周波プラズマ
ＣＶＤ法で長い成膜室で大面積に薄く均質な不純物ドー
プ層を形成することは難しく、形成した光起電力素子の
特性にバラツキやムラを生じる原因になる場合がある。
equency）波を用いたプラズマプロセスも最近注目され
ている。マイクロ波やＶＨＦ波は周波数が高いため従来
のラジオ周波数の高周波を用いた場合よりもエネルギー
密度を高めることが可能であり、プラズマを効率よく発
生させ、維持させることに適している。例えば、特開平
３−３０４１９号公報には、マイクロ波プラズマＣＶＤ
法を用いたロール・ツー・ロール方式の堆積膜形成方法
および装置が開示されているが、マイクロ波によってプ
ラズマを生起させることにより低圧下でも堆積膜の形成
が可能になり、堆積膜の膜特性低下の原因となる活性種
のポリマライゼーションを防ぎ高品質の堆積膜が得られ
るばかりでなく、プラズマ中でのポリシラン等の粉末の
発生を抑え、且つ、成膜速度の飛躍的向上が図れるとさ
れている。ロール・ツー・ロール方式において、例えば
ｉ型半導体層の形成に成膜速度の速いマイクロ波プラズ
マＣＶＤ法を採用した場合、高周波プラズマＣＶＤ法を
採用した場合と比較して、帯状基体の搬送速度をかなり
高速化することが可能である。そして、帯状基体の搬送
速度を高めた場合には、ｎ、ｐ型半導体層の形成にあた
っては、成膜に必要な時間は一定であるため、成膜室を
帯状基体の搬送方向に搬送速度に比例して長くする必要
がある。しかしながら、高周波プラズマＣＶＤ法によっ
ても、薄く均質な非単結晶半導体層を長い成膜室で大面
積に再現性良く形成するには限界があり、どうしても所
定の膜厚より薄すぎたり厚すぎたりする膜厚のバラツキ
や、導電率等の特性のムラを生じやすい。特に、ｉ型半
導体層の光入射側に配置されるｐ型またはｎ型の不純物
ドープ層は、該不純物ドープでの光の吸収によるｉ型半
導体層への入射光量の減少を防ぐため、その膜厚を必要
最小限に薄くする必要があるが、従来の高周波プラズマ
ＣＶＤ法で長い成膜室で大面積に薄く均質な不純物ドー
プ層を形成することは難しく、形成した光起電力素子の
特性にバラツキやムラを生じる原因になる場合がある。
【００１３】太陽電池等の光起電力素子では、光起電力
素子の単位モジュールを直列または並列に接続してユニ
ット化し、所望の電流、電圧を得ようとすることが多
く、各単位モジュールにおいては単位モジュール間の出
力電圧、出力電流等の特性のバラツキやムラの少ないこ
とが要求され、単位モジュールを形成する段階で、その
最大の特性決定要因である半導体積層膜の特性の均一性
が要求される。また、モジュールの組み立て工程を簡略
なものとするため、大面積にわたって特性の優れた半導
体積層膜が形成できるようにすることが、太陽電池等の
光起電力素子の量産性を高め、生産コストの大幅な削減
をもたらすことになる。こういった点で、従来のｉ型半
導体層をマイクロ波やＶＨＦ波ＣＶＤ法で、ｎ、ｐ型半
導体層を高周波プラズマＣＶＤ法で形成する半導体積層
膜の連続形成装置では、形成される光起電力素子用の半
導体積層膜の特性にバラツキやムラを生じ易く、問題が
あった。ｎ、ｐ型の非単結晶半導体層を形成する方法と
しては他に、イオン注入法が従来から知られている。イ
オン注入法によれば不純物イオンを打ち込む強さを加速
電圧によって制御することでｎ、ｐ型非単結晶半導体層
の層厚を制御することができるが、不純物イオンを打ち
込むためのイオン注入装置は、一般的に、イオンを発生
させる装置系、イオンをビーム状にして引き出す装置
系、ビームを走査する装置系などからなり構成が複雑
で、装置も高価であるため、非単結晶半導体の光起電力
素子を生産性良く、低コストで製造するには適しておら
ず、不純物ドープ層の形成手段としては採用されていな
かった。
素子の単位モジュールを直列または並列に接続してユニ
ット化し、所望の電流、電圧を得ようとすることが多
く、各単位モジュールにおいては単位モジュール間の出
力電圧、出力電流等の特性のバラツキやムラの少ないこ
とが要求され、単位モジュールを形成する段階で、その
最大の特性決定要因である半導体積層膜の特性の均一性
が要求される。また、モジュールの組み立て工程を簡略
なものとするため、大面積にわたって特性の優れた半導
体積層膜が形成できるようにすることが、太陽電池等の
光起電力素子の量産性を高め、生産コストの大幅な削減
をもたらすことになる。こういった点で、従来のｉ型半
導体層をマイクロ波やＶＨＦ波ＣＶＤ法で、ｎ、ｐ型半
導体層を高周波プラズマＣＶＤ法で形成する半導体積層
膜の連続形成装置では、形成される光起電力素子用の半
導体積層膜の特性にバラツキやムラを生じ易く、問題が
あった。ｎ、ｐ型の非単結晶半導体層を形成する方法と
しては他に、イオン注入法が従来から知られている。イ
オン注入法によれば不純物イオンを打ち込む強さを加速
電圧によって制御することでｎ、ｐ型非単結晶半導体層
の層厚を制御することができるが、不純物イオンを打ち
込むためのイオン注入装置は、一般的に、イオンを発生
させる装置系、イオンをビーム状にして引き出す装置
系、ビームを走査する装置系などからなり構成が複雑
で、装置も高価であるため、非単結晶半導体の光起電力
素子を生産性良く、低コストで製造するには適しておら
ず、不純物ドープ層の形成手段としては採用されていな
かった。
【００１４】一方、超ＬＳＩ等で要求されるきわめて浅
い接合を形成する方法として、上述のイオン注入法によ
らず、不純物ガスのプラズマによって不純物の導入を行
うプラズマドーピングが最近注目されており、超ＬＳＩ
プロセスデータハンドブック（サイエンスフォーラム１
９９０年発行）等に報告されている。また、１９８８年
第３５回応用物理学関係連合講演会講演予稿集３０ｐ−
Ｍ−６には、ｉ型のアモルファスシリコン膜を不純物ガ
スの高周波プラズマにさらすプラズマドーピングによっ
て、アモルファスシリコン膜に不純物のドーピングが可
能であることが開示されている。さらに、特開平６−２
３２４３２号公報では、不純物ドープ層をプラズマドー
ピングによって形成するロール・ツー・ロール方式の堆
積膜形成方法および装置が開示されているが、放電周波
数が約５ｋＨｚから約５００ｋＨｚの低周波の範囲にお
いて開放電圧の高い高品質の光起電力素子を大面積にバ
ラツキやムラなく形成できるとされている。これは不純
物ガスがプラズマにより電離されて不純物イオンとな
り、プラズマのエネルギーによってｉ型半導体層の表面
近傍のごく薄い領域に不純物イオンが打ち込まれている
と考えられる。アモルファスシリコン太陽電池では、光
生成する電子−正孔対のうち拡散距離の短い正孔を収集
し易いように、ｐ型層を透明電極側に、すなわち光入射
側に配置して、光の総合収集効率を高めたものが多い。
また、光入射側ｐ型層に微結晶シリコン（μｃ−Ｓｉ：
Ｈ）を用いることで、μｃ−Ｓｉ：Ｈが持つ高い導電性
と短波長領域での小さな吸収係数という物性を利用し
て、開放電圧（ＶOC）が改善され、光電変換効率を高め
られることが良く知られている。
い接合を形成する方法として、上述のイオン注入法によ
らず、不純物ガスのプラズマによって不純物の導入を行
うプラズマドーピングが最近注目されており、超ＬＳＩ
プロセスデータハンドブック（サイエンスフォーラム１
９９０年発行）等に報告されている。また、１９８８年
第３５回応用物理学関係連合講演会講演予稿集３０ｐ−
Ｍ−６には、ｉ型のアモルファスシリコン膜を不純物ガ
スの高周波プラズマにさらすプラズマドーピングによっ
て、アモルファスシリコン膜に不純物のドーピングが可
能であることが開示されている。さらに、特開平６−２
３２４３２号公報では、不純物ドープ層をプラズマドー
ピングによって形成するロール・ツー・ロール方式の堆
積膜形成方法および装置が開示されているが、放電周波
数が約５ｋＨｚから約５００ｋＨｚの低周波の範囲にお
いて開放電圧の高い高品質の光起電力素子を大面積にバ
ラツキやムラなく形成できるとされている。これは不純
物ガスがプラズマにより電離されて不純物イオンとな
り、プラズマのエネルギーによってｉ型半導体層の表面
近傍のごく薄い領域に不純物イオンが打ち込まれている
と考えられる。アモルファスシリコン太陽電池では、光
生成する電子−正孔対のうち拡散距離の短い正孔を収集
し易いように、ｐ型層を透明電極側に、すなわち光入射
側に配置して、光の総合収集効率を高めたものが多い。
また、光入射側ｐ型層に微結晶シリコン（μｃ−Ｓｉ：
Ｈ）を用いることで、μｃ−Ｓｉ：Ｈが持つ高い導電性
と短波長領域での小さな吸収係数という物性を利用し
て、開放電圧（ＶOC）が改善され、光電変換効率を高め
られることが良く知られている。
【００１５】プラズマドーピングによって、μｃ−Ｓ
ｉ：Ｈからなる不純物ドープ層を形成した場合、プラズ
マのエネルギーによって、不純物イオンがｉ型半導体層
の表面に打ち込まれ、最表面は大きなダメージを受けて
いると考えられる。とくに結晶領域では多くの表面準位
が存在した状態で、上部透明電極が形成されるため、前
記表面準位が透明電極とｐ型半導体層との間のキャリア
の移動を妨げ、光電変換効率に悪影響を及ぼすことが懸
念される。
ｉ：Ｈからなる不純物ドープ層を形成した場合、プラズ
マのエネルギーによって、不純物イオンがｉ型半導体層
の表面に打ち込まれ、最表面は大きなダメージを受けて
いると考えられる。とくに結晶領域では多くの表面準位
が存在した状態で、上部透明電極が形成されるため、前
記表面準位が透明電極とｐ型半導体層との間のキャリア
の移動を妨げ、光電変換効率に悪影響を及ぼすことが懸
念される。
【００１６】
【発明が解決しようとする課題】本発明は、上述した問
題点を解決するために、新しいドーピング層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。
題点を解決するために、新しいドーピング層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明者は、ドーピング
層の構造及び形成方法鋭意検討した結果、以下のような
構成からなるドーピング層を有する光起電力素子におい
て、大きな開放電圧（ＶOC）と高い光電変換効率がえら
れることを見いだした。すなわち、本発明の光起電力素
子は、非単結晶半導体の積層膜を有する光起電力素子に
おいて、少なくとも第１の導電型半導体層上にｉ型半導
体層、第２の導電型半導体層をこの順で有し、前記第２
の導電型半導体層が、前記ｉ型半導体層の表面を価電子
制御剤を含むプラズマに曝すことで形成した層Ａと、前
記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層
の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有することを特徴とする。
層の構造及び形成方法鋭意検討した結果、以下のような
構成からなるドーピング層を有する光起電力素子におい
て、大きな開放電圧（ＶOC）と高い光電変換効率がえら
れることを見いだした。すなわち、本発明の光起電力素
子は、非単結晶半導体の積層膜を有する光起電力素子に
おいて、少なくとも第１の導電型半導体層上にｉ型半導
体層、第２の導電型半導体層をこの順で有し、前記第２
の導電型半導体層が、前記ｉ型半導体層の表面を価電子
制御剤を含むプラズマに曝すことで形成した層Ａと、前
記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層
の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有することを特徴とする。
【００１８】また本発明の光起電力素子の製造方法は、
第１の導電型半導体を堆積する工程、該第１の導電型半
導体上にｉ型半導体を堆積する工程、該ｉ型半導体の表
面を価電子制御剤を含むプラズマ雰囲気にさらす工程、
これによって第２の導電型半導体の層Ａが形成される、
該層Ａ上に価電子制御剤を含む第２の導電型の半導体を
堆積する工程、これによって層Ｂが形成される、を有す
ることを特徴とする。
第１の導電型半導体を堆積する工程、該第１の導電型半
導体上にｉ型半導体を堆積する工程、該ｉ型半導体の表
面を価電子制御剤を含むプラズマ雰囲気にさらす工程、
これによって第２の導電型半導体の層Ａが形成される、
該層Ａ上に価電子制御剤を含む第２の導電型の半導体を
堆積する工程、これによって層Ｂが形成される、を有す
ることを特徴とする。
【００１９】上記の光起電力素子は、前記層Ａが更にバ
ンドギャップを拡大する元素を含んでいてよい。また、
前記層Ｂが更にバンドギャップを拡大する元素を含んで
いてよい。さらに、前記層Ａ及び前記層Ｂが更にバンド
ギャップを拡大する元素を含んでいてよい。上記の光起
電力素子は、前記第１の導電型がｎ型であり、前記第２
の導電型がｐ型としてよい。また、前記第１の導電型が
ｐ型であり、前記第２の導電型がｎ型としてよい。
ンドギャップを拡大する元素を含んでいてよい。また、
前記層Ｂが更にバンドギャップを拡大する元素を含んで
いてよい。さらに、前記層Ａ及び前記層Ｂが更にバンド
ギャップを拡大する元素を含んでいてよい。上記の光起
電力素子は、前記第１の導電型がｎ型であり、前記第２
の導電型がｐ型としてよい。また、前記第１の導電型が
ｐ型であり、前記第２の導電型がｎ型としてよい。
【００２０】また、上記の光起電力素子は、前記光起電
力素子の表面近傍にあるｉ型半導体層をｐ型化又はｎ型
化して形成された、前記層Ａの水素含有量が、前記ｉ型
半導体層の水素含有量より多くすることは好ましい。さ
らに、上記の光起電力素子は、前記層Ａの結晶形態が非
晶質であり、前記層Ｂの結晶形態が微結晶又は多結晶と
することは望ましい。
力素子の表面近傍にあるｉ型半導体層をｐ型化又はｎ型
化して形成された、前記層Ａの水素含有量が、前記ｉ型
半導体層の水素含有量より多くすることは好ましい。さ
らに、上記の光起電力素子は、前記層Ａの結晶形態が非
晶質であり、前記層Ｂの結晶形態が微結晶又は多結晶と
することは望ましい。
【００２１】本発明の光起電力素子の製造方法は、前記
層Ａを形成するときのプラズマを生起させるガスの圧力
が、前記層Ｂを堆積するときのガスの圧力よりも低くす
ることは好ましい。また、上述した光起電力素子の製造
方法は、前記層Ａを形成するときのＤＣ電圧又はＡＣ電
力が、前記層Ｂを堆積するときのＤＣ電圧又はＡＣ電力
よりも大きくしてよい。
層Ａを形成するときのプラズマを生起させるガスの圧力
が、前記層Ｂを堆積するときのガスの圧力よりも低くす
ることは好ましい。また、上述した光起電力素子の製造
方法は、前記層Ａを形成するときのＤＣ電圧又はＡＣ電
力が、前記層Ｂを堆積するときのＤＣ電圧又はＡＣ電力
よりも大きくしてよい。
【００２２】さらに、上述した光起電力素子の製造方法
は、前記層Ａを形成するときのガスの水素希釈率が、前
記層Ｂを堆積するときのガスの水素希釈率よりも高くす
ることは望ましい。またさらに、上述した光起電力素子
の製造方法は、前記層Ａを形成するときの放電電力の周
波数が、前記層Ｂを堆積するときの放電電力の周波数よ
りも低くすることは望ましい。このとき、好適には、前
記層Ａを形成するときの放電電力の周波数を５ｋＨｚ〜
５００ｋＨｚ（この場合、放電電力は０．０１Ｗ／ｃｍ
2〜５Ｗ／ｃｍ2とするのが好ましい）とし、また、前記
層Ｂを形成するときの放電電力の周波数を１ＭＨｚ〜１
００ＭＨｚ（この場合、放電電力は０．００１Ｗ／ｃｍ
2〜１Ｗ／ｃｍ2とするのが好ましい）とする。
は、前記層Ａを形成するときのガスの水素希釈率が、前
記層Ｂを堆積するときのガスの水素希釈率よりも高くす
ることは望ましい。またさらに、上述した光起電力素子
の製造方法は、前記層Ａを形成するときの放電電力の周
波数が、前記層Ｂを堆積するときの放電電力の周波数よ
りも低くすることは望ましい。このとき、好適には、前
記層Ａを形成するときの放電電力の周波数を５ｋＨｚ〜
５００ｋＨｚ（この場合、放電電力は０．０１Ｗ／ｃｍ
2〜５Ｗ／ｃｍ2とするのが好ましい）とし、また、前記
層Ｂを形成するときの放電電力の周波数を１ＭＨｚ〜１
００ＭＨｚ（この場合、放電電力は０．００１Ｗ／ｃｍ
2〜１Ｗ／ｃｍ2とするのが好ましい）とする。
【００２３】
【発明の実施の形態】以下、本発明を更に詳細に説明す
る。本発明では、非単結晶半導体の積層膜を有する光起
電力素子において、少なくとも第１の導電型半導体層上
にｉ型半導体層、第２の導電型半導体層を有し、前記第
２の導電型半導体層が、前記ｉ型半導体層の表面を価電
子制御剤を含むプラズマに曝すことで形成した層Ａと、
前記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体
層の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有する構成とした。このような構成とした結果、
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができ、ま
た前記ｉ型半導体層と前記層Ａとの界面と、前記層Ｂを
堆積する時の界面が分離されるため、光起電力素子の開
放電圧（Ｖ OC）とフィルファクター（Ｆ．Ｆ．）が増大
し、光電変換効率が向上した。
る。本発明では、非単結晶半導体の積層膜を有する光起
電力素子において、少なくとも第１の導電型半導体層上
にｉ型半導体層、第２の導電型半導体層を有し、前記第
２の導電型半導体層が、前記ｉ型半導体層の表面を価電
子制御剤を含むプラズマに曝すことで形成した層Ａと、
前記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体
層の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有する構成とした。このような構成とした結果、
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができ、ま
た前記ｉ型半導体層と前記層Ａとの界面と、前記層Ｂを
堆積する時の界面が分離されるため、光起電力素子の開
放電圧（Ｖ OC）とフィルファクター（Ｆ．Ｆ．）が増大
し、光電変換効率が向上した。
【００２４】以上の作用の詳細なメカニズムはまだ明ら
かになっていないが、以下のようなことが考えられる。
まず、ｉ型半導体層の表面を価電子制御剤を含むプラズ
マに曝すことによって、表面近傍のｉ型半導体層をｐ型
化あるいはｎ型化して前記層Ａを形成することによっ
て、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面を既に
形成されたｉ型半導体層の内部に形成することができ
る。ここでｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面
は、光起電力素子においてそれらの界面の方向から光を
入射させる場合、ビルトインポテンシャルの大小を左右
する非常に重要な界面である。光入射側のｐ／ｉ界面あ
るいはｎ／ｉ界面は、その界面近傍においてｉ型半導体
層で発生するフォトキャリアの大部分が発生しているた
め、その界面近傍においてｉ型半導体層が十分に空乏層
化していることが重要である。そのためには、ｐ／ｉ界
面あるいはｎ／ｉ界面のバンドプロファイルが、発生し
たフォトキャリアをｐ型半導体層あるいはｎ型半導体層
に逆拡散させないような形になっていることと、ｐ／ｉ
界面あるいはｎ／ｉ界面において界面準位が少なく、発
生したフォトキャリアの再結合が少ないことが必要であ
る。
かになっていないが、以下のようなことが考えられる。
まず、ｉ型半導体層の表面を価電子制御剤を含むプラズ
マに曝すことによって、表面近傍のｉ型半導体層をｐ型
化あるいはｎ型化して前記層Ａを形成することによっ
て、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面を既に
形成されたｉ型半導体層の内部に形成することができ
る。ここでｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面
は、光起電力素子においてそれらの界面の方向から光を
入射させる場合、ビルトインポテンシャルの大小を左右
する非常に重要な界面である。光入射側のｐ／ｉ界面あ
るいはｎ／ｉ界面は、その界面近傍においてｉ型半導体
層で発生するフォトキャリアの大部分が発生しているた
め、その界面近傍においてｉ型半導体層が十分に空乏層
化していることが重要である。そのためには、ｐ／ｉ界
面あるいはｎ／ｉ界面のバンドプロファイルが、発生し
たフォトキャリアをｐ型半導体層あるいはｎ型半導体層
に逆拡散させないような形になっていることと、ｐ／ｉ
界面あるいはｎ／ｉ界面において界面準位が少なく、発
生したフォトキャリアの再結合が少ないことが必要であ
る。
【００２５】ところが、従来の技術のようにｉ型半導体
層の上に第２の導電型半導体層を堆積して形成する場合
には、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面と堆
積される層と層の界面が一致することになり、ｐ／ｉ界
面あるいはｎ／ｉ界面における界面準位を低減すること
は難しい。これは、堆積層と堆積層の間に生じるの界面
準位のためであると考えられる。このような界面準位の
生じる原因としては、第１の層（例えば、ｉ型半導体
層）を堆積した後、第２の層（例えば、第２の導電型半
導体層）を堆積する前に、第１の層の表面に不必要な不
純物が吸着してその不純物が界面に残るため、あるいは
第１の層と第２の層の構造が異なることで不整合が生じ
るため等があげられる。
層の上に第２の導電型半導体層を堆積して形成する場合
には、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面と堆
積される層と層の界面が一致することになり、ｐ／ｉ界
面あるいはｎ／ｉ界面における界面準位を低減すること
は難しい。これは、堆積層と堆積層の間に生じるの界面
準位のためであると考えられる。このような界面準位の
生じる原因としては、第１の層（例えば、ｉ型半導体
層）を堆積した後、第２の層（例えば、第２の導電型半
導体層）を堆積する前に、第１の層の表面に不必要な不
純物が吸着してその不純物が界面に残るため、あるいは
第１の層と第２の層の構造が異なることで不整合が生じ
るため等があげられる。
【００２６】ところが、本発明の光起電力素子において
は、ｐ／ｉ界面あるいはｎ／ｉ界面が既に形成されたｉ
型半導体層の内部に形成されるため、ｐ／ｉ界面あるい
はｎ／ｉ界面と堆積層と堆積層の間の界面が分離される
ことによって、ｐ／ｉ界面あるいはｎ／ｉ界面における
界面準位を低減することができたと考えられる。また、
表面近傍のｉ型半導体層をｐ型化あるいはｎ型化するた
め、層Ａとｉ型半導体層との間に大きな構造の違いがな
いことによって、ｐ／ｉ界面あるいはｎ／ｉ界面におけ
る界面準位を低減することができたと考えられる。ま
た、表面近傍のｉ型半導体層をｐ型化あるいはｎ型化す
ることは、ｐ型半導体層あるいはｎ型半導体層を堆積す
るよりも、ｐ／ｉ界面あるいはｎ／ｉ界面における界面
準位を低減することができたと考えられる。さらに、本
発明の光起電力素子においては、堆積層と堆積層との間
の界面がｐ／ｐ界面あるいはｎ／ｎ界面となるが、これ
らの界面は多少の界面準位があっても、光起電力素子に
対する悪影響は少ないと考えられる。
は、ｐ／ｉ界面あるいはｎ／ｉ界面が既に形成されたｉ
型半導体層の内部に形成されるため、ｐ／ｉ界面あるい
はｎ／ｉ界面と堆積層と堆積層の間の界面が分離される
ことによって、ｐ／ｉ界面あるいはｎ／ｉ界面における
界面準位を低減することができたと考えられる。また、
表面近傍のｉ型半導体層をｐ型化あるいはｎ型化するた
め、層Ａとｉ型半導体層との間に大きな構造の違いがな
いことによって、ｐ／ｉ界面あるいはｎ／ｉ界面におけ
る界面準位を低減することができたと考えられる。ま
た、表面近傍のｉ型半導体層をｐ型化あるいはｎ型化す
ることは、ｐ型半導体層あるいはｎ型半導体層を堆積す
るよりも、ｐ／ｉ界面あるいはｎ／ｉ界面における界面
準位を低減することができたと考えられる。さらに、本
発明の光起電力素子においては、堆積層と堆積層との間
の界面がｐ／ｐ界面あるいはｎ／ｎ界面となるが、これ
らの界面は多少の界面準位があっても、光起電力素子に
対する悪影響は少ないと考えられる。
【００２７】ところで、本発明者は、実験により、表面
近傍のｉ型半導体層をｐ型化あるいはｎ型化して形成し
た層Ａは、大面積にわたって均一に形成することができ
るが、光起電力素子のビルトインポテンシャルを更に高
めるべくヘビードープするためには、徴妙な形成条件の
選択をすることが望ましいことを見いだした。さらに、
本発明者は、実験により、堆積によって形成される層Ｂ
は、ｉ型半導体層をｐ型化あるいはｎ型化して形成した
層Ａよりも、ヘビードープし易く、活性化したアクセプ
ターあるいはドナーの密度を十分高くすることができ、
ドーピング層の活性化エネルギーを十分小さくできて、
光起電力素子のビルトインポテンシャルを高め易いとい
う知見を得た。そこで、本発明者は、第２の導電型半導
体層全体の光吸収が光起電力素子の短絡電流（ＪSC）を
損なわないように膜厚を薄くしつつ、堆積によって形成
される層Ｂを層Ａの上に積層することにより、ドーピン
グ層全体の活性化エネルギーを十分小さくすることがで
きた。本発明者は、以上の結果を総合し、前記層Ａの上
に、前記層Ｂを堆積して、第２の導電型半導体層を複数
の層からなるようにすることによって、ｐ／ｉ界面ある
いはｎ／ｉ界面における界面準位を低減させ、なおかつ
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができた。
近傍のｉ型半導体層をｐ型化あるいはｎ型化して形成し
た層Ａは、大面積にわたって均一に形成することができ
るが、光起電力素子のビルトインポテンシャルを更に高
めるべくヘビードープするためには、徴妙な形成条件の
選択をすることが望ましいことを見いだした。さらに、
本発明者は、実験により、堆積によって形成される層Ｂ
は、ｉ型半導体層をｐ型化あるいはｎ型化して形成した
層Ａよりも、ヘビードープし易く、活性化したアクセプ
ターあるいはドナーの密度を十分高くすることができ、
ドーピング層の活性化エネルギーを十分小さくできて、
光起電力素子のビルトインポテンシャルを高め易いとい
う知見を得た。そこで、本発明者は、第２の導電型半導
体層全体の光吸収が光起電力素子の短絡電流（ＪSC）を
損なわないように膜厚を薄くしつつ、堆積によって形成
される層Ｂを層Ａの上に積層することにより、ドーピン
グ層全体の活性化エネルギーを十分小さくすることがで
きた。本発明者は、以上の結果を総合し、前記層Ａの上
に、前記層Ｂを堆積して、第２の導電型半導体層を複数
の層からなるようにすることによって、ｐ／ｉ界面ある
いはｎ／ｉ界面における界面準位を低減させ、なおかつ
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができた。
【００２８】また、本発明では、前記層Ａが更にバンド
ギャップを拡大する元素を含むことで、ビルトインポテ
ンシャルが高まると同時に前記層Ａでの光吸収が減少し
て、光起電力素子の短絡電流（ＪSC）が増大し、光電変
換効率をさらに向上することができる。加えて、本発明
では、前記層Ｂが更にバンドギャップを拡大する元素を
含むため、前記層Ｂでの光吸収が減少して、光起電力素
子の短絡電流（ＪSC）が増大し、光電変換効率をさらに
向上することができる。また、本発明では、前記層Ａ及
び前記層Ｂが更にバンドギャップを拡大する元素を含む
ことで、より一層光電変換効率を向上することができ
る。本発明では、前記第１の導電型をｎ型に、前記第２
の導電型をｐ型とすることで、ｐ型半導体層側から光入
射する構成の光起電力素子を得ることができる。加え
て、本発明では、前記第１の導電型をｐ型とし、前記第
２の導電型をｎ型とすることで、ｎ型半導体層側から光
入射する構成の光起電力素子とすることができる。
ギャップを拡大する元素を含むことで、ビルトインポテ
ンシャルが高まると同時に前記層Ａでの光吸収が減少し
て、光起電力素子の短絡電流（ＪSC）が増大し、光電変
換効率をさらに向上することができる。加えて、本発明
では、前記層Ｂが更にバンドギャップを拡大する元素を
含むため、前記層Ｂでの光吸収が減少して、光起電力素
子の短絡電流（ＪSC）が増大し、光電変換効率をさらに
向上することができる。また、本発明では、前記層Ａ及
び前記層Ｂが更にバンドギャップを拡大する元素を含む
ことで、より一層光電変換効率を向上することができ
る。本発明では、前記第１の導電型をｎ型に、前記第２
の導電型をｐ型とすることで、ｐ型半導体層側から光入
射する構成の光起電力素子を得ることができる。加え
て、本発明では、前記第１の導電型をｐ型とし、前記第
２の導電型をｎ型とすることで、ｎ型半導体層側から光
入射する構成の光起電力素子とすることができる。
【００２９】また、本発明では、前記光起電力素子の表
面近傍にあるｉ型半導体層をｐ型化又はｎ型化して形成
された、前記層Ａの水素含有量が、前記ｉ型半導体層の
水素含有量より多くすることで、層Ａでは、バンドギャ
ップが広がり、ビルトインポテンシャルが高まり、か
つ、吸収係数を減少することができる。その結果、光起
電力素子の開放電圧（ＶOC）と短絡電流（ＪSC）を増大
することができ、光電変換効率を向上できる。また、本
発明では、前記層Ａの結晶形態を非晶質とし、前記層Ｂ
の結晶形態を微結晶又は多結晶とすることで、ドーピン
グ層の活性化エネルギーと吸収係数を低下できる。その
結果、開放電圧（ＶOC）と短絡電流（ＪSC）を増大で
き、光電変換効率を向上することができる。この詳細な
メカニズムはまだ明らかになっていないが、一般に微結
晶あるいは多結晶半導体からなるドーピング層と非晶質
半導体からなるｉ型半導体層が接することによってｐ／
ｉ界面あるいはｎ／ｉ界面が形成される場合、ｐ／ｉ界
面あるいはｎ／ｉ界面に界面準位が生じると考えられる
が、本発明の光起電力素子では、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に非晶質半導体からなるドーピング層
が存在するので、微結晶あるいは多結晶半導体と非晶質
半導体とが接することによって生じる界面準位は、ｐ／
ｐ界面あるいはｎ／ｎ界面にあるので、界面準位による
悪影響が大幅に低減され、ビルトインポテンシャルが高
められたと考えられる。さらに、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に、微結晶あるいは多結晶半導体より
もバンドギャップの広い非晶質半導体からなるドーピン
グ層が存在することにより、ビルトインポテンシャルが
高められたと考えられる。
面近傍にあるｉ型半導体層をｐ型化又はｎ型化して形成
された、前記層Ａの水素含有量が、前記ｉ型半導体層の
水素含有量より多くすることで、層Ａでは、バンドギャ
ップが広がり、ビルトインポテンシャルが高まり、か
つ、吸収係数を減少することができる。その結果、光起
電力素子の開放電圧（ＶOC）と短絡電流（ＪSC）を増大
することができ、光電変換効率を向上できる。また、本
発明では、前記層Ａの結晶形態を非晶質とし、前記層Ｂ
の結晶形態を微結晶又は多結晶とすることで、ドーピン
グ層の活性化エネルギーと吸収係数を低下できる。その
結果、開放電圧（ＶOC）と短絡電流（ＪSC）を増大で
き、光電変換効率を向上することができる。この詳細な
メカニズムはまだ明らかになっていないが、一般に微結
晶あるいは多結晶半導体からなるドーピング層と非晶質
半導体からなるｉ型半導体層が接することによってｐ／
ｉ界面あるいはｎ／ｉ界面が形成される場合、ｐ／ｉ界
面あるいはｎ／ｉ界面に界面準位が生じると考えられる
が、本発明の光起電力素子では、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に非晶質半導体からなるドーピング層
が存在するので、微結晶あるいは多結晶半導体と非晶質
半導体とが接することによって生じる界面準位は、ｐ／
ｐ界面あるいはｎ／ｎ界面にあるので、界面準位による
悪影響が大幅に低減され、ビルトインポテンシャルが高
められたと考えられる。さらに、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に、微結晶あるいは多結晶半導体より
もバンドギャップの広い非晶質半導体からなるドーピン
グ層が存在することにより、ビルトインポテンシャルが
高められたと考えられる。
【００３０】本発明では、前記層Ａを形成するときのプ
ラズマを生起させるガスの圧力を、前記層Ｂを堆積する
ときのガスの圧力よりも低くすることで、前記層Ａを形
成するときに、ｉ型半導体層の表面近傍を、所望の深さ
までｐ型化又はｎ型化しかつバンドギャップを拡大する
ことができ、前記層Ｂを形成するときは、堆積反応を主
にすることができる。また、本発明では、前記層Ａを形
成するときのＤＣ電圧又はＡＣ電力を、前記層Ｂを堆積
するときのＤＣ電圧又はＡＣ電力よりも大きくすること
で、前記層Ａを形成するときに、ｉ型半導体層の表面近
傍を、所望の深さまでｐ型化又はｎ型化しかつバンドギ
ャップを拡大することができ、前記層Ｂを形成するとき
は、堆積反応を主にすることができる。
ラズマを生起させるガスの圧力を、前記層Ｂを堆積する
ときのガスの圧力よりも低くすることで、前記層Ａを形
成するときに、ｉ型半導体層の表面近傍を、所望の深さ
までｐ型化又はｎ型化しかつバンドギャップを拡大する
ことができ、前記層Ｂを形成するときは、堆積反応を主
にすることができる。また、本発明では、前記層Ａを形
成するときのＤＣ電圧又はＡＣ電力を、前記層Ｂを堆積
するときのＤＣ電圧又はＡＣ電力よりも大きくすること
で、前記層Ａを形成するときに、ｉ型半導体層の表面近
傍を、所望の深さまでｐ型化又はｎ型化しかつバンドギ
ャップを拡大することができ、前記層Ｂを形成するとき
は、堆積反応を主にすることができる。
【００３１】加えて、本発明では、前記層Ａを形成する
ときのガスの水素希釈率が、前記層Ｂを堆積するときの
ガスの水素希釈率よりも高いため、前記層Ａを形成する
ときに、ｉ型半導体層の表面近傍を、所望の深さまでｐ
型化あるいはｎ型化しかつバンドギャップを拡大するこ
とができ、前記層Ｂを形成するときは、堆積反応を主に
することができる。更に、本発明では、前記層Ａを形成
するときの放電電力の周波数を、前記層Ｂを堆積すると
きの放電電力の周波数よりも低くすることで、特性のバ
ラツキやムラがないか、ほとんどなく、半導体層を大面
積にわたって形成することができる。また、本発明で
は、前記層Ａを形成するときの放電電力の周波数を５ｋ
Ｈｚ〜５００ｋＨｚとすること、更に、放電電力を０．
０１Ｗ／ｃｍ2〜５Ｗ／ｃｍ2とすることで、効率よくド
ーピングを行うことができる。加えて、本発明では、前
記層Ｂを形成するときの放電電力の周波数を１ＭＨｚ〜
１００ＭＨｚとすることで、更に、放電電力を０．００
１Ｗ／ｃｍ2〜１Ｗ／ｃｍ2とすることで、高特性の膜を
成膜することができる。以下では、本発明に係る実施態
様例に関して説明する。
ときのガスの水素希釈率が、前記層Ｂを堆積するときの
ガスの水素希釈率よりも高いため、前記層Ａを形成する
ときに、ｉ型半導体層の表面近傍を、所望の深さまでｐ
型化あるいはｎ型化しかつバンドギャップを拡大するこ
とができ、前記層Ｂを形成するときは、堆積反応を主に
することができる。更に、本発明では、前記層Ａを形成
するときの放電電力の周波数を、前記層Ｂを堆積すると
きの放電電力の周波数よりも低くすることで、特性のバ
ラツキやムラがないか、ほとんどなく、半導体層を大面
積にわたって形成することができる。また、本発明で
は、前記層Ａを形成するときの放電電力の周波数を５ｋ
Ｈｚ〜５００ｋＨｚとすること、更に、放電電力を０．
０１Ｗ／ｃｍ2〜５Ｗ／ｃｍ2とすることで、効率よくド
ーピングを行うことができる。加えて、本発明では、前
記層Ｂを形成するときの放電電力の周波数を１ＭＨｚ〜
１００ＭＨｚとすることで、更に、放電電力を０．００
１Ｗ／ｃｍ2〜１Ｗ／ｃｍ2とすることで、高特性の膜を
成膜することができる。以下では、本発明に係る実施態
様例に関して説明する。
【００３２】（光起電力素子）本発明の光起電力素子の
構成としては、例えば、図１又は図５に示したシングル
セル型、及び、図２又は図８に示したスタックセル型の
２種類が好適な一例として挙げられる。以下では、図１
及び図２を参照して、本発明の光起電力素子の構成とそ
の製造方法を詳細に説明する。図１は、本発明に係るシ
ングルセル型の光起電力素子を示した概略断面図の一例
である。ただし、本発明は図１の構成の光起電力素子に
限られるものではない。図１において、１０１は基板、
１０２は裏面電極、１０３は第１の導電型（ｎ型）半導
体層、１０４はｉ型半導体層、１０５は第２の導電型
（ｐ型）半導体層を構成する層Ａ、１０６は第２の導電
型（ｐ型）半導体層を構成する層Ｂ、１０７は透明電
極、１０８は集電電極である。また、図１はｐ型半導体
層側から光入射する構成であるが、ｎ型半導体層側から
光入射する構成の光起電力素子の場合は、１０３が第１
の導電型（ｐ型）半導体層、１０５が第２の導電型（ｎ
型）半導体層を構成する層Ａ、１０６が第２の導電型
（ｎ型）半導体層を構成する層Ｂとなる。さらに、図１
は基板と逆側から光を入射する構成であるが、基板側か
ら光を入射する構成の光起電力素子では、基板１０１が
光透過性となり、透明電極と裏面電極の位置が逆になり
１０２が透明電極、１０３が第１の導電型（ｐ型／ｎ
型）半導体層、１０５が第２の導電型（ｎ型／ｐ型）半
導体層を構成する層Ａ、１０６が第２の導電型（ｎ型／
ｐ型）半導体層を構成する層Ｂ、１０７が裏面電極とな
ることもある。
構成としては、例えば、図１又は図５に示したシングル
セル型、及び、図２又は図８に示したスタックセル型の
２種類が好適な一例として挙げられる。以下では、図１
及び図２を参照して、本発明の光起電力素子の構成とそ
の製造方法を詳細に説明する。図１は、本発明に係るシ
ングルセル型の光起電力素子を示した概略断面図の一例
である。ただし、本発明は図１の構成の光起電力素子に
限られるものではない。図１において、１０１は基板、
１０２は裏面電極、１０３は第１の導電型（ｎ型）半導
体層、１０４はｉ型半導体層、１０５は第２の導電型
（ｐ型）半導体層を構成する層Ａ、１０６は第２の導電
型（ｐ型）半導体層を構成する層Ｂ、１０７は透明電
極、１０８は集電電極である。また、図１はｐ型半導体
層側から光入射する構成であるが、ｎ型半導体層側から
光入射する構成の光起電力素子の場合は、１０３が第１
の導電型（ｐ型）半導体層、１０５が第２の導電型（ｎ
型）半導体層を構成する層Ａ、１０６が第２の導電型
（ｎ型）半導体層を構成する層Ｂとなる。さらに、図１
は基板と逆側から光を入射する構成であるが、基板側か
ら光を入射する構成の光起電力素子では、基板１０１が
光透過性となり、透明電極と裏面電極の位置が逆になり
１０２が透明電極、１０３が第１の導電型（ｐ型／ｎ
型）半導体層、１０５が第２の導電型（ｎ型／ｐ型）半
導体層を構成する層Ａ、１０６が第２の導電型（ｎ型／
ｐ型）半導体層を構成する層Ｂ、１０７が裏面電極とな
ることもある。
【００３３】図２は、本発明に係るスタックセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図２の構成の光起電力素子に限られるものでは
ない。図２のスタックセル型の光起電力素子は、３つの
ｐｉｎ接合が積層された構造をしており、２１９は光入
射側から数えて第１のｐｉｎ接合、２１８は第２のｐｉ
ｎ接合、２１７は第３のｐｉｎ接合である。これら３つ
のｐｉｎ接合は、基板２０１上に形成された、裏面電極
２０２上に積層されたものであり、３つのｐｉｎ接合の
最上部に、透明電極２１５と集電電極２１６が形成され
て、スタック型の光起電力素子を形成している。図２に
示されるｐｉｎ接合２１７、２１８及び２１９は夫々第
１の導電型（ｎ型／ｐ型）半導体層２０３、２０７及び
２１１、ｉ型半導体層２７１、２７２及び２１２、第２
の導電型（ｐ型／ｎ型）半導体層を構成する層Ａ２０
５、２０９及び２１３、第２の導電型（ｐ型／ｎ型）半
導体層を構成する層Ｂ２０６、２１０及び２１４を有す
る。また、ｐｉｎ接合２１７及び２１８においては、ｉ
層２７１及び２７２を３つの領域に分けて作製した例が
示されており、夫々放電周波数としてＲＦ（radio Freq
uency ）波帯を利用して作製されたＲＦ−ｉ層２５１及
び２６１又は２５２及び２６２と放電周波数としてマイ
クロ波（μ波）帯を利用して作製されたμＷ−ｉ層２０
４又は２０８を有している。
起電力素子を示した概略断面図の一例である。ただし、
本発明は図２の構成の光起電力素子に限られるものでは
ない。図２のスタックセル型の光起電力素子は、３つの
ｐｉｎ接合が積層された構造をしており、２１９は光入
射側から数えて第１のｐｉｎ接合、２１８は第２のｐｉ
ｎ接合、２１７は第３のｐｉｎ接合である。これら３つ
のｐｉｎ接合は、基板２０１上に形成された、裏面電極
２０２上に積層されたものであり、３つのｐｉｎ接合の
最上部に、透明電極２１５と集電電極２１６が形成され
て、スタック型の光起電力素子を形成している。図２に
示されるｐｉｎ接合２１７、２１８及び２１９は夫々第
１の導電型（ｎ型／ｐ型）半導体層２０３、２０７及び
２１１、ｉ型半導体層２７１、２７２及び２１２、第２
の導電型（ｐ型／ｎ型）半導体層を構成する層Ａ２０
５、２０９及び２１３、第２の導電型（ｐ型／ｎ型）半
導体層を構成する層Ｂ２０６、２１０及び２１４を有す
る。また、ｐｉｎ接合２１７及び２１８においては、ｉ
層２７１及び２７２を３つの領域に分けて作製した例が
示されており、夫々放電周波数としてＲＦ（radio Freq
uency ）波帯を利用して作製されたＲＦ−ｉ層２５１及
び２６１又は２５２及び２６２と放電周波数としてマイ
クロ波（μ波）帯を利用して作製されたμＷ−ｉ層２０
４又は２０８を有している。
【００３４】このような領域は、マイクロ波を用いるこ
とによってｉ層２７１及び２７２を高速成膜可能にし、
短時間で必要な層厚を得るためであり、ＲＦ波の使用に
より総合的にｉ層２７１及び２７２の特性を向上させる
ために結果として設けられる。従って、所望の特性を得
ることができるのであれば、ｉ層２７１又は２７２は１
つの領域として形成されて良い。また、図２において
は、ｐｉｎ接合を３組積層した場合について説明した
が、所望に応じて２組の積層であってもよく、３組より
多い数の積層であってもよい。但し、光の吸収効率、発
電効率は充分に考慮されるべきである。また、図１の光
起電力素子と同様に光の入射方向によって、ドーピング
層や電極の配置が入れ替わることもある。
とによってｉ層２７１及び２７２を高速成膜可能にし、
短時間で必要な層厚を得るためであり、ＲＦ波の使用に
より総合的にｉ層２７１及び２７２の特性を向上させる
ために結果として設けられる。従って、所望の特性を得
ることができるのであれば、ｉ層２７１又は２７２は１
つの領域として形成されて良い。また、図２において
は、ｐｉｎ接合を３組積層した場合について説明した
が、所望に応じて２組の積層であってもよく、３組より
多い数の積層であってもよい。但し、光の吸収効率、発
電効率は充分に考慮されるべきである。また、図１の光
起電力素子と同様に光の入射方向によって、ドーピング
層や電極の配置が入れ替わることもある。
【００３５】図５は別の光起電力素子の構成の好適な一
例を示す模式的断面図である。図５において、図１と同
じ符号で示してある部分は同じものを示す。図５におい
て示される素子では、基板１０１と裏面電極とを共通化
した例を示している。図８は、更に別の好適な光起電力
素子の構成の一例を示す模式的断面図である。図８にお
いて、図２と同じ符号で示してある部分は同じものを示
す。図８に示される素子では、トリプルセルであること
が図２に示される素子と同じであるが、層Ａを最も光入
射側のセル（トップセル）にのみ形成している点、及び
基板２０１上に反射性導電層２９１を形成した後、緩衝
層２９２を介して半導体層を形成している点が大きな違
いである。なお、図中２８１及び２８２は夫々第２の導
電型半導体層である。
例を示す模式的断面図である。図５において、図１と同
じ符号で示してある部分は同じものを示す。図５におい
て示される素子では、基板１０１と裏面電極とを共通化
した例を示している。図８は、更に別の好適な光起電力
素子の構成の一例を示す模式的断面図である。図８にお
いて、図２と同じ符号で示してある部分は同じものを示
す。図８に示される素子では、トリプルセルであること
が図２に示される素子と同じであるが、層Ａを最も光入
射側のセル（トップセル）にのみ形成している点、及び
基板２０１上に反射性導電層２９１を形成した後、緩衝
層２９２を介して半導体層を形成している点が大きな違
いである。なお、図中２８１及び２８２は夫々第２の導
電型半導体層である。
【００３６】以下、上述した本発明の光起電力素子を構
成する各層について、形成する順に詳しく説明する。 （基板）本発明で使用される基板は所望に応じて適宜選
択可能であるが、少なくとも基板上に前述した如くの半
導体層等を形成できるものであることが必要である。こ
のような基板はその結晶形態（例えば、単結晶質又は非
単結晶質）は特に限定されない。電気的性質は導電性で
あっても絶縁性であってもよく、総合的な光起電力装置
の構成や作製の手順、工程に応じて適宜選択される。光
学的性質は透光性でも非透光性でも良い。但し、変形や
歪みが少なく、所望の強度を有するものを基板として使
用することが好ましい。
成する各層について、形成する順に詳しく説明する。 （基板）本発明で使用される基板は所望に応じて適宜選
択可能であるが、少なくとも基板上に前述した如くの半
導体層等を形成できるものであることが必要である。こ
のような基板はその結晶形態（例えば、単結晶質又は非
単結晶質）は特に限定されない。電気的性質は導電性で
あっても絶縁性であってもよく、総合的な光起電力装置
の構成や作製の手順、工程に応じて適宜選択される。光
学的性質は透光性でも非透光性でも良い。但し、変形や
歪みが少なく、所望の強度を有するものを基板として使
用することが好ましい。
【００３７】基板の材料としては、例えば、Ｆｅ，Ｎ
ｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，
Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、
ステンレス鋼等の薄板及びその複合体、及びポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシ等の耐熱性合成樹脂のフィルムまたはシート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体、及びこれらの金
属の薄板、樹脂シート等の表面に異種材質の金属薄膜及
び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，ＡｌＮ等の
絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面
コーティング処理を行ったものおよび、ガラス、セラミ
ックスなどが挙げられる。基板が金属等の電気導電性で
ある場合には直接電流取り出し用の電極としても良い
し、更にあるいは合成樹脂等の電気絶縁性である場合に
は堆積膜の形成される側の表面にＡｌ，Ａｇ，Ｐｔ，Ａ
ｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ス
テンレス，真鍮，ニクロム，ＳｎＯ2，Ｉｎ2Ｏ3，Ｚｎ
Ｏ，ＩＴＯ等のいわゆる金属単体又は合金、及び透明導
電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法
であらかじめ表面処理を行って電流取り出し用の電極を
形成しておくことが望ましい。
ｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，
Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、
ステンレス鋼等の薄板及びその複合体、及びポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシ等の耐熱性合成樹脂のフィルムまたはシート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体、及びこれらの金
属の薄板、樹脂シート等の表面に異種材質の金属薄膜及
び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ2Ｏ3，ＡｌＮ等の
絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面
コーティング処理を行ったものおよび、ガラス、セラミ
ックスなどが挙げられる。基板が金属等の電気導電性で
ある場合には直接電流取り出し用の電極としても良い
し、更にあるいは合成樹脂等の電気絶縁性である場合に
は堆積膜の形成される側の表面にＡｌ，Ａｇ，Ｐｔ，Ａ
ｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ス
テンレス，真鍮，ニクロム，ＳｎＯ2，Ｉｎ2Ｏ3，Ｚｎ
Ｏ，ＩＴＯ等のいわゆる金属単体又は合金、及び透明導
電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法
であらかじめ表面処理を行って電流取り出し用の電極を
形成しておくことが望ましい。
【００３８】勿論、基板が金属等の電気導電性のもので
あるかないかにかかわらず、半導体層を通過してきた光
（例えば長波長光）の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。又、前記基板が比
較的透明であって、該基板の側から光入射を行う層構成
の光起電力素子とする場合には前記透明導電性酸化物や
金属薄膜等の導電性薄膜をあらかじめ堆積形成しておく
ことが望ましい。また、前記基板の表面性としてはいわ
ゆる平滑面であっても、微小の凹凸面であっても良い。
微小の凹凸面とする場合にはその凹凸形状は球状、円錐
状、角錐状等所望の形状であってよいが、その最大高さ
（Ｒmax）を好ましくは０．０５μｍ乃至２μｍとする
ことにより、該表面での光反射を乱反射させることがで
きる。これによって、該表面での反射光の光路長の増大
をもたらすことができ、入射光の一層の利用効率を向上
させることができる。
あるかないかにかかわらず、半導体層を通過してきた光
（例えば長波長光）の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。又、前記基板が比
較的透明であって、該基板の側から光入射を行う層構成
の光起電力素子とする場合には前記透明導電性酸化物や
金属薄膜等の導電性薄膜をあらかじめ堆積形成しておく
ことが望ましい。また、前記基板の表面性としてはいわ
ゆる平滑面であっても、微小の凹凸面であっても良い。
微小の凹凸面とする場合にはその凹凸形状は球状、円錐
状、角錐状等所望の形状であってよいが、その最大高さ
（Ｒmax）を好ましくは０．０５μｍ乃至２μｍとする
ことにより、該表面での光反射を乱反射させることがで
きる。これによって、該表面での反射光の光路長の増大
をもたらすことができ、入射光の一層の利用効率を向上
させることができる。
【００３９】基板の形状は、用途により平滑表面或は凸
凹表面の板状、長尺ベルト状（帯状）、円筒状等である
ことができ、その厚さは、所望通りの光起電力素子を形
成し得るように適宜決定するが、光起電力素子として可
撓性が要求されるされる場合、または基板の側より光入
射がなされる場合には、基板としての機能が充分発揮さ
れる範囲内で可能な限り薄くすることが出来る。しかし
ながら、基板の製造上及び取扱い上、機械的強度等の点
から、通常は、１０μｍ以上とされる。特に、上述した
基板として帯状基体を用いる場合、好適に用いられる帯
状基体の材質は、半導体膜作製時に必要とされる温度に
おいて変形、歪みが少なく、所望の強度を有し、また、
導電性を有するものであることが好ましく、具体的には
ステンレススチール、アルミニウム及びその合金、鉄及
びその合金、銅及びその合金等の金属の薄板及びその複
合体、及びそれらの表面に異種材質の金属薄膜及び／ま
たはＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＡｌＮ等の絶縁性
薄膜をスパッタ法、蒸着法、鍍金法等により表面コーテ
ィング処理を行ったもの、又、ポリイミド、ポリアミ
ド、ポリエチレンテレフタレート、エポキシ等の耐熱性
樹脂製シート又はこれらとガラスファイバー、カーボン
ファイバー、ホウ素ファイバー、金属繊維等との複合体
の表面に金属単体または合金、及び透明導電性酸化物
（ＴＣＯ）等を鍍金、蒸着、スパッタ、塗布等の方法で
導電性処理を行ったものが挙げられる。
凹表面の板状、長尺ベルト状（帯状）、円筒状等である
ことができ、その厚さは、所望通りの光起電力素子を形
成し得るように適宜決定するが、光起電力素子として可
撓性が要求されるされる場合、または基板の側より光入
射がなされる場合には、基板としての機能が充分発揮さ
れる範囲内で可能な限り薄くすることが出来る。しかし
ながら、基板の製造上及び取扱い上、機械的強度等の点
から、通常は、１０μｍ以上とされる。特に、上述した
基板として帯状基体を用いる場合、好適に用いられる帯
状基体の材質は、半導体膜作製時に必要とされる温度に
おいて変形、歪みが少なく、所望の強度を有し、また、
導電性を有するものであることが好ましく、具体的には
ステンレススチール、アルミニウム及びその合金、鉄及
びその合金、銅及びその合金等の金属の薄板及びその複
合体、及びそれらの表面に異種材質の金属薄膜及び／ま
たはＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＡｌＮ等の絶縁性
薄膜をスパッタ法、蒸着法、鍍金法等により表面コーテ
ィング処理を行ったもの、又、ポリイミド、ポリアミ
ド、ポリエチレンテレフタレート、エポキシ等の耐熱性
樹脂製シート又はこれらとガラスファイバー、カーボン
ファイバー、ホウ素ファイバー、金属繊維等との複合体
の表面に金属単体または合金、及び透明導電性酸化物
（ＴＣＯ）等を鍍金、蒸着、スパッタ、塗布等の方法で
導電性処理を行ったものが挙げられる。
【００４０】また、前記帯状基体の厚さとしては、前記
搬送手段による搬送時に作製される湾曲形状が維持され
る強度を発揮する範囲内であれば、コスト、収納スペー
ス等を考慮して可能な限り薄い方が望ましい。具体的に
は、好ましくは０．０１ｍｍ〜５ｍｍ、より好ましくは
０．０２ｍｍ〜２ｍｍ、最適には０．０５ｍｍ〜１ｍｍ
であることが望ましいが、金属等の薄板を用いる場合、
厚さを比較的薄くしても所望の強度が得られやすい。前
記帯状基体の幅寸法については、各成膜室に形成される
プラズマの均一性が保たれ、且つ、形成する光起電力素
子のモジュール化に適した大きさであることが好まし
く、具体的に好ましくは５ｃｍ〜１００ｃｍ、より好ま
しくは１０ｃｍ〜８０ｃｍであることが望ましい。前記
帯状基体の長さについては、特に制限されることはな
く、ロール状に巻き取られる程度の長さであっても良
く、長尺のものを溶接等によって更に長尺化したもので
あっても良い。
搬送手段による搬送時に作製される湾曲形状が維持され
る強度を発揮する範囲内であれば、コスト、収納スペー
ス等を考慮して可能な限り薄い方が望ましい。具体的に
は、好ましくは０．０１ｍｍ〜５ｍｍ、より好ましくは
０．０２ｍｍ〜２ｍｍ、最適には０．０５ｍｍ〜１ｍｍ
であることが望ましいが、金属等の薄板を用いる場合、
厚さを比較的薄くしても所望の強度が得られやすい。前
記帯状基体の幅寸法については、各成膜室に形成される
プラズマの均一性が保たれ、且つ、形成する光起電力素
子のモジュール化に適した大きさであることが好まし
く、具体的に好ましくは５ｃｍ〜１００ｃｍ、より好ま
しくは１０ｃｍ〜８０ｃｍであることが望ましい。前記
帯状基体の長さについては、特に制限されることはな
く、ロール状に巻き取られる程度の長さであっても良
く、長尺のものを溶接等によって更に長尺化したもので
あっても良い。
【００４１】前記したように、基板表面上での反射率を
向上させるための反射性導電膜を基体上に作製する場
合、該反射性導電膜の材質として好適に用いられるもの
としてＡｇ、Ａｌ、Ｃｒ、Ａｕ、Ｃｕ等が挙げられる。
また、基板材質と半導体膜との間での構成元素の相互拡
散を防止したり、短絡防止用の緩衝層とする等の場合、
透明導電性酸化物を前記基板と半導体膜との間に作製さ
れる側に設けることが好ましい。該透明導電性酸化物相
の材質として好適に用いられるものとして、例えばＺｎ
Ｏが挙げられる。
向上させるための反射性導電膜を基体上に作製する場
合、該反射性導電膜の材質として好適に用いられるもの
としてＡｇ、Ａｌ、Ｃｒ、Ａｕ、Ｃｕ等が挙げられる。
また、基板材質と半導体膜との間での構成元素の相互拡
散を防止したり、短絡防止用の緩衝層とする等の場合、
透明導電性酸化物を前記基板と半導体膜との間に作製さ
れる側に設けることが好ましい。該透明導電性酸化物相
の材質として好適に用いられるものとして、例えばＺｎ
Ｏが挙げられる。
【００４２】（裏面電極、光反射層）本発明における裏
面電極は、光入射側に対し半導体層の反対面に配される
電極である。したがって、基板上、あるいは基板が透光
性で、基板の方向から光を入射させる場合には、半導体
層を介して基板と反対側の位置に配置される。裏面電極
の材料としては、例えば、金、銀、銅、アルミニウム、
ニッケル、鉄、クロム、モリブデン、タングステン、チ
タン、コバルト、タンタル、ニオブ、ジルコニウム等の
金属またはステンレス等の合金が挙げられる。なかでも
アルミニウム、銅、銀、金などの反射率の高い金属が特
に好ましい。反射率の高い金属を用いる場合には、裏面
電極に半導体層で吸収しきれなかった光を再び半導体層
に反射する光反射層の役割を兼ねさせる事ができる。ま
た裏面電極の形状は平坦であっても良いが、光を散乱す
る凹凸形状を有する事がより好ましい。光を散乱する凹
凸形状を有する事によって、半導体層で吸収しきれなか
った長波長光を散乱させて半導体層内での光路長を延ば
し、光起電力素子の長波長感度を向上させて短絡電流を
増大させ、光電変換効率を向上させることができる。光
を散乱する凹凸形状は、凹凸の山と谷の高さの差がＲma
xで０．０５μｍ〜２．０μｍ、より好ましくは０．２
μｍから２．０μｍであることが望ましい。
面電極は、光入射側に対し半導体層の反対面に配される
電極である。したがって、基板上、あるいは基板が透光
性で、基板の方向から光を入射させる場合には、半導体
層を介して基板と反対側の位置に配置される。裏面電極
の材料としては、例えば、金、銀、銅、アルミニウム、
ニッケル、鉄、クロム、モリブデン、タングステン、チ
タン、コバルト、タンタル、ニオブ、ジルコニウム等の
金属またはステンレス等の合金が挙げられる。なかでも
アルミニウム、銅、銀、金などの反射率の高い金属が特
に好ましい。反射率の高い金属を用いる場合には、裏面
電極に半導体層で吸収しきれなかった光を再び半導体層
に反射する光反射層の役割を兼ねさせる事ができる。ま
た裏面電極の形状は平坦であっても良いが、光を散乱す
る凹凸形状を有する事がより好ましい。光を散乱する凹
凸形状を有する事によって、半導体層で吸収しきれなか
った長波長光を散乱させて半導体層内での光路長を延ば
し、光起電力素子の長波長感度を向上させて短絡電流を
増大させ、光電変換効率を向上させることができる。光
を散乱する凹凸形状は、凹凸の山と谷の高さの差がＲma
xで０．０５μｍ〜２．０μｍ、より好ましくは０．２
μｍから２．０μｍであることが望ましい。
【００４３】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。また、裏面
電極の形成には、蒸着法、スパッタ法、メッキ法、印刷
法などが用いられる。また裏面電極を光を散乱する凹凸
形状に形成する場合には、形成した金属あるいは合金の
膜をドライエッチングするかあるいはウエットエッチン
グするかあるいはサンドブラストするかあるいは加熱す
ること等によって形成される。また基板を加熱しながら
前述の金属あるいは合金を蒸着することにより光を散乱
する凹凸形状を形成することもできる。また、裏面電極
１０２と第１の導電型（ｎ型）半導体層１０３との間
に、図中には示されていないが、導電性酸化亜鉛等の拡
散防止層を更に設けても良い。該拡散防止層の効果とし
ては裏面電極１０２を構成する金属元素がｎ型半導体層
中へ拡散するのを防止するのみならず、若干の抵抗値を
もたせることで半導体層を挟んで設けられた裏面電極１
０２と透明電極１０７との間にピンホール等の欠陥で発
生するショートを防止すること、及び薄膜による多重干
渉を発生させ入射された光を光起電力素子内に閉じ込め
る等の効果を挙げることができる。
裏面電極の形成を必要としない場合もある。また、裏面
電極の形成には、蒸着法、スパッタ法、メッキ法、印刷
法などが用いられる。また裏面電極を光を散乱する凹凸
形状に形成する場合には、形成した金属あるいは合金の
膜をドライエッチングするかあるいはウエットエッチン
グするかあるいはサンドブラストするかあるいは加熱す
ること等によって形成される。また基板を加熱しながら
前述の金属あるいは合金を蒸着することにより光を散乱
する凹凸形状を形成することもできる。また、裏面電極
１０２と第１の導電型（ｎ型）半導体層１０３との間
に、図中には示されていないが、導電性酸化亜鉛等の拡
散防止層を更に設けても良い。該拡散防止層の効果とし
ては裏面電極１０２を構成する金属元素がｎ型半導体層
中へ拡散するのを防止するのみならず、若干の抵抗値を
もたせることで半導体層を挟んで設けられた裏面電極１
０２と透明電極１０７との間にピンホール等の欠陥で発
生するショートを防止すること、及び薄膜による多重干
渉を発生させ入射された光を光起電力素子内に閉じ込め
る等の効果を挙げることができる。
【００４４】（半導体層）本発明における半導体層の材
料としては、例えば、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を
有する、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等のＩＶ
族合金を有する非単結晶材料が好適に用いられる。ま
た、以上の半導体材料の中で、本発明の光起電力装置に
特に好適に用いられる半導体材料としては、例えば、ａ
−Ｓｉ：Ｈ（水素化非晶質シリコン），ａ−Ｓｉ：Ｆ
（フッ素化非晶質シリコン），ａ−Ｓｉ：Ｈ：Ｆ（水素
フッ素化非晶質シリコン），ａ−ＳｉＧｅ：Ｈ（水素化
非晶質シリコンゲルマニウム），ａ−ＳｉＧｅ：Ｆ（フ
ッ素化非晶質シリコンゲルマニウム），ａ−ＳｉＧｅ：
Ｈ：Ｆ（水素フッ素化非晶質シリコンゲルマニウム），
ａ−ＳｉＣ：Ｈ（水素化非晶質シリコンカーバイド），
ａ−ＳｉＣ：Ｆ（フッ素化非晶質シリコンカーバイ
ド），ａ−ＳｉＣ：Ｈ：Ｆ（水素フッ素化非晶質シリコ
ンカーバイド）等の、あるいはそれらの微結晶を含むＩ
Ｖ族及びＩＶ族合金系非単結晶半導体材料が挙げられ
る。また、半導体層は価電子制御及び禁制帯幅制御を行
うことができる。具体的には、半導体層を形成する際に
価電子制御剤又は禁制帯幅制御剤となる元素を含む原料
化合物を単独で、又は前記堆積膜形成用原料ガス又は前
記希釈ガスに混合して成膜空間内に導入してやれば良
い。
料としては、例えば、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を
有する、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等のＩＶ
族合金を有する非単結晶材料が好適に用いられる。ま
た、以上の半導体材料の中で、本発明の光起電力装置に
特に好適に用いられる半導体材料としては、例えば、ａ
−Ｓｉ：Ｈ（水素化非晶質シリコン），ａ−Ｓｉ：Ｆ
（フッ素化非晶質シリコン），ａ−Ｓｉ：Ｈ：Ｆ（水素
フッ素化非晶質シリコン），ａ−ＳｉＧｅ：Ｈ（水素化
非晶質シリコンゲルマニウム），ａ−ＳｉＧｅ：Ｆ（フ
ッ素化非晶質シリコンゲルマニウム），ａ−ＳｉＧｅ：
Ｈ：Ｆ（水素フッ素化非晶質シリコンゲルマニウム），
ａ−ＳｉＣ：Ｈ（水素化非晶質シリコンカーバイド），
ａ−ＳｉＣ：Ｆ（フッ素化非晶質シリコンカーバイ
ド），ａ−ＳｉＣ：Ｈ：Ｆ（水素フッ素化非晶質シリコ
ンカーバイド）等の、あるいはそれらの微結晶を含むＩ
Ｖ族及びＩＶ族合金系非単結晶半導体材料が挙げられ
る。また、半導体層は価電子制御及び禁制帯幅制御を行
うことができる。具体的には、半導体層を形成する際に
価電子制御剤又は禁制帯幅制御剤となる元素を含む原料
化合物を単独で、又は前記堆積膜形成用原料ガス又は前
記希釈ガスに混合して成膜空間内に導入してやれば良
い。
【００４５】また、半導体層は、価電子制御によって、
少なくともその一部が、第１の導電型（ｐ型又はｎ型）
と第２の導電型（第１の導電型と反対のｎ型又はｐ型）
にドーピングされ、少なくとも一組のｐｉｎ接合を形成
する。そして、ｐｉｎ接合を有する組を複数組積層する
ことにより、いわゆるスタックセルの構成になる。ま
た、半導体層の形成方法としては、マイクロ波プラズマ
ＣＶＤ法、ＲＦプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶ
Ｄ法、ＭＯＣＶＤ法などの各種ＣＶＤ法によって、ある
いはＥＢ蒸着、ＭＢＥ、イオンプレーティング、イオン
ビーム法等の各種蒸着法、スパッタ法、スプレー法、印
刷法などによって、形成される。工業的に採用されてい
る方法としては、原料ガスをプラズマで分解し、基板上
に堆積させるプラズマＣＶＤ法が好んで用いられる。ま
た、反応装置としては、バッチ式の装置や連続成膜装置
などが所望に応じて使用できる。
少なくともその一部が、第１の導電型（ｐ型又はｎ型）
と第２の導電型（第１の導電型と反対のｎ型又はｐ型）
にドーピングされ、少なくとも一組のｐｉｎ接合を形成
する。そして、ｐｉｎ接合を有する組を複数組積層する
ことにより、いわゆるスタックセルの構成になる。ま
た、半導体層の形成方法としては、マイクロ波プラズマ
ＣＶＤ法、ＲＦプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶ
Ｄ法、ＭＯＣＶＤ法などの各種ＣＶＤ法によって、ある
いはＥＢ蒸着、ＭＢＥ、イオンプレーティング、イオン
ビーム法等の各種蒸着法、スパッタ法、スプレー法、印
刷法などによって、形成される。工業的に採用されてい
る方法としては、原料ガスをプラズマで分解し、基板上
に堆積させるプラズマＣＶＤ法が好んで用いられる。ま
た、反応装置としては、バッチ式の装置や連続成膜装置
などが所望に応じて使用できる。
【００４６】以下では、本発明の光起電力装置に特に好
適なＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た半導体層について、さらに詳しく述べる。 （１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は
照射光に対してキャリアを発生輸送する重要な層であ
る。ｉ型層としては、実質的にｉ型層として機能するの
であれば僅かにｐ型、僅かにｎ型の層も使用することが
できる。ＩＶ族及びＩＶ族合金系非単結晶半導体材料に
は、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲン
原子（Ｘ）が含有される。ｉ型層に含有される水素原子
（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結
合手（ダングリングボンド）を補償する働きをし、ｉ型
層でのキァリアの移動度と寿命の積を向上させるもので
ある。またｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の
界面準位を補償する働きをし、光起電力素子の光起電
力、光電流そして光応答性を向上させる効果のあるもの
である。
適なＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た半導体層について、さらに詳しく述べる。 （１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は
照射光に対してキャリアを発生輸送する重要な層であ
る。ｉ型層としては、実質的にｉ型層として機能するの
であれば僅かにｐ型、僅かにｎ型の層も使用することが
できる。ＩＶ族及びＩＶ族合金系非単結晶半導体材料に
は、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲン
原子（Ｘ）が含有される。ｉ型層に含有される水素原子
（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結
合手（ダングリングボンド）を補償する働きをし、ｉ型
層でのキァリアの移動度と寿命の積を向上させるもので
ある。またｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の
界面準位を補償する働きをし、光起電力素子の光起電
力、光電流そして光応答性を向上させる効果のあるもの
である。
【００４７】ｉ型層に含有される水素原子または／及び
ハロゲン原子は１〜４０原子％が最適な含有量として挙
げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各
界面側で水素原子または／及びハロゲン原子の含有量が
多く分布していることは好ましい。該界面近傍での水素
原子または／及びハロゲン原子の含有量はバルク（界面
から離れた位置、例えば層厚方向の中央近傍）内の含有
量の１．１〜２倍の範囲が好ましい範囲として挙げられ
る。更にシリコン原子の含有量に対応して水素原子また
は／及びハロゲン原子の含有量が変化していることが好
ましい。また、スタック型の光起電力素子においては、
光入射側に近いｐｉｎ接合のｉ型半導体層の材料として
は、バンドギャップの広い材料、光入射側に遠いｐｉｎ
接合のｉ型半導体層の材料としては、バンドギャップの
狭い材料を用いることが望ましい。また、ｉ型半導体層
の材料としては非晶質半導体材料が好ましい。例えば、
非晶質シリコン、非晶質シリコンゲルマニウムは、ダン
グリングボンドを補償する元素によって、ａ−Ｓｉ：
Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：
Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ等と表記
される。
ハロゲン原子は１〜４０原子％が最適な含有量として挙
げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各
界面側で水素原子または／及びハロゲン原子の含有量が
多く分布していることは好ましい。該界面近傍での水素
原子または／及びハロゲン原子の含有量はバルク（界面
から離れた位置、例えば層厚方向の中央近傍）内の含有
量の１．１〜２倍の範囲が好ましい範囲として挙げられ
る。更にシリコン原子の含有量に対応して水素原子また
は／及びハロゲン原子の含有量が変化していることが好
ましい。また、スタック型の光起電力素子においては、
光入射側に近いｐｉｎ接合のｉ型半導体層の材料として
は、バンドギャップの広い材料、光入射側に遠いｐｉｎ
接合のｉ型半導体層の材料としては、バンドギャップの
狭い材料を用いることが望ましい。また、ｉ型半導体層
の材料としては非晶質半導体材料が好ましい。例えば、
非晶質シリコン、非晶質シリコンゲルマニウムは、ダン
グリングボンドを補償する元素によって、ａ−Ｓｉ：
Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：
Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ等と表記
される。
【００４８】本発明の光起電力素子のに好適なｉ型半導
体層の特性としては、水素原子の含有量（ＣH）が、
１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2
の疑似太陽光照射下の光電導度（σp）が、１．０×１
０-7Ｓ／ｃｍ以上、暗電導度（σd）が、１．０×１０
-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド
（ＣＰＭ）によるアーバックエナジーが、５５ｍｅＶ以
下、局在準位密度は１０／ｃｍ以下のものが好適に用い
られる。また、半導体層は、価電子制御によって、少な
くともその一部が、第１の導電型（ｐ型又はｎ型）と第
２の導電型（第１の導電型と反対のｎ型又はｐ型）にド
ーピングされ、少なくとも一組のｐｉｎ接合を形成す
る。そして、ｐｉｎ接合を複数積層することにより、い
わゆるスタックセルの構成になる。
体層の特性としては、水素原子の含有量（ＣH）が、
１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ2
の疑似太陽光照射下の光電導度（σp）が、１．０×１
０-7Ｓ／ｃｍ以上、暗電導度（σd）が、１．０×１０
-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド
（ＣＰＭ）によるアーバックエナジーが、５５ｍｅＶ以
下、局在準位密度は１０／ｃｍ以下のものが好適に用い
られる。また、半導体層は、価電子制御によって、少な
くともその一部が、第１の導電型（ｐ型又はｎ型）と第
２の導電型（第１の導電型と反対のｎ型又はｐ型）にド
ーピングされ、少なくとも一組のｐｉｎ接合を形成す
る。そして、ｐｉｎ接合を複数積層することにより、い
わゆるスタックセルの構成になる。
【００４９】（２）ｐ型半導体層またはｎ型半導体層 本発明におけるｐ型半導体層またはｎ型半導体層は、本
発明の光起電力素子を特徴づける、第１の導電型半導体
層及び第２の導電型半導体層（層Ａ、層Ｂ）を構成する
層であり、また、その特性を左右する重要な層である。
ｐ型半導体層またはｎ型半導体層の材料としては、非単
結晶材料が好適に用いられる。本発明の非単結晶材料と
は、非晶質材料（ａ−と表示する）、微結晶材料（μｃ
−と表示する）、及び、多結晶材料（ｐｏｌｙ−と表示
する）を指す。非晶質材料あるいは微結晶材料として
は、例えば、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓｉ
Ｃ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−Ｓ
ｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：
ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓｉ
Ｎ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−Ｓ
ｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：
ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−Ｓｉ
Ｃ：Ｈ，μＣ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μＣ
−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：Ｈ
Ｘ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，
μＣ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−Ｓ
ｉＯＣＮ：Ｈ，μＣ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電
子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉ
ｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子
Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げ
られる。
発明の光起電力素子を特徴づける、第１の導電型半導体
層及び第２の導電型半導体層（層Ａ、層Ｂ）を構成する
層であり、また、その特性を左右する重要な層である。
ｐ型半導体層またはｎ型半導体層の材料としては、非単
結晶材料が好適に用いられる。本発明の非単結晶材料と
は、非晶質材料（ａ−と表示する）、微結晶材料（μｃ
−と表示する）、及び、多結晶材料（ｐｏｌｙ−と表示
する）を指す。非晶質材料あるいは微結晶材料として
は、例えば、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓｉ
Ｃ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−Ｓ
ｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：
ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓｉ
Ｎ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−Ｓ
ｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：
ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−Ｓｉ
Ｃ：Ｈ，μＣ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μＣ
−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：Ｈ
Ｘ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，
μＣ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−Ｓ
ｉＯＣＮ：Ｈ，μＣ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電
子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉ
ｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子
Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げ
られる。
【００５０】多結晶材料としては、例えば、ｐｏｌｙ−
Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：ＨＸ，ｐｏｌｙ−ＳｉＣ：
Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，ｐｏｌｙ−ＳｉＯ：Ｈ，
ｐｏｌｙ−ＳｉＯ：ＨＸ，ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏ
ｌｙ−ＳｉＮ：ＨＸ，ｐｏｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏ
ｌｙ−ＳｉＧｅＣ：ＨＸ，ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐ
ｏｌｙ−ＳｉＯＮ：ＨＸ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，
ｐｏｌｙ−ＳｉＯＣＮ：ＨＸ，ｐｏｌｙ−Ｓｉ，ｐｏｌ
ｙ−ＳｉＣ，ｐｏｌｙ−ＳｉＯ，ｐｏｌｙ−ＳｉＮ等に
ｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａ
ｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率
表第Ｖ族原子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加し
た材料が挙げられる。特に光入射側のｐ型層またはｎ型
層には、光吸収の少ない結晶性の半導体層か、バンドギ
ャップの広い非晶質半導体層が適している。ｐ型層への
周期率表第ＩＩＩ族原子の添加量およびｎ型層への周期
率表第Ｖ族原子の添加量は０．１〜５０原子％とするの
が望ましい。またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０原子％とするのが好ましい。特にｐ型層ま
たはｎ型層が結晶性の場合、水素原子またはハロゲン原
子は０．１〜８原子％がとするのが好ましい。
Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：ＨＸ，ｐｏｌｙ−ＳｉＣ：
Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，ｐｏｌｙ−ＳｉＯ：Ｈ，
ｐｏｌｙ−ＳｉＯ：ＨＸ，ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏ
ｌｙ−ＳｉＮ：ＨＸ，ｐｏｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏ
ｌｙ−ＳｉＧｅＣ：ＨＸ，ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐ
ｏｌｙ−ＳｉＯＮ：ＨＸ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，
ｐｏｌｙ−ＳｉＯＣＮ：ＨＸ，ｐｏｌｙ−Ｓｉ，ｐｏｌ
ｙ−ＳｉＣ，ｐｏｌｙ−ＳｉＯ，ｐｏｌｙ−ＳｉＮ等に
ｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａ
ｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率
表第Ｖ族原子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加し
た材料が挙げられる。特に光入射側のｐ型層またはｎ型
層には、光吸収の少ない結晶性の半導体層か、バンドギ
ャップの広い非晶質半導体層が適している。ｐ型層への
周期率表第ＩＩＩ族原子の添加量およびｎ型層への周期
率表第Ｖ族原子の添加量は０．１〜５０原子％とするの
が望ましい。またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０原子％とするのが好ましい。特にｐ型層ま
たはｎ型層が結晶性の場合、水素原子またはハロゲン原
子は０．１〜８原子％がとするのが好ましい。
【００５１】さらにｐ型層／ｉ型層、ｎ型層／ｉ型層の
各界面側で水素原子または／及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または／及びハロゲン原
子の含有量はバルク内の含有量の１．１〜２倍の範囲が
好ましい範囲として挙げられる。このようにｐ型層／ｉ
型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハ
ロゲン原子の含有量を多くすることによって該界面近傍
の欠陥準位や機械的歪を減少させることができ、本発明
の光起電力素子の光起電力や光電流を増加させることが
できる。光起電力素子のｐ型層及びｎ型層の電気特性と
しては活性化エネルギーが０．２ｅＶ以下が好ましく、
０．１ｅＶ以下がより好ましい。また非抵抗としては１
００Ωｃｍ以下が好ましく、１Ωｃｍ以下がより好まし
い。さらにｐ型層及びｎ型層の層厚は１〜５０ｎｍが好
ましく、３〜１０ｎｍがより好ましい。
各界面側で水素原子または／及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または／及びハロゲン原
子の含有量はバルク内の含有量の１．１〜２倍の範囲が
好ましい範囲として挙げられる。このようにｐ型層／ｉ
型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハ
ロゲン原子の含有量を多くすることによって該界面近傍
の欠陥準位や機械的歪を減少させることができ、本発明
の光起電力素子の光起電力や光電流を増加させることが
できる。光起電力素子のｐ型層及びｎ型層の電気特性と
しては活性化エネルギーが０．２ｅＶ以下が好ましく、
０．１ｅＶ以下がより好ましい。また非抵抗としては１
００Ωｃｍ以下が好ましく、１Ωｃｍ以下がより好まし
い。さらにｐ型層及びｎ型層の層厚は１〜５０ｎｍが好
ましく、３〜１０ｎｍがより好ましい。
【００５２】（３）半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。マイクロ波
プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チ
ャンバー）に原料ガス、希釈ガスなどの材料ガスを導入
し、真空排気ポンプによって排気しつつ、堆積室の内圧
を所望の圧力にして、マイクロ波電源によって発振され
たマイクロ波を、導波管によって導き、誘電体窓（アル
ミナセラミックス等）を介して前記堆積室に導入して、
材料ガスのプラズマを生起させて分解し、堆積室内に配
置された基板上に、所望の堆積膜を形成する方法であ
り、広い堆積条件で光起電力装置に適用可能な堆積膜を
形成することができる。
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。マイクロ波
プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チ
ャンバー）に原料ガス、希釈ガスなどの材料ガスを導入
し、真空排気ポンプによって排気しつつ、堆積室の内圧
を所望の圧力にして、マイクロ波電源によって発振され
たマイクロ波を、導波管によって導き、誘電体窓（アル
ミナセラミックス等）を介して前記堆積室に導入して、
材料ガスのプラズマを生起させて分解し、堆積室内に配
置された基板上に、所望の堆積膜を形成する方法であ
り、広い堆積条件で光起電力装置に適用可能な堆積膜を
形成することができる。
【００５３】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒとし、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ3、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。また、ＲＦプラズマＣＶＤ
法で堆積する場合、堆積室内の基板温度は１００〜３５
０℃、内圧は０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．
００１〜５．０Ｗ／ｃｍ3、堆積速度は、０．０１〜３
ｎｍ／ｓｅｃが好適な条件として挙げられる。本発明の
光起電力装置に好適なＩＶ族及びＩＶ族合金系非晶質半
導体層の堆積に適した原料ガスとしては、シリコン原子
を含有したガス化し得る化合物、ゲルマニウム原子を含
有したガス化し得る化合物、炭素原子を含有したガス化
し得る化合物等、及び該化合物の混合ガスを挙げること
ができる。具体的にシリコン原子を含有するガス化し得
る化合物としては、鎖状または環状シラン化合物が用い
られ、具体的には例えば、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ
Ｆ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，
ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，ＳｉＦ
Ｄ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（ＳｉＦ2）5，（Ｓｉ
Ｆ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，Ｓｉ2Ｈ2
Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，Ｓｉ
Ｂｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，ＳｉＨＣｌ 3，Ｓ
ｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ3Ｆ3などのガス
状態のまたは容易にガス化し得るものが挙げられる。
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒとし、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ3、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。また、ＲＦプラズマＣＶＤ
法で堆積する場合、堆積室内の基板温度は１００〜３５
０℃、内圧は０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．
００１〜５．０Ｗ／ｃｍ3、堆積速度は、０．０１〜３
ｎｍ／ｓｅｃが好適な条件として挙げられる。本発明の
光起電力装置に好適なＩＶ族及びＩＶ族合金系非晶質半
導体層の堆積に適した原料ガスとしては、シリコン原子
を含有したガス化し得る化合物、ゲルマニウム原子を含
有したガス化し得る化合物、炭素原子を含有したガス化
し得る化合物等、及び該化合物の混合ガスを挙げること
ができる。具体的にシリコン原子を含有するガス化し得
る化合物としては、鎖状または環状シラン化合物が用い
られ、具体的には例えば、ＳｉＨ4，Ｓｉ2Ｈ6，Ｓｉ
Ｆ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，
ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，ＳｉＦ
Ｄ3，ＳｉＦ2Ｄ2，Ｓｉ2Ｄ3Ｈ3，（ＳｉＦ2）5，（Ｓｉ
Ｆ2）6，（ＳｉＦ2）4，Ｓｉ2Ｆ6，Ｓｉ3Ｆ8，Ｓｉ2Ｈ2
Ｆ4，Ｓｉ2Ｈ3Ｆ3，ＳｉＣｌ4，（ＳｉＣｌ2）5，Ｓｉ
Ｂｒ4，（ＳｉＢｒ2）5，Ｓｉ2Ｃｌ6，ＳｉＨＣｌ 3，Ｓ
ｉＨ2Ｂｒ2，ＳｉＨ2Ｃｌ2，Ｓｉ2Ｃｌ3Ｆ3などのガス
状態のまたは容易にガス化し得るものが挙げられる。
【００５４】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ4，ＧｅＤ4，ＧｅＦ4，
ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，Ｇｅ
Ｈ2Ｄ 2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6等が挙げられ
る。また、本発明の光起電力素子の第１のｐ型半導体層
の形成に用いられるｉ型半導体層のバンドギャップを拡
大する元素としては、炭素、酸素、窒素等が挙げられ
る。具体的に炭素原子を含有するガス化し得る化合物と
しては、ＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整数）ＣnＨ2n
（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯ等が挙げ
られる。窒素含有ガスとしては、Ｎ2，ＮＨ3，ＮＤ3，
ＮＯ，ＮＯ2，Ｎ 2０が挙げられる。酸素含有ガスとして
は、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ 2Ｏ，ＣＨ3Ｃ
Ｈ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。また、価電子制御
するためにｐ型層またはｎ型層に導入される物質として
は周期率表第ＩＩＩ族原及び第Ｖ族原子が挙げられる。
第ＩＩＩ族原子導入用の出発物質として有効に使用され
るものとしては、具体的にはホウ素原子導入用として
は、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ1 0，Ｂ6
Ｈ12，Ｂ6Ｈ14等の水素化ホウ素、ＢＦ3，ＢＣｌ3等の
ハロゲン化ホウ素等を挙げることができる。このほかに
ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣｌ3等も挙げ
ることができる。特にＢ2Ｈ6，ＢＦ3が適している。
化し得る化合物としてはＧｅＨ4，ＧｅＤ4，ＧｅＦ4，
ＧｅＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，Ｇｅ
Ｈ2Ｄ 2，ＧｅＨ3Ｄ，Ｇｅ2Ｈ6，Ｇｅ2Ｄ6等が挙げられ
る。また、本発明の光起電力素子の第１のｐ型半導体層
の形成に用いられるｉ型半導体層のバンドギャップを拡
大する元素としては、炭素、酸素、窒素等が挙げられ
る。具体的に炭素原子を含有するガス化し得る化合物と
しては、ＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整数）ＣnＨ2n
（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯ等が挙げ
られる。窒素含有ガスとしては、Ｎ2，ＮＨ3，ＮＤ3，
ＮＯ，ＮＯ2，Ｎ 2０が挙げられる。酸素含有ガスとして
は、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ 2Ｏ，ＣＨ3Ｃ
Ｈ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。また、価電子制御
するためにｐ型層またはｎ型層に導入される物質として
は周期率表第ＩＩＩ族原及び第Ｖ族原子が挙げられる。
第ＩＩＩ族原子導入用の出発物質として有効に使用され
るものとしては、具体的にはホウ素原子導入用として
は、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ1 0，Ｂ6
Ｈ12，Ｂ6Ｈ14等の水素化ホウ素、ＢＦ3，ＢＣｌ3等の
ハロゲン化ホウ素等を挙げることができる。このほかに
ＡｌＣｌ3，ＧａＣｌ3，ＩｎＣｌ3，ＴｌＣｌ3等も挙げ
ることができる。特にＢ2Ｈ6，ＢＦ3が適している。
【００５５】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはＰＨ
3，Ｐ2Ｈ4等の水素化燐、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣ
ｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等のハロゲン
化燐が挙げられる。このほかＡｓＨ3，ＡｓＦ3，ＡｓＣ
ｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，Ｓｂ
Ｆ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，Ｂ
ｉＢｒ3等も挙げることができる。特にＰＨ3，ＰＦ3が
適している。また前記ガス化し得る化合物をＨ2，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して、
あるいはこれらから選択されるガスを更に堆積室に導入
しても良い。特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。
使用されるのは、具体的には燐原子導入用としてはＰＨ
3，Ｐ2Ｈ4等の水素化燐、ＰＨ4Ｉ，ＰＦ3，ＰＦ5，ＰＣ
ｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等のハロゲン
化燐が挙げられる。このほかＡｓＨ3，ＡｓＦ3，ＡｓＣ
ｌ3，ＡｓＢｒ3，ＡｓＦ5，ＳｂＨ3，ＳｂＦ3，Ｓｂ
Ｆ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，ＢｉＣｌ3，Ｂ
ｉＢｒ3等も挙げることができる。特にＰＨ3，ＰＦ3が
適している。また前記ガス化し得る化合物をＨ2，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して、
あるいはこれらから選択されるガスを更に堆積室に導入
しても良い。特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。
【００５６】（４）第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ａの製造方法 以下では、本発明の第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ａの製造方法について述べる。第２
の導電型（ｐ型またはｎ型）半導体層を構成する層Ａ
は、ｉ型半導体層を形成した後、ｉ型半導体層の表面を
ｐ型またはｎ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化または
ｎ型化し、あるいは更にバンドギャップを拡大して形成
される。より具体的には、ｐ型またはｎ型の価電子制御
剤を含むプラズマとは、ＤＣ、ＡＣ、又は高周波を印加
することによって生起されるグロー放電プラズマを指
す。周波数としては、ＤＣから１０ＧＨｚ程度のマイク
ロ波までさまざまな周波数を用いることができる。プラ
ズマを形成する材料ガスとしては、前述のＩＶ族及びＩ
Ｖ族合金系非晶質半導体層の堆積に適した原料ガス、前
述の価電子制御に適した物質を含むガス、及び、前述の
希釈用ガスを混合したものが用いられる。
導体層を構成する層Ａの製造方法 以下では、本発明の第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ａの製造方法について述べる。第２
の導電型（ｐ型またはｎ型）半導体層を構成する層Ａ
は、ｉ型半導体層を形成した後、ｉ型半導体層の表面を
ｐ型またはｎ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化または
ｎ型化し、あるいは更にバンドギャップを拡大して形成
される。より具体的には、ｐ型またはｎ型の価電子制御
剤を含むプラズマとは、ＤＣ、ＡＣ、又は高周波を印加
することによって生起されるグロー放電プラズマを指
す。周波数としては、ＤＣから１０ＧＨｚ程度のマイク
ロ波までさまざまな周波数を用いることができる。プラ
ズマを形成する材料ガスとしては、前述のＩＶ族及びＩ
Ｖ族合金系非晶質半導体層の堆積に適した原料ガス、前
述の価電子制御に適した物質を含むガス、及び、前述の
希釈用ガスを混合したものが用いられる。
【００５７】ここで、第１のｐ型半導体層またはｎ型半
導体層は、堆積によって得られるものではないので、前
述のＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適
した原料ガスを、必ずしも用いなくても良い。また、Ｉ
Ｖ族及びＩＶ族合金系非晶質半導体層の堆積に適した原
料ガスを用いる場合も、堆積反応よりも、表面近傍のｉ
型半導体層をｐ型化またはｎ型化する反応、あるいは更
にｉ型半導体層のバンドギャップを拡大する元素の注
入、が主に起こるような形成条件が選択される。このよ
うなプラズマにｉ型半導体層の表面をさらすことによっ
て、ｉ型半導体層の表面から極浅い領域まで、ｐ型また
はｎ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素が注入され、表面近傍のｉ型半導体
層がｐ型化またはｎ型化される。ｐ型化またはｎ型化さ
れる深さは、プラズマの条件によって異なるが、１．０
ｎｍから１０ｎｍが望ましい。
導体層は、堆積によって得られるものではないので、前
述のＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適
した原料ガスを、必ずしも用いなくても良い。また、Ｉ
Ｖ族及びＩＶ族合金系非晶質半導体層の堆積に適した原
料ガスを用いる場合も、堆積反応よりも、表面近傍のｉ
型半導体層をｐ型化またはｎ型化する反応、あるいは更
にｉ型半導体層のバンドギャップを拡大する元素の注
入、が主に起こるような形成条件が選択される。このよ
うなプラズマにｉ型半導体層の表面をさらすことによっ
て、ｉ型半導体層の表面から極浅い領域まで、ｐ型また
はｎ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素が注入され、表面近傍のｉ型半導体
層がｐ型化またはｎ型化される。ｐ型化またはｎ型化さ
れる深さは、プラズマの条件によって異なるが、１．０
ｎｍから１０ｎｍが望ましい。
【００５８】このような、グロー放電プラズマによる価
電子制御剤やｉ型半導体層のバンドギャップを拡大する
元素のｉ型半導体層中への注入は、結晶シリコン等に用
いられている従来のイオン注入とは全く異なる。従来の
イオン注入は、イオンをビーム状にして加速するもので
あり、イオンのエネルギーが高いのに対し、グロー放電
プラズマによる注入は、注入される物質のエネルギーが
低く、ｉ型半導体層の表面から極浅い領域までのみに注
入される。また注入する深さの微妙な制御も容易であ
り、大面積にわたって均一な注入が容易にできる。さら
に、加速されたイオンによってｉ型半導体層の表面がダ
メージを受けることがないので、ｉ型半導体層の膜質を
損なうことなく、局在準位の少ないドーピング層を形成
することができる。したがって、第２の導電型（ｐ型ま
たはｎ型）半導体層を構成する層Ａは、良好な膜質で大
面積にわたって均一に形成することができる。
電子制御剤やｉ型半導体層のバンドギャップを拡大する
元素のｉ型半導体層中への注入は、結晶シリコン等に用
いられている従来のイオン注入とは全く異なる。従来の
イオン注入は、イオンをビーム状にして加速するもので
あり、イオンのエネルギーが高いのに対し、グロー放電
プラズマによる注入は、注入される物質のエネルギーが
低く、ｉ型半導体層の表面から極浅い領域までのみに注
入される。また注入する深さの微妙な制御も容易であ
り、大面積にわたって均一な注入が容易にできる。さら
に、加速されたイオンによってｉ型半導体層の表面がダ
メージを受けることがないので、ｉ型半導体層の膜質を
損なうことなく、局在準位の少ないドーピング層を形成
することができる。したがって、第２の導電型（ｐ型ま
たはｎ型）半導体層を構成する層Ａは、良好な膜質で大
面積にわたって均一に形成することができる。
【００５９】また、堆積反応ではなく、価電子制御剤や
ｉ型半導体層のバンドギャップを拡大する元素の注入反
応を起こさせるための別の方法としては、例えば、次に
示す（イ）〜（ハ）の３つの方法が挙げられる。 （イ）プラズマ状態の前記混合ガスの圧力を、通常ドー
ピング層を堆積する時の圧力よりも低くする方法 ガスの圧力を低くすることによって、価電子制御剤やｉ
型半導体層のバンドギャップを拡大する元素の注入効率
を高くすることができる。このメカニズムの詳細は明ら
かになっていないが、ガスの圧力を低くすると電極のセ
ルフバイアスが高くなることから、プラズマ状態で分解
された正イオンのエネルギーが高くなっているためと考
えられる。また正イオンの平均自由工程が増えているこ
とも考えられる。また価電子制御剤がｉ型半導体層表面
に堆積することを抑制し、価電子制御剤の堆積による光
吸収係数の上昇等の悪影響を回避することができる。好
ましいガス圧力の範囲は、混合ガスの種類やプラズマに
印加する電力の周波数あるいは投入電力によって異なる
が、例えばＲＦＣＶＤ法を用いる場合、０．０１〜１Ｔ
ｏｒｒが望ましい。
ｉ型半導体層のバンドギャップを拡大する元素の注入反
応を起こさせるための別の方法としては、例えば、次に
示す（イ）〜（ハ）の３つの方法が挙げられる。 （イ）プラズマ状態の前記混合ガスの圧力を、通常ドー
ピング層を堆積する時の圧力よりも低くする方法 ガスの圧力を低くすることによって、価電子制御剤やｉ
型半導体層のバンドギャップを拡大する元素の注入効率
を高くすることができる。このメカニズムの詳細は明ら
かになっていないが、ガスの圧力を低くすると電極のセ
ルフバイアスが高くなることから、プラズマ状態で分解
された正イオンのエネルギーが高くなっているためと考
えられる。また正イオンの平均自由工程が増えているこ
とも考えられる。また価電子制御剤がｉ型半導体層表面
に堆積することを抑制し、価電子制御剤の堆積による光
吸収係数の上昇等の悪影響を回避することができる。好
ましいガス圧力の範囲は、混合ガスの種類やプラズマに
印加する電力の周波数あるいは投入電力によって異なる
が、例えばＲＦＣＶＤ法を用いる場合、０．０１〜１Ｔ
ｏｒｒが望ましい。
【００６０】（ロ）プラズマに印加するバイアス電力で
あるＤＣ電圧あるいはＡＣ電力を、通常ドーピング層を
堆積する時よりも高くする方法 ＤＣ電圧あるいはＡＣ電力を高くすることによって、価
電子制御剤、あるいはｉ型半導体層のバンドギャップを
拡大する元素の注入効率を高くすることができる。この
メカニズムの詳細は明らかになっていないが、ＤＣ電圧
あるいはＡＣ電力を高くするとプラズマ電位が高くな
り、プラズマ状態で分解された正イオンのエネルギーが
高くなっているためと考えられる。また価電子制御剤が
ｉ型半導体層表面に堆積することを抑制できる。好まし
いＤＣ電圧あるいはＡＣ電力の範囲は、混合ガスの種類
やプラズマに印加する電力の周波数あるいはガス圧力に
よって異なるが、例えばＲＦＣＶＤ法を用いる場合、電
力にして、０．０１Ｗ／ｃｍ3以上が望ましい。
あるＤＣ電圧あるいはＡＣ電力を、通常ドーピング層を
堆積する時よりも高くする方法 ＤＣ電圧あるいはＡＣ電力を高くすることによって、価
電子制御剤、あるいはｉ型半導体層のバンドギャップを
拡大する元素の注入効率を高くすることができる。この
メカニズムの詳細は明らかになっていないが、ＤＣ電圧
あるいはＡＣ電力を高くするとプラズマ電位が高くな
り、プラズマ状態で分解された正イオンのエネルギーが
高くなっているためと考えられる。また価電子制御剤が
ｉ型半導体層表面に堆積することを抑制できる。好まし
いＤＣ電圧あるいはＡＣ電力の範囲は、混合ガスの種類
やプラズマに印加する電力の周波数あるいはガス圧力に
よって異なるが、例えばＲＦＣＶＤ法を用いる場合、電
力にして、０．０１Ｗ／ｃｍ3以上が望ましい。
【００６１】（ハ）前記混合ガスに水素を含有させる方
法 第１に、プラズマによって水素のイオンあるいはラジカ
ルが生成されるが、水素のイオンあるいはラジカルは、
エッチング作用を有するため、混合ガスに前述のＩＶ族
及びＩＶ族合金系非晶質半導体層の堆積に適した原料ガ
スを含む場合であっても、水素ガスによる希釈率を大き
くすることによって、該原料ガスの堆積を抑制し、価電
子制御剤、あるいはｉ型半導体層のバンドギャップを拡
大する元素の注入を行うことができる。また価電子制御
剤がｉ型半導体層表面に堆積することを抑制できる。第
２に、価電子制御剤だけでなく水素原子が、ｉ型半導体
層の表面近傍に注入されることにより、価電子制御剤の
注入によって生じたｉ型半導体層の未結合手（ダングリ
ングボンド）を補償する働きがあり、アクセプターある
いはドナーの活性化率を高めることができる。
法 第１に、プラズマによって水素のイオンあるいはラジカ
ルが生成されるが、水素のイオンあるいはラジカルは、
エッチング作用を有するため、混合ガスに前述のＩＶ族
及びＩＶ族合金系非晶質半導体層の堆積に適した原料ガ
スを含む場合であっても、水素ガスによる希釈率を大き
くすることによって、該原料ガスの堆積を抑制し、価電
子制御剤、あるいはｉ型半導体層のバンドギャップを拡
大する元素の注入を行うことができる。また価電子制御
剤がｉ型半導体層表面に堆積することを抑制できる。第
２に、価電子制御剤だけでなく水素原子が、ｉ型半導体
層の表面近傍に注入されることにより、価電子制御剤の
注入によって生じたｉ型半導体層の未結合手（ダングリ
ングボンド）を補償する働きがあり、アクセプターある
いはドナーの活性化率を高めることができる。
【００６２】第３に、水素原子が、ｉ型半導体層の表面
近傍に注入されることにより、表面近傍のｉ型半導体層
のバンドギャップがさらに大きくなり、第１のｐ型半導
体層あるいはｎ型半導体層における光吸収が少なくなっ
て光起電力素子の短絡電流（ＪSC）が増大し、またビル
トインポテンシャルが大きくなって開放電圧（ＶOC）が
増大して、光電変換効率を向上することができる。水素
ガスによる希釈率の好ましい範囲は、混合ガスの種類や
プラズマに印加する電力の周波数あるいは電力あるいは
ガス圧力によって異なるが、例えばＲＦＣＶＤ法を用い
る場合、ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積
に適した原料ガスと価電子制御剤の原料ガスの和の流量
を１とすれば、１００以上の流量が望ましい。
近傍に注入されることにより、表面近傍のｉ型半導体層
のバンドギャップがさらに大きくなり、第１のｐ型半導
体層あるいはｎ型半導体層における光吸収が少なくなっ
て光起電力素子の短絡電流（ＪSC）が増大し、またビル
トインポテンシャルが大きくなって開放電圧（ＶOC）が
増大して、光電変換効率を向上することができる。水素
ガスによる希釈率の好ましい範囲は、混合ガスの種類や
プラズマに印加する電力の周波数あるいは電力あるいは
ガス圧力によって異なるが、例えばＲＦＣＶＤ法を用い
る場合、ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積
に適した原料ガスと価電子制御剤の原料ガスの和の流量
を１とすれば、１００以上の流量が望ましい。
【００６３】（５）第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ｂの製造方法 本発明における第２の導電型（ｐ型またはｎ型）半導体
層を構成する層Ｂの製造方法としては、上記（３）にお
いて説明した一般的なｐ型半導体層またはｎ型半導体層
の製造方法を用いることができる。ただし、第２の導電
型（ｐ型またはｎ型）半導体層を構成する層Ｂは、一般
的なドーピング層よりもヘビードープにして、膜厚を薄
くすることが望ましい。第２の導電型（ｐ型またはｎ
型）半導体層を構成する層Ｂの好ましい膜厚の範囲は、
１ｎｍから１０ｎｍが望ましい。また、層Ａを形成する
際に用いられる電力の周波数は、層Ｂを形成する際に用
いられる電力の周波数よりも低くすることが好ましい。
この場合、層Ａを形成する際には周波数を５〜５００ｋ
Ｈｚから、層Ｂを形成する際には周波数を１〜１００Ｍ
Ｈｚから夫々選択するのが望ましい。この際の放電電力
は層Ａは０．０１〜５Ｗ／ｃｍ2 、層Ｂは０．０００１
〜１Ｗ／ｃｍ2 とするのが好ましい。
導体層を構成する層Ｂの製造方法 本発明における第２の導電型（ｐ型またはｎ型）半導体
層を構成する層Ｂの製造方法としては、上記（３）にお
いて説明した一般的なｐ型半導体層またはｎ型半導体層
の製造方法を用いることができる。ただし、第２の導電
型（ｐ型またはｎ型）半導体層を構成する層Ｂは、一般
的なドーピング層よりもヘビードープにして、膜厚を薄
くすることが望ましい。第２の導電型（ｐ型またはｎ
型）半導体層を構成する層Ｂの好ましい膜厚の範囲は、
１ｎｍから１０ｎｍが望ましい。また、層Ａを形成する
際に用いられる電力の周波数は、層Ｂを形成する際に用
いられる電力の周波数よりも低くすることが好ましい。
この場合、層Ａを形成する際には周波数を５〜５００ｋ
Ｈｚから、層Ｂを形成する際には周波数を１〜１００Ｍ
Ｈｚから夫々選択するのが望ましい。この際の放電電力
は層Ａは０．０１〜５Ｗ／ｃｍ2 、層Ｂは０．０００１
〜１Ｗ／ｃｍ2 とするのが好ましい。
【００６４】図３を用いて集電電極の形状の一例につい
て説明する。図３は光起電力素子を入射側から見た模式
的平面図である。図３に示されるように、集電電極１０
８を枝状形状とすることで、効率よく、かつ入射光の素
子内への導入を妨げることなく、実質的な抵抗を下げる
ことができる。また、図３に示されるように、各枝状に
左右に伸びる幹の部分を太くすることで、実質的な抵抗
の低下を一層望むことができる。加えて、該幹を出力に
近くなる程幅広にすることでより一層出力効率を向上さ
せることができる。また、光起電力装置の全体の面積の
中で、集電電極の占める面積は、好ましくは１５％以
下、より好ましくは１０％以下、最適には５％以下が望
ましい。また、集電電極のパターンの形成には、マスク
を用い、形成方法としては、蒸着法、スパッタ法、メッ
キ法、印刷法などが用いられる。なお、本発明の光起電
力素子を用いて、所望の出力電圧、出力電流の光起電力
装置（モジュールあるいはパネル）を製造する場合に
は、本発明の光起電力素子を直列あるいは並列に接続
し、表面と裏面に保護層を形成し、出力の取り出し電極
等が取り付けられる。また、本発明の光起電力素子を直
列接続する場合、逆流防止用のダイオードを組み込むこ
とがある。
て説明する。図３は光起電力素子を入射側から見た模式
的平面図である。図３に示されるように、集電電極１０
８を枝状形状とすることで、効率よく、かつ入射光の素
子内への導入を妨げることなく、実質的な抵抗を下げる
ことができる。また、図３に示されるように、各枝状に
左右に伸びる幹の部分を太くすることで、実質的な抵抗
の低下を一層望むことができる。加えて、該幹を出力に
近くなる程幅広にすることでより一層出力効率を向上さ
せることができる。また、光起電力装置の全体の面積の
中で、集電電極の占める面積は、好ましくは１５％以
下、より好ましくは１０％以下、最適には５％以下が望
ましい。また、集電電極のパターンの形成には、マスク
を用い、形成方法としては、蒸着法、スパッタ法、メッ
キ法、印刷法などが用いられる。なお、本発明の光起電
力素子を用いて、所望の出力電圧、出力電流の光起電力
装置（モジュールあるいはパネル）を製造する場合に
は、本発明の光起電力素子を直列あるいは並列に接続
し、表面と裏面に保護層を形成し、出力の取り出し電極
等が取り付けられる。また、本発明の光起電力素子を直
列接続する場合、逆流防止用のダイオードを組み込むこ
とがある。
【００６５】（光起電力素子の製造装置）本発明に係る
光起電力素子の製造装置としては、例えば図４又は図６
に示した半導体積層膜の連続形成装置が挙げられる。図
４は基板の形状が単板状の場合（枚葉状）、図６は基板
の形状が帯状の場合（連続式）に夫々用いられる。以下
では、図面を参照しながら、本発明に係る光起電力素子
の製造装置を詳細に説明する。図４において、４０１は
ロードロックチャンバー（投入室）、４０２はｎ型（ｐ
型層）用の搬送室（チャンバー）、４０３はｉ層用の搬
送室（チャンバー）、４０４はｐ型層（ｎ型層）用の搬
送室（チャンバー）、４０５はアンドードチャンバー
（取り出し室）である。４０６、４０７、４０８及び４
０９は夫々ゲートバルブであり、隣接する室との間を連
通もしくは各室を独立するために設けられる。４１０、
４１１及び４１２は夫々基板過熱用ヒーターであり、４
１３は基板搬送手段としての基板搬送レールである。４
１７はｎ型層（ｐ型層）形成のための堆積室、４１８は
ｉ層形成のための堆積室、４１９はｐ型層（ｎ型層）形
成のための堆積室であり、堆積室４１７及び堆積室４１
９内にはＲＦ電源４２２又は４２３と接続されたＲＦ導
入用カップ４２０又は４２１を夫々有している。
光起電力素子の製造装置としては、例えば図４又は図６
に示した半導体積層膜の連続形成装置が挙げられる。図
４は基板の形状が単板状の場合（枚葉状）、図６は基板
の形状が帯状の場合（連続式）に夫々用いられる。以下
では、図面を参照しながら、本発明に係る光起電力素子
の製造装置を詳細に説明する。図４において、４０１は
ロードロックチャンバー（投入室）、４０２はｎ型（ｐ
型層）用の搬送室（チャンバー）、４０３はｉ層用の搬
送室（チャンバー）、４０４はｐ型層（ｎ型層）用の搬
送室（チャンバー）、４０５はアンドードチャンバー
（取り出し室）である。４０６、４０７、４０８及び４
０９は夫々ゲートバルブであり、隣接する室との間を連
通もしくは各室を独立するために設けられる。４１０、
４１１及び４１２は夫々基板過熱用ヒーターであり、４
１３は基板搬送手段としての基板搬送レールである。４
１７はｎ型層（ｐ型層）形成のための堆積室、４１８は
ｉ層形成のための堆積室、４１９はｐ型層（ｎ型層）形
成のための堆積室であり、堆積室４１７及び堆積室４１
９内にはＲＦ電源４２２又は４２３と接続されたＲＦ導
入用カップ４２０又は４２１を夫々有している。
【００６６】各堆積室には夫々ガス供給管４２９、４４
９、４６９が夫々接続され、所望のガスが各堆積室内に
夫々供給可能にされる。堆積室４１８はマイクロ波導入
管４２６がマイクロ波導入窓４２５を介して接続され、
不図示のマイクロ波発生手段で発生されたマイクロ波
は、マイクロ波導入管４２６を通ってマイクロ波導入窓
４２５を介して堆積空間内に導入可能とされる。４２４
は堆積室内（又は室内の基板）に印加されるバイアス電
圧を発生するバイアス印加用電源である。ｉ層形成用の
堆積室を拡大して円の内に示してあるが、円内に示され
るように、バイアス電源は堆積空間内に設けられたバイ
アス電極と電気的に接続されている。４２７はシャッタ
ーで必要に応じて開閉され、基板４９０上にシャッター
４２７が開いたときにｉ層が形成される。過熱ヒーター
４１０、４１１及び４１２は矢印の方向に移動可能とさ
れ、基板４９０とともに堆積室４１７、４１８、４１９
の方に搬送レール４１３側から必要に応じて移動され、
また、堆積室４１７、４１８、４１９側から搬送レール
４１３により基板４９０を移動可能にしている。なお、
各チャンバーには不図示のコンダクタンスバルブを介し
て不図示の真空ポンプのような排気手段が接続されてい
るのはいうまでもない。
９、４６９が夫々接続され、所望のガスが各堆積室内に
夫々供給可能にされる。堆積室４１８はマイクロ波導入
管４２６がマイクロ波導入窓４２５を介して接続され、
不図示のマイクロ波発生手段で発生されたマイクロ波
は、マイクロ波導入管４２６を通ってマイクロ波導入窓
４２５を介して堆積空間内に導入可能とされる。４２４
は堆積室内（又は室内の基板）に印加されるバイアス電
圧を発生するバイアス印加用電源である。ｉ層形成用の
堆積室を拡大して円の内に示してあるが、円内に示され
るように、バイアス電源は堆積空間内に設けられたバイ
アス電極と電気的に接続されている。４２７はシャッタ
ーで必要に応じて開閉され、基板４９０上にシャッター
４２７が開いたときにｉ層が形成される。過熱ヒーター
４１０、４１１及び４１２は矢印の方向に移動可能とさ
れ、基板４９０とともに堆積室４１７、４１８、４１９
の方に搬送レール４１３側から必要に応じて移動され、
また、堆積室４１７、４１８、４１９側から搬送レール
４１３により基板４９０を移動可能にしている。なお、
各チャンバーには不図示のコンダクタンスバルブを介し
て不図示の真空ポンプのような排気手段が接続されてい
るのはいうまでもない。
【００６７】図６は本発明の半導体積層膜の連続形成装
置の基本的な一例を示す摸式的説明図である。図６にお
いて、本発明の半導体積層膜の連続形成装置は、基本的
には帯状基体の巻き出し室６０１、高周波プラズマＣＶ
Ｄ法によるｎ型半導体層（すなわち、第１の導電型半導
体層）の成膜室６０２、高周波プラズマＣＶＤ法による
ｉ型半導体層成膜室６０３、プラズマドーピングによる
第１ｐ型半導体層（すなわち、第２の導電型半導体層を
構成する層Ａ）の成膜室６０４、高周波プラズマＣＶＤ
法による第２ｐ型半導体層（すなわち、第２の導電型半
導体層を構成する層Ｂ）の成膜室６１１、帯状基体の巻
き取り室６０５から構成されており、各室間はそれぞれ
ガスゲート６０６によって接続されている。本発明の装
置において、帯状基体６０７は、帯状基体の巻き出し室
６０１内のボビン６０８から巻き出され、帯状基体巻き
取り室６０５内のボビン６０９に巻き取られるまでに、
ガスゲートで接続された４個の成膜室を通過しながら移
動させられ、その間に表面にｎｉｐ構造の非単結晶半導
体の積層膜を形成される。図７は、図６に示される装置
の成膜室の一例を説明するための模式的断面図である。
図７において、７０１は帯状基体、７０２は真空容器、
７０３、７０４は夫々ガスゲート、７０５は放電室、７
０６は放電電極、７０７は原料ガス導入管、７０８は排
気管、７０９はブロックヒーター、７１０は放電室外部
排気口、７１１は成膜領域開口調整板、７１２は成膜室
蓋、７１３、７１４は夫々ヒーター、７１５、７１６は
夫々熱電対、７１７はリフレクター、７１８は支持ロー
ラー、７１９は分離通路、７２０はゲートガス導入管で
ある。
置の基本的な一例を示す摸式的説明図である。図６にお
いて、本発明の半導体積層膜の連続形成装置は、基本的
には帯状基体の巻き出し室６０１、高周波プラズマＣＶ
Ｄ法によるｎ型半導体層（すなわち、第１の導電型半導
体層）の成膜室６０２、高周波プラズマＣＶＤ法による
ｉ型半導体層成膜室６０３、プラズマドーピングによる
第１ｐ型半導体層（すなわち、第２の導電型半導体層を
構成する層Ａ）の成膜室６０４、高周波プラズマＣＶＤ
法による第２ｐ型半導体層（すなわち、第２の導電型半
導体層を構成する層Ｂ）の成膜室６１１、帯状基体の巻
き取り室６０５から構成されており、各室間はそれぞれ
ガスゲート６０６によって接続されている。本発明の装
置において、帯状基体６０７は、帯状基体の巻き出し室
６０１内のボビン６０８から巻き出され、帯状基体巻き
取り室６０５内のボビン６０９に巻き取られるまでに、
ガスゲートで接続された４個の成膜室を通過しながら移
動させられ、その間に表面にｎｉｐ構造の非単結晶半導
体の積層膜を形成される。図７は、図６に示される装置
の成膜室の一例を説明するための模式的断面図である。
図７において、７０１は帯状基体、７０２は真空容器、
７０３、７０４は夫々ガスゲート、７０５は放電室、７
０６は放電電極、７０７は原料ガス導入管、７０８は排
気管、７０９はブロックヒーター、７１０は放電室外部
排気口、７１１は成膜領域開口調整板、７１２は成膜室
蓋、７１３、７１４は夫々ヒーター、７１５、７１６は
夫々熱電対、７１７はリフレクター、７１８は支持ロー
ラー、７１９は分離通路、７２０はゲートガス導入管で
ある。
【００６８】図示されるように、帯状基板７０１はガス
ゲート７０３及び７０４を通じて成膜空間内に入出され
る。ガスゲート７０３、７０４ではゲートガス導入管７
２０からＨｅガスやＨ2 ガスのような成膜に悪影響を与
えないガスを分離通路７１９に供給することで、隣接す
る他の成膜室（チャンバー）との間又は大気との間の分
離を行うことができる。真空容器７０２内は排気管７０
８を介して真空ポンプのような排気手段を使用して減圧
可能とされる。図７に示される構成の場合、成膜空間の
みならず、その周囲の空間も放電室外部排気口７１０を
介して排気可能とされる。分離通路７１９を通って供給
された帯状基体７０１は支持ローラー７１８で位置を規
制されつつ成膜空間に搬送される。成膜空間ではハロガ
ンランプのようなランプヒーターを利用したヒーター７
１３、７１４により、基体７０１を所望の温度に過熱可
能にされる。ヒーター７１３、７１４の基体７０１と反
対の側にはリフレクター７１７が設けられており、ラン
プヒーターのようなヒーター７１３、７１４からの熱を
効率よく基体側へ反射可能としている。放電電極７０６
は基体７０１の成膜面に対向して配置され、また、放電
電極７０６の基体７０１とは反対側にはブロックヒータ
ー７０９が配置されている。原料ガス導入管７０７を通
してブロックヒーター７０９の裏面側に供給され、ここ
から成膜空間内に放出される。成膜空間を通った基体７
０１は成膜空間に入ってきたときと同様に支持ローラ７
１８で支持されながらガスゲート７０４を通って搬出さ
れる。
ゲート７０３及び７０４を通じて成膜空間内に入出され
る。ガスゲート７０３、７０４ではゲートガス導入管７
２０からＨｅガスやＨ2 ガスのような成膜に悪影響を与
えないガスを分離通路７１９に供給することで、隣接す
る他の成膜室（チャンバー）との間又は大気との間の分
離を行うことができる。真空容器７０２内は排気管７０
８を介して真空ポンプのような排気手段を使用して減圧
可能とされる。図７に示される構成の場合、成膜空間の
みならず、その周囲の空間も放電室外部排気口７１０を
介して排気可能とされる。分離通路７１９を通って供給
された帯状基体７０１は支持ローラー７１８で位置を規
制されつつ成膜空間に搬送される。成膜空間ではハロガ
ンランプのようなランプヒーターを利用したヒーター７
１３、７１４により、基体７０１を所望の温度に過熱可
能にされる。ヒーター７１３、７１４の基体７０１と反
対の側にはリフレクター７１７が設けられており、ラン
プヒーターのようなヒーター７１３、７１４からの熱を
効率よく基体側へ反射可能としている。放電電極７０６
は基体７０１の成膜面に対向して配置され、また、放電
電極７０６の基体７０１とは反対側にはブロックヒータ
ー７０９が配置されている。原料ガス導入管７０７を通
してブロックヒーター７０９の裏面側に供給され、ここ
から成膜空間内に放出される。成膜空間を通った基体７
０１は成膜空間に入ってきたときと同様に支持ローラ７
１８で支持されながらガスゲート７０４を通って搬出さ
れる。
【００６９】図９はトリプルセル構造を有する成膜装置
の一例を説明するための模式的断面構成図である。図９
において、９０１は帯状基体の巻き出し室、Ａは最下部
のボトムセルを形成するための成膜室の組、Ｂはミドル
セルを形成するための成膜室の組、Ｃは最表部のトップ
セルを形成するための成膜室の組であり、９０２Ａ、９
０２Ｂ、９０２Ｃは夫々高周波プラズマを利用した第１
の導電型の半導体層を形成するための成膜室、９０３
Ａ、９０３Ｂ、９０３Ｃ、９１１Ａ、９１１Ｂは夫々高
周波プラズマを利用したｉ型半導体層の成膜室、９１０
Ａ、９１０Ｂは夫々マイクロ波プラズマを利用したｉ型
半導体層の成膜室、９０４Ａ、９０４Ｂ、９１１Ｃは夫
々高周波プラズマを利用した第２導電型の半導体層（層
Ａ）を形成するための成膜室、９０５は帯状基体の巻き
取り室、９０６はガスゲート、９０７は帯状基体、９０
８は帯状基体の巻き出しボビン、９０９は帯状基体の巻
き取りボビンである。図９では、帯状基体９０７は巻き
出しボビン９０８から巻き出されてガスゲート９０６を
通って連続的に配設されている各成膜室（チャンバー）
を通る間に成膜され、再び反対側の巻き取りボビンに巻
き取られるようになっている。また、図９では、帯状基
体９０７が円弧状になるように各成膜室が配置されてい
るが、これは基体をよりスムーズに搬送するため、基体
９０７の自重によるたわみを考慮しているためである。
の一例を説明するための模式的断面構成図である。図９
において、９０１は帯状基体の巻き出し室、Ａは最下部
のボトムセルを形成するための成膜室の組、Ｂはミドル
セルを形成するための成膜室の組、Ｃは最表部のトップ
セルを形成するための成膜室の組であり、９０２Ａ、９
０２Ｂ、９０２Ｃは夫々高周波プラズマを利用した第１
の導電型の半導体層を形成するための成膜室、９０３
Ａ、９０３Ｂ、９０３Ｃ、９１１Ａ、９１１Ｂは夫々高
周波プラズマを利用したｉ型半導体層の成膜室、９１０
Ａ、９１０Ｂは夫々マイクロ波プラズマを利用したｉ型
半導体層の成膜室、９０４Ａ、９０４Ｂ、９１１Ｃは夫
々高周波プラズマを利用した第２導電型の半導体層（層
Ａ）を形成するための成膜室、９０５は帯状基体の巻き
取り室、９０６はガスゲート、９０７は帯状基体、９０
８は帯状基体の巻き出しボビン、９０９は帯状基体の巻
き取りボビンである。図９では、帯状基体９０７は巻き
出しボビン９０８から巻き出されてガスゲート９０６を
通って連続的に配設されている各成膜室（チャンバー）
を通る間に成膜され、再び反対側の巻き取りボビンに巻
き取られるようになっている。また、図９では、帯状基
体９０７が円弧状になるように各成膜室が配置されてい
るが、これは基体をよりスムーズに搬送するため、基体
９０７の自重によるたわみを考慮しているためである。
【００７０】図１０に、図９（又は図６）の成膜室に適
用可能なマイクロ波を利用した成膜室の好適な一例を説
明するための模式的断面図である。図中、図７に示した
符号と同じ符号で示される部分は同じ部材を示す。１０
０２は放電室ユニット、１００９はコンダクタンスバル
ブ、１０１０は荒引き用排気管、１０１４はバイアス電
極、１０２１はマイクロ波導入窓、１０２２は穴開き仕
切り板、１０２３は圧力測定管、１０２４は成膜室温度
調整装置、１０２５は基体温度調整装置（ヒーターな
ど）である。搬入された基体９０７はヒーターで過熱さ
れた後、成膜領域に搬送され、基体９０７上に成膜さ
れ、その後搬出される。もちろん、これ等の装置は必要
に応じて適宜変形可能であるのはいうまでもない。つま
り、第２ｐ型（ｎ型）半導体層（すなわち、第２の導電
型半導体層を構成する層Ｂ）を形成する工程で用いる高
周波電力の周波数よりも低い周波数の放電電力を用いて
プラズマドーピングにより第１ｐ型（ｎ型）半導体層
（すなわち、第２の導電型半導体層を構成する層Ａ）を
形成することで、まず不純物イオンがｉ型半導体層の表
面に効率よく打ち込まれ、結晶質を含む第１ｐ型（ｎ
型）半導体屑が形成される。次に、高周波プラズマＣＶ
Ｄ法で非晶質のみからなる第２ｐ型（ｎ型）半導体層を
前記第１ｐ型（ｎ型）半導体層の上に形成することによ
り、光電変換効率の高い光起電力素子用の半導体積層膜
を大面積に特性のバラツキやムラなく形成することがで
きる。
用可能なマイクロ波を利用した成膜室の好適な一例を説
明するための模式的断面図である。図中、図７に示した
符号と同じ符号で示される部分は同じ部材を示す。１０
０２は放電室ユニット、１００９はコンダクタンスバル
ブ、１０１０は荒引き用排気管、１０１４はバイアス電
極、１０２１はマイクロ波導入窓、１０２２は穴開き仕
切り板、１０２３は圧力測定管、１０２４は成膜室温度
調整装置、１０２５は基体温度調整装置（ヒーターな
ど）である。搬入された基体９０７はヒーターで過熱さ
れた後、成膜領域に搬送され、基体９０７上に成膜さ
れ、その後搬出される。もちろん、これ等の装置は必要
に応じて適宜変形可能であるのはいうまでもない。つま
り、第２ｐ型（ｎ型）半導体層（すなわち、第２の導電
型半導体層を構成する層Ｂ）を形成する工程で用いる高
周波電力の周波数よりも低い周波数の放電電力を用いて
プラズマドーピングにより第１ｐ型（ｎ型）半導体層
（すなわち、第２の導電型半導体層を構成する層Ａ）を
形成することで、まず不純物イオンがｉ型半導体層の表
面に効率よく打ち込まれ、結晶質を含む第１ｐ型（ｎ
型）半導体屑が形成される。次に、高周波プラズマＣＶ
Ｄ法で非晶質のみからなる第２ｐ型（ｎ型）半導体層を
前記第１ｐ型（ｎ型）半導体層の上に形成することによ
り、光電変換効率の高い光起電力素子用の半導体積層膜
を大面積に特性のバラツキやムラなく形成することがで
きる。
【００７１】以上の作用の詳細なメカニズムはまだ明ら
かになっていないが、以下のようなことが考えられる。
プラズマドーピングで結晶質を含む層Ａを形成する際
に、まず不純物イオンがｉ型半導体層の表面に打ち込ま
れ、前記層Ａ最表面は大きなダメージを受け、とくに結
晶領域では多くの表面準位が存在していると考えられ
る。前記表面準位は、透明電極を前記層Ａの上に形成し
た場合、透明電極とｐ型（又はｎ型）半導体層との界面
準位となり、ｐ型（又はｎ型）半導体層の最表面におけ
る活性化エネルギーを大きくする、あるいは、キャリア
をトラップすることにより光起電力素子内の内部ポテン
シャルを歪める、などにより、透明電極とｐ型（又はｎ
型）半導体層とのキャリアの移動に対して表面準位が悪
影響を及ぼすと考えられる。これに対して、前記層Ａの
上に、高周波プラズマＣＶＤ法で非晶質のみからなる第
層Ｂを形成することで、大きなダメージを受けた前記層
Ａ最表面に存在する表面準位を非晶質半導体で均一に被
覆し、該表面準位を低減させることができるものと考え
られる。その結果、透明電極とｐ型（又はｎ型）半導体
層とのキャリアの移動に対して表面準位が悪影響を及ぼ
すことがなくなり、光電変換効率の高い光起電力素子用
の半導体積層膜が大面積に特性のバラツキやムラなく形
成することができると考えられる。
かになっていないが、以下のようなことが考えられる。
プラズマドーピングで結晶質を含む層Ａを形成する際
に、まず不純物イオンがｉ型半導体層の表面に打ち込ま
れ、前記層Ａ最表面は大きなダメージを受け、とくに結
晶領域では多くの表面準位が存在していると考えられ
る。前記表面準位は、透明電極を前記層Ａの上に形成し
た場合、透明電極とｐ型（又はｎ型）半導体層との界面
準位となり、ｐ型（又はｎ型）半導体層の最表面におけ
る活性化エネルギーを大きくする、あるいは、キャリア
をトラップすることにより光起電力素子内の内部ポテン
シャルを歪める、などにより、透明電極とｐ型（又はｎ
型）半導体層とのキャリアの移動に対して表面準位が悪
影響を及ぼすと考えられる。これに対して、前記層Ａの
上に、高周波プラズマＣＶＤ法で非晶質のみからなる第
層Ｂを形成することで、大きなダメージを受けた前記層
Ａ最表面に存在する表面準位を非晶質半導体で均一に被
覆し、該表面準位を低減させることができるものと考え
られる。その結果、透明電極とｐ型（又はｎ型）半導体
層とのキャリアの移動に対して表面準位が悪影響を及ぼ
すことがなくなり、光電変換効率の高い光起電力素子用
の半導体積層膜が大面積に特性のバラツキやムラなく形
成することができると考えられる。
【００７２】（透明電極）本発明における透明電極１０
７は、光を透過する光入射側の電極としての役割と、膜
厚を最適化することで反射防止膜としての役割を兼ねて
いる。透明電極１０７は、半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、５５０ｎｍにおける透過
率が、８０％以上、より好ましくは、８５％以上である
ことが望ましい。また、抵抗率は好ましくは、５×１０
-3Ωｃｍ以下、より好ましくは、１×１０-3Ωｃｍ以下
であることが望ましい。その材料としては、例えば、Ｉ
ｎ2Ｏ3，ＳｎＯ2，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2），Ｚｎ
Ｏ，ＣｄＯ，Ｃｄ2ＳｎＯ4，ＴｉＯ2，Ｔａ2Ｏ5，Ｂｉ2
Ｏ3，ＭｏＯ3，ＮａxＷＯ3等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素（ドーパント）を
添加しても良い。導電率を変化させる元素（ドーパン
ト）としては、例えば、透明電極１０７がＺｎＯの場合
には、Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ
2Ｏ3の場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等
が、またＳｎＯ2の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉ
ｎ，Ｔｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いら
れる。また、透明電極１０７の形成方法としては、蒸着
法、ＣＶＤ法、スプレー法、スピンオン法、デップ法等
が好適に用いられる。
７は、光を透過する光入射側の電極としての役割と、膜
厚を最適化することで反射防止膜としての役割を兼ねて
いる。透明電極１０７は、半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、５５０ｎｍにおける透過
率が、８０％以上、より好ましくは、８５％以上である
ことが望ましい。また、抵抗率は好ましくは、５×１０
-3Ωｃｍ以下、より好ましくは、１×１０-3Ωｃｍ以下
であることが望ましい。その材料としては、例えば、Ｉ
ｎ2Ｏ3，ＳｎＯ2，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2），Ｚｎ
Ｏ，ＣｄＯ，Ｃｄ2ＳｎＯ4，ＴｉＯ2，Ｔａ2Ｏ5，Ｂｉ2
Ｏ3，ＭｏＯ3，ＮａxＷＯ3等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素（ドーパント）を
添加しても良い。導電率を変化させる元素（ドーパン
ト）としては、例えば、透明電極１０７がＺｎＯの場合
には、Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ
2Ｏ3の場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等
が、またＳｎＯ2の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉ
ｎ，Ｔｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いら
れる。また、透明電極１０７の形成方法としては、蒸着
法、ＣＶＤ法、スプレー法、スピンオン法、デップ法等
が好適に用いられる。
【００７３】（集電電極）本発明における集電電極１０
８は、透明電極１０７の抵抗率が充分低くできない場合
に必要に応じて透明電極１０７上の一部分に形成され、
電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働
きをする。その材料としては、例えば、金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウム等の金属、またはステンレス等の合金、あるい
は粉末状金属を用いた導電ペーストなどが挙げられる。
そしてその形状はできるだけ半導体層への入射光を遮ら
ないように枝状に形成される。
８は、透明電極１０７の抵抗率が充分低くできない場合
に必要に応じて透明電極１０７上の一部分に形成され、
電極の抵抗率を下げ光起電力素子の直列抵抗を下げる働
きをする。その材料としては、例えば、金、銀、銅、ア
ルミニウム、ニッケル、鉄、クロム、モリブデン、タン
グステン、チタン、コバルト、タンタル、ニオブ、ジル
コニウム等の金属、またはステンレス等の合金、あるい
は粉末状金属を用いた導電ペーストなどが挙げられる。
そしてその形状はできるだけ半導体層への入射光を遮ら
ないように枝状に形成される。
【００７４】
【実施例】以下、非単結晶シリコン系半導体材料を有す
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。実施例１〜１０では、第２の導
電型半導体層が、前記ｉ型半導体層の表面を価電子制御
剤を含むプラズマに曝すことで形成した層Ａと、前記層
Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層の主
たる構成元素とを用いてＣＶＤ法で堆積した層Ｂと、を
有する場合を検討した。実施例１１〜２０では、前記層
Ａが、更にバンドギャップを拡大する元素を含む場合を
検討した。実施例２１〜２８では、前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例２９〜３８では、前記層Ａ及び前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例３９〜４１では、前記層Ａ及び前記層Ｂを形成する
際に用いる放電電力の周波数と放電電力を検討した。
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。実施例１〜１０では、第２の導
電型半導体層が、前記ｉ型半導体層の表面を価電子制御
剤を含むプラズマに曝すことで形成した層Ａと、前記層
Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層の主
たる構成元素とを用いてＣＶＤ法で堆積した層Ｂと、を
有する場合を検討した。実施例１１〜２０では、前記層
Ａが、更にバンドギャップを拡大する元素を含む場合を
検討した。実施例２１〜２８では、前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例２９〜３８では、前記層Ａ及び前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例３９〜４１では、前記層Ａ及び前記層Ｂを形成する
際に用いる放電電力の周波数と放電電力を検討した。
【００７５】（実施例１）本例では、図４の堆積装置を
用いて、図１に示したシングルセル型の光起電力素子を
作製した。本例では、第２の導電型半導体層であるｐ型
半導体層が、ｉ型半導体層の表面をｐ型の価電子制御剤
を含むプラズマに曝すことで形成した層Ａと、前記層Ａ
の表面上に、ｐ型の価電子制御剤及びｉ型半導体層の主
たる構成元素を堆積して形成した層Ｂからなる場合を検
討した。以下では、その作製方法を手順にしたがって説
明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
用いて、図１に示したシングルセル型の光起電力素子を
作製した。本例では、第２の導電型半導体層であるｐ型
半導体層が、ｉ型半導体層の表面をｐ型の価電子制御剤
を含むプラズマに曝すことで形成した層Ａと、前記層Ａ
の表面上に、ｐ型の価電子制御剤及びｉ型半導体層の主
たる構成元素を堆積して形成した層Ｂからなる場合を検
討した。以下では、その作製方法を手順にしたがって説
明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
【００７６】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベを接続した。
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベを接続した。
【００７７】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ2ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ2ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。
【００７８】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。
【００７９】（８）堆積チャンバー４１７内へのＳｉＨ
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。
【００８０】（１１）ＲＦ電源４２４を０．５０Ｗ／ｃ
ｍ3に設定し、バイアス電極４２８に印加した。その
後、不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ
3に設定し、マイクロ波導入用導波管４２６、及びマイ
クロ波導入用窓４２５を通じてｉ型層堆積チャンバー４
１８内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッター４２７を開けることでｎ型層上にｉ型層
の作製を開始し、層厚０．１μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。
ｍ3に設定し、バイアス電極４２８に印加した。その
後、不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ
3に設定し、マイクロ波導入用導波管４２６、及びマイ
クロ波導入用窓４２５を通じてｉ型層堆積チャンバー４
１８内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッター４２７を開けることでｎ型層上にｉ型層
の作製を開始し、層厚０．１μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ 4ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ2ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排
気した。
【００８１】（１３）以下の手順で、ａ−Ｓｉのｉ型半
導体層の表面をｐ型の価電子制御剤を含むプラズマにさ
らすことによって、表面近傍のｉ型半導体層をｐ型化し
て第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成し
た。まず、あらかじめ不図示の真空排気ポンプにより真
空引きしておいた搬送チャンバー４０４及びｐ型層堆積
チャンバー４１９内へゲートバルブ４０８を開けて基板
４９０を搬送した。基板４９０の裏面を基板加熱用ヒー
ター４１２に密着させ加熱し、ｐ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところで、Ｈｅガス、ＢＦ
3／Ｈｅガスを堆積チャンバー４１９内に不図示のバル
ブを操作してガス導入管４６９を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるように不図示のマスフローコントローラー
で調整し層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことによっ
て、表面近傍のｉ型半導体層をｐ型化して第１のｐ型半
導体層ｐ１層（層Ａ）の形成を開始し、層厚３ｎｍを形
成したところでＲＦ電源を切って、グロー放電を止め、
第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終え
た。
導体層の表面をｐ型の価電子制御剤を含むプラズマにさ
らすことによって、表面近傍のｉ型半導体層をｐ型化し
て第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成し
た。まず、あらかじめ不図示の真空排気ポンプにより真
空引きしておいた搬送チャンバー４０４及びｐ型層堆積
チャンバー４１９内へゲートバルブ４０８を開けて基板
４９０を搬送した。基板４９０の裏面を基板加熱用ヒー
ター４１２に密着させ加熱し、ｐ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところで、Ｈｅガス、ＢＦ
3／Ｈｅガスを堆積チャンバー４１９内に不図示のバル
ブを操作してガス導入管４６９を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるように不図示のマスフローコントローラー
で調整し層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことによっ
て、表面近傍のｉ型半導体層をｐ型化して第１のｐ型半
導体層ｐ１層（層Ａ）の形成を開始し、層厚３ｎｍを形
成したところでＲＦ電源を切って、グロー放電を止め、
第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終え
た。
【００８２】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ3／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にＲＦプラズ
マＣＶＤ法でａ−Ｓｉからなる第２のｐ型半導体層ｐ２
層（層Ｂ）を順次積層した。この時、ｐ層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２１にＲＦ電力を導入し、グロー放電を生
起させ、ａ−ＳｉＣのｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層ｐ２層（層Ｂ）の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、本発明のｐ型層の形成を終
えた。不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じてＨ2の流入も止め、ｐ型層堆積チャンバー４１９内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
ガス、ＢＦ3／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にＲＦプラズ
マＣＶＤ法でａ−Ｓｉからなる第２のｐ型半導体層ｐ２
層（層Ｂ）を順次積層した。この時、ｐ層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２１にＲＦ電力を導入し、グロー放電を生
起させ、ａ−ＳｉＣのｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層ｐ２層（層Ｂ）の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、本発明のｐ型層の形成を終
えた。不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じてＨ2の流入も止め、ｐ型層堆積チャンバー４１９内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【００８３】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）を順に有する櫛形の集電電極１１３を真空蒸着法で
真空蒸着した。以上で、本例の光起電力素子（ＳＣ実
１）の作製を終えた。
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）を順に有する櫛形の集電電極１１３を真空蒸着法で
真空蒸着した。以上で、本例の光起電力素子（ＳＣ実
１）の作製を終えた。
【００８４】（比較例１−１）本例では、第１のｐ型半
導体層ｐ１層（層Ａ）を形成しなかった点が実施例１と
異なる。また、ａ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例１と
同様とした。本例で作製した光起電力素子は、ＳＣ比１
−１と称する。以下では、実施例１と比較例１−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１は、（ＳＣ比１−１）の測定
値を１．０として規格化した（ＳＣ実１）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
導体層ｐ１層（層Ａ）を形成しなかった点が実施例１と
異なる。また、ａ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例１と
同様とした。本例で作製した光起電力素子は、ＳＣ比１
−１と称する。以下では、実施例１と比較例１−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１は、（ＳＣ比１−１）の測定
値を１．０として規格化した（ＳＣ実１）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【００８５】
【表１】 表１から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表２は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表２は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
【００８６】
【表２】 表２から、（ＳＣ実１）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表３
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比１
−１）の測定値を１．０として規格化した数値を示し
た。
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表３
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比１
−１）の測定値を１．０として規格化した数値を示し
た。
【００８７】
【表３】 表１と表３を比較することにより、青色光のもとでの測
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考えた。
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考えた。
【００８８】（実施例２）本例では、第２のｐ型半導体
層ｐ２層（層Ｂ）を形成する際、以下に示す条件を代え
た点が実施例１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１と同様とした。本例で作製した光起電
力素子は、ＳＣ実２と称する。
層ｐ２層（層Ｂ）を形成する際、以下に示す条件を代え
た点が実施例１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１と同様とした。本例で作製した光起電
力素子は、ＳＣ実２と称する。
【００８９】（比較例２−１）本例では、第１のｐ型半
導体層ｐ１層（層Ａ）を形成しなかった点が実施例２と
異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例２と
同様とした。本例で作製した光起電力素子は、ＳＣ比２
−１と称する。以下では、実施例２と比較例２−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４は、（ＳＣ比２−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
導体層ｐ１層（層Ａ）を形成しなかった点が実施例２と
異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例２と
同様とした。本例で作製した光起電力素子は、ＳＣ比２
−１と称する。以下では、実施例２と比較例２−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４は、（ＳＣ比２−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【００９０】
【表４】 表４から、（ＳＣ実２）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。
【００９１】（実施例３）本例では、ＭＷｉ型層（マイ
クロ波ＣＶＤ法で形成したｉ型半導体層）を構成する材
料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が
実施例２と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型
層の作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。
クロ波ＣＶＤ法で形成したｉ型半導体層）を構成する材
料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が
実施例２と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ型
層の作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。
【００９２】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス棒４２８に印加した。その後、不図
示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。
に設定し、バイアス棒４２８に印加した。その後、不図
示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。
【００９３】（３）不図示のバルブを閉じて、ｉ型層堆
積チャンバー４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
2ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
-5Ｔｏｒｒまで真空排気した。他の点は、実施例２と同
様とした。本例で作製した光起電力素子は、ＳＣ実３と
称する。
積チャンバー４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
2ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
-5Ｔｏｒｒまで真空排気した。他の点は、実施例２と同
様とした。本例で作製した光起電力素子は、ＳＣ実３と
称する。
【００９４】（比較例３−１）本例では、第１のｐ型半
導体層ｐ１層（層Ａ）を形成しなかった点が実施例３と
異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例３と
同様とした。本例で作製した光起電力素子は、ＳＣ比３
−１と称する。以下では、実施例３と比較例３−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５は、（ＳＣ比３−１）の測定
値を１．０として規格化した（ＳＣ実３）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
導体層ｐ１層（層Ａ）を形成しなかった点が実施例３と
異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例３と
同様とした。本例で作製した光起電力素子は、ＳＣ比３
−１と称する。以下では、実施例３と比較例３−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５は、（ＳＣ比３−１）の測定
値を１．０として規格化した（ＳＣ実３）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【００９５】
【表５】 表５から、（ＳＣ実３）の光起電力素子の方が、特に曲
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。
【００９６】（実施例４）本例では、ＭＷｉ型層（マイ
クロ波ＣＶＤ法で形成したｉ型半導体層）を構成する材
料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実
施例２と異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の
作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
クロ波ＣＶＤ法で形成したｉ型半導体層）を構成する材
料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が実
施例２と異なる。以下では、ａ−ＳｉＣのＭＷｉ型層の
作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
【００９７】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス棒４２８に印加した。その後、不図
示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。不図
示のバルブを閉じて、ｉ型層堆積チャンバー４１８内ヘ
のＳｉＨ4ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層
堆積チャンバー４１８内へＨ2ガスを流し続けたのち、
不図示のバルブを閉じ、ｉ型層堆積チャンバー４１８内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。他の点は、実施例２と同様とした。本例で作製した
光起電力素子は、ＳＣ実４と称する。
に設定し、バイアス棒４２８に印加した。その後、不図
示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。不図
示のバルブを閉じて、ｉ型層堆積チャンバー４１８内ヘ
のＳｉＨ4ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層
堆積チャンバー４１８内へＨ2ガスを流し続けたのち、
不図示のバルブを閉じ、ｉ型層堆積チャンバー４１８内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。他の点は、実施例２と同様とした。本例で作製した
光起電力素子は、ＳＣ実４と称する。
【００９８】（比較例４−１）本例では、第１のｐ型半
導体層ｐ１層（層Ａ）を形成しなかった点が実施例４と
異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例４と
同様とした。本例で作製した光起電力素子は、ＳＣ比４
−１と称する。以下では、実施例４と比較例４−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表６は、（ＳＣ比４−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
導体層ｐ１層（層Ａ）を形成しなかった点が実施例４と
異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例４と
同様とした。本例で作製した光起電力素子は、ＳＣ比４
−１と称する。以下では、実施例４と比較例４−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表６は、（ＳＣ比４−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【００９９】
【表６】 表６から、（ＳＣ実４）の光起電力素子の方が、開放電
圧（ＶOC）が優れ、光電変換効率（η）も優れているこ
とが分かった。
圧（ＶOC）が優れ、光電変換効率（η）も優れているこ
とが分かった。
【０１００】（実施例５）本例では、実施例２が光入射
側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層（層
Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側をｎ
層として層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／
ｎ２層（層Ｂ）とした点が異なる。以下では、本例の光
起電力素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。
側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層（層
Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側をｎ
層として層構成を基体／ｐ層／ｉ層／ｎ１層（層Ａ）／
ｎ２層（層Ｂ）とした点が異なる。以下では、本例の光
起電力素子の作製方法を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。
【０１０１】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。ＲＦ電
源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−Ｓｉのｐ型半導体層の形成を開始し、
層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、本発明のｐ型層の形成を
終えた。
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。ＲＦ電
源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−Ｓｉのｐ型半導体層の形成を開始し、
層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、本発明のｐ型層の形成を
終えた。
【０１０２】（３）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じてＨ2の流入も止め、ｐ型層堆積チャンバ４１９内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０１０３】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。ｉ型層を作製するには、基板４９０
の温度が３５０℃になるように基板加熱用ヒーター４１
１を設定し、基板が十分加熱されたところで不図示のバ
ルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入
管４４９を通じてｉ型層堆積チャンバー４１８内に流入
させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガス
が１００ｓｃｃｍとなるように各々の不図示のマスコン
トローラーで調整した。ｉ型層堆積チャンバー４１８内
の圧力は、５ｍＴｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。ｉ型層を作製するには、基板４９０
の温度が３５０℃になるように基板加熱用ヒーター４１
１を設定し、基板が十分加熱されたところで不図示のバ
ルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入
管４４９を通じてｉ型層堆積チャンバー４１８内に流入
させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガス
が１００ｓｃｃｍとなるように各々の不図示のマスコン
トローラーで調整した。ｉ型層堆積チャンバー４１８内
の圧力は、５ｍＴｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。
【０１０４】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
3に設定し、バイアス棒４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設
定し、マイクロ波導入用導波管４２６、及びマイクロ波
導入用窓４２５を通じてｉ型層堆積チャンバー４１８内
にマイクロ波電力導入し、グロー放電を生起させ、シャ
ッター４２７を開けることでｐ型層上にｉ型層の作製を
開始し、層厚０．１μｍのｉ型層を作製したところでマ
イクロ波グロー放電を止め、バイアス電源４２４の出力
を切り、ｉ型層１０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー４１８
内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じ、ｉ型層堆積チャンバー４１８内およびガス配管内を
１×１０-5Ｔｏｒｒまで真空排気した。
3に設定し、バイアス棒４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設
定し、マイクロ波導入用導波管４２６、及びマイクロ波
導入用窓４２５を通じてｉ型層堆積チャンバー４１８内
にマイクロ波電力導入し、グロー放電を生起させ、シャ
ッター４２７を開けることでｐ型層上にｉ型層の作製を
開始し、層厚０．１μｍのｉ型層を作製したところでマ
イクロ波グロー放電を止め、バイアス電源４２４の出力
を切り、ｉ型層１０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー４１８
内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じ、ｉ型層堆積チャンバー４１８内およびガス配管内を
１×１０-5Ｔｏｒｒまで真空排気した。
【０１０５】（６）ＲＦｎ型層を形成するには、ａ−Ｓ
ｉのｉ型半導体層の表面をｎ型の価電子制御剤を含むプ
ラズマにさらすことによって、表面近傍のｉ型半導体層
をｎ型化して第１のｎ型半導体層ｎ１層（層Ａ）１０５
を形成するには、あらかじめ不図示の真空排気ポンプに
より真空引きしておいた搬送チャンバー４０２及びｎ型
層堆積チャンバー４１７内へゲートバルブ４０７を開け
て基板４９０を搬送した。
ｉのｉ型半導体層の表面をｎ型の価電子制御剤を含むプ
ラズマにさらすことによって、表面近傍のｉ型半導体層
をｎ型化して第１のｎ型半導体層ｎ１層（層Ａ）１０５
を形成するには、あらかじめ不図示の真空排気ポンプに
より真空引きしておいた搬送チャンバー４０２及びｎ型
層堆積チャンバー４１７内へゲートバルブ４０７を開け
て基板４９０を搬送した。
【０１０６】（７）基板４９０の裏面を基板加熱用ヒー
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内に不
図示のバルブを操作してガス導入管４２９を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し層堆積チャンバー４１７内の圧力
は０．５Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。ＲＦ電源４２３の電力を０．
０１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２
１にＲＦ電力を導入し、グロー放電を生起させ、ｉ型半
導体層の表面をｎ型の価電子制御剤を含むプラズマに曝
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、第１のｎ型半導体層ｎ１層（層Ａ）１０５
の形成を終えた。
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内に不
図示のバルブを操作してガス導入管４２９を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し層堆積チャンバー４１７内の圧力
は０．５Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。ＲＦ電源４２３の電力を０．
０１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２
１にＲＦ電力を導入し、グロー放電を生起させ、ｉ型半
導体層の表面をｎ型の価電子制御剤を含むプラズマに曝
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、第１のｎ型半導体層ｎ１層（層Ａ）１０５
の形成を終えた。
【０１０７】（８）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガス
を０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ流
した。第１のｎ型半導体層ｎ１層（層Ａ）上にＲＦプラ
ズマＣＶＤ法でａ−Ｓｉからなる第２のｎ型半導体層ｎ
２層（層Ｂ）を順次積層した。この時、層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成
用カップ４２１にＲＦ電力を導入し、グロー放電を生起
させ、μｃ−Ｓｉからなる第２のｎ型半導体層ｎ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｎ型層の形成を終えた。
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガス
を０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ流
した。第１のｎ型半導体層ｎ１層（層Ａ）上にＲＦプラ
ズマＣＶＤ法でａ−Ｓｉからなる第２のｎ型半導体層ｎ
２層（層Ｂ）を順次積層した。この時、層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成
用カップ４２１にＲＦ電力を導入し、グロー放電を生起
させ、μｃ−Ｓｉからなる第２のｎ型半導体層ｎ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｎ型層の形成を終えた。
【０１０８】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ2ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ2の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ2ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ2の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。
【０１０９】（１０）ｎ型層上に、透明導電層１０７と
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃ
ｒ（４０ｎｍ）からなる櫛形の集電電極１１３を真空蒸
着法で真空蒸着した。他の点は、実施例１と同様とし
た。本例で作製した光起電力素子は、ＳＣ実５と称す
る。
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃ
ｒ（４０ｎｍ）からなる櫛形の集電電極１１３を真空蒸
着法で真空蒸着した。他の点は、実施例１と同様とし
た。本例で作製した光起電力素子は、ＳＣ実５と称す
る。
【０１１０】（比較例５−１）本例では、第１のｎ型半
導体層ｎ１層（層Ａ）を形成しなかった点が実施例５と
異なる。また、μｃ−Ｓｉの第２のｎ型半導体層ｎ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例５と
同様とした。本例で作製した光起電力素子は、ＳＣ比５
−１と称する。以下では、実施例５と比較例５−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表７は、（ＳＣ比５−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
導体層ｎ１層（層Ａ）を形成しなかった点が実施例５と
異なる。また、μｃ−Ｓｉの第２のｎ型半導体層ｎ２層
（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例５と
同様とした。本例で作製した光起電力素子は、ＳＣ比５
−１と称する。以下では、実施例５と比較例５−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表７は、（ＳＣ比５−１）の測定
値を１．０として規格化した（ＳＣ実２）の光電変換効
率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線
因子（Ｆ．Ｆ．）である。
【０１１１】
【表７】 表７から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表８は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表８は、このような試料に対して、開放電圧（Ｖ
OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。
【０１１２】
【表８】 表８から、（ＳＣ実５）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表９
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比５
−１）の測定値を１．０として規格化した数値を示し
た。
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
2）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表９
は、このような試料に対して、光電変換効率（η）、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比５
−１）の測定値を１．０として規格化した数値を示し
た。
【０１１３】
【表９】 表７と表９を比較することにより、青色光のもとでの測
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考える。
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考える。
【０１１４】（実施例６）本例では、実施例１が図１に
示したシングルセル型の光起電力素子を作製したのに代
えて、図２に示したトリプルセル型（ｐｉｎ型の半導体
接合を３回積層した構造体からなるスタックセル型）の
光起電力素子を作製した。堆積装置は図４に示されるよ
うな各堆積室が複数ゲートバルブを介して連続されたも
ので、堆積室の数を増やしたものを使用した。本例の光
起電力素子の層構成は、基板２０１／裏面電極２０２／
第１のｐｉｎ接合／第２のｐｉｎ接合／第３のｐｉｎ接
合／透明電極２１５／集電電極２１６である。また、各
ｐｉｎ接合は、基板側から以下の層構成とした。
示したシングルセル型の光起電力素子を作製したのに代
えて、図２に示したトリプルセル型（ｐｉｎ型の半導体
接合を３回積層した構造体からなるスタックセル型）の
光起電力素子を作製した。堆積装置は図４に示されるよ
うな各堆積室が複数ゲートバルブを介して連続されたも
ので、堆積室の数を増やしたものを使用した。本例の光
起電力素子の層構成は、基板２０１／裏面電極２０２／
第１のｐｉｎ接合／第２のｐｉｎ接合／第３のｐｉｎ接
合／透明電極２１５／集電電極２１６である。また、各
ｐｉｎ接合は、基板側から以下の層構成とした。
【０１１５】以下に、本例における各ｐｉｎ接合の層構
成を示した。第１のｐｉｎ接合２１７は、裏面電極２０
２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２０
３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭＷ
ｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６１
／ｉ型半導体層（ＲＦｉ型層）２６１の表面をｐ型の価
電子制御剤を含むプラズマに曝すことで形成した第１の
ｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型
の価電子制御剤及び前記ｉ型半導体層の主たる構成元素
を堆積して形成した第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６とした。
成を示した。第１のｐｉｎ接合２１７は、裏面電極２０
２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２０
３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭＷ
ｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６１
／ｉ型半導体層（ＲＦｉ型層）２６１の表面をｐ型の価
電子制御剤を含むプラズマに曝すことで形成した第１の
ｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型
の価電子制御剤及び前記ｉ型半導体層の主たる構成元素
を堆積して形成した第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６とした。
【０１１６】第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤を堆積して形成した第２のｐ型
半導体層（ｐ２２層、すなわち層Ｂ）２１０とした。
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤を堆積して形成した第２のｐ型
半導体層（ｐ２２層、すなわち層Ｂ）２１０とした。
【０１１７】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ３
２層、すなわち層Ｂ）２１４、とした。
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ３
２層、すなわち層Ｂ）２１４、とした。
【０１１８】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
【０１１９】（３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ4
ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へＨ
2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０１２０】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
【０１２１】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように夫々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように夫々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１２２】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように夫々マスコントローラーで調
整した。ｉ型層堆積チャンバー４１８内の圧力は、６ｍ
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バ
イアス電極に印加した。その後、マイクロ波電源の電力
を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波
管、及びマイクロ波導入用窓を通じてｉ型層堆積チャン
バー内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｉ型層上にＭＷｉ型
層の形成を開始し、層厚０．１μｍのｉ型層を形成した
ところでマイクロ波グロー放電を止め、バイアス電源の
出力を切り、ＭＷｉ型層の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように夫々マスコントローラーで調
整した。ｉ型層堆積チャンバー４１８内の圧力は、６ｍ
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バ
イアス電極に印加した。その後、マイクロ波電源の電力
を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波
管、及びマイクロ波導入用窓を通じてｉ型層堆積チャン
バー内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｉ型層上にＭＷｉ型
層の形成を開始し、層厚０．１μｍのｉ型層を形成した
ところでマイクロ波グロー放電を止め、バイアス電源の
出力を切り、ＭＷｉ型層の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
【０１２３】（４−４）ａ−ＳｉのＲＦｉ型層２６１の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々マスコントロー
ラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々マスコントロー
ラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１２４】（５）第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成用
カップにＲＦ電力を導入し、グロー放電を生起させ、ｉ
型半導体層の表面をｐ型の価電子制御剤を含むプラズマ
にさらすことによって、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、第１のｐ型半導
体層（ｐ１１層、すなわち層Ａ）２０５の形成を終え
た。
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１Ｗ／ｃｍ3に設定し、プラズマ形成用
カップにＲＦ電力を導入し、グロー放電を生起させ、ｉ
型半導体層の表面をｐ型の価電子制御剤を含むプラズマ
にさらすことによって、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、第１のｐ型半導
体層（ｐ１１層、すなわち層Ａ）２０５の形成を終え
た。
【０１２５】（６）第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ１１層、すなわち層Ａ）２０５の上にＲＦプ
ラズマＣＶＤ法でａ−Ｓｉの第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）を順次積層した。この時、層堆積
チャンバー内の圧力は２．０Ｔｏｒｒとなるようにコン
ダクタンスバルブの開口を調整した。ＲＦ電源の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップに
ＲＦ電力を導入し、グロー放電を生起させ、μｃ−Ｓｉ
のｉ型半導体層の主たる構成元素およびｉ型半導体層の
バンドギャップを拡大する元素を含む第２のｐ型半導体
層（ｐ１２層、すなわち層Ｂ）２０６の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）２０６の形成を終えた。バルブを
閉じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、
ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を止め、３分間、ｐ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。上述した工程（３）〜工程（６）により、第１の
ｐｉｎ接合２１７の形成を終えた。
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ１１層、すなわち層Ａ）２０５の上にＲＦプ
ラズマＣＶＤ法でａ−Ｓｉの第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）を順次積層した。この時、層堆積
チャンバー内の圧力は２．０Ｔｏｒｒとなるようにコン
ダクタンスバルブの開口を調整した。ＲＦ電源の電力を
０．１５Ｗ／ｃｍ3に設定し、プラズマ形成用カップに
ＲＦ電力を導入し、グロー放電を生起させ、μｃ−Ｓｉ
のｉ型半導体層の主たる構成元素およびｉ型半導体層の
バンドギャップを拡大する元素を含む第２のｐ型半導体
層（ｐ１２層、すなわち層Ｂ）２０６の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）２０６の形成を終えた。バルブを
閉じてｐ型層堆積チャンバー内へのＳｉＨ4／Ｈ2ガス、
ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入を止め、３分間、ｐ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー
内およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気
した。上述した工程（３）〜工程（６）により、第１の
ｐｉｎ接合２１７の形成を終えた。
【０１２６】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板４
９０の温度が３８０℃になるように基板加熱用ヒーター
４１０を設定し、基板温度が安定したところで、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバルブを
操作してガス導入管を通して導入した。この時、ＳｉＨ
4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／
Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフローコン
トローラーで調整し、堆積チャンバー内の圧力は１．１
Ｔｏｒｒとなるように調整した。
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板４
９０の温度が３８０℃になるように基板加熱用ヒーター
４１０を設定し、基板温度が安定したところで、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバルブを
操作してガス導入管を通して導入した。この時、ＳｉＨ
4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／
Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフローコン
トローラーで調整し、堆積チャンバー内の圧力は１．１
Ｔｏｒｒとなるように調整した。
【０１２７】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１２８】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。（８−１）あらかじめ真空排気ポンプにより真
空引きしておいた搬送チャンバー及びｉ型層堆積チャン
バー内へゲートバルブを開けて基板を搬送した。基板の
裏面を基板加熱用ヒーターに密着させ加熱し、ｉ型層堆
積チャンバー内を真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。（８−１）あらかじめ真空排気ポンプにより真
空引きしておいた搬送チャンバー及びｉ型層堆積チャン
バー内へゲートバルブを開けて基板を搬送した。基板の
裏面を基板加熱用ヒーターに密着させ加熱し、ｉ型層堆
積チャンバー内を真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。
【０１２９】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１３０】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
【０１３１】次に、ＲＦ電源を０．２Ｗ／ｍ3に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。バル
ブを閉じて、ｉ型層堆積チャンバー内へのＳｉＨ4ガ
ス、ＧｅＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。バル
ブを閉じて、ｉ型層堆積チャンバー内へのＳｉＨ4ガ
ス、ＧｅＨ4ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。
【０１３２】（８−４）ａ−ＳｉのＲＦｉ型層２６２の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１３３】（９）第１のｐ型半導体層（ｐ２１層）２
０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ２１層、すなわち層
Ａ）２０９の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ２１層、すなわち層Ａ）２０９の形成を終
えた。
０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ２１層、すなわち層
Ａ）２０９の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ２１層、すなわち層Ａ）２０９の形成を終
えた。
【０１３４】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ２１層、すなわち層Ａ）２０９の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ２１層、すなわち層Ａ）２０９の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。
【０１３５】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー内へＨ2ガスを流
し続けたのち、バルブを閉じてＨ2の流入も止め、ｐ型
層堆積チャンバー内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。上述した工程（７）〜工程（１
０）により、第２のｐｉｎ接合２１８の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー内へＨ2ガスを流
し続けたのち、バルブを閉じてＨ2の流入も止め、ｐ型
層堆積チャンバー内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。上述した工程（７）〜工程（１
０）により、第２のｐｉｎ接合２１８の形成を終えた。
【０１３６】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．１Ｔｏｒ
ｒとなるように調整した。
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．１Ｔｏｒ
ｒとなるように調整した。
【０１３７】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１３８】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々のマスコントローラーで調整した。ｉ型層堆積
チャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコ
ンダクタンスバルブの開口を調整した。次に、ＲＦ電源
を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加
し、グロー放電を生起させ、シャッターを開けることで
ＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚
１２０ｎｍのｉ型層を形成したところでＲＦグロー放電
を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形
成を終えた。バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ2
Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるよ
うに各々のマスコントローラーで調整した。ｉ型層堆積
チャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコ
ンダクタンスバルブの開口を調整した。次に、ＲＦ電源
を０．０７Ｗ／ｃｍ3に設定し、バイアス電極に印加
し、グロー放電を生起させ、シャッターを開けることで
ＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚
１２０ｎｍのｉ型層を形成したところでＲＦグロー放電
を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形
成を終えた。バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉ2Ｈ6ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ2ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。
【０１３９】（１３）第１のｐ型半導体層（ｐ３１層、
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３の形成を終
えた。
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ3に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３の形成を終
えた。
【０１４０】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。
【０１４１】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１４の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー内へＨ2ガスを流
し続けたのち、バルブを閉じてＨ2の流入も止め、ｐ型
層堆積チャンバー内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。上述した工程（１１）〜工程
（１４）により、第３のｐｉｎ接合２１９の形成を終え
た。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１４の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー内へＨ2ガスを流
し続けたのち、バルブを閉じてＨ2の流入も止め、ｐ型
層堆積チャンバー内およびガス配管内を１×１０-5Ｔｏ
ｒｒまで真空排気した。上述した工程（１１）〜工程
（１４）により、第３のｐｉｎ接合２１９の形成を終え
た。
【０１４２】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で形成した櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実６と称する。
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で形成した櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実６と称する。
【０１４３】（比較例６−１）本例では、第１のｐ型半
導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例６と異なる。また、μ
ｃ−Ｓｉの第２のｐ型半導体層（ｐ１２層、ｐ２２層、
ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の
点は、実施例６と同様とした。本例で作製した光起電力
素子は、ＳＣ比６−１と呼称することにした。以下で
は、実施例６と比較例６−１において得られた各６個の
光起電力素子に対して行った評価試験に関して説明す
る。評価試験として、各光起電力素子をＡＭ１．５（１
００ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特
性を観測した。その結果から、光起電力／入射光電力で
ある光電変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表１０は、（ＳＣ比６−１）の測定値を１．０とし
て規格化した（ＳＣ実６）の光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例６と異なる。また、μ
ｃ−Ｓｉの第２のｐ型半導体層（ｐ１２層、ｐ２２層、
ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の
点は、実施例６と同様とした。本例で作製した光起電力
素子は、ＳＣ比６−１と呼称することにした。以下で
は、実施例６と比較例６−１において得られた各６個の
光起電力素子に対して行った評価試験に関して説明す
る。評価試験として、各光起電力素子をＡＭ１．５（１
００ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特
性を観測した。その結果から、光起電力／入射光電力で
ある光電変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表１０は、（ＳＣ比６−１）の測定値を１．０とし
て規格化した（ＳＣ実６）の光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
【０１４４】
【表１０】 表１０から、（ＳＣ実６）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１１は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１１は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【０１４５】
【表１１】 表１１から、（ＳＣ実６）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。
【０１４６】（実施例７）本例では、実施例５と同様
に、実施例６が光入射側をｐ層としてトリプルセル型の
光起電力素子を形成したのに代えて、光入射側をｎ層と
してトリプルセル型の光起電力素子を形成した点が異な
る。他の点は、実施例６と同様とした。本例で作製した
光起電力素子は、ＳＣ実７と称する。
に、実施例６が光入射側をｐ層としてトリプルセル型の
光起電力素子を形成したのに代えて、光入射側をｎ層と
してトリプルセル型の光起電力素子を形成した点が異な
る。他の点は、実施例６と同様とした。本例で作製した
光起電力素子は、ＳＣ実７と称する。
【０１４７】（比較例７−１）本例では、第１のｎ型半
導体層（ｎ１１層、ｎ２１層、ｎ３１層、すなわち層
Ａ）を形成しなかった点が実施例７と異なる。また、μ
ｃ−Ｓｉの第２のｎ型半導体層（ｎ１２層、ｎ２２層、
ｎ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の
点は、実施例７と同様とした。本例で作製した光起電力
素子は、ＳＣ比７−１と称する。以下では、実施例７と
比較例７−１において得られた各６個の光起電力素子に
対して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表１０
は、（ＳＣ比７−１）の測定値を１．０として規格化し
た（ＳＣ実７）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
導体層（ｎ１１層、ｎ２１層、ｎ３１層、すなわち層
Ａ）を形成しなかった点が実施例７と異なる。また、μ
ｃ−Ｓｉの第２のｎ型半導体層（ｎ１２層、ｎ２２層、
ｎ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。他の
点は、実施例７と同様とした。本例で作製した光起電力
素子は、ＳＣ比７−１と称する。以下では、実施例７と
比較例７−１において得られた各６個の光起電力素子に
対して行った評価試験に関して説明する。評価試験とし
て、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ2）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表１０
は、（ＳＣ比７−１）の測定値を１．０として規格化し
た（ＳＣ実７）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【０１４８】
【表１２】 表１２から、（ＳＣ実７）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｎ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１３は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｎ型層上に、２５個の穴
（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１３は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【０１４９】
【表１３】 表１３から、（ＳＣ実７）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。
【０１５０】（実施例８）本例では、第１のｐ型半導体
層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を
形成する際、以下に示す条件を代えた点が実施例６と異
なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。他の点は、実施例６と同様とした。本例で作製した
光起電力素子は、ＳＣ実８と称する。この太陽電池をＳ
ＩＭＳで評価したところ、第１のｐ型半導体層は、ｉ型
半導体層よりも水素含有量が多い事がわかった。以下で
は、実施例８と比較例６−１において得られた各６個の
光起電力素子に対して行った評価試験に関して説明す
る。評価試験として、各光起電力素子をＡＭ１．５（１
００ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特
性を観測した。その結果から、光起電力／入射光電力で
ある光電変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表１４は、（ＳＣ比６−１）の測定値を１．０とし
て規格化した（ＳＣ実８）の光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）を
形成する際、以下に示す条件を代えた点が実施例６と異
なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。他の点は、実施例６と同様とした。本例で作製した
光起電力素子は、ＳＣ実８と称する。この太陽電池をＳ
ＩＭＳで評価したところ、第１のｐ型半導体層は、ｉ型
半導体層よりも水素含有量が多い事がわかった。以下で
は、実施例８と比較例６−１において得られた各６個の
光起電力素子に対して行った評価試験に関して説明す
る。評価試験として、各光起電力素子をＡＭ１．５（１
００ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特
性を観測した。その結果から、光起電力／入射光電力で
ある光電変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表１４は、（ＳＣ比６−１）の測定値を１．０とし
て規格化した（ＳＣ実８）の光電変換効率（η）、開放
電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
【０１５１】
【表１４】 表１４から、（ＳＣ実８）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。
【０１５２】（実施例９）本例では、第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ型
半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍと
なるように調整し、圧力は２．０Ｔｏｒｒとなるように
調整した。ＲＦ電力を０．２０Ｗ／ｃｍ3に設定し、グ
ロー放電を生起させ、表面近傍のｉ型半導体層をｐ型化
して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５を形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。
層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ型
半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍと
なるように調整し、圧力は２．０Ｔｏｒｒとなるように
調整した。ＲＦ電力を０．２０Ｗ／ｃｍ3に設定し、グ
ロー放電を生起させ、表面近傍のｉ型半導体層をｐ型化
して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５を形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。
【０１５３】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。他の点は、実施例２と同様
とした。本例で作製した光起電力素子は、ＳＣ実９と称
する。以下では、実施例９と比較例２−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１５は、（ＳＣ比２−１）の測
定値を１．０として規格化した（ＳＣ実９）の光電変換
効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲
線因子（Ｆ．Ｆ．）である。
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。他の点は、実施例２と同様
とした。本例で作製した光起電力素子は、ＳＣ実９と称
する。以下では、実施例９と比較例２−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１５は、（ＳＣ比２−１）の測
定値を１．０として規格化した（ＳＣ実９）の光電変換
効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲
線因子（Ｆ．Ｆ．）である。
【０１５４】
【表１５】 表１５から、（ＳＣ実９）の光起電力素子の方が、開放
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。
電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。
【０１５５】（実施例１０）本例では、第１のｐ型半導
体層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ
型半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５の形成を終えた。
体層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ
型半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５の形成を終えた。
【０１５６】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。他の点は、実施例２と同様とした。本例で作製
した光起電力素子は、ＳＣ実１０と称する。以下では、
実施例１０と比較例２−１において得られた各６個の光
起電力素子に対して行った評価試験に関して説明する。
評価試験として、各光起電力素子をＡＭ１．５（１００
ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特性を
観測した。その結果から、光起電力／入射光電力である
光電変換効率（η）、開放電圧（ＶOC）、短絡電流（Ｊ
SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表
１６は、（ＳＣ比２−１）の測定値を１．０として規格
化した（ＳＣ実１０）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。他の点は、実施例２と同様とした。本例で作製
した光起電力素子は、ＳＣ実１０と称する。以下では、
実施例１０と比較例２−１において得られた各６個の光
起電力素子に対して行った評価試験に関して説明する。
評価試験として、各光起電力素子をＡＭ１．５（１００
ｍＷ／ｃｍ2）光照射下に設置することでＶ−Ｉ特性を
観測した。その結果から、光起電力／入射光電力である
光電変換効率（η）、開放電圧（ＶOC）、短絡電流（Ｊ
SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表
１６は、（ＳＣ比２−１）の測定値を１．０として規格
化した（ＳＣ実１０）の光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）で
ある。
【０１５７】
【表１６】 表１６から、（ＳＣ実１０）の光起電力素子の方が、開
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.
Ｆ.）のいずれもが優れ、光電変換効率（η）も優れて
いることが分かった。
放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ.
Ｆ.）のいずれもが優れ、光電変換効率（η）も優れて
いることが分かった。
【０１５８】（実施例１１）本例では、層Ａを、ｉ型半
導体層の表面をｐ型の価電子制御剤及び前記ｉ型半導体
層のバンドギャップを拡大する元素を含むプラズマに曝
すことで形成した点が実施例１と異なる。すなわち、本
例では、図４の堆積装置を用いて、図１に示したシング
ルセル型の光起電力素子を作製した。本例では、第２の
導電型半導体層であるｐ型半導体層が、ｉ型半導体層の
表面をｐ型の価電子制御剤及び前記ｉ型半導体層のバン
ドギャップを拡大する元素を含むプラズマに曝すことで
形成した層Ａと、前記層Ａの表面上に、ｐ型の価電子制
御剤及びｉ型半導体層の主たる構成元素を堆積して形成
した層Ｂからなる場合を検討した。
導体層の表面をｐ型の価電子制御剤及び前記ｉ型半導体
層のバンドギャップを拡大する元素を含むプラズマに曝
すことで形成した点が実施例１と異なる。すなわち、本
例では、図４の堆積装置を用いて、図１に示したシング
ルセル型の光起電力素子を作製した。本例では、第２の
導電型半導体層であるｐ型半導体層が、ｉ型半導体層の
表面をｐ型の価電子制御剤及び前記ｉ型半導体層のバン
ドギャップを拡大する元素を含むプラズマに曝すことで
形成した層Ａと、前記層Ａの表面上に、ｐ型の価電子制
御剤及びｉ型半導体層の主たる構成元素を堆積して形成
した層Ｂからなる場合を検討した。
【０１５９】以下では、その作製方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
【０１６０】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベ、ＮＨ3ガスボンベ、Ｏ2／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベ、ＮＨ3ガスボンベ、Ｏ2／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。
【０１６１】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。
【０１６２】（５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズ
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ2ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ2ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ2ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ2ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
【０１６３】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ3に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。
【０１６４】（８）堆積チャンバー４１７内へのＳｉＨ
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
【０１６５】（１０）ｉ型層を作製するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。
【０１６６】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ 4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。まず、あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０-5Ｔｏｒｒになるまで真空排気した。
堆積チャンバー４１８内へのＳｉＨ 4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。まず、あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０１６７】基板４９０の温度が２３０℃になるように
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガ
スが５ｓｃｃｍとなるように不図示のマスフローコント
ローラーで調整し層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。ＲＦ電源４２３の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２１に
ＲＦ電力を導入し、グロー放電を生起させ、ｉ型半導体
層の表面をｐ型の価電子制御剤およびｉ型半導体層のバ
ンドギャップを拡大する元素を含むプラズマにさらすこ
とによって、表面近傍のｉ型半導体層をｐ型化しかつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層ｐ１層（層Ａ）１０５の形成を終えた。
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガ
スが５ｓｃｃｍとなるように不図示のマスフローコント
ローラーで調整し層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。ＲＦ電源４２３の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２１に
ＲＦ電力を導入し、グロー放電を生起させ、ｉ型半導体
層の表面をｐ型の価電子制御剤およびｉ型半導体層のバ
ンドギャップを拡大する元素を含むプラズマにさらすこ
とによって、表面近傍のｉ型半導体層をｐ型化しかつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層ｐ１層（層Ａ）１０５の形成を終えた。
【０１６８】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスの流入を止め、Ｈ2
ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃ
ｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ
型半導体層ｐ１層（層Ａ）上にＲＦプラズマＣＶＤ法で
ａ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）を順次積
層した。この時、ｐ層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。ＲＦ電源４２３の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２１に
ＲＦ電力を導入し、グロー放電を生起させ、ａ−Ｓｉの
第２のｐ型半導体層ｐ２層の形成を開始し、層厚５ｎｍ
のＲＦｐ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｐ型層の形成を終えた。不図
示のバルブを閉じてｐ型層堆積チャンバー４１９内への
ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３分
間、ｐ型層堆積チャンバー４１９内へＨ2ガスを流し続
けたのち、不図示のバルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー４１９内およびガス配管内を１×
１０-5Ｔｏｒｒまで真空排気した。
ガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスの流入を止め、Ｈ2
ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃ
ｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流した。第１のｐ
型半導体層ｐ１層（層Ａ）上にＲＦプラズマＣＶＤ法で
ａ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）を順次積
層した。この時、ｐ層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。ＲＦ電源４２３の電力を０．１
５Ｗ／ｃｍ3に設定し、プラズマ形成用カップ４２１に
ＲＦ電力を導入し、グロー放電を生起させ、ａ−Ｓｉの
第２のｐ型半導体層ｐ２層の形成を開始し、層厚５ｎｍ
のＲＦｐ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｐ型層の形成を終えた。不図
示のバルブを閉じてｐ型層堆積チャンバー４１９内への
ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３分
間、ｐ型層堆積チャンバー４１９内へＨ2ガスを流し続
けたのち、不図示のバルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー４１９内およびガス配管内を１×
１０-5Ｔｏｒｒまで真空排気した。
【０１６９】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。以上で、本例の光起電力素子
（ＳＣ実１１）の作製を終えた。
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。以上で、本例の光起電力素子
（ＳＣ実１１）の作製を終えた。
【０１７０】（比較例１１−１）本例では、第１のｐ型
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例１
１と異なる。また、ａ−Ｓｉの第２のｐ型半導体層ｐ２
層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例１
１と同様とした。本例で作製した光起電力素子は、ＳＣ
比１１−１と称する。以下では、実施例１１と比較例１
１−１において得られた各６個の光起電力素子に対して
行った評価試験に関して説明する。評価試験として、各
光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照
射下に設置することでＶ−Ｉ特性を観測した。その結果
から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表１７は、（Ｓ
Ｃ比１１−１）の測定値を１．０として規格化した（Ｓ
Ｃ実１１）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例１
１と異なる。また、ａ−Ｓｉの第２のｐ型半導体層ｐ２
層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例１
１と同様とした。本例で作製した光起電力素子は、ＳＣ
比１１−１と称する。以下では、実施例１１と比較例１
１−１において得られた各６個の光起電力素子に対して
行った評価試験に関して説明する。評価試験として、各
光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照
射下に設置することでＶ−Ｉ特性を観測した。その結果
から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表１７は、（Ｓ
Ｃ比１１−１）の測定値を１．０として規格化した（Ｓ
Ｃ実１１）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０１７１】
【表１７】 表１７から、（ＳＣ実１１）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）に優れ、光電変
換効率（η）において特に優れていることが分かった。
また、基板内のムラ、バラツキを見るために、ｐ型層上
に、２５個の穴（面積０．２５ｃｍ2）の開いたマスク
を乗せ、透明導電層として、膜厚７０ｎｍのＩＴＯを真
空蒸着法で形成した。表１８は、このような試料に対し
て、開放電圧（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内
のムラ、バラツキを調べた結果である。ただし、同一基
板における最大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）に優れ、光電変
換効率（η）において特に優れていることが分かった。
また、基板内のムラ、バラツキを見るために、ｐ型層上
に、２５個の穴（面積０．２５ｃｍ2）の開いたマスク
を乗せ、透明導電層として、膜厚７０ｎｍのＩＴＯを真
空蒸着法で形成した。表１８は、このような試料に対し
て、開放電圧（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内
のムラ、バラツキを調べた結果である。ただし、同一基
板における最大値を１とした。
【０１７２】
【表１８】 表１８から、（ＳＣ実１１）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表１９は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比１１−１）の測定値を１．０として規格化した
数値を示した。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表１９は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比１１−１）の測定値を１．０として規格化した
数値を示した。
【０１７３】
【表１９】 表１７と表１９を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）及び光電変換効率（η）の向上が顕著であ
ることが分かった。この結果は、青色光のもとでは、ｉ
型半導体層の光入射側近傍で、大部分のフォトキャリア
が発生するので、ｐ／ｉ界面の界面準位が減少したこと
を示すものと考えた。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）及び光電変換効率（η）の向上が顕著であ
ることが分かった。この結果は、青色光のもとでは、ｉ
型半導体層の光入射側近傍で、大部分のフォトキャリア
が発生するので、ｐ／ｉ界面の界面準位が減少したこと
を示すものと考えた。
【０１７４】（実施例１２）本例では、第２のｐ型半導
体層ｐ２層（層Ｂ）を形成する際、以下に示す条件を代
えた点が実施例１１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１１と同様とした。本例で作製した光起
電力素子は、ＳＣ実12と称する。
体層ｐ２層（層Ｂ）を形成する際、以下に示す条件を代
えた点が実施例１１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１１と同様とした。本例で作製した光起
電力素子は、ＳＣ実12と称する。
【０１７５】（比較例１２−１）本例では、第１のｐ型
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例１
２と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ
２層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
１２と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比１２−１と称する。以下では、実施例１２と比較例
１２−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２０は、（Ｓ
Ｃ比１２−１）の測定値を１．０として規格化した（Ｓ
Ｃ実１２）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例１
２と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ
２層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
１２と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比１２−１と称する。以下では、実施例１２と比較例
１２−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２０は、（Ｓ
Ｃ比１２−１）の測定値を１．０として規格化した（Ｓ
Ｃ実１２）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０１７６】
【表２０】 表２０から、（ＳＣ実１２）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０１７７】（実施例１３）本例では、ＭＷｉ型層（マ
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点
が実施例１２と異なる。以下では、ａ−ＳｉＧｅのＭＷ
ｉ型層の作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点
が実施例１２と異なる。以下では、ａ−ＳｉＧｅのＭＷ
ｉ型層の作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、
Ｈ2ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。
【０１７８】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。
【０１７９】（４）ａ−ＳｉＧｅのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成する際、Ｈｅガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈ
ｅガスを堆積チャンバー導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈ
ｅガスが５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し圧力は２．０Ｔｏｒｒとなるよう
調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、グ
ロー放電を生起させ、ｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層（層Ａ）の形成を開始し、
層厚３ｎｍを形成したところでＲＦ電源を切って、グロ
ー放電を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０
５の形成を終えた。他の点は、実施例１２と同様とし
た。本例で作製した光起電力素子は、ＳＣ実１３と称す
る。
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成する際、Ｈｅガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈ
ｅガスを堆積チャンバー導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈ
ｅガスが５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し圧力は２．０Ｔｏｒｒとなるよう
調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、グ
ロー放電を生起させ、ｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層（層Ａ）の形成を開始し、
層厚３ｎｍを形成したところでＲＦ電源を切って、グロ
ー放電を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０
５の形成を終えた。他の点は、実施例１２と同様とし
た。本例で作製した光起電力素子は、ＳＣ実１３と称す
る。
【０１８０】（比較例１３−１）本例では、第１のｐ型
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例３
と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２
層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例１
３と同様とした。本例で作製した光起電力素子は、ＳＣ
比１３−１と称する。以下では、実施例１３と比較例１
３−１において得られた各６個の光起電力素子に対して
行った評価試験に関して説明する。評価試験として、各
光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照
射下に設置することでＶ−Ｉ特性を観測した。その結果
から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２１は、（Ｓ
Ｃ比１３−１）の測定値を１．０として規格化した（Ｓ
Ｃ実１３）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例３
と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ２
層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例１
３と同様とした。本例で作製した光起電力素子は、ＳＣ
比１３−１と称する。以下では、実施例１３と比較例１
３−１において得られた各６個の光起電力素子に対して
行った評価試験に関して説明する。評価試験として、各
光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光照
射下に設置することでＶ−Ｉ特性を観測した。その結果
から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２１は、（Ｓ
Ｃ比１３−１）の測定値を１．０として規格化した（Ｓ
Ｃ実１３）の光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０１８１】
【表２１】 表２１から、（ＳＣ実１３）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０１８２】（実施例１４）本例では、ＭＷｉ型層（マ
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が
実施例１２と異なる。以下では、ａ−ＳｉＣのＭＷｉ型
層の作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が
実施例１２と異なる。以下では、ａ−ＳｉＣのＭＷｉ型
層の作製方法を、手順にしたがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ 4ガス、
ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
【０１８３】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。不図
示のバルブを閉じて、ｉ型層堆積チャンバー４１８内ヘ
のＳｉＨ4ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層
堆積チャンバー４１８内へＨ2ガスを流し続けたのち、
不図示のバルブを閉じ、ｉ型層堆積チャンバー４１８内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。不図
示のバルブを閉じて、ｉ型層堆積チャンバー４１８内ヘ
のＳｉＨ4ガス、ＣＨ4ガスの流入を止め、２分間ｉ型層
堆積チャンバー４１８内へＨ2ガスを流し続けたのち、
不図示のバルブを閉じ、ｉ型層堆積チャンバー４１８内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０１８４】（３）ａ−ＳｉＣのｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成する際、Ｈｅガス、ＢＦ3／Ｈｅガス、ＮＨ3ガ
スを堆積チャンバーへ導入した。この時、Ｈｅガスが５
０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＮＨ3ガス
が５ｓｃｃｍとなるように不図示のマスフローコントロ
ーラーで調整し、圧力は２．０Ｔｏｒｒとなるよう調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤およびｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマにさらすことによって、表面近傍のｉ
型半導体層をｐ型化しかつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）を形成し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を
終えた。他の点は、実施例１２と同様とした。本例で作
製した光起電力素子は、ＳＣ実１４と称する。
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成する際、Ｈｅガス、ＢＦ3／Ｈｅガス、ＮＨ3ガ
スを堆積チャンバーへ導入した。この時、Ｈｅガスが５
０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＮＨ3ガス
が５ｓｃｃｍとなるように不図示のマスフローコントロ
ーラーで調整し、圧力は２．０Ｔｏｒｒとなるよう調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤およびｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマにさらすことによって、表面近傍のｉ
型半導体層をｐ型化しかつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）を形成し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を
終えた。他の点は、実施例１２と同様とした。本例で作
製した光起電力素子は、ＳＣ実１４と称する。
【０１８５】（比較例１４−１）本例では、第１のｐ型
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例１
４と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ
２層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
１４と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比１４−１と称する。以下では、実施例１４と比較例
１４−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２２は、（Ｓ
Ｃ比14−１）の測定値を１．０として規格化した（ＳＣ
実１４）の光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
半導体層ｐ１層（層Ａ）を形成しなかった点が実施例１
４と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層ｐ
２層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
１４と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比１４−１と称する。以下では、実施例１４と比較例
１４−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２２は、（Ｓ
Ｃ比14−１）の測定値を１．０として規格化した（ＳＣ
実１４）の光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０１８６】
【表２２】 表２２から、（ＳＣ実１４）の光起電力素子の方が、曲
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。
【０１８７】（実施例１５）本例では、実施例１１が光
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層
（層Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側
をｎ層として層構成を基体／ｐ層／ｉ層／ｎ１層（層
Ａ）／ｎ２層（層Ｂ）とした点が異なる。以下では、本
例の光起電力素子の作製方法を、手順にしたがって説明
する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層
（層Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側
をｎ層として層構成を基体／ｐ層／ｉ層／ｎ１層（層
Ａ）／ｎ２層（層Ｂ）とした点が異なる。以下では、本
例の光起電力素子の作製方法を、手順にしたがって説明
する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ2
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ2ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。
【０１８８】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。ＲＦ電
源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−Ｓｉのｐ型半導体層の形成を開始し、
層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、本発明のｐ型層の形成を
終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。ＲＦ電
源４２３の電力を０．１５Ｗ／ｃｍ3に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−Ｓｉのｐ型半導体層の形成を開始し、
層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、本発明のｐ型層の形成を
終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。
【０１８９】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。ｉ型層を作製するには、基板４９０
の温度が３５０℃になるように基板加熱用ヒーター４１
１を設定し、基板が十分加熱されたところで不図示のバ
ルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入
管４４９を通じてｉ型層堆積チャンバー４１８内に流入
させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガス
が１００ｓｃｃｍとなるように各々の不図示のマスコン
トローラーで調整した。ｉ型層堆積チャンバー４１８内
の圧力は、５ｍＴｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。ｉ型層を作製するには、基板４９０
の温度が３５０℃になるように基板加熱用ヒーター４１
１を設定し、基板が十分加熱されたところで不図示のバ
ルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入
管４４９を通じてｉ型層堆積チャンバー４１８内に流入
させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガス
が１００ｓｃｃｍとなるように各々の不図示のマスコン
トローラーで調整した。ｉ型層堆積チャンバー４１８内
の圧力は、５ｍＴｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。
【０１９０】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
3に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。不図示のバル
ブを閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ
4ガスの流入を止め、２分間ｉ型層堆積チャンバー４１
８内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じ、ｉ型層堆積チャンバー４１８内およびガス配管内を
１×１０-5Ｔｏｒｒまで真空排気した。
3に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。不図示のバル
ブを閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ
4ガスの流入を止め、２分間ｉ型層堆積チャンバー４１
８内へＨ2ガスを流し続けたのち、不図示のバルブを閉
じ、ｉ型層堆積チャンバー４１８内およびガス配管内を
１×１０-5Ｔｏｒｒまで真空排気した。
【０１９１】（６）ＲＦｎ型層を形成するには、ａ−Ｓ
ｉのｉ型半導体層の表面をｎ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｎ型化し、かつバンドギャップを拡大して第１のｎ型半
導体層ｎ１層（層Ａ）１０５を形成するには、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０２及びｎ型層堆積チャンバー４１７内
へゲートバルブ４０７を開けて基板４９０を搬送した。
ｉのｉ型半導体層の表面をｎ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｎ型化し、かつバンドギャップを拡大して第１のｎ型半
導体層ｎ１層（層Ａ）１０５を形成するには、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０２及びｎ型層堆積チャンバー４１７内
へゲートバルブ４０７を開けて基板４９０を搬送した。
【０１９２】（７）基板４９０の裏面を基板加熱用ヒー
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＢＦ 3
／Ｈ2ガス、ＮＯガスを堆積チャンバー４１７内に不図
示のバルブを操作してガス導入管４２９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガス
が０．５ｓｃｃｍ、ＮＯガスが０．５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し層堆積
チャンバー４１７内の圧力は０．５Ｔｏｒｒとなるよう
に不図示のコンダクタンスバルブの開口を調整した。Ｒ
Ｆ電源４２３の電力を０．０１５Ｗ／ｃｍ3に設定し、
プラズマ形成用カップ４２１にＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｎ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｎ型化しかつバンドギャップを拡大して
第１のｎ型半導体層ｎ１層（層Ａ）を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、第１のｎ型半導体層ｎ１層（層Ａ）１０５
の形成を終えた。
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＢＦ 3
／Ｈ2ガス、ＮＯガスを堆積チャンバー４１７内に不図
示のバルブを操作してガス導入管４２９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガス
が０．５ｓｃｃｍ、ＮＯガスが０．５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し層堆積
チャンバー４１７内の圧力は０．５Ｔｏｒｒとなるよう
に不図示のコンダクタンスバルブの開口を調整した。Ｒ
Ｆ電源４２３の電力を０．０１５Ｗ／ｃｍ3に設定し、
プラズマ形成用カップ４２１にＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｎ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｎ型化しかつバンドギャップを拡大して
第１のｎ型半導体層ｎ１層（層Ａ）を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、第１のｎ型半導体層ｎ１層（層Ａ）１０５
の形成を終えた。
【０１９３】（８）不図示のバルブを操作して、Ｈｅガ
ス、ＮＯガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、
ＳｉＨ4ガスを０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．
５ｓｃｃｍ流した。第１のｎ型半導体層ｎ１（層Ａ）層
上にｉ型半導体層の主たる構成元素およびｉ型半導体層
のバンドギャップを拡大する元素を含む第２のｎ型半導
体層ｎ２層（層Ｂ）を順次積層した。この時、層堆積チ
ャンバー４１９内の圧力は２．０Ｔｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。ＲＦ
電源４２３の電力を０．１Ｗ／ｃｍ3に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−ＳｉＯのｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｎ型半導体層ｎ２層（層Ｂ）の形成を開始
し、層厚５ｎｍのＲＦｎ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、本発明のｎ型層の形成
を終えた。
ス、ＮＯガスの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、
ＳｉＨ4ガスを０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．
５ｓｃｃｍ流した。第１のｎ型半導体層ｎ１（層Ａ）層
上にｉ型半導体層の主たる構成元素およびｉ型半導体層
のバンドギャップを拡大する元素を含む第２のｎ型半導
体層ｎ２層（層Ｂ）を順次積層した。この時、層堆積チ
ャンバー４１９内の圧力は２．０Ｔｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。ＲＦ
電源４２３の電力を０．１Ｗ／ｃｍ3に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−ＳｉＯのｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｎ型半導体層ｎ２層（層Ｂ）の形成を開始
し、層厚５ｎｍのＲＦｎ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、本発明のｎ型層の形成
を終えた。
【０１９４】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ 2ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ2の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例１１と同様
とした。本例で作製した光起電力素子は、ＳＣ実１５と
称する。
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ 2ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ2の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例１１と同様
とした。本例で作製した光起電力素子は、ＳＣ実１５と
称する。
【０１９５】（比較例１５−１）本例では、第１のｎ型
半導体層ｎ１層（層Ａ）を形成しなかった点が実施例１
５と異なる。また、μｃ−Ｓｉの第２のｎ型半導体層ｎ
２層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
１５と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比１５−１と称する。以下では、実施例１５と比較例
１５−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２３は、（Ｓ
Ｃ比15−１）の測定値を１．０として規格化した（ＳＣ
実１５）の光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
半導体層ｎ１層（層Ａ）を形成しなかった点が実施例１
５と異なる。また、μｃ−Ｓｉの第２のｎ型半導体層ｎ
２層（層Ｂ）の膜厚は８ｎｍとした。他の点は、実施例
１５と同様とした。本例で作製した光起電力素子は、Ｓ
Ｃ比１５−１と称する。以下では、実施例１５と比較例
１５−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。評価試験として、
各光起電力素子をＡＭ１．５（１００ｍＷ／ｃｍ2）光
照射下に設置することでＶ−Ｉ特性を観測した。その結
果から、光起電力／入射光電力である光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）の各平均値を計算した。表２３は、（Ｓ
Ｃ比15−１）の測定値を１．０として規格化した（ＳＣ
実１５）の光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０１９６】
【表２３】 表２３から、（ＳＣ実１５）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ2）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２４は、このような試料に対して、開放電圧
（ＶOC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。
【０１９７】
【表２４】 表２４から、（ＳＣ実１５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表２５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比15−１）の測定値を１．０として規格化した数
値を示した。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ 2）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表２５は、このような試料に対して、光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比15−１）の測定値を１．０として規格化した数
値を示した。
【０１９８】
【表２５】 表２３と表２５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。
【０１９９】（実施例１６）本例では、実施例６と同様
に図２に示したトリプルセル型（ｐｉｎ型の半導体接合
を３回積層した構造体からなるスタックセル型）の光起
電力素子を作製した。本例の光起電力素子の層構成は、
基板２０１／裏面電極２０２／第１のｐｉｎ接合／第２
のｐｉｎ接合／第３のｐｉｎ接合／透明電極２１５／集
電電極２１６である。また、各ｐｉｎ接合は、基板側か
ら以下の層構成とした。以下に、本例における各ｐｉｎ
接合の層構成を示した。第１のｐｉｎ接合２１７は、裏
面電極２０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ
１層）２０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−Ｓｉ
ＧｅのＭＷｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ
型層２６１／ｉ型半導体層（ＲＦｉ型層２６１）の表面
をｐ型の価電子制御剤及び前記ｉ型半導体層のバンドギ
ャップを拡大する元素を含むプラズマに曝すことで形成
した第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５／ｐ型の価電子制御剤及び前記ｉ型半導体層の主た
る構成元素を堆積して形成した第２のｐ型半導体層（ｐ
１２層、すなわち層Ｂ）２０６、とした。
に図２に示したトリプルセル型（ｐｉｎ型の半導体接合
を３回積層した構造体からなるスタックセル型）の光起
電力素子を作製した。本例の光起電力素子の層構成は、
基板２０１／裏面電極２０２／第１のｐｉｎ接合／第２
のｐｉｎ接合／第３のｐｉｎ接合／透明電極２１５／集
電電極２１６である。また、各ｐｉｎ接合は、基板側か
ら以下の層構成とした。以下に、本例における各ｐｉｎ
接合の層構成を示した。第１のｐｉｎ接合２１７は、裏
面電極２０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ
１層）２０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−Ｓｉ
ＧｅのＭＷｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ
型層２６１／ｉ型半導体層（ＲＦｉ型層２６１）の表面
をｐ型の価電子制御剤及び前記ｉ型半導体層のバンドギ
ャップを拡大する元素を含むプラズマに曝すことで形成
した第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５／ｐ型の価電子制御剤及び前記ｉ型半導体層の主た
る構成元素を堆積して形成した第２のｐ型半導体層（ｐ
１２層、すなわち層Ｂ）２０６、とした。
【０２００】第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤及び前記ｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤を堆積して形成した第２のｐ型
半導体層（ｐ２２層、すなわち層Ａ）２１０とした。
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤及び前記ｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤を堆積して形成した第２のｐ型
半導体層（ｐ２２層、すなわち層Ａ）２１０とした。
【０２０１】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤及び前記ｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ３
２層、すなわち層Ｂ）２１４とした。
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤及び前記ｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ３
２層、すなわち層Ｂ）２１４とした。
【０２０２】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
【０２０３】（３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。
０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。
【０２０４】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０２０５】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
【０２０６】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ3に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０２０７】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々マスコントローラーで調
整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々マスコントローラーで調
整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
【０２０８】（４−４）ａ−ＳｉのＲＦｉ型層２６１の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０２０９】（５）第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１Ｗ
／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５の形
成を終えた。
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１Ｗ
／ｃｍ3に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５の形
成を終えた。
【０２１０】（６）第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ１２層、すなわち層Ｂ）２０６を順次
積層した。この時、層堆積チャンバー内の圧力は２．０
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−Ｓｉの第２のｐ型半導体層（ｐ
１２層、すなわち層Ｂ）２０６の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ１２
層、すなわち層Ｂ）２０６の形成を終えた。
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ１２層、すなわち層Ｂ）２０６を順次
積層した。この時、層堆積チャンバー内の圧力は２．０
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−Ｓｉの第２のｐ型半導体層（ｐ
１２層、すなわち層Ｂ）２０６の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ１２
層、すなわち層Ｂ）２０６の形成を終えた。
【０２１１】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（３）〜工程（６）によ
り、第１のｐｉｎ接合２１７の形成を終えた。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（３）〜工程（６）によ
り、第１のｐｉｎ接合２１７の形成を終えた。
【０２１２】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ4ガス、ＰＨ3
／Ｈ2ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ4ガスが２ｓ
ｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。
【０２１３】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０２１４】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
【０２１５】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ3
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０２１６】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ3に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ4ガス、ＧｅＨ4
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
2ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
【０２１７】（８−４）ａ−ＳｉのＲＦｉ型層２６２の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管４４９を通じてｉ型層堆積チャン
バー内に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃ
ｍ、Ｈ2ガスが８０ｓｃｃｍとなるように各々のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー内の圧
力は、０．７Ｔｏｒｒとなるようにコンダクタンスバル
ブの開口を調整した。次に、ＲＦ電源を０．００７Ｗ／
ｃｍ3に設定し、バイアス電極に印加し、グロー放電を
生起させ、シャッターを開けることでＭＷｉ型層上にＲ
Ｆｉ型層の形成を開始し、層厚２０ｎｍのｉ型層を形成
したところでＲＦグロー放電を止め、ＲＦ電源の出力を
切り、ＲＦｉ型層２６２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管４４９を通じてｉ型層堆積チャン
バー内に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃ
ｍ、Ｈ2ガスが８０ｓｃｃｍとなるように各々のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー内の圧
力は、０．７Ｔｏｒｒとなるようにコンダクタンスバル
ブの開口を調整した。次に、ＲＦ電源を０．００７Ｗ／
ｃｍ3に設定し、バイアス電極に印加し、グロー放電を
生起させ、シャッターを開けることでＭＷｉ型層上にＲ
Ｆｉ型層の形成を開始し、層厚２０ｎｍのｉ型層を形成
したところでＲＦグロー放電を止め、ＲＦ電源の出力を
切り、ＲＦｉ型層２６２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０２１８】（９）第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
なわち層Ａ）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
【０２１９】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ２１層、すなわち層Ａ）２０９の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ２１層、すなわち層Ａ）２０９の形成を終えた。
【０２２０】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２
０９の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２
０９の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。
【０２２１】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。
【０２２２】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（７）〜工程（１０）によ
り、第２のｐｉｎ接合２１８の形成を終えた。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（７）〜工程（１０）によ
り、第２のｐｉｎ接合２１８の形成を終えた。
【０２２３】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
【０２２４】基板４９０の温度が３５０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
内にバルブを操作してガス導入管４２９を通して導入し
た。この時、ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０
ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、堆積チャンバー
内の圧力は１．１Ｔｏｒｒとなるように調整した。
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー
内にバルブを操作してガス導入管４２９を通して導入し
た。この時、ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０
ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、堆積チャンバー
内の圧力は１．１Ｔｏｒｒとなるように調整した。
【０２２５】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０２２６】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。
【０２２７】ＲＦｉ型層２１２を形成するには、基板の
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じてｉ型
層堆積チャンバー内に流入させた。この時、Ｓｉ2Ｈ6ガ
スが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるように
各々マスコントローラーで調整した。ｉ型層堆積チャン
バー内の圧力は、０．６Ｔｏｒｒとなるようにコンダク
タンスバルブの開口を調整した。
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じてｉ型
層堆積チャンバー内に流入させた。この時、Ｓｉ2Ｈ6ガ
スが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるように
各々マスコントローラーで調整した。ｉ型層堆積チャン
バー内の圧力は、０．６Ｔｏｒｒとなるようにコンダク
タンスバルブの開口を調整した。
【０２２８】次に、ＲＦ電源を０．０７Ｗ／ｃｍ3に設
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０２２９】（１３）第１のｐ型半導体層（ｐ３１層、
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
【０２３０】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１
３の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ３１層、すなわち層Ａ）２１３の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１
３の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ３１層、すなわち層Ａ）２１３の形成を終えた。
【０２３１】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２
１３の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガス、ＣＨ4ガスの導入を止
め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２
１３の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。
【０２３２】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１３の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１３の形成を終えた。
【０２３３】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（１１）〜工程（１４）に
より、第３のｐｉｎ接合２１９の形成を終えた。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。上述した工程（１１）〜工程（１４）に
より、第３のｐｉｎ接合２１９の形成を終えた。
【０２３４】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバー４０
５をリークした。次に、ＲＦｐ型層２１４上に、透明導
電層２１５として、層厚７０ｎｍのＩＴＯを真空蒸着法
で真空蒸着した。
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバー４０
５をリークした。次に、ＲＦｐ型層２１４上に、透明導
電層２１５として、層厚７０ｎｍのＩＴＯを真空蒸着法
で真空蒸着した。
【０２３５】次に透明導電層２１２上に櫛型の穴が開い
たマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実16と称する。
たマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実16と称する。
【０２３６】（比較例１６−１）本例では、第１のｐ型
半導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例１６と異なる。また、
μｃ−Ｓｉの第２のｐ型半導体層（ｐ１２層、ｐ２２
層、ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
半導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例１６と異なる。また、
μｃ−Ｓｉの第２のｐ型半導体層（ｐ１２層、ｐ２２
層、ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
【０２３７】他の点は、実施例１６と同様とした。本例
で作製した光起電力素子は、ＳＣ比16−１と称する。以
下では、実施例１６と比較例１６−１において得られた
各６個の光起電力素子に対して行った評価試験に関して
説明する。評価試験として、各光起電力素子をＡＭ１．
５（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ
−Ｉ特性を観測した。その結果から、光起電力／入射光
電力である光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計
算した。表２６は、（ＳＣ比16−１）の測定値を１．０
として規格化した（ＳＣ実１６）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比16−１と称する。以
下では、実施例１６と比較例１６−１において得られた
各６個の光起電力素子に対して行った評価試験に関して
説明する。評価試験として、各光起電力素子をＡＭ１．
５（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ
−Ｉ特性を観測した。その結果から、光起電力／入射光
電力である光電変換効率（η）、開放電圧（ＶOC）、短
絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計
算した。表２６は、（ＳＣ比16−１）の測定値を１．０
として規格化した（ＳＣ実１６）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
【０２３８】
【表２６】 表２６から、（ＳＣ実１６）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０２３９】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表２７は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表２７は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０２４０】
【表２７】 表２７から、（ＳＣ実１６）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０２４１】（実施例１７）本例では、実施例１５と同
様に、実施例１６が光入射側をｐ層としてトリプルセル
型の光起電力素子を形成したのに代えて、光入射側をｎ
層としてトリプルセル型の光起電力素子を形成した。他
の点は、実施例１６と同様とした。
様に、実施例１６が光入射側をｐ層としてトリプルセル
型の光起電力素子を形成したのに代えて、光入射側をｎ
層としてトリプルセル型の光起電力素子を形成した。他
の点は、実施例１６と同様とした。
【０２４２】本例で作製した光起電力素子は、ＳＣ実17
と称する。 （比較例１７−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例１７と異なる。また、μｃ−Ｓｉの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。
と称する。 （比較例１７−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例１７と異なる。また、μｃ−Ｓｉの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。
【０２４３】他の点は、実施例１７と同様とした。本例
で作製した光起電力素子は、ＳＣ比１７−１と称する。
以下では、実施例１７と比較例１７−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２８は、（ＳＣ比17−１）の測
定値を１．０として規格化した（ＳＣ実17）の光電変換
効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲
線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比１７−１と称する。
以下では、実施例１７と比較例１７−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２８は、（ＳＣ比17−１）の測
定値を１．０として規格化した（ＳＣ実17）の光電変換
効率（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲
線因子（Ｆ．Ｆ．）である。
【０２４４】
【表２８】 表２８から、（ＳＣ実１７）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０２４５】また、基板内のムラ、バラツキを見るため
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表２９は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表２９は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０２４６】
【表２９】 表２９から、（ＳＣ実１７）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０２４７】（実施例１８）本例では、第１のｐ型半導
体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）
を形成する際、以下に示す条件を変えた点が実施例１６
と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。
体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）
を形成する際、以下に示す条件を変えた点が実施例１６
と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。
【０２４８】他の点は、実施例１６と同様とした。本例
で作製した光起電力素子は、ＳＣ実18と称する。この太
陽電池をＳＩＭＳで評価したところ、第１のｐ型半導体
層は、ｉ型半導体層よりも水素含有量が多い事がわかっ
た。以下では、実施例１８と比較例１６−１において得
られた各６個の光起電力素子に対して行った評価試験に
関して説明する。
で作製した光起電力素子は、ＳＣ実18と称する。この太
陽電池をＳＩＭＳで評価したところ、第１のｐ型半導体
層は、ｉ型半導体層よりも水素含有量が多い事がわかっ
た。以下では、実施例１８と比較例１６−１において得
られた各６個の光起電力素子に対して行った評価試験に
関して説明する。
【０２４９】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３０は、（ＳＣ比１６−１）の
測定値を１．０として規格化した（ＳＣ実１８）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３０は、（ＳＣ比１６−１）の
測定値を１．０として規格化した（ＳＣ実１８）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０２５０】
【表３０】 表３０から、（ＳＣ実１８）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０２５１】（実施例１９）本例では、第１のｐ型半導
体層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ
型半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、
ＣＨ4ガスが５ｓｃｃｍとなるように調整し、圧力は
２．０Ｔｏｒｒとなるように調整した。ＲＦ電力を０．
２０Ｗ／ｃｍ3に設定し、グロー放電を生起させ、表面
近傍のｉ型半導体層をｐ型化し、かつバンドギャップを
拡大して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）
１０５を形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、ＣＨ4ガスを止
め、第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５の形成を終えた。
体層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ
型半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガ
スが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、
ＣＨ4ガスが５ｓｃｃｍとなるように調整し、圧力は
２．０Ｔｏｒｒとなるように調整した。ＲＦ電力を０．
２０Ｗ／ｃｍ3に設定し、グロー放電を生起させ、表面
近傍のｉ型半導体層をｐ型化し、かつバンドギャップを
拡大して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）
１０５を形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、ＣＨ4ガスを止
め、第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５の形成を終えた。
【０２５２】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。
【０２５３】他の点は、実施例１２と同様とした。本例
で作製した光起電力素子は、ＳＣ実19と称する。以下で
は、実施例１９と比較例１２−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３１は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実９）の光電変換効率（η）、
開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
で作製した光起電力素子は、ＳＣ実19と称する。以下で
は、実施例１９と比較例１２−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３１は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実９）の光電変換効率（η）、
開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．
Ｆ．）である。
【０２５４】
【表３１】 表３１から、（ＳＣ実１９）の光起電力素子の方が、開
放電圧（ＶOC）、短絡電流（ＪSC）と曲線因子（Ｆ.
Ｆ.）が優れ、光電変換効率（η）も優れていることが
分かった。
放電圧（ＶOC）、短絡電流（ＪSC）と曲線因子（Ｆ.
Ｆ.）が優れ、光電変換効率（η）も優れていることが
分かった。
【０２５５】（実施例２０）本例では、第１のｐ型半導
体層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ
型半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化し、かつバンドギャップを拡大して第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、ＣＨ4ガスを止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。
体層（ｐ１層、すなわち層Ａ）１０５、及び、第２のｐ
型半導体層（ｐ２層、すなわち層Ｂ）１０６を形成する
際、以下に示す条件を代えた点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2
ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化し、かつバンドギャップを拡大して第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、ＣＨ4ガスを止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。
【０２５６】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスが０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。
【０２５７】他の点は、実施例１２と同様とした。本例
で作製した光起電力素子は、ＳＣ実２０と称する。以下
では、実施例２０と比較例１２−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３２は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実２０）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ実２０と称する。以下
では、実施例２０と比較例１２−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３２は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実２０）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
【０２５８】
【表３２】 表３２から、（ＳＣ実２０）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０２５９】（実施例２１）本例では、層Ｂを、ｐ型の
価電子制御剤、ｉ型半導体層のバンドギャップを拡大す
る元素、及び、ｉ型半導体層の主たる構成元素を堆積し
て形成した点が実施例１と異なる。すなわち、本例で
は、第２の導電型半導体層であるｐ型半導体層が、ｉ型
半導体層の表面をｐ型の価電子制御剤を含むプラズマに
曝すことで形成した層Ａと、前記層Ａの表面上に、ｐ型
の価電子制御剤、ｉ型半導体層のバンドギャップを拡大
する元素、及び、ｉ型半導体層の主たる構成元素を堆積
して形成した層Ｂからなる場合を検討した。
価電子制御剤、ｉ型半導体層のバンドギャップを拡大す
る元素、及び、ｉ型半導体層の主たる構成元素を堆積し
て形成した点が実施例１と異なる。すなわち、本例で
は、第２の導電型半導体層であるｐ型半導体層が、ｉ型
半導体層の表面をｐ型の価電子制御剤を含むプラズマに
曝すことで形成した層Ａと、前記層Ａの表面上に、ｐ型
の価電子制御剤、ｉ型半導体層のバンドギャップを拡大
する元素、及び、ｉ型半導体層の主たる構成元素を堆積
して形成した層Ｂからなる場合を検討した。
【０２６０】以下では、その作製方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
【０２６１】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベ、ＮＨ3ガスボンベ、Ｏ2／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベ、ＮＨ3ガスボンベ、Ｏ2／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。
【０２６２】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。
【０２６３】（５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズ
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ2ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ2ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ2ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ2ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
【０２６４】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。
【０２６５】（７）ＲＦ高周波（以下「ＲＦ」と略記す
る）電源４２２の電力を０．００５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にＲＦｎ型層の形成を開
始し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、ＲＦｎ型層１０３
の形成を終えた。
る）電源４２２の電力を０．００５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にＲＦｎ型層の形成を開
始し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、ＲＦｎ型層１０３
の形成を終えた。
【０２６６】（８）堆積チャンバー４１７内へのＳｉＨ
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
【０２６７】（１０）ｉ型層を作製するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ3に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ3に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。
【０２６８】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ 4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｐ型化して第１のｐ型
半導体層ｐ１層（層Ａ）１０５を形成した。
堆積チャンバー４１８内へのＳｉＨ 4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｐ型化して第１のｐ型
半導体層ｐ１層（層Ａ）１０５を形成した。
【０２６９】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０４及びｐ
型層堆積チャンバー４１９内へゲートバルブ４０８を開
けて基板４９０を搬送した。基板４９０の裏面を基板加
熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チャ
ンバー４１９内を不図示の真空排気ポンプにより圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。
により真空引きしておいた搬送チャンバー４０４及びｐ
型層堆積チャンバー４１９内へゲートバルブ４０８を開
けて基板４９０を搬送した。基板４９０の裏面を基板加
熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チャ
ンバー４１９内を不図示の真空排気ポンプにより圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０２７０】基板４９０の温度が２３０℃になるように
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャン
バー４１９内に不図示のバルブを操作してガス導入管４
６９を通して導入した。この時、Ｈｅガスが５０ｓｃｃ
ｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍとなるように不図示
のマスフローコントローラーで調整し層堆積チャンバー
４１９内の圧力は２．０Ｔｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャン
バー４１９内に不図示のバルブを操作してガス導入管４
６９を通して導入した。この時、Ｈｅガスが５０ｓｃｃ
ｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍとなるように不図示
のマスフローコントローラーで調整し層堆積チャンバー
４１９内の圧力は２．０Ｔｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。
【０２７１】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化して第１のｐ型半
導体層ｐ１層（層Ａ）を形成を開始し、層厚３ｎｍを形
成したところでＲＦ電源を切って、グロー放電を止め、
第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終え
た。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化して第１のｐ型半
導体層ｐ１層（層Ａ）を形成を開始し、層厚３ｎｍを形
成したところでＲＦ電源を切って、グロー放電を止め、
第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終え
た。
【０２７２】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ3／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
ガス、ＢＦ3／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
【０２７３】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＣのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＣのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。
【０２７４】不図示のバルブを閉じてｐ型層堆積チャン
バー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー４１９内へＨ2ガスを流し続けたのち、不図示のバル
ブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー４
１９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。
バー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、
ＣＨ4ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー４１９内へＨ2ガスを流し続けたのち、不図示のバル
ブを閉じてＨ2の流入も止め、ｐ型層堆積チャンバー４
１９内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。
【０２７５】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０
ｎｍ）の各層をこの順で有する櫛形の集電電極１１３を
真空蒸着法で真空蒸着した。
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０
ｎｍ）の各層をこの順で有する櫛形の集電電極１１３を
真空蒸着法で真空蒸着した。
【０２７６】以上で、本例の光起電力素子（ＳＣ実21）
の作製を終えた。 （比較例２１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２１と異なる。
また、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。
の作製を終えた。 （比較例２１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２１と異なる。
また、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。
【０２７７】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ比２１−１と称する。
以下では、実施例２１と比較例２１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３３は、（ＳＣ比２１−１）の
測定値を１．０として規格化した（ＳＣ実２１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２１−１と称する。
以下では、実施例２１と比較例２１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３３は、（ＳＣ比２１−１）の
測定値を１．０として規格化した（ＳＣ実２１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０２７８】
【表３３】 表３３から、（ＳＣ実２１）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０２７９】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表３４は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表３４は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０２８０】
【表３４】 表３４から、（ＳＣ実２１）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０２８１】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表３５は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２１−１）の測定値を
１．０として規格化した数値を示した。
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表３５は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２１−１）の測定値を
１．０として規格化した数値を示した。
【０２８２】
【表３５】 表３３と表３５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
【０２８３】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考える。 （実施例２２）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を変えた点が実
施例２１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考える。 （実施例２２）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を変えた点が実
施例２１と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
【０２８４】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ実２２と称する。 （比較例２２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２２と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。
で作製した光起電力素子は、ＳＣ実２２と称する。 （比較例２２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２２と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。
【０２８５】他の点は、実施例２２と同様とした。本例
で作製した光起電力素子は、ＳＣ比２２−１と称する。
以下では、実施例２２と比較例２２−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３６は、（ＳＣ比２２−１）の
測定値を１．０として規格化した（ＳＣ実２２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２２−１と称する。
以下では、実施例２２と比較例２２−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３６は、（ＳＣ比２２−１）の
測定値を１．０として規格化した（ＳＣ実２２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０２８６】
【表３６】 表３６から、（ＳＣ実２２）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０２８７】（実施例３）本例では、ＭＷｉ型層（マイ
クロ波ＣＶＤ法で形成したｉ型半導体層）を構成する材
料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が
実施例２１と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ
型層の作製方法を、手順にしたがって説明する。
クロ波ＣＶＤ法で形成したｉ型半導体層）を構成する材
料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点が
実施例２１と異なる。以下では、ａ−ＳｉＧｅのＭＷｉ
型層の作製方法を、手順にしたがって説明する。
【０２８８】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３
５ｓｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各
々の不図示のマスコントローラーで調整した。ｉ型層堆
積チャンバー４１８内の圧力は、６ｍＴｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３
５ｓｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各
々の不図示のマスコントローラーで調整した。ｉ型層堆
積チャンバー４１８内の圧力は、６ｍＴｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
【０２８９】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。
【０２９０】（３）不図示のバルブを閉じて、ｉ型層堆
積チャンバー４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
2ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
-5Ｔｏｒｒまで真空排気した。 （４）実施例１と同じ条件でａ−ＳｉＧｅのｉ型半導体
層の表面をｐ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する。
積チャンバー４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
2ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
-5Ｔｏｒｒまで真空排気した。 （４）実施例１と同じ条件でａ−ＳｉＧｅのｉ型半導体
層の表面をｐ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する。
【０２９１】（５）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃ
ｃｍ、Ｏ2／Ｈｅガスを０．５ｓｃｃｍ流した。第１の
ｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層ｐ２層（層Ｂ）を順次
積層した。この時、ｐ層堆積チャンバー４１９内の圧力
は２．０Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃ
ｃｍ、Ｏ2／Ｈｅガスを０．５ｓｃｃｍ流した。第１の
ｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層ｐ２層（層Ｂ）を順次
積層した。この時、ｐ層堆積チャンバー４１９内の圧力
は２．０Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。
【０２９２】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。
【０２９３】（６）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガス、Ｏ2／Ｈｅガスの流入を止め、３分間、ｐ型層堆
積チャンバー４１９内へＨ2ガスを流し続けたのち、不
図示のバルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバ４１９内およびガス配管内を１×１０-5Ｔｏｒｒ
まで真空排気した。
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガス、Ｏ2／Ｈｅガスの流入を止め、３分間、ｐ型層堆
積チャンバー４１９内へＨ2ガスを流し続けたのち、不
図示のバルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバ４１９内およびガス配管内を１×１０-5Ｔｏｒｒ
まで真空排気した。
【０２９４】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ実23と称する。 （比較例２３−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２３と異なる。
また、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。なお、第２のｐ型半導体層ｐ２
層（層Ｂ）を形成する際には、Ｈ2ガスを５０ｓｃｃ
ｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2
ガスを１ｓｃｃｍ、Ｏ2／Ｈｅガスを０．２５ｓｃｃｍ
流した。
で作製した光起電力素子は、ＳＣ実23と称する。 （比較例２３−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例２３と異なる。
また、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）
の膜厚は８ｎｍとした。なお、第２のｐ型半導体層ｐ２
層（層Ｂ）を形成する際には、Ｈ2ガスを５０ｓｃｃ
ｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2
ガスを１ｓｃｃｍ、Ｏ2／Ｈｅガスを０．２５ｓｃｃｍ
流した。
【０２９５】他の点は、実施例２３と同様とした。本例
で作製した光起電力素子は、ＳＣ比２３−１と称する。
以下では、実施例２３と比較例２３−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３７は、（ＳＣ比２３−１）の
測定値を１．０として規格化した（ＳＣ実２３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２３−１と称する。
以下では、実施例２３と比較例２３−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３７は、（ＳＣ比２３−１）の
測定値を１．０として規格化した（ＳＣ実２３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０２９６】
【表３７】 表３７から、（ＳＣ実２３）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０２９７】（実施例２４）本例では、ＭＷｉ型層（マ
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が
実施例２１と異なる。以下では、ａ−ＳｉＣのＭＷｉ型
層の作製方法を、手順にしたがって説明する。
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が
実施例２１と異なる。以下では、ａ−ＳｉＣのＭＷｉ型
層の作製方法を、手順にしたがって説明する。
【０２９８】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー４１８内に流入させた。こ
の時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓ
ｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各々の
不図示のマスコントローラーで調整した。ｉ型層堆積チ
ャンバー４１８内の圧力は、６ｍＴｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー４１８内に流入させた。こ
の時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓ
ｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各々の
不図示のマスコントローラーで調整した。ｉ型層堆積チ
ャンバー４１８内の圧力は、６ｍＴｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。
【０２９９】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。
【０３００】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内ヘのＳｉＨ4ガス、ＣＨ4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （３）ｉ型半導体層の主たる構成元素およびｉ型半導体
層のバンドギャップを拡大する元素を含む第２のｐ型半
導体層ｐ２層（層Ｂ）を形成する際、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3
／Ｈ2ガスを１ｓｃｃｍ、ＮＨ3ガスを０．１ｓｃｃｍ流
し、ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法でａ
−ＳｉＮになる条件で堆積した。この時、堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦｐ型ａ
−ＳｉＮの形成を開始し、層厚５ｎｍを形成した。
ンバー４１８内ヘのＳｉＨ4ガス、ＣＨ4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （３）ｉ型半導体層の主たる構成元素およびｉ型半導体
層のバンドギャップを拡大する元素を含む第２のｐ型半
導体層ｐ２層（層Ｂ）を形成する際、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3
／Ｈ2ガスを１ｓｃｃｍ、ＮＨ3ガスを０．１ｓｃｃｍ流
し、ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設定
し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法でａ
−ＳｉＮになる条件で堆積した。この時、堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦｐ型ａ
−ＳｉＮの形成を開始し、層厚５ｎｍを形成した。
【０３０１】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ実２４と称する。 （比較例２４−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
で作製した光起電力素子は、ＳＣ実２４と称する。 （比較例２４−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
【０３０２】他の点は、実施例２４と同様とした。本例
で作製した光起電力素子は、ＳＣ比２４−１と称する。
以下では、実施例２４と比較例２４−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３８は、（ＳＣ比２４−１）の
測定値を１．０として規格化した（ＳＣ実２４）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２４−１と称する。
以下では、実施例２４と比較例２４−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３８は、（ＳＣ比２４−１）の
測定値を１．０として規格化した（ＳＣ実２４）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０３０３】
【表３８】 表３８から、（ＳＣ実２４）の光起電力素子の方が、開
放電圧（ＶOC）が優れ、光電変換効率（η）も優れてい
ることが分かった。
放電圧（ＶOC）が優れ、光電変換効率（η）も優れてい
ることが分かった。
【０３０４】（実施例２５）本例では、実施例２１が光
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層
（層Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側
をｎ層として層構成を基体／ｐ層／ｉ層／ｎ１層（層
Ａ）／ｎ２層（層Ｂ）とした点が異なる。以下では、本
例の光起電力素子の作製方法を、手順にしたがって説明
する。
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層
（層Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側
をｎ層として層構成を基体／ｐ層／ｉ層／ｎ１層（層
Ａ）／ｎ２層（層Ｂ）とした点が異なる。以下では、本
例の光起電力素子の作製方法を、手順にしたがって説明
する。
【０３０５】（１）ａ−ＳｉのＲＦｐ層１０３を形成す
るには、Ｈ2ガスを堆積チャンバー４１９内にガス導入
管４１９を通して導入し、Ｈ2ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１９内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
るには、Ｈ2ガスを堆積チャンバー４１９内にガス導入
管４１９を通して導入し、Ｈ2ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１９内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
【０３０６】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。
【０３０７】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉのｐ型半導体
層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉのｐ型半導体
層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。
【０３０８】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。
【０３０９】ｉ型層を作製するには、基板４９０の温度
が３５０℃になるように基板加熱用ヒーター４１１を設
定し、基板が十分加熱されたところで不図示のバルブを
徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４
９を通じてｉ型層堆積チャンバー４１８内に流入させ
た。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１
００ｓｃｃｍとなるように各々の不図示のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー４１８内の圧
力は、５ｍＴｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。
が３５０℃になるように基板加熱用ヒーター４１１を設
定し、基板が十分加熱されたところで不図示のバルブを
徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４
９を通じてｉ型層堆積チャンバー４１８内に流入させ
た。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１
００ｓｃｃｍとなるように各々の不図示のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー４１８内の圧
力は、５ｍＴｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。
【０３１０】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
3に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。
3に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。
【０３１１】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内へのＳｉＨ4ガスの流入を止め、２分間
ｉ型層堆積チャンバー４１８内へＨ2ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤を含むプラズマにさら
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）１０５を形成するに
は、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０２及びｎ型層堆積チャン
バー４１７内へゲートバルブ４０７を開けて基板４９０
を搬送した。
ンバー４１８内へのＳｉＨ4ガスの流入を止め、２分間
ｉ型層堆積チャンバー４１８内へＨ2ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤を含むプラズマにさら
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）１０５を形成するに
は、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０２及びｎ型層堆積チャン
バー４１７内へゲートバルブ４０７を開けて基板４９０
を搬送した。
【０３１２】（７）基板４９０の裏面を基板加熱用ヒー
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内に不
図示のバルブを操作してガス導入管４２９を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ 3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し層堆積チャンバー４１７内の圧力
は０．５Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＳｉＨ
4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー４１７内に不
図示のバルブを操作してガス導入管４２９を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ 3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し層堆積チャンバー４１７内の圧力
は０．５Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。
【０３１３】ＲＦ電源４２３の電力を０．０１５Ｗ／ｃ
ｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｎ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｎ型化して第１のｎ型
半導体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｎ型半導体層ｎ１層１０５の形成を終えた。
ｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｎ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｎ型化して第１のｎ型
半導体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｎ型半導体層ｎ１層１０５の形成を終えた。
【０３１４】（８）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガス
を０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、
Ｏ2／Ｈｅガスを５ｓｃｃｍ流した。第１のｎ型半導体
層ｎ１層（層Ａ）上にｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｎ型半導体層ｎ２層（層Ｂ）を順次積層した。
この時、層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガス
を０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、
Ｏ2／Ｈｅガスを５ｓｃｃｍ流した。第１のｎ型半導体
層ｎ１層（層Ａ）上にｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｎ型半導体層ｎ２層（層Ｂ）を順次積層した。
この時、層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。
【０３１５】ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ3
に設定し、プラズマ形成用カップ４２１にＲＦ電力を導
入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｎ型層の形成を終えた。
に設定し、プラズマ形成用カップ４２１にＲＦ電力を導
入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｎ型層の形成を終えた。
【０３１６】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガ
ス、Ｏ2／Ｈｅガスの流入を止め、３分間、ｎ型層堆積
チャンバー４１７内へＨ2ガスを流し続けたのち、不図
示のバルブを閉じてＨ2の流入も止め、ｎ型層堆積チャ
ンバ４１７内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。次にあらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へ基板４９０を搬送し、不図示のリークバルブを開
けて、アンロードチャンバー４０５をリークした。
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガ
ス、Ｏ2／Ｈｅガスの流入を止め、３分間、ｎ型層堆積
チャンバー４１７内へＨ2ガスを流し続けたのち、不図
示のバルブを閉じてＨ2の流入も止め、ｎ型層堆積チャ
ンバ４１７内およびガス配管内を１×１０-5Ｔｏｒｒま
で真空排気した。次にあらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へ基板４９０を搬送し、不図示のリークバルブを開
けて、アンロードチャンバー４０５をリークした。
【０３１７】（１０）ｎ型層上に、透明導電層１０７と
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／
Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の集電電
極１１３を真空蒸着法で真空蒸着した。他の点は、実施
例２１と同様とした。
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／
Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の集電電
極１１３を真空蒸着法で真空蒸着した。他の点は、実施
例２１と同様とした。
【０３１８】本例で作製した光起電力素子は、ＳＣ実２
５と称する。 （比較例２５−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例２５と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。
５と称する。 （比較例２５−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例２５と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。
【０３１９】他の点は、実施例２５と同様とした。本例
で作製した光起電力素子は、ＳＣ比２５−１と称する。
以下では、実施例２５と比較例２５−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３９は、（ＳＣ比２５−１）の
測定値を１．０として規格化した（ＳＣ実２５）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２５−１と称する。
以下では、実施例２５と比較例２５−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３９は、（ＳＣ比２５−１）の
測定値を１．０として規格化した（ＳＣ実２５）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０３２０】
【表３９】 表３９から、（ＳＣ実２５）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０３２１】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４０は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４０は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０３２２】
【表４０】 表４０から、（ＳＣ実２５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０３２３】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表４１は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２５−１）の測定値を
１．０として規格化した数値を示した。
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表４１は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２５−１）の測定値を
１．０として規格化した数値を示した。
【０３２４】
【表４１】 表３９と表４１を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
【０３２５】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考えた。 （実施例２６）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考えた。 （実施例２６）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。
【０３２６】本例の光起電力素子の層構成は、基板２０
１／裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ
接合／第３のｐｉｎ接合／透明電極２１５／集電電極２
１６である。また、各ｐｉｎ接合は、基板側から以下の
層構成とした。以下に、本例における各ｐｉｎ接合の層
構成を示した。第１のｐｉｎ接合２１７は、裏面電極２
０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭ
Ｗｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６
１／ｉ型半導体層（ＲＦｉ型層２６１）の表面をｐ型の
価電子制御剤を含むプラズマに曝すことで形成した第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ
型の価電子制御剤、ｉ型半導体層のバンドギャップを拡
大する元素、及び、ｉ型半導体層の主たる構成元素を堆
積して形成した第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６、とした。第２のｐｉｎ接合２１８は、
第１のｐｉｎ接合２１７の側から順に、ａ−ＳｉのＲＦ
ｎ型層（ｎ２層）２０７／ａ−ＳｉのＲＦｉ型層２５２
／ａ−ＳｉＧｅのＭＷｉ型層（ｉ２層）２０８／ａ−Ｓ
ｉのＲＦｉ型層２６２／ｉ型半導体層（ＲＦｉ型層２６
２）の表面をｐ型の価電子制御剤を含むプラズマに曝す
ことで形成した第１のｐ型半導体層（ｐ２１層、すなわ
ち層Ａ）２０９／ｐ型の価電子制御剤、ｉ型半導体層の
バンドギャップを拡大する元素、及び、ｉ型半導体層の
主たる構成元素を堆積して形成した第２のｐ型半導体層
（ｐ２２層、すなわち層Ｂ）２１０、とした。
１／裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ
接合／第３のｐｉｎ接合／透明電極２１５／集電電極２
１６である。また、各ｐｉｎ接合は、基板側から以下の
層構成とした。以下に、本例における各ｐｉｎ接合の層
構成を示した。第１のｐｉｎ接合２１７は、裏面電極２
０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭ
Ｗｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６
１／ｉ型半導体層（ＲＦｉ型層２６１）の表面をｐ型の
価電子制御剤を含むプラズマに曝すことで形成した第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ
型の価電子制御剤、ｉ型半導体層のバンドギャップを拡
大する元素、及び、ｉ型半導体層の主たる構成元素を堆
積して形成した第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６、とした。第２のｐｉｎ接合２１８は、
第１のｐｉｎ接合２１７の側から順に、ａ−ＳｉのＲＦ
ｎ型層（ｎ２層）２０７／ａ−ＳｉのＲＦｉ型層２５２
／ａ−ＳｉＧｅのＭＷｉ型層（ｉ２層）２０８／ａ−Ｓ
ｉのＲＦｉ型層２６２／ｉ型半導体層（ＲＦｉ型層２６
２）の表面をｐ型の価電子制御剤を含むプラズマに曝す
ことで形成した第１のｐ型半導体層（ｐ２１層、すなわ
ち層Ａ）２０９／ｐ型の価電子制御剤、ｉ型半導体層の
バンドギャップを拡大する元素、及び、ｉ型半導体層の
主たる構成元素を堆積して形成した第２のｐ型半導体層
（ｐ２２層、すなわち層Ｂ）２１０、とした。
【０３２７】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤、ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して形
成した第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
２１４、とした。
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤、ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して形
成した第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
２１４、とした。
【０３２８】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０-5Ｔｏｒｒになるまで真空排気した。
【０３２９】（２）あらかじめ真空排気ポンプにより真
空引きしておいた搬送チャンバー及び堆積チャンバー内
へゲートバルブを開けて搬送した。基板の裏面を基板加
熱用ヒーターに密着させ加熱し、堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
空引きしておいた搬送チャンバー及び堆積チャンバー内
へゲートバルブを開けて搬送した。基板の裏面を基板加
熱用ヒーターに密着させ加熱し、堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
【０３３０】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
【０３３１】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室チャンバー内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室チャンバー内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０３３２】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
【０３３３】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
【０３３４】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０３３５】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
【０３３６】次に、ＲＦ電源を０．２Ｗ／ｍ3に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を形成し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０４の形成を終えた。
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を形成し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０４の形成を終えた。
【０３３７】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０３３８】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０３３９】（５）第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管４６９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガ
スが５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒ
となるようにコンダクタンスバルブの開口を調整した。
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管４６９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガ
スが５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒ
となるようにコンダクタンスバルブの開口を調整した。
【０３４０】ＲＦ電源の電力を０．１Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ１１
層、すなわち層Ａ）２０５の形成を開始し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の形成を終えた。
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ１１
層、すなわち層Ａ）２０５の形成を開始し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の形成を終えた。
【０３４１】（６）第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０３４２】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成を終えた。
【０３４３】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（３）〜工程
（６）により、第１のｐｉｎ接合２１７の形成を終え
た。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（３）〜工程
（６）により、第１のｐｉｎ接合２１７の形成を終え
た。
【０３４４】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
【０３４５】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管４２９を通して導入した。こ
の時、ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃ
ｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマス
フローコントローラーで調整し、堆積チャンバー内の圧
力は１．１Ｔｏｒｒとなるように調整した。
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管４２９を通して導入した。こ
の時、ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃ
ｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマス
フローコントローラーで調整し、堆積チャンバー内の圧
力は１．１Ｔｏｒｒとなるように調整した。
【０３４６】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０３４７】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
【０３４８】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
【０３４９】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０３５０】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
【０３５１】次に、ＲＦ電源を０．２Ｗ／ｍ3に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。
【０３５２】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０３５３】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０３５４】（９）第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。
なわち層Ａ）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。
【０３５５】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ２
１層、すなわち層Ａ）２０９の形成を開始し、層厚３ｎ
ｍを形成したところでＲＦ電源を切って、グロー放電を
止め、第１のｐ型半導体層（ｐ２１層）２０９の形成を
終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ２
１層、すなわち層Ａ）２０９の形成を開始し、層厚３ｎ
ｍを形成したところでＲＦ電源を切って、グロー放電を
止め、第１のｐ型半導体層（ｐ２１層）２０９の形成を
終えた。
【０３５６】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。
【０３５７】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ２２層、すなわ
ち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
２１０の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ２２層、すなわ
ち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
２１０の形成を終えた。
【０３５８】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（７）〜工程
（１０）により、第２のｐｉｎ接合２１８の形成を終え
た。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（７）〜工程
（１０）により、第２のｐｉｎ接合２１８の形成を終え
た。
【０３５９】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
【０３６０】基板の温度が３５０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
【０３６１】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０３６２】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。
【０３６３】ＲＦｉ型層２１２を形成するには、基板の
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じてｉ型
層堆積チャンバー内に流入させた。この時、Ｓｉ2Ｈ6ガ
スが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるように
各々のマスコントローラーで調整した。ｉ型層堆積チャ
ンバー内の圧力は、０．６Ｔｏｒｒとなるようにコンダ
クタンスバルブの開口を調整した。
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管を通じてｉ型
層堆積チャンバー内に流入させた。この時、Ｓｉ2Ｈ6ガ
スが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなるように
各々のマスコントローラーで調整した。ｉ型層堆積チャ
ンバー内の圧力は、０．６Ｔｏｒｒとなるようにコンダ
クタンスバルブの開口を調整した。
【０３６４】次に、ＲＦ電源を０．０７Ｗ／ｃｍ3に設
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０３６５】（１３）第１のｐ型半導体層（ｐ３１層、
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。
【０３６６】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ３
１層、すなわち層Ａ）２１３の形成を開始し、層厚３ｎ
ｍを形成したところでＲＦ電源を切って、グロー放電を
止め、第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）
２１３の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ３
１層、すなわち層Ａ）２１３の形成を開始し、層厚３ｎ
ｍを形成したところでＲＦ電源を切って、グロー放電を
止め、第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）
２１３の形成を終えた。
【０３６７】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。
【０３６８】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ３２層、すなわ
ち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ３２層）２１３の形成を
終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ３２層、すなわ
ち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ３２層）２１３の形成を
終えた。
【０３６９】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（１１）〜工
程（１４）により、第３のｐｉｎ接合２１９の形成を終
えた。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（１１）〜工
程（１４）により、第３のｐｉｎ接合２１９の形成を終
えた。
【０３７０】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。
【０３７１】次に透明導電層２１２上に櫛型の穴が開い
たマスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００
ｎｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実２６と称する。
たマスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００
ｎｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実２６と称する。
【０３７２】（比較例２６−１）本例では、第１のｐ型
半導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例２６と異なる。また、
μｃ−ＳｉＣの第２のｐ型半導体層（ｐ１２層、ｐ２２
層、ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
半導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例２６と異なる。また、
μｃ−ＳｉＣの第２のｐ型半導体層（ｐ１２層、ｐ２２
層、ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
【０３７３】他の点は、実施例２６と同様とした。本例
で作製した光起電力素子は、ＳＣ比２６−１と称する。
以下では、実施例２６と比較例２６−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４２は、（ＳＣ比２６−１）の
測定値を１．０として規格化した（ＳＣ実２６）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２６−１と称する。
以下では、実施例２６と比較例２６−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４２は、（ＳＣ比２６−１）の
測定値を１．０として規格化した（ＳＣ実２６）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０３７４】
【表４２】 表４２から、（ＳＣ実２６）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０３７５】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４３は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４３は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０３７６】
【表４３】 表４３から、（ＳＣ実２６）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０３７７】（実施例２７）本例では、実施例２５と同
様に、実施例２６が光入射側をｐ層としてトリプルセル
型の光起電力素子を形成したのに代えて、光入射側をｎ
層としてトリプルセル型の光起電力素子を形成した点が
異なる。他の点は、実施例２６と同様とした。
様に、実施例２６が光入射側をｐ層としてトリプルセル
型の光起電力素子を形成したのに代えて、光入射側をｎ
層としてトリプルセル型の光起電力素子を形成した点が
異なる。他の点は、実施例２６と同様とした。
【０３７８】以下では、本例の光起電力素子の作製方法
における、ｎ型層の形成について説明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。
における、ｎ型層の形成について説明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。
【０３７９】（２）前記第１のｎ型半導体層（ｎ１１
層、ｎ２１層、ｎ３１層、すなわち層Ａ）の表面上に、
ｎ型の価電子制御剤、ｉ型半導体層のバンドギャップを
拡大する元素、ｉ型半導体層の主たる構成元素を堆積し
て、第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２
層、すなわち層Ｂ）を層厚５ｎｍ形成した。本例で作製
した光起電力素子は、ＳＣ実２７と称する。
層、ｎ２１層、ｎ３１層、すなわち層Ａ）の表面上に、
ｎ型の価電子制御剤、ｉ型半導体層のバンドギャップを
拡大する元素、ｉ型半導体層の主たる構成元素を堆積し
て、第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２
層、すなわち層Ｂ）を層厚５ｎｍ形成した。本例で作製
した光起電力素子は、ＳＣ実２７と称する。
【０３８０】（比較例２７−１）本例では、第１のｎ型
半導体層（ｎ１１層、ｎ２１層、ｎ３１層、すなわち層
Ａ）を形成しなかった点が実施例７と異なる。また、ａ
−ＳｉＯの第２のｎ型半導体層（ｎ１２層、ｎ２２層、
ｎ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
半導体層（ｎ１１層、ｎ２１層、ｎ３１層、すなわち層
Ａ）を形成しなかった点が実施例７と異なる。また、ａ
−ＳｉＯの第２のｎ型半導体層（ｎ１２層、ｎ２２層、
ｎ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
【０３８１】他の点は、実施例２７と同様とした。本例
で作製した光起電力素子は、ＳＣ比２７−１と称する。
以下では、実施例２７と比較例２７−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４４は、（ＳＣ比２７−１）の
測定値を１．０として規格化した（ＳＣ実２７）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２７−１と称する。
以下では、実施例２７と比較例２７−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４４は、（ＳＣ比２７−１）の
測定値を１．０として規格化した（ＳＣ実２７）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０３８２】
【表４４】 表４４から、（ＳＣ実２７）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０３８３】また、基板内のムラ、バラツキを見るため
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４５は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４５は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０３８４】
【表４５】 表４５から、（ＳＣ実２７）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０３８５】（実施例２８）本例では、第１のｐ型半導
体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）
を形成する際、以下に示す条件を代えた点が実施例２６
と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。
体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）
を形成する際、以下に示す条件を代えた点が実施例２６
と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍとし
た。
【０３８６】他の点は、実施例２６と同様とした。本例
で作製した光起電力素子は、ＳＣ実２８と称する。この
太陽電池をＳＩＭＳで評価したところ、第１のｐ型半導
体層（すなわち層Ａ）は、ｉ型半導体層よりも水素含有
量が多い事がわかった。以下では、実施例２８と比較例
２６−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。
で作製した光起電力素子は、ＳＣ実２８と称する。この
太陽電池をＳＩＭＳで評価したところ、第１のｐ型半導
体層（すなわち層Ａ）は、ｉ型半導体層よりも水素含有
量が多い事がわかった。以下では、実施例２８と比較例
２６−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。
【０３８７】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４６は、（ＳＣ比２６−１）の
測定値を１．０として規格化した（ＳＣ実２８）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４６は、（ＳＣ比２６−１）の
測定値を１．０として規格化した（ＳＣ実２８）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０３８８】
【表４６】 表４６から、（ＳＣ実２８）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０３８９】（実施例２９）本例では、層Ａを、ｉ型半
導体層の表面をｐ型の価電子制御剤及びｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマに曝すこ
とで形成し、かつ、層Ｂを、ｐ型の価電子制御剤、ｉ型
半導体層のバンドギャップを拡大する元素、及び、ｉ型
半導体層の主たる構成元素を堆積して形成した点が実施
例１と異なる。
導体層の表面をｐ型の価電子制御剤及びｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマに曝すこ
とで形成し、かつ、層Ｂを、ｐ型の価電子制御剤、ｉ型
半導体層のバンドギャップを拡大する元素、及び、ｉ型
半導体層の主たる構成元素を堆積して形成した点が実施
例１と異なる。
【０３９０】すなわち、本例では、第２の導電型半導体
層であるｐ型半導体層が、ｉ型半導体層の表面をｐ型の
価電子制御剤及びｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマに曝すことで形成した層Ａと、
前記層Ａの表面上に、ｐ型の価電子制御剤、ｉ型半導体
層のバンドギャップを拡大する元素、及び、ｉ型半導体
層の主たる構成元素を堆積して形成した層Ｂからなる場
合を検討した。
層であるｐ型半導体層が、ｉ型半導体層の表面をｐ型の
価電子制御剤及びｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマに曝すことで形成した層Ａと、
前記層Ａの表面上に、ｐ型の価電子制御剤、ｉ型半導体
層のバンドギャップを拡大する元素、及び、ｉ型半導体
層の主たる構成元素を堆積して形成した層Ｂからなる場
合を検討した。
【０３９１】以下では、その作製方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ2のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。
【０３９２】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベ、ＮＨ3ガスボンベ、Ｏ2／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ4ガスボンベ、ＳｉＦ4ガスボンベ、ＳｉＨ4
／Ｈ2（希釈度：１０％）ガスボンベ、ＣＨ4ガスボン
ベ、Ｃ2Ｈ6ガスボンベ、ＧｅＨ4ガスボンベ、ＧｅＦ4ガ
スボンベ、Ｓｉ 2Ｈ6ガスボンベ、ＰＨ3／Ｈ2（Ｈ2で希
釈したＰＨ3ガス、希釈度：２％）ガスボンベ、ＢＦ3／
Ｈ2（希釈度：１％）ガスボンベ、ＢＦ3／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ2ガスボンベ、Ｈｅガスボン
ベ、ＮＨ3ガスボンベ、Ｏ2／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。
【０３９３】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。
【０３９４】（５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズ
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ2ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ2ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ2ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ2ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
【０３９５】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ4ガス
が２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。
【０３９６】（７）ＲＦ高周波（以下「ＲＦ」と略記す
る）電源４２２の電力を０．００５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にＲＦｎ型層の形成を開
始し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、ＲＦｎ型層１０３
の形成を終えた。
る）電源４２２の電力を０．００５Ｗ／ｃｍ3に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にＲＦｎ型層の形成を開
始し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、ＲＦｎ型層１０３
の形成を終えた。
【０３９７】（８）堆積チャンバー４１７内へのＳｉＨ
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
4ガス、ＰＨ3／Ｈ2の流入を止め、５分間、堆積室内へ
Ｈ2ガスを流し続けたのち、Ｈ2の流入も止め、堆積室内
およびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０-5Ｔｏｒｒになるまで真空排気
した。
【０３９８】（１０）ｉ型層を作製するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。
【０３９９】（１１）ＲＦ電源４２４を０．５０Ｗ／ｃ
ｍ3に設定し、バイアス電極４２８に印加した。その
後、不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ
3に設定し、マイクロ波導入用導波管４２６、及びマイ
クロ波導入用窓４２５を通じてｉ型層堆積チャンバー４
１８内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッター４２７を開けることでｎ型層上にｉ型層
の作製を開始し、層厚０．１μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ｉ型層１０４の作製を終えた。
ｍ3に設定し、バイアス電極４２８に印加した。その
後、不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ
3に設定し、マイクロ波導入用導波管４２６、及びマイ
クロ波導入用窓４２５を通じてｉ型層堆積チャンバー４
１８内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッター４２７を開けることでｎ型層上にｉ型層
の作製を開始し、層厚０．１μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ｉ型層１０４の作製を終えた。
【０４００】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ 4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。
堆積チャンバー４１８内へのＳｉＨ 4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。
【０４０１】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０４及びｐ
型層堆積チャンバー４１９内へゲートバルブ４０８を開
けて基板４９０を搬送した。基板４９０の裏面を基板加
熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チャ
ンバー４１９内を不図示の真空排気ポンプにより圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。
により真空引きしておいた搬送チャンバー４０４及びｐ
型層堆積チャンバー４１９内へゲートバルブ４０８を開
けて基板４９０を搬送した。基板４９０の裏面を基板加
熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チャ
ンバー４１９内を不図示の真空排気ポンプにより圧力が
約１×１０-5Ｔｏｒｒになるまで真空排気した。
【０４０２】基板４９０の温度が２３０℃になるように
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガ
スが５ｓｃｃｍとなるように不図示のマスフローコント
ローラーで調整し層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ3／Ｈｅガスが５ｓｃｃｍ、ＣＨ4ガ
スが５ｓｃｃｍとなるように不図示のマスフローコント
ローラーで調整し層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。
【０４０３】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）を形
成を開始し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｐ型半導体層ｐ１層
（層Ａ）１０５の形成を終えた。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）を形
成を開始し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｐ型半導体層ｐ１層
（層Ａ）１０５の形成を終えた。
【０４０４】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ3／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
ガス、ＢＦ3／Ｈｅガスの流入を止め、Ｈ2ガスを５０ｓ
ｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．５ｓｃｃｍ、ＢＦ3／
Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
【０４０５】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＣの第２のｐ
型半導体層ｐ２層（層Ｂ）の形成を開始し、層厚５ｎｍ
のＲＦｐ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｐ型層の形成を終えた。不図
示のバルブを閉じてｐ型層堆積チャンバー４１９内への
ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入
を止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2
ガスを流し続けたのち、不図示のバルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー４１９内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＣの第２のｐ
型半導体層ｐ２層（層Ｂ）の形成を開始し、層厚５ｎｍ
のＲＦｐ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｐ型層の形成を終えた。不図
示のバルブを閉じてｐ型層堆積チャンバー４１９内への
ＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流入
を止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2
ガスを流し続けたのち、不図示のバルブを閉じてＨ2の
流入も止め、ｐ型層堆積チャンバー４１９内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４０６】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。
【０４０７】以上で、本例の光起電力素子（ＳＣ実２
９）の作製を終えた。 （比較例２９−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１と異なる。ま
た、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
９）の作製を終えた。 （比較例２９−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例１と異なる。ま
た、ａ−ＳｉＣの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
【０４０８】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ比２９−１と称する。
以下では、実施例２９と比較例２９−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４７は、（ＳＣ比２９−１）の
測定値を１．０として規格化した（ＳＣ実２９）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比２９−１と称する。
以下では、実施例２９と比較例２９−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４７は、（ＳＣ比２９−１）の
測定値を１．０として規格化した（ＳＣ実２９）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０４０９】
【表４７】 表４７から、（ＳＣ実２９）の光起電力素子の方が、開
放電圧（ＶOC）及び曲線因子（Ｆ．Ｆ．）が優れ、光電
変換効率（η）において特に優れていることが分かっ
た。
放電圧（ＶOC）及び曲線因子（Ｆ．Ｆ．）が優れ、光電
変換効率（η）において特に優れていることが分かっ
た。
【０４１０】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４８は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４８は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０４１１】
【表４８】 表４８から、（ＳＣ実２９）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０４１２】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表４９は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２９−１）の測定値を
１．０として規格化した数値を示した。
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表４９は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２９−１）の測定値を
１．０として規格化した数値を示した。
【０４１３】
【表４９】 表４７と表４９を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
【０４１４】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考える。 （実施例３０）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を代えた点が実
施例２９と異なる。
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考える。 （実施例３０）本例では、第２のｐ型半導体層ｐ２層
（層Ｂ）を形成する際、以下に示す条件を代えた点が実
施例２９と異なる。
【０４１５】（１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／
Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃ
ｃｍ、ＣＨ4ガスを２．５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
Ｈ2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃ
ｃｍ、ＣＨ4ガスを２．５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ3に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。
【０４１６】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ実３０と称する。 （比較例３０−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３０と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。
で作製した光起電力素子は、ＳＣ実３０と称する。 （比較例３０−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３０と異なる。
また、μｃ−ＳｉＣの第２のｐ型半導体層ｐ２層（層
Ｂ）の膜厚は８ｎｍとした。
【０４１７】他の点は、実施例３０と同様とした。本例
で作製した光起電力素子は、ＳＣ比３０−１と称する。
以下では、実施例３０と比較例３０−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５０は、（ＳＣ比３０−１）の
測定値を１．０として規格化した（ＳＣ実３０）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比３０−１と称する。
以下では、実施例３０と比較例３０−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５０は、（ＳＣ比３０−１）の
測定値を１．０として規格化した（ＳＣ実３０）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０４１８】
【表５０】 表５０から、（ＳＣ実３０）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０４１９】（実施例３１）本例では、ＭＷｉ型層（マ
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点
が実施例２９と異なる。以下では、ａ−ＳｉＧｅのＭＷ
ｉ型層の作製方法を、手順にしたがって説明する。
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＧｅを用いた点
が実施例２９と異なる。以下では、ａ−ＳｉＧｅのＭＷ
ｉ型層の作製方法を、手順にしたがって説明する。
【０４２０】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３
５ｓｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各
々の不図示のマスコントローラーで調整した。ｉ型層堆
積チャンバー４１８内の圧力は、６ｍＴｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＧｅＨ4ガス、Ｈ2ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＧｅＨ4ガスが３
５ｓｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各
々の不図示のマスコントローラーで調整した。ｉ型層堆
積チャンバー４１８内の圧力は、６ｍＴｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。
【０４２１】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。
【０４２２】（３）不図示のバルブを閉じて、ｉ型層堆
積チャンバー４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
2ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
-5Ｔｏｒｒまで真空排気した。 （４）ａ−ＳｉＧｅのｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈｅガスを堆積チャンバ
ー導入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3
／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈｅガスが５ｓｃｃｍ
となるように不図示のマスフローコントローラーで調整
し圧力は２．０Ｔｏｒｒとなるよう調整した。
積チャンバー４１８内へのＳｉＨ4ガス、ＧｅＨ4ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
2ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
-5Ｔｏｒｒまで真空排気した。 （４）ａ−ＳｉＧｅのｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅ
ガス、ＢＦ3／Ｈｅガス、Ｏ2／Ｈｅガスを堆積チャンバ
ー導入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3
／Ｈｅガスが５ｓｃｃｍ、Ｏ2／Ｈｅガスが５ｓｃｃｍ
となるように不図示のマスフローコントローラーで調整
し圧力は２．０Ｔｏｒｒとなるよう調整した。
【０４２３】ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層を形成を開始し、層厚３
ｎｍを形成したところでＲＦ電源を切って、グロー放電
を止め、第１のｐ型半導体層ｐ１層１０５の形成を終え
た。
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層を形成を開始し、層厚３
ｎｍを形成したところでＲＦ電源を切って、グロー放電
を止め、第１のｐ型半導体層ｐ１層１０５の形成を終え
た。
【０４２４】（５）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃ
ｃｍ、Ｏ2／Ｈｅガスを０．５ｓｃｃｍ流した。第１の
ｐ型半導体層ｐ１層上にｉ型半導体層の主たる構成元素
およびｉ型半導体層のバンドギャップを拡大する元素を
含む第２のｐ型半導体層ｐ２層を順次積層した。この
時、ｐ層堆積チャンバー４１９内の圧力は２．０Ｔｏｒ
ｒとなるように不図示のコンダクタンスバルブの開口を
調整した。
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスを０．５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを０．５ｓｃ
ｃｍ、Ｏ2／Ｈｅガスを０．５ｓｃｃｍ流した。第１の
ｐ型半導体層ｐ１層上にｉ型半導体層の主たる構成元素
およびｉ型半導体層のバンドギャップを拡大する元素を
含む第２のｐ型半導体層ｐ２層を順次積層した。この
時、ｐ層堆積チャンバー４１９内の圧力は２．０Ｔｏｒ
ｒとなるように不図示のコンダクタンスバルブの開口を
調整した。
【０４２５】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層の
形成を開始し、層厚５ｎｍのＲＦｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、本発明のｐ
型層の形成を終えた。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層の
形成を開始し、層厚５ｎｍのＲＦｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、本発明のｐ
型層の形成を終えた。
【０４２６】（６）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガス、Ｏ2／Ｈｅガスの流入を止め、３分間、ｐ型層堆
積チャンバー４１９内へＨ2ガスを流し続けたのち、不
図示のバルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバ４１９内およびガス配管内を１×１０-5Ｔｏｒｒ
まで真空排気した。
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガス、Ｏ2／Ｈｅガスの流入を止め、３分間、ｐ型層堆
積チャンバー４１９内へＨ2ガスを流し続けたのち、不
図示のバルブを閉じてＨ2の流入も止め、ｐ型層堆積チ
ャンバ４１９内およびガス配管内を１×１０-5Ｔｏｒｒ
まで真空排気した。
【０４２７】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ実３１と称する。 （比較例３１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
で作製した光起電力素子は、ＳＣ実３１と称する。 （比較例３１−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例３と異なる。ま
た、ａ−ＳｉＯの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
【０４２８】他の点は、実施例３１と同様とした。本例
で作製した光起電力素子は、ＳＣ比３１−１と称する。
以下では、実施例３１と比較例３１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５１は、（ＳＣ比３１−１）の
測定値を１．０として規格化した（ＳＣ実３１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比３１−１と称する。
以下では、実施例３１と比較例３１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５１は、（ＳＣ比３１−１）の
測定値を１．０として規格化した（ＳＣ実３１）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０４２９】
【表５１】 表５１から、（ＳＣ実３１）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０４３０】（実施例３２）本例では、ＭＷｉ型層（マ
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が
実施例２９と異なる。以下では、ａ−ＳｉＣのＭＷｉ型
層の作製方法を、手順にしたがって説明する。
イクロ波ＣＶＤ法で形成したｉ型半導体層）を構成する
材料として、ａ−Ｓｉに代えてａ−ＳｉＣを用いた点が
実施例２９と異なる。以下では、ａ−ＳｉＣのＭＷｉ型
層の作製方法を、手順にしたがって説明する。
【０４３１】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー４１８内に流入させた。こ
の時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓ
ｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各々の
不図示のマスコントローラーで調整した。ｉ型層堆積チ
ャンバー４１８内の圧力は、６ｍＴｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ 4ガス、ＣＨ4ガス、Ｈ2ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー４１８内に流入させた。こ
の時、ＳｉＨ4ガスが５０ｓｃｃｍ、ＣＨ4ガスが３５ｓ
ｃｃｍ、Ｈ2ガスが１２０ｓｃｃｍとなるように各々の
不図示のマスコントローラーで調整した。ｉ型層堆積チ
ャンバー４１８内の圧力は、６ｍＴｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。
【０４３２】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ3
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ3に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。
【０４３３】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内ヘのＳｉＨ4ガス、ＣＨ4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （３）ａ−ＳｉＣのｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化しかつバンドギャップを拡大して
第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅガ
ス、ＢＦ3／Ｈｅガス、ＮＨ3ガスを堆積チャンバーへ導
入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈ
ｅガスが５ｓｃｃｍ、ＮＨ3ガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し、圧力
は２．０Ｔｏｒｒとなるよう調整した。
ンバー４１８内ヘのＳｉＨ4ガス、ＣＨ4ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ2ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０-5Ｔｏｒ
ｒまで真空排気した。 （３）ａ−ＳｉＣのｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化しかつバンドギャップを拡大して
第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅガ
ス、ＢＦ3／Ｈｅガス、ＮＨ3ガスを堆積チャンバーへ導
入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈ
ｅガスが５ｓｃｃｍ、ＮＨ3ガスが５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し、圧力
は２．０Ｔｏｒｒとなるよう調整した。
【０４３４】ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層を形成し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層１０５の形成を終えた。
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層を形成し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層１０５の形成を終えた。
【０４３５】（４）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃ
ｍ、ＮＨ3ガスを０．１ｓｃｃｍ流した。第１のｐ型半
導体層ｐ１層上にｉ型半導体層の主たる構成元素および
ｉ型半導体層のバンドギャップを拡大する元素を含む第
２のｐ型半導体層ｐ２層を順次積層した。この時、ｐ層
堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなる
ように不図示のコンダクタンスバルブの開口を調整し
た。
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ
2ガスを０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃ
ｍ、ＮＨ3ガスを０．１ｓｃｃｍ流した。第１のｐ型半
導体層ｐ１層上にｉ型半導体層の主たる構成元素および
ｉ型半導体層のバンドギャップを拡大する元素を含む第
２のｐ型半導体層ｐ２層を順次積層した。この時、ｐ層
堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなる
ように不図示のコンダクタンスバルブの開口を調整し
た。
【０４３６】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＮのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層の
形成を開始し、層厚５ｎｍのＲＦｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、本発明のｐ
型層の形成を終えた。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＮのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層の
形成を開始し、層厚５ｎｍのＲＦｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、本発明のｐ
型層の形成を終えた。
【０４３７】（５）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガス、ＮＨ3ガスの流入を止め、３分間、ｐ型層堆積チ
ャンバー４１９内へＨ2ガスを流し続けたのち、不図示
のバルブを閉じてＨ2の流入も止め、ｐ型層堆積チャン
バ４１９内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
チャンバー４１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2
ガス、ＮＨ3ガスの流入を止め、３分間、ｐ型層堆積チ
ャンバー４１９内へＨ2ガスを流し続けたのち、不図示
のバルブを閉じてＨ2の流入も止め、ｐ型層堆積チャン
バ４１９内およびガス配管内を１×１０-5Ｔｏｒｒまで
真空排気した。
【０４３８】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ実３２と称する。 （比較例３２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
で作製した光起電力素子は、ＳＣ実３２と称する。 （比較例３２−１）本例では、第１のｐ型半導体層ｐ１
層（層Ａ）を形成しなかった点が実施例４と異なる。ま
た、ａ−ＳｉＮの第２のｐ型半導体層ｐ２層（層Ｂ）の
膜厚は８ｎｍとした。
【０４３９】他の点は、実施例３２と同様とした。本例
で作製した光起電力素子は、ＳＣ比３２−１と称する。
以下では、実施例３２と比較例３２−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５２は、（ＳＣ比３２−１）の
測定値を１．０として規格化した（ＳＣ実３２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比３２−１と称する。
以下では、実施例３２と比較例３２−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５２は、（ＳＣ比３２−１）の
測定値を１．０として規格化した（ＳＣ実３２）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０４４０】
【表５２】 表５２から、（ＳＣ実３２）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）が優れ、光電変
換効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ．Ｆ．）が優れ、光電変
換効率（η）も優れていることが分かった。
【０４４１】（実施例３３）本例では、実施例２９が光
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層
（層Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側
をｎ層として層構成を基体／ｐ層／ｉ層／ｎ１層（層
Ａ）／ｎ２層（層Ｂ）とした点が異なる。以下では、本
例の光起電力素子の作製方法を、手順にしたがって説明
する。
入射側をｐ層として層構成を基体／ｎ層／ｉ層／ｐ１層
（層Ａ）／ｐ２層（層Ｂ）としたのに代えて、光入射側
をｎ層として層構成を基体／ｐ層／ｉ層／ｎ１層（層
Ａ）／ｎ２層（層Ｂ）とした点が異なる。以下では、本
例の光起電力素子の作製方法を、手順にしたがって説明
する。
【０４４２】（１）ａ−ＳｉのＲＦｐ層１０３を形成す
るには、Ｈ2ガスを堆積チャンバー４１９内にガス導入
管４１９を通して導入し、Ｈ2ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１９内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
るには、Ｈ2ガスを堆積チャンバー４１９内にガス導入
管４１９を通して導入し、Ｈ2ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１９内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。
【０４４３】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ2ガス、ＳｉＨ4／Ｈ2ガス、ＢＦ3
／Ｈ 2ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。
【０４４４】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉのｐ型半導体
層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。
3に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉのｐ型半導体
層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ2ガ
スを流し続けたのち、不図示のバルブを閉じてＨ2の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４４５】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。
【０４４６】ｉ型層を作製するには、基板４９０の温度
が３５０℃になるように基板加熱用ヒーター４１１を設
定し、基板が十分加熱されたところで不図示のバルブを
徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４
９を通じてｉ型層堆積チャンバー４１８内に流入させ
た。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１
００ｓｃｃｍとなるように各々の不図示のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー４１８内の圧
力は、５ｍＴｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。
が３５０℃になるように基板加熱用ヒーター４１１を設
定し、基板が十分加熱されたところで不図示のバルブを
徐々に開いて、ＳｉＨ4ガス、Ｈ2ガスをガス導入管４４
９を通じてｉ型層堆積チャンバー４１８内に流入させ
た。この時、ＳｉＨ4ガスが５０ｓｃｃｍ、Ｈ2ガスが１
００ｓｃｃｍとなるように各々の不図示のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー４１８内の圧
力は、５ｍＴｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。
【０４４７】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
3に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。
3に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ3に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。
【０４４８】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内へのＳｉＨ4ガスの流入を止め、２分間
ｉ型層堆積チャンバー４１８内へＨ2ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤およびｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｎ型化し、か
つバンドギャップを拡大して第１のｎ型半導体層ｎ１層
（層Ａ）１０５を形成するには、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０２及びｎ型層堆積チャンバー４１７内へゲートバル
ブ４０７を開けて基板４９０を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＰＨ 3／Ｈ2ガス、Ｎ
Ｏガスを堆積チャンバー４１７内に不図示のバルブを操
作してガス導入管４２９を通して導入した。この時、Ｈ
ｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃ
ｍ、ＮＯガスが０．５ｓｃｃｍとなるように不図示のマ
スフローコントローラーで調整し層堆積チャンバー４１
７内の圧力は０．５Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
ンバー４１８内へのＳｉＨ4ガスの流入を止め、２分間
ｉ型層堆積チャンバー４１８内へＨ2ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０-5Ｔｏｒｒまで真空
排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤およびｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｎ型化し、か
つバンドギャップを拡大して第１のｎ型半導体層ｎ１層
（層Ａ）１０５を形成するには、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０２及びｎ型層堆積チャンバー４１７内へゲートバル
ブ４０７を開けて基板４９０を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＰＨ 3／Ｈ2ガス、Ｎ
Ｏガスを堆積チャンバー４１７内に不図示のバルブを操
作してガス導入管４２９を通して導入した。この時、Ｈ
ｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ2ガスが０．５ｓｃｃ
ｍ、ＮＯガスが０．５ｓｃｃｍとなるように不図示のマ
スフローコントローラーで調整し層堆積チャンバー４１
７内の圧力は０．５Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。
【０４４９】ＲＦ電源４２３の電力を０．０１５Ｗ／ｃ
ｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｎ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｎ型化しかつバンドギャ
ップを拡大して第１のｎ型半導体層ｎ１層（層Ａ）を形
成を開始し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｎ型半導体層ｎ１層
（層Ａ）１０５の形成を終えた。
ｍ3に設定し、プラズマ形成用カップ４２１にＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｎ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｎ型化しかつバンドギャ
ップを拡大して第１のｎ型半導体層ｎ１層（層Ａ）を形
成を開始し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｎ型半導体層ｎ１層
（層Ａ）１０５の形成を終えた。
【０４５０】（８）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガス
を０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、
ＮＯガスを０．５ｓｃｃｍ流した。第１のｎ型半導体層
ｎ１層（層Ａ）上にｉ型半導体層の主たる構成元素およ
びｉ型半導体層のバンドギャップを拡大する元素を含む
第２のｎ型半導体層ｎ２層（層Ｂ）を順次積層した。こ
の時、層堆積チャンバー４１９内の圧力は２．０Ｔｏｒ
ｒとなるように不図示のコンダクタンスバルブの開口を
調整した。
スの流入を止め、Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4ガス
を０．５ｓｃｃｍ、ＰＨ3／Ｈ2ガスを０．５ｓｃｃｍ、
ＮＯガスを０．５ｓｃｃｍ流した。第１のｎ型半導体層
ｎ１層（層Ａ）上にｉ型半導体層の主たる構成元素およ
びｉ型半導体層のバンドギャップを拡大する元素を含む
第２のｎ型半導体層ｎ２層（層Ｂ）を順次積層した。こ
の時、層堆積チャンバー４１９内の圧力は２．０Ｔｏｒ
ｒとなるように不図示のコンダクタンスバルブの開口を
調整した。
【０４５１】ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ3
に設定し、プラズマ形成用カップ４２１にＲＦ電力を導
入し、グロー放電を生起させ、ａ−Ｓｉのｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｎ型層の形成を終えた。
に設定し、プラズマ形成用カップ４２１にＲＦ電力を導
入し、グロー放電を生起させ、ａ−Ｓｉのｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｎ型層の形成を終えた。
【０４５２】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ 2ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ2の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。
チャンバー４１７内へのＳｉＨ4ガス、ＰＨ3／Ｈ2ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ 2ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ2の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。
【０４５３】（１０）ｎ型層上に、透明導電層１０７と
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃ
ｒ（４０ｎｍ）の各層をこの順で有する櫛形の集電電極
１１３を真空蒸着法で真空蒸着した。他の点は、実施例
２９と同様とした。
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃ
ｒ（４０ｎｍ）の各層をこの順で有する櫛形の集電電極
１１３を真空蒸着法で真空蒸着した。他の点は、実施例
２９と同様とした。
【０４５４】本例で作製した光起電力素子は、ＳＣ実３
３と称する。 （比較例３３−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例３３と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。
３と称する。 （比較例３３−１）本例では、第１のｎ型半導体層ｎ１
層（層Ａ）を形成しなかった点が実施例３３と異なる。
また、ａ−ＳｉＯの第２のｎ型半導体層ｎ２層（層Ｂ）
の膜厚は８ｎｍとした。
【０４５５】他の点は、実施例３３と同様とした。本例
で作製した光起電力素子は、ＳＣ比３３−１と称する。
以下では、実施例３３と比較例３３−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５３は、（ＳＣ比３３−１）の
測定値を１．０として規格化した（ＳＣ実３３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比３３−１と称する。
以下では、実施例３３と比較例３３−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５３は、（ＳＣ比３３−１）の
測定値を１．０として規格化した（ＳＣ実３３）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０４５６】
【表５３】 表５３から、（ＳＣ実３３）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０４５７】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５４は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５４は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０４５８】
【表５４】 表５４から、（ＳＣ実33）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。
【０４５９】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表５５は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比３３−１）の測定値を
１．０として規格化した数値を示した。
際、ＡＭ１．５（１００ｍＷ／ｃｍ 2）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表５５は、このような試
料に対して、光電変換効率（η）、開放電圧（ＶOC）、
短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比３３−１）の測定値を
１．０として規格化した数値を示した。
【０４６０】
【表５５】 表５３と表５５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。
【０４６１】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考えた。 （実施例３４）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考えた。 （実施例３４）本例では、図２に示したトリプルセル型
（ｐｉｎ型の半導体接合を３回積層した構造体からなる
スタックセル型）の光起電力素子を作製した。
【０４６２】本例の光起電力素子の層構成は、基板２０
１／裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ
接合／第３のｐｉｎ接合／透明電極２１５／集電電極２
１６である。また、各ｐｉｎ接合は、基板側から以下の
層構成とした。以下に、本例における各ｐｉｎ接合の層
構成を示した。第１のｐｉｎ接合２１７は、裏面電極２
０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭ
Ｗｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６
１／ｉ型半導体層（ＲＦｉ型層２６１）の表面を、ｐ型
の価電子制御剤及びｉ型半導体層のバンドギャップを拡
大する元素を含むプラズマに曝すことで形成した第１の
ｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型
の価電子制御剤をα、ｉ型半導体層のバンドギャップを
拡大する元素をβ、及び、ｉ型半導体層の主たる構成元
素を堆積して形成した第２のｐ型半導体層（ｐ１２層、
すなわち層Ｂ）２０６とした。
１／裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ
接合／第３のｐｉｎ接合／透明電極２１５／集電電極２
１６である。また、各ｐｉｎ接合は、基板側から以下の
層構成とした。以下に、本例における各ｐｉｎ接合の層
構成を示した。第１のｐｉｎ接合２１７は、裏面電極２
０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭ
Ｗｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６
１／ｉ型半導体層（ＲＦｉ型層２６１）の表面を、ｐ型
の価電子制御剤及びｉ型半導体層のバンドギャップを拡
大する元素を含むプラズマに曝すことで形成した第１の
ｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型
の価電子制御剤をα、ｉ型半導体層のバンドギャップを
拡大する元素をβ、及び、ｉ型半導体層の主たる構成元
素を堆積して形成した第２のｐ型半導体層（ｐ１２層、
すなわち層Ｂ）２０６とした。
【０４６３】第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面
を、ｐ型の価電子制御剤及びｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤をα、ｉ型半導体層のバンドギ
ャップを拡大する元素をβ、及び、ｉ型半導体層の主た
る構成元素を堆積して形成した第２のｐ型半導体層（ｐ
２２層、すなわち層Ｂ）２１０とした。
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面
を、ｐ型の価電子制御剤及びｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤をα、ｉ型半導体層のバンドギ
ャップを拡大する元素をβ、及び、ｉ型半導体層の主た
る構成元素を堆積して形成した第２のｐ型半導体層（ｐ
２２層、すなわち層Ｂ）２１０とした。
【０４６４】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面を、ｐ型の価電子
制御剤及びｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで形成した第１のｐ型半導
体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電子
制御剤をα、ｉ型半導体層のバンドギャップを拡大する
元素をβ、及び、ｉ型半導体層の主たる構成元素を堆積
して形成した第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４とした。
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面を、ｐ型の価電子
制御剤及びｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで形成した第１のｐ型半導
体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電子
制御剤をα、ｉ型半導体層のバンドギャップを拡大する
元素をβ、及び、ｉ型半導体層の主たる構成元素を堆積
して形成した第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４とした。
【０４６５】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例２９と同様な方法により準備された基板を
ロードチャンバー内の基板搬送用レール上に配置し、真
空排気ポンプによりロードチャンバー内を圧力が約１×
１０-5Ｔｏｒｒになるまで真空排気した。
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例２９と同様な方法により準備された基板を
ロードチャンバー内の基板搬送用レール上に配置し、真
空排気ポンプによりロードチャンバー内を圧力が約１×
１０-5Ｔｏｒｒになるまで真空排気した。
【０４６６】（２）あらかじめ真空排気ポンプにより真
空引きしておいた搬送チャンバー及び堆積チャンバー内
へゲートバルブを開けて搬送した。基板の裏面を基板加
熱用ヒーターに密着させ加熱し、堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
空引きしておいた搬送チャンバー及び堆積チャンバー内
へゲートバルブを開けて搬送した。基板の裏面を基板加
熱用ヒーターに密着させ加熱し、堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
【０４６７】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
【０４６８】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４６９】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
【０４７０】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
【０４７１】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４７２】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
【０４７３】次に、ＲＦ電源を０．２Ｗ／ｍ3に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を形成し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０４の形成を終えた。
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を形成し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０４の形成を終えた。
【０４７４】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０４７５】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４７６】（５）第１のｐ型半導体層（ｐ１１層）２
０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
【０４７７】ＲＦ電源の電力を０．１Ｗ／ｃｍ3に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤およびｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマにさらすことによって、表面近傍のｉ
型半導体層をｐ型化し、かつバンドギャップを拡大して
第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５
の形成を開始し、層厚３ｎｍを形成したところでＲＦ電
源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１１層、すなわち層Ａ）２０５の形成を終えた。
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤およびｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマにさらすことによって、表面近傍のｉ
型半導体層をｐ型化し、かつバンドギャップを拡大して
第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５
の形成を開始し、層厚３ｎｍを形成したところでＲＦ電
源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１１層、すなわち層Ａ）２０５の形成を終えた。
【０４７８】（６）第２のｐ型半導体層（ｐ１２層）２
０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０４７９】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成を終えた。
【０４８０】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（３）〜工程
（６）により、第１のｐｉｎ接合２１７の形成を終え
た。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（３）〜工程
（６）により、第１のｐｉｎ接合２１７の形成を終え
た。
【０４８１】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
【０４８２】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
【０４８３】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、５分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４８４】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０-5Ｔｏ
ｒｒになるまで真空排気した。
【０４８５】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが４ｓｃｃｍ、Ｈ
2ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。
【０４８６】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ2ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４８７】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ 4ガス、
ＧｅＨ4ガス、Ｈ2ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ4ガスが５
０ｓｃｃｍ、ＧｅＨ4ガスが３５ｓｃｃｍ、Ｈ2ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。
【０４８８】次に、ＲＦ電源を０．２Ｗ／ｍ3に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ3に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。
【０４８９】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
へのＳｉＨ4ガス、ＧｅＨ4ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ2ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０-5Ｔｏｒｒまで真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ2Ｈ6ガス、
Ｈ2ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ2Ｈ6ガスが２ｓｃｃｍ、Ｈ
2ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０４９０】次に、ＲＦ電源を０．００７Ｗ／ｃｍ3に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ2ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４９１】（９）第１のｐ型半導体層（ｐ２１層）２
０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
【０４９２】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ２１層、すなわち層Ａ）２０９の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ２１層、すなわち層Ａ）２０９の形成を終えた。
【０４９３】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０４９４】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ２２層、すなわ
ち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
２１０の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ２２層、すなわ
ち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
２１０の形成を終えた。
【０４９５】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（７）〜工程
（１０）により、第２のｐｉｎ接合２１８の形成を終え
た。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（７）〜工程
（１０）により、第２のｐｉｎ接合２１８の形成を終え
た。
【０４９６】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ2ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ2ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。
【０４９７】基板の温度が３５０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ4ガス、ＰＨ3／Ｈ2ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ4ガスが２ｓｃｃｍ、Ｈ2ガスが５０ｓｃｃｍ、Ｐ
Ｈ3／Ｈ2ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。
【０４９８】ＲＦ電源の電力を０．００５Ｗ／ｃｍ3に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ4ガス、Ｐ
Ｈ3／Ｈ2の流入を止め、２分間、堆積室内へＨ2ガスを
流し続けたのち、Ｈ2の流入も止め、堆積室内およびガ
ス配管内を１×１０-5Ｔｏｒｒまで真空排気した。
【０４９９】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになるま
で真空排気した。
【０５００】ＲＦｉ型層２１２を形成するには、基板の
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管４４９を通じ
てｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ
2Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなる
ように各々のマスコントローラーで調整した。ｉ型層堆
積チャンバー内の圧力は、０．６Ｔｏｒｒとなるように
コンダクタンスバルブの開口を調整した。
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ2Ｈ6ガス、Ｈ2ガスをガス導入管４４９を通じ
てｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ
2Ｈ6ガスが２ｓｃｃｍ、Ｈ2ガスが８０ｓｃｃｍとなる
ように各々のマスコントローラーで調整した。ｉ型層堆
積チャンバー内の圧力は、０．６Ｔｏｒｒとなるように
コンダクタンスバルブの開口を調整した。
【０５０１】次に、ＲＦ電源を０．０７Ｗ／ｃｍ3に設
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ2Ｈ6ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０-5Ｔｏｒｒまで真空排気し
た。
【０５０２】（１３）第１のｐ型半導体層（ｐ３１層）
２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ3／Ｈｅガス、ＣＨ4ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ3／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ4ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。
【０５０３】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１
３の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ３１層、すなわち層Ａ）２１３の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１
３の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ３１層、すなわち層Ａ）２１３の形成を終えた。
【０５０４】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ2ガスを
５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを０．２５ｓｃｃｍ、
ＢＦ3／Ｈ2ガスを０．５ｓｃｃｍ、ＣＨ4ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。
【０５０５】ＲＦ電源の電力を０．１５Ｗ／ｃｍ3に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ３２層、すなわ
ち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
２１３の形成を終えた。
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ３２層、すなわ
ち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
２１３の形成を終えた。
【０５０６】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（１１）〜工
程（１４）により、第３のｐｉｎ接合２１９の形成を終
えた。
のＳｉＨ4／Ｈ2ガス、ＢＦ3／Ｈ2ガス、ＣＨ4ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ2ガス
を流し続けたのち、バルブを閉じてＨ2の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０-5
Ｔｏｒｒまで真空排気した。上述した工程（１１）〜工
程（１４）により、第３のｐｉｎ接合２１９の形成を終
えた。
【０５０７】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。
【０５０８】次に透明導電層２１２上に櫛型の穴が開い
たマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実３４と称する。
たマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実３４と称する。
【０５０９】（比較例３４−１）本例では、第１のｐ型
半導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例３４と異なる。また、
μｃ−ＳｉＣの第２のｐ型半導体層（ｐ１２層、ｐ２２
層、ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
半導体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層
Ａ）を形成しなかった点が実施例３４と異なる。また、
μｃ−ＳｉＣの第２のｐ型半導体層（ｐ１２層、ｐ２２
層、ｐ３２層、すなわち層Ｂ）の膜厚は８ｎｍとした。
【０５１０】他の点は、実施例３４と同様とした。本例
で作製した光起電力素子は、ＳＣ比３４−１と称する。
以下では、実施例３４と比較例３４−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５６は、（ＳＣ比３４−１）の
測定値を１．０として規格化した（ＳＣ実３４）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比３４−１と称する。
以下では、実施例３４と比較例３４−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５６は、（ＳＣ比３４−１）の
測定値を１．０として規格化した（ＳＣ実３４）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０５１１】
【表５６】 表５６から、（ＳＣ実３４）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０５１２】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５７は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５７は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０５１３】
【表５７】 表５７から、（ＳＣ実３４）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０５１４】（実施例３５）本例では、実施例３３と同
様に、実施例３４が光入射側をｐ層としてトリプルセル
型の光起電力素子を形成したのに代えて、光入射側をｎ
層としてトリプルセル型の光起電力素子を形成した点が
異なる。他の点は、実施例３４と同様とした。
様に、実施例３４が光入射側をｐ層としてトリプルセル
型の光起電力素子を形成したのに代えて、光入射側をｎ
層としてトリプルセル型の光起電力素子を形成した点が
異なる。他の点は、実施例３４と同様とした。
【０５１５】以下では、本例の光起電力素子の作製方法
における、ｎ型層の形成について説明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤及び前記ｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。 （２）前記第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）の表面上に、ｎ型の価電子制
御剤、前記ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して、
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）を層厚５ｎｍ形成した。
における、ｎ型層の形成について説明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤及び前記ｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。 （２）前記第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）の表面上に、ｎ型の価電子制
御剤、前記ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して、
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）を層厚５ｎｍ形成した。
【０５１６】本例で作製した光起電力素子は、ＳＣ実３
５と称する。 （比較例３５−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例３５と異なる。また、ａ−ＳｉＯの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。
５と称する。 （比較例３５−１）本例では、第１のｎ型半導体層（ｎ
１１層、ｎ２１層、ｎ３１層、すなわち層Ａ）を形成し
なかった点が実施例３５と異なる。また、ａ−ＳｉＯの
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）の膜厚は８ｎｍとした。
【０５１７】他の点は、実施例３５と同様とした。本例
で作製した光起電力素子は、ＳＣ比３５−１と称する。
以下では、実施例３５と比較例３５−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５８は、（ＳＣ比３５−１）の
測定値を１．０として規格化した（ＳＣ実３５）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ比３５−１と称する。
以下では、実施例３５と比較例３５−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５８は、（ＳＣ比３５−１）の
測定値を１．０として規格化した（ＳＣ実３５）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０５１８】
【表５８】 表５８から、（ＳＣ実３５）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０５１９】また、基板内のムラ、バラツキを見るため
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５９は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ2）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５９は、このよう
な試料に対して、開放電圧（ＶOC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。
【０５２０】
【表５９】 表５９から、（ＳＣ実３５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。
【０５２１】（実施例３６）本例では、第１のｐ型半導
体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）
を形成する際、以下に示す条件を代えた点が実施例３４
と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。
体層（ｐ１１層、ｐ２１層、ｐ３１層、すなわち層Ａ）
を形成する際、以下に示す条件を代えた点が実施例３４
と異なる。 （１）Ｈ2ガスを５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスを
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスを１ｓｃｃｍ、ＣＨ
4ガスを０．２５ｓｃｃｍとした。
【０５２２】他の点は、実施例３４と同様とした。本例
で作製した光起電力素子は、ＳＣ実３６と称する。この
太陽電池をＳＩＭＳで評価したところ、第１のｐ型半導
体層（層Ａ）は、ｉ型半導体層よりも水素含有量が多い
事がわかった。以下では、実施例３６と比較例３４−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。
で作製した光起電力素子は、ＳＣ実３６と称する。この
太陽電池をＳＩＭＳで評価したところ、第１のｐ型半導
体層（層Ａ）は、ｉ型半導体層よりも水素含有量が多い
事がわかった。以下では、実施例３６と比較例３４−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。
【０５２３】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表６０は、（ＳＣ比３４−１）の
測定値を１．０として規格化した（ＳＣ実３６）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
１．５（１００ｍＷ／ｃｍ2）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（ＶOC）、短絡電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表６０は、（ＳＣ比３４−１）の
測定値を１．０として規格化した（ＳＣ実３６）の光電
変換効率（η）、開放電圧（ＶOC）、短絡電流
（ＪSC）、曲線因子（Ｆ．Ｆ．）である。
【０５２４】
【表６０】 表６０から、（ＳＣ実３６）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０５２５】（実施例３７）本例では、第１のｐ型半導
体層ｐ１層（層Ａ）１０５、及び、第２のｐ型半導体層
ｐ２層（層Ｂ）１０６を形成する際、以下に示す条件を
代えた点が実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、ＣＨ4ガ
スが２．５ｓｃｃｍとなるように調整し、圧力は２．０
Ｔｏｒｒとなるように調整した。ＲＦ電力を０．２０Ｗ
／ｃｍ3に設定し、膜が堆積しない条件でグロー放電を
生起させ、表面近傍のｉ型半導体層をｐ型化し、かつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）１０５を形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＣＨ4ガス
を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形
成を終えた。
体層ｐ１層（層Ａ）１０５、及び、第２のｐ型半導体層
ｐ２層（層Ｂ）１０６を形成する際、以下に示す条件を
代えた点が実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが０．
２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍ、ＣＨ4ガ
スが２．５ｓｃｃｍとなるように調整し、圧力は２．０
Ｔｏｒｒとなるように調整した。ＲＦ電力を０．２０Ｗ
／ｃｍ3に設定し、膜が堆積しない条件でグロー放電を
生起させ、表面近傍のｉ型半導体層をｐ型化し、かつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）１０５を形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＣＨ4ガス
を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形
成を終えた。
【０５２６】（２）第２のｐ型半導体層ｐ２層（層Ｂ）
１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3に下げて
設定し、グロー放電を生起させ、μｃ−ＳｉＣが堆積す
る条件により、第２のｐ型半導体層ｐ２層（層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層ｐ２層（層Ｂ）１０６の形成を終えた。
１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3に下げて
設定し、グロー放電を生起させ、μｃ−ＳｉＣが堆積す
る条件により、第２のｐ型半導体層ｐ２層（層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層ｐ２層（層Ｂ）１０６の形成を終えた。
【０５２７】他の点は、実施例３０と同様とした。本例
で作製した光起電力素子は、ＳＣ実３７と称する。以下
では、実施例３７と比較例３０−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表６１は、（ＳＣ比３０−１）の測定値を１．０
として規格化した（ＳＣ実３７）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ実３７と称する。以下
では、実施例３７と比較例３０−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表６１は、（ＳＣ比３０−１）の測定値を１．０
として規格化した（ＳＣ実３７）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
【０５２８】
【表６１】 表６１から、（ＳＣ実３７）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０５２９】（実施例３８）本例では、第１のｐ型半導
体層ｐ１層（層Ａ）１０５、及び、第２のｐ型半導体層
ｐ２層（層Ｂ）１０６を形成する際、以下に示す条件を
代えた点が実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、圧力は２．０Ｔｏｒｒとなるように調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、膜が堆
積しない条件でグロー放電を生起させ、表面近傍のｉ型
半導体層をｐ型化し、かつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、ＣＨ4ガスを止め、第１のｐ型半導
体層（ｐ１層）１０５の形成を終えた。
体層ｐ１層（層Ａ）１０５、及び、第２のｐ型半導体層
ｐ２層（層Ｂ）１０６を形成する際、以下に示す条件を
代えた点が実施例３０と異なる。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ2ガスが２００ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、圧力は２．０Ｔｏｒｒとなるように調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ3に設定し、膜が堆
積しない条件でグロー放電を生起させ、表面近傍のｉ型
半導体層をｐ型化し、かつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、ＣＨ4ガスを止め、第１のｐ型半導
体層（ｐ１層）１０５の形成を終えた。
【０５３０】（２）第２のｐ型半導体層ｐ２層（層Ｂ）
１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、μｃ−ＳｉＣが堆積する条件により、第
２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成を開始
し、層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、第２のｐ型半導体層ｐ
２層（層Ｂ）１０６の形成を終えた。
１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＨ2ガスが５０ｓｃｃｍ、ＳｉＨ4／Ｈ2ガスが
０．２５ｓｃｃｍ、ＢＦ3／Ｈ2ガスが１ｓｃｃｍとなる
ように調整し、μｃ−ＳｉＣが堆積する条件により、第
２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成を開始
し、層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、第２のｐ型半導体層ｐ
２層（層Ｂ）１０６の形成を終えた。
【０５３１】他の点は、実施例３０と同様とした。本例
で作製した光起電力素子は、ＳＣ実３８と称する。以下
では、実施例３８と比較例３０−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表６２は、（ＳＣ比３０−１）の測定値を１．０
として規格化した（ＳＣ実３８）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
で作製した光起電力素子は、ＳＣ実３８と称する。以下
では、実施例３８と比較例３０−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ2）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（ＶOC）、短絡
電流（ＪSC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表６２は、（ＳＣ比３０−１）の測定値を１．０
として規格化した（ＳＣ実３８）の光電変換効率
（η）、開放電圧（ＶOC）、短絡電流（ＪSC）、曲線因
子（Ｆ．Ｆ．）である。
【０５３２】
【表６２】 表６２から、（ＳＣ実３８）の光起電力素子の方が、開
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
放電圧（ＶOC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。
【０５３３】（実施例３９）本例では、図５に示した光
起電力素子の作製において、層Ａと層Ｂを形成する際に
用いる放電電力の周波数と放電電力とを検討した。本例
の光起電力素子は、一般的な平行平板容量結合型の方式
のプラズマＣＶＤ装置（不図示）を用いて作製した。
起電力素子の作製において、層Ａと層Ｂを形成する際に
用いる放電電力の周波数と放電電力とを検討した。本例
の光起電力素子は、一般的な平行平板容量結合型の方式
のプラズマＣＶＤ装置（不図示）を用いて作製した。
【０５３４】以下では、作製手順にしたがって説明す
る。 （１）ステンレスからなる基体（サイズ：５０ｍｍ×１
００ｍｍ）の上に、高周波プラズマＣＶＤ法によってｎ
型μｃ−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型層半導
体層を形成した。 （２）上記ｎ型半導体層の上に、高周波プラズマＣＶＤ
法によって実質的に真性なａ−Ｓｉ：Ｈ膜からなる膜厚
１２０ｎｍのｉ型半導体層を形成した。
る。 （１）ステンレスからなる基体（サイズ：５０ｍｍ×１
００ｍｍ）の上に、高周波プラズマＣＶＤ法によってｎ
型μｃ−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型層半導
体層を形成した。 （２）上記ｎ型半導体層の上に、高周波プラズマＣＶＤ
法によって実質的に真性なａ−Ｓｉ：Ｈ膜からなる膜厚
１２０ｎｍのｉ型半導体層を形成した。
【０５３５】（３）上記ｉ型半導体層に、プラズマドー
ピングによって不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈ
膜からなる膜厚１０ｎｍの第１ｐ型層（層Ａ）を形成し
た。この工程で用いる放電電力の周波数は、低周波（７
５ｋＨｚ）とした。 （４）上記第１ｐ型半導体層（層Ａ）の上に、高周波プ
ラズマＣＶＤ法によって１３．５６ＭＨｚの周波数でｐ
型ａ−Ｓｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型層（層
Ｂ）を形成した。
ピングによって不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈ
膜からなる膜厚１０ｎｍの第１ｐ型層（層Ａ）を形成し
た。この工程で用いる放電電力の周波数は、低周波（７
５ｋＨｚ）とした。 （４）上記第１ｐ型半導体層（層Ａ）の上に、高周波プ
ラズマＣＶＤ法によって１３．５６ＭＨｚの周波数でｐ
型ａ−Ｓｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型層（層
Ｂ）を形成した。
【０５３６】表６３は、上述した工程（１）〜（４）の
成膜条件である。
成膜条件である。
【０５３７】
【表６３】 以上のように半導体積層膜まで形成した基体を面積５０
ｃｍ2で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ2Ｏ
3＋ＳｎＯ2）膜からなる８７ｎｍ、面積０．２５ｃｍ2
の透明導電層を上部電極とし５０個形成し、５０個の小
面積セルを（実３９素子）を作製した。
ｃｍ2で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ2Ｏ
3＋ＳｎＯ2）膜からなる８７ｎｍ、面積０．２５ｃｍ2
の透明導電層を上部電極とし５０個形成し、５０個の小
面積セルを（実３９素子）を作製した。
【０５３８】これらのセルにＡＭ１．５（１００ｍＷ／
ｃｍ2）の疑似太陽光を照射し、光電変換特性の評価を
行なった。また、比較のために前記第２ｐ型半導体層
（層Ｂ）を積層しない５０個の小面積セル（比３９−１
素子）を作製し、同様の測定を行なった。また、比較の
ために前記第１ｐ型半導体層（層Ａ）を積層せずに、前
記第２ｐ型半導体層（層Ｂ）を厚く（２０ｎｍ）堆積
し、ｐ層とした５０個の小面積セル（比３９−２素子）
を作製し、同様の測定を行なった。
ｃｍ2）の疑似太陽光を照射し、光電変換特性の評価を
行なった。また、比較のために前記第２ｐ型半導体層
（層Ｂ）を積層しない５０個の小面積セル（比３９−１
素子）を作製し、同様の測定を行なった。また、比較の
ために前記第１ｐ型半導体層（層Ａ）を積層せずに、前
記第２ｐ型半導体層（層Ｂ）を厚く（２０ｎｍ）堆積
し、ｐ層とした５０個の小面積セル（比３９−２素子）
を作製し、同様の測定を行なった。
【０５３９】その結果、比３９−１素子の値を１．０と
して規格化した実３９素子の光電変換効率は１．２０で
あった。また、比３９−２素子の値で規格化した実３９
素子の光電変換効率は１．１６であった。従って、実３
９素子は良好な特性であることが確認できた。更に工程
（３）においてバンドギャップ拡大元素を含むガスを導
入した場合、より特性の良い素子が得られた。
して規格化した実３９素子の光電変換効率は１．２０で
あった。また、比３９−２素子の値で規格化した実３９
素子の光電変換効率は１．１６であった。従って、実３
９素子は良好な特性であることが確認できた。更に工程
（３）においてバンドギャップ拡大元素を含むガスを導
入した場合、より特性の良い素子が得られた。
【０５４０】また工程（４）においてバンドギャップ拡
大元素を含むガスを導入した場合、より特性の良い素子
が得られた。また工程（３）及び（４）においてバンド
ギャップ拡大元素を含むガスを導入した場合、より特性
の良い素子が得られた。 （実施例４０）本例では、図６に示した、帯状基体の上
に連続的に半導体膜を積層形成できるロール・ツー・ロ
ール方式の装置を用いた点が実施例３９と異なる。光起
電力素子の層構成は、実施例３９と同様とした。
大元素を含むガスを導入した場合、より特性の良い素子
が得られた。また工程（３）及び（４）においてバンド
ギャップ拡大元素を含むガスを導入した場合、より特性
の良い素子が得られた。 （実施例４０）本例では、図６に示した、帯状基体の上
に連続的に半導体膜を積層形成できるロール・ツー・ロ
ール方式の装置を用いた点が実施例３９と異なる。光起
電力素子の層構成は、実施例３９と同様とした。
【０５４１】以下では、作製手順にしたがって説明す
る。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、スパッタ
リング法により約１μｍのＺｎＯ透明導電層を積層し、
微小な凹凸表面を有する帯状基体を形成した。
る。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、スパッタ
リング法により約１μｍのＺｎＯ透明導電層を積層し、
微小な凹凸表面を有する帯状基体を形成した。
【０５４２】（２）上記（１）で作製した基体をボビン
に巻き付けた状態で、帯状基体の巻き出し室にセットし
た。 （３）帯状基体は、各ガスゲートを介して成膜室６を順
に貫通させ、帯状基体の巻き取り室まで渡し、弛まない
程度に張力をかけた。帯状基体をセットした後、各室内
を真空排気した。
に巻き付けた状態で、帯状基体の巻き出し室にセットし
た。 （３）帯状基体は、各ガスゲートを介して成膜室６を順
に貫通させ、帯状基体の巻き取り室まで渡し、弛まない
程度に張力をかけた。帯状基体をセットした後、各室内
を真空排気した。
【０５４３】（４）真空排気しながらＨｅガスを導入
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。
【０５４４】（６）帯状基体の巻き取り室の巻き取りボ
ビンを回転させ、帯状基体を各成膜室を通過するに向か
う方向に１００ｃｍ／分の一定速度で連続的に移動させ
た。また、各成膜室内に設けた不図示の温度制御装置に
より、移動する帯状基体が各成膜室の成膜空間内で所定
の温度になるように温度制御を行った。 （７）帯状基体の温度が安定したところで、成膜室６０
２，６０３，６１１に平行平板電極から１３．５６ＭＨ
ｚの高周波電力を、成膜室６０４に平行平板電極から７
５ｋＨｚの低周波電力をそれぞれ不図示の電源からマッ
チング装置を介して投入した。放電電力の投入により各
成膜室内の原料ガスをプラズマ化し、各成膜室内で連続
的に移動する帯状基体の表面上に半導体膜の形成を行な
った。
ビンを回転させ、帯状基体を各成膜室を通過するに向か
う方向に１００ｃｍ／分の一定速度で連続的に移動させ
た。また、各成膜室内に設けた不図示の温度制御装置に
より、移動する帯状基体が各成膜室の成膜空間内で所定
の温度になるように温度制御を行った。 （７）帯状基体の温度が安定したところで、成膜室６０
２，６０３，６１１に平行平板電極から１３．５６ＭＨ
ｚの高周波電力を、成膜室６０４に平行平板電極から７
５ｋＨｚの低周波電力をそれぞれ不図示の電源からマッ
チング装置を介して投入した。放電電力の投入により各
成膜室内の原料ガスをプラズマ化し、各成膜室内で連続
的に移動する帯状基体の表面上に半導体膜の形成を行な
った。
【０５４５】なお、成膜室６０４，６１１は図７に示す
ような構造で、連続的に移動する帯状基体表面にガス排
気側プラズマ、ガス供給側プラズマの順序で半導体膜が
形成され、成膜室６０２，６０３は図７とはガス供給側
とガス排気側が逆方向になるように放電室を配置した。
成膜室６０４では微結晶シリコンが形成されることをＲ
ＨＥＥＤパターンで確認した。
ような構造で、連続的に移動する帯状基体表面にガス排
気側プラズマ、ガス供給側プラズマの順序で半導体膜が
形成され、成膜室６０２，６０３は図７とはガス供給側
とガス排気側が逆方向になるように放電室を配置した。
成膜室６０４では微結晶シリコンが形成されることをＲ
ＨＥＥＤパターンで確認した。
【０５４６】（７−１）帯状基体の表面上に、成膜室６
０２内で高周波プラズマＣＶＤ法によってｎ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型半導体層を形成し
た。 （７−２）上記ｎ型半導体層の上に、成膜室６０３内で
高周波プラズマＣＶＤ法によって実質的に真性なａ−Ｓ
ｉ：Ｈ膜からなる膜厚１２０ｎｍのｉ型半導体層を形成
した。
０２内で高周波プラズマＣＶＤ法によってｎ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型半導体層を形成し
た。 （７−２）上記ｎ型半導体層の上に、成膜室６０３内で
高周波プラズマＣＶＤ法によって実質的に真性なａ−Ｓ
ｉ：Ｈ膜からなる膜厚１２０ｎｍのｉ型半導体層を形成
した。
【０５４７】（７−３）上記ｉ型半導体層の上に、成膜
室６０４内でプラズマドーピングによってｉ型半導体層
に不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈからなる膜厚
１０ｎｍの第１ｐ型半導体層（層Ａ）を形成した。 （７−４）上記第１ｐ型半導体層（層Ａ）の上に、成膜
室６１１で高周波プラズマＣＶＤ法によってｐ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型半導体層（層
Ｂ）を形成した。
室６０４内でプラズマドーピングによってｉ型半導体層
に不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈからなる膜厚
１０ｎｍの第１ｐ型半導体層（層Ａ）を形成した。 （７−４）上記第１ｐ型半導体層（層Ａ）の上に、成膜
室６１１で高周波プラズマＣＶＤ法によってｐ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型半導体層（層
Ｂ）を形成した。
【０５４８】表６４は、上述した工程（７−１）〜（７
−４）の成膜条件である。
−４）の成膜条件である。
【０５４９】
【表６４】 （８）帯状基体は、搬送を開始してから連続して１８０
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。
【０５５０】（９）約１７０ｍに亘って半導体積層膜を
形成した後、放電電力の投入と、原料ガスの導入と、帯
状基体および成膜室の加熱とを停止し、成膜室内のパー
ジを行った。その後、帯状基体および装置内部を十分冷
却してから装置を開け、ボビンに巻かれた帯状基体を、
帯状基体の巻き取り室から装置の外へ取り出した。さら
に、取り出した帯状基体を連続モジュール化装置によっ
て連続的に加工し、本発明の装置で形成した半導体積層
膜の上に、透明電極として全面に７０ｎｍのＩＴＯ（Ｉ
ｎ2Ｏ3＋ＳｎＯ2）薄膜を形成し、集電電極として一定
間隔に細線状のＡｇ電極を形成し、単位素子の直列化等
のモジュール化を行うことにより、シングル型太陽電池
によって構成された３５ｃｍ×３５ｃｍの太陽電池モジ
ュール（実４０素子）を連続的に作製した。
形成した後、放電電力の投入と、原料ガスの導入と、帯
状基体および成膜室の加熱とを停止し、成膜室内のパー
ジを行った。その後、帯状基体および装置内部を十分冷
却してから装置を開け、ボビンに巻かれた帯状基体を、
帯状基体の巻き取り室から装置の外へ取り出した。さら
に、取り出した帯状基体を連続モジュール化装置によっ
て連続的に加工し、本発明の装置で形成した半導体積層
膜の上に、透明電極として全面に７０ｎｍのＩＴＯ（Ｉ
ｎ2Ｏ3＋ＳｎＯ2）薄膜を形成し、集電電極として一定
間隔に細線状のＡｇ電極を形成し、単位素子の直列化等
のモジュール化を行うことにより、シングル型太陽電池
によって構成された３５ｃｍ×３５ｃｍの太陽電池モジ
ュール（実４０素子）を連続的に作製した。
【０５５１】この太陽電池モジュールについて、ＡＭ
１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下にて
特性評価を行った。また、比較のために、成膜室６０５
の高周波電力印加を止め、前記第２ｐ型半導体層（層
Ｂ）を積層しない太陽電池モジュール（比４０−１）を
作製し、同様の測定を行なった。
１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下にて
特性評価を行った。また、比較のために、成膜室６０５
の高周波電力印加を止め、前記第２ｐ型半導体層（層
Ｂ）を積層しない太陽電池モジュール（比４０−１）を
作製し、同様の測定を行なった。
【０５５２】また、比較のために、成膜室６０４の半導
体形成方法を低周波プラズマＣＶＤ法から高周波プラズ
マＣＶＤ法に変更し、成膜室６０４の成膜条件を成膜室
６１１と同じ成膜条件にして、前記第１ｐ型半導体層
（層Ａ）を積層せずに前記第２ｐ型半導体層（層Ｂ）を
厚く堆積した太陽電池モジュール（比４０−２）を作製
し、同様の測定を行なった。
体形成方法を低周波プラズマＣＶＤ法から高周波プラズ
マＣＶＤ法に変更し、成膜室６０４の成膜条件を成膜室
６１１と同じ成膜条件にして、前記第１ｐ型半導体層
（層Ａ）を積層せずに前記第２ｐ型半導体層（層Ｂ）を
厚く堆積した太陽電池モジュール（比４０−２）を作製
し、同様の測定を行なった。
【０５５３】その結果、比４０−１素子の値で規格化し
た実４０素子の光電変換効率の平均値は１．２０と良好
な値を示した。また、比４０−２素子の値で規格化した
実４０素子の光電変換効率の平均値は１．１６と良好な
値を示した。また、比４０−１素子や比４０−２素子で
±５〜７％もあったモジュール間の光電変換効率のバラ
ツキが、実４０素子では±２〜３％以内と改善された。
た実４０素子の光電変換効率の平均値は１．２０と良好
な値を示した。また、比４０−２素子の値で規格化した
実４０素子の光電変換効率の平均値は１．１６と良好な
値を示した。また、比４０−１素子や比４０−２素子で
±５〜７％もあったモジュール間の光電変換効率のバラ
ツキが、実４０素子では±２〜３％以内と改善された。
【０５５４】更に成膜室２０４にバンドギャップ拡大元
素を含むガスを導入した場合、より特性の良い素子が得
られた。また成膜室２０５にバンドギャップ拡大元素を
含むガスを導入した場合、より特性の良い素子が得られ
た。また成膜室２０４及び２０５にバンドギャップ拡大
元素を含むガスを導入した場合、より特性の良い素子が
得られた。
素を含むガスを導入した場合、より特性の良い素子が得
られた。また成膜室２０５にバンドギャップ拡大元素を
含むガスを導入した場合、より特性の良い素子が得られ
た。また成膜室２０４及び２０５にバンドギャップ拡大
元素を含むガスを導入した場合、より特性の良い素子が
得られた。
【０５５５】（実施例４１）本例では、光起電力素子の
層構成を、図８に示すような、ｐｉｎ単位セルを３個で
構成したトリプルセルとした点が実施例４０と異なる。
本例では、上部電極と接するトップセルのｐ型層のみを
第１ｐ型半導体層（層Ａ）と第２ｐ型半導体層（層Ｂ）
とで構成した。
層構成を、図８に示すような、ｐｉｎ単位セルを３個で
構成したトリプルセルとした点が実施例４０と異なる。
本例では、上部電極と接するトップセルのｐ型層のみを
第１ｐ型半導体層（層Ａ）と第２ｐ型半導体層（層Ｂ）
とで構成した。
【０５５６】帯状基体の上に連続的に半導体膜を積層形
成できるロール・ツー・ロール方式の成膜装置として
は、図９に示したものを用いた。以下では、作製手順に
したがって説明する。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上にＤＣスパッ
タ法によって反射性導電層としてＡｇ４００ｎｍ、さら
に緩衝層としてＺｎＯ１μｍを堆積し、微小な凹凸表面
を有する帯状基体を形成した。
成できるロール・ツー・ロール方式の成膜装置として
は、図９に示したものを用いた。以下では、作製手順に
したがって説明する。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上にＤＣスパッ
タ法によって反射性導電層としてＡｇ４００ｎｍ、さら
に緩衝層としてＺｎＯ１μｍを堆積し、微小な凹凸表面
を有する帯状基体を形成した。
【０５５７】（２）上記（１）で作製した基体をボビン
に巻き付けた状態で、帯状基体の巻き出し室にセットし
た。 （３）帯状基体は、各ガスゲートを介して各成膜室を貫
通させ、帯状基体の巻き取り室まで渡し、弛まない程度
に張力をかけた。帯状基体をセットした後、各室内を真
空排気した。
に巻き付けた状態で、帯状基体の巻き出し室にセットし
た。 （３）帯状基体は、各ガスゲートを介して各成膜室を貫
通させ、帯状基体の巻き取り室まで渡し、弛まない程度
に張力をかけた。帯状基体をセットした後、各室内を真
空排気した。
【０５５８】（４）真空排気しながらＨｅガスを導入
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ2を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。
【０５５９】（６）帯状基体の巻き取り室９０５の巻き
取りボビンを回転させ、帯状基体を１００ｃｍ／分の一
定速度で連続的に移動させた。また、各成膜室内に設け
た不図示の温度制御装置により、移動する帯状基体が各
成膜室の成膜空間内で所定の温度になるように温度制御
を行った。 （７）帯状基体の温度が安定したところで、成膜室９０
２Ａ，９０２Ｂ，９０２Ｃ，９０３Ａ，９０３Ｂ，９０
３Ｃ，９０４Ａ，９０４Ｂ，９１１Ａ，９１１Ｂ，９１
１Ｃに平行平板電極から１３．５６ＭＨｚの高周波電力
を、成膜室９０４Ｃに平行平板電極から７５ｋＨｚの低
周波電力をそれぞれ不図示の電源からマッチング装置を
介して投入した。
取りボビンを回転させ、帯状基体を１００ｃｍ／分の一
定速度で連続的に移動させた。また、各成膜室内に設け
た不図示の温度制御装置により、移動する帯状基体が各
成膜室の成膜空間内で所定の温度になるように温度制御
を行った。 （７）帯状基体の温度が安定したところで、成膜室９０
２Ａ，９０２Ｂ，９０２Ｃ，９０３Ａ，９０３Ｂ，９０
３Ｃ，９０４Ａ，９０４Ｂ，９１１Ａ，９１１Ｂ，９１
１Ｃに平行平板電極から１３．５６ＭＨｚの高周波電力
を、成膜室９０４Ｃに平行平板電極から７５ｋＨｚの低
周波電力をそれぞれ不図示の電源からマッチング装置を
介して投入した。
【０５６０】また、成膜室９１０Ａおよび９１０Ｂの構
造の一例が図１０に示される。成膜室９１０Ａ，９１０
Ｂにおけるそれぞれの成膜室の片側の側壁に設けたマイ
クロ波導入窓からは２．４５ＧＨｚのマイクロ波電力
を、マイクロ波導入窓前方に帯状基体に平行に配設した
棒状バイアス電極から１３．５６ＭＨｚの高周波電力を
それぞれ不図示の電源からマッチング装置を介して投入
した。
造の一例が図１０に示される。成膜室９１０Ａ，９１０
Ｂにおけるそれぞれの成膜室の片側の側壁に設けたマイ
クロ波導入窓からは２．４５ＧＨｚのマイクロ波電力
を、マイクロ波導入窓前方に帯状基体に平行に配設した
棒状バイアス電極から１３．５６ＭＨｚの高周波電力を
それぞれ不図示の電源からマッチング装置を介して投入
した。
【０５６１】放電電力の投入により各成膜室内の原料ガ
スをプラズマ化し、各成膜室内で連続的に移動する帯状
基体の表面上に半導体膜の形成を行なった。なお、成膜
室９０４Ａ，９０４Ｂ，９０４Ｃ，９１１Ｃは図７に示
すような構造で、連続的に移動する帯状基体表面にガス
排気側プラズマ、ガス供給側プラズマの順序で半導体膜
が形成され、成膜室９０２Ａ，９０２Ｂ，９０２Ｃ，９
０３Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９１１Ｂは図
７とはガス供給側とガス排気側が逆方向になるように放
電室を配置した。
スをプラズマ化し、各成膜室内で連続的に移動する帯状
基体の表面上に半導体膜の形成を行なった。なお、成膜
室９０４Ａ，９０４Ｂ，９０４Ｃ，９１１Ｃは図７に示
すような構造で、連続的に移動する帯状基体表面にガス
排気側プラズマ、ガス供給側プラズマの順序で半導体膜
が形成され、成膜室９０２Ａ，９０２Ｂ，９０２Ｃ，９
０３Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９１１Ｂは図
７とはガス供給側とガス排気側が逆方向になるように放
電室を配置した。
【０５６２】（７−１）帯状基体の表面上に、ボトムセ
ルとして、ｎ型層（成膜室９０２Ａ）、ｉ型層（成膜室
９０３Ａ）、ｉ型層（成膜室９１０Ａ）、ｉ型層（成膜
室９１１Ａ）、ｐ型層（成膜室９０４Ａ）を順次積層し
た。 （７−２）ボトムセルの上に、ミドルセルとして、ｎ型
層（成膜室９０２Ｂ）、ｉ型層（成膜室９０３Ｂ）、ｉ
型層（成膜室９１０Ｂ）、ｉ型層（成膜室９１１Ｂ）、
ｐ型層（成膜室９０４Ｂ）を順次積層した。
ルとして、ｎ型層（成膜室９０２Ａ）、ｉ型層（成膜室
９０３Ａ）、ｉ型層（成膜室９１０Ａ）、ｉ型層（成膜
室９１１Ａ）、ｐ型層（成膜室９０４Ａ）を順次積層し
た。 （７−２）ボトムセルの上に、ミドルセルとして、ｎ型
層（成膜室９０２Ｂ）、ｉ型層（成膜室９０３Ｂ）、ｉ
型層（成膜室９１０Ｂ）、ｉ型層（成膜室９１１Ｂ）、
ｐ型層（成膜室９０４Ｂ）を順次積層した。
【０５６３】（７−３）ミドルセルの上に、トップセル
として、ｎ型層（成膜室９０２Ｃ）、ｉ型層（成膜室９
０３Ｃ）、第１ｐ型層（層Ａ）（成膜室９１０Ｃ）、第
２ｐ型層（層Ｂ）（成膜室９１１Ｃ）を順次積層した。
上記（７−１）〜（７−３）により、ｎｉｐｎｉｐｎｉ
ｐ構造の半導体積層膜の形成を行なった。表６５は、上
述した工程（７−１）を行なった成膜室９０２Ａ〜９０
４Ａにおける成膜条件である。表６６は、上述した工程
（７−２）を行なった成膜室９０２Ｂ〜９０４Ｂにおけ
る成膜条件である。表６７は、上述した工程（７−３）
を行なった成膜室９０２Ｃ〜９１１Ｃにおける成膜条件
である。
として、ｎ型層（成膜室９０２Ｃ）、ｉ型層（成膜室９
０３Ｃ）、第１ｐ型層（層Ａ）（成膜室９１０Ｃ）、第
２ｐ型層（層Ｂ）（成膜室９１１Ｃ）を順次積層した。
上記（７−１）〜（７−３）により、ｎｉｐｎｉｐｎｉ
ｐ構造の半導体積層膜の形成を行なった。表６５は、上
述した工程（７−１）を行なった成膜室９０２Ａ〜９０
４Ａにおける成膜条件である。表６６は、上述した工程
（７−２）を行なった成膜室９０２Ｂ〜９０４Ｂにおけ
る成膜条件である。表６７は、上述した工程（７−３）
を行なった成膜室９０２Ｃ〜９１１Ｃにおける成膜条件
である。
【０５６４】
【表６５】
【０５６５】
【表６６】
【０５６６】
【表６７】 （８）帯状基体は、搬送を開始してから連続して１８０
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。
【０５６７】（９）約１７０ｎｍに亘って半導体積層膜
を形成した後、放電電力の投入と、原料ガスの導入と、
帯状基体および成膜室の加熱とを停止し、成膜室内のパ
ージを行った。その後、帯状基体および装置内部を十分
冷却してから装置を開け、ボビン９０９に巻かれた帯状
基体を、帯状基体の巻き取り室９０５から装置の外へ取
り出した。
を形成した後、放電電力の投入と、原料ガスの導入と、
帯状基体および成膜室の加熱とを停止し、成膜室内のパ
ージを行った。その後、帯状基体および装置内部を十分
冷却してから装置を開け、ボビン９０９に巻かれた帯状
基体を、帯状基体の巻き取り室９０５から装置の外へ取
り出した。
【０５６８】さらに、実施例４０と同様に、モジュール
化を行ない、バンドギャップの異なる光起電力素子を積
層した３層タンデム型太陽電池によって構成された３５
ｃｍ×３５ｃｍの太陽電池モジュール（実４１素子）を
連続的に作製した。この太陽電池モジュールについて、
ＡＭ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下
にて特性評価を行った。
化を行ない、バンドギャップの異なる光起電力素子を積
層した３層タンデム型太陽電池によって構成された３５
ｃｍ×３５ｃｍの太陽電池モジュール（実４１素子）を
連続的に作製した。この太陽電池モジュールについて、
ＡＭ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下
にて特性評価を行った。
【０５６９】また、比較のために、成膜室９１１Ｃの高
周波電力印加を止め、前記第２ｐ型半導体層（層Ｂ）８
１７を積層しない太陽電池モジュール（比４１−１）を
作製し、同様の測定を行なった。また、比較のために、
成膜室９０４Ｃの半導体形成方法を低周波プラズマＣＶ
Ｄ法から高周波プラズマＣＶＤ法に変更し、成膜室９０
４Ｃの成膜条件を成膜室９１１Ｃと同じ成膜条件にし
て、前記第１ｐ型半導体層（層Ａ）８１６を積層せずに
前記第２ｐ型半導体層（層Ｂ）８１７を厚く堆積した太
陽電池モジュール（比４１−２）を作製し、同様の測定
を行なった。
周波電力印加を止め、前記第２ｐ型半導体層（層Ｂ）８
１７を積層しない太陽電池モジュール（比４１−１）を
作製し、同様の測定を行なった。また、比較のために、
成膜室９０４Ｃの半導体形成方法を低周波プラズマＣＶ
Ｄ法から高周波プラズマＣＶＤ法に変更し、成膜室９０
４Ｃの成膜条件を成膜室９１１Ｃと同じ成膜条件にし
て、前記第１ｐ型半導体層（層Ａ）８１６を積層せずに
前記第２ｐ型半導体層（層Ｂ）８１７を厚く堆積した太
陽電池モジュール（比４１−２）を作製し、同様の測定
を行なった。
【０５７０】その結果、比４１−１素子の値で規格化し
た実４１素子の光電変換効率の平均値は１．０６と良好
な値を示した。また、比４１−２素子の値で規格化した
実４１素子の光電変換効率の平均値は１．０４と良好な
値を示した。また、比４１−１素子や比４１−２素子で
±４〜６％もあったモジュール間の光電変換効率のバラ
ツキが、実４１素子では±１〜２％以内と改善された。
た実４１素子の光電変換効率の平均値は１．０６と良好
な値を示した。また、比４１−２素子の値で規格化した
実４１素子の光電変換効率の平均値は１．０４と良好な
値を示した。また、比４１−１素子や比４１−２素子で
±４〜６％もあったモジュール間の光電変換効率のバラ
ツキが、実４１素子では±１〜２％以内と改善された。
【０５７１】更に成膜室９０４Ｃにバンドギャップ拡大
元素を含むガスを導入した場合、より特性の良い素子が
得られた。また成膜室９１１Ｃにバンドギャップ拡大元
素を含むガスを導入した場合、より特性の良い素子が得
られた。また成膜室９０４Ｃ及び９１１Ｃにバンドギャ
ップ拡大元素を含むガスを導入した場合、より特性の良
い素子が得られた。
元素を含むガスを導入した場合、より特性の良い素子が
得られた。また成膜室９１１Ｃにバンドギャップ拡大元
素を含むガスを導入した場合、より特性の良い素子が得
られた。また成膜室９０４Ｃ及び９１１Ｃにバンドギャ
ップ拡大元素を含むガスを導入した場合、より特性の良
い素子が得られた。
【０５７２】
【発明の効果】以上説明したように、本発明によれば、
非単結晶半導体の積層膜を有する光起電力素子におい
て、少なくとも第１の導電型半導体層上にｉ型半導体
層、第２の導電型半導体層を有し、前記第２の導電型半
導体層が、前記ｉ型半導体層の表面を価電子制御剤を含
むプラズマに曝すことで形成した層Ａと、前記層Ａ上に
少なくとも価電子制御剤と前記ｉ型半導体層の主たる構
成元素とを用いてＣＶＤ法で堆積した層Ｂと、を有する
ため、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことと吸収係数が小さ
いこととを両立させたドーピング層を形成することがで
き、また前記ｉ型半導体層と前記層Ａとの界面と、前記
層Ｂを堆積する時の界面が分離され、その結果、光起電
力素子の開放電圧（ＶOC）とフィルファクター（Ｆ．
Ｆ．）が増大し、光電変換効率が向上した光起電力素子
が得られる。
非単結晶半導体の積層膜を有する光起電力素子におい
て、少なくとも第１の導電型半導体層上にｉ型半導体
層、第２の導電型半導体層を有し、前記第２の導電型半
導体層が、前記ｉ型半導体層の表面を価電子制御剤を含
むプラズマに曝すことで形成した層Ａと、前記層Ａ上に
少なくとも価電子制御剤と前記ｉ型半導体層の主たる構
成元素とを用いてＣＶＤ法で堆積した層Ｂと、を有する
ため、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことと吸収係数が小さ
いこととを両立させたドーピング層を形成することがで
き、また前記ｉ型半導体層と前記層Ａとの界面と、前記
層Ｂを堆積する時の界面が分離され、その結果、光起電
力素子の開放電圧（ＶOC）とフィルファクター（Ｆ．
Ｆ．）が増大し、光電変換効率が向上した光起電力素子
が得られる。
【０５７３】また本発明によれば、ビルトインポテンシ
ャルが高まると同時に前記層Ａでの光吸収が減少して、
光起電力素子の短絡電流（ＪSC）が増大し、光電変換効
率がさらに向上した光起電力素子が得られる。さらに本
発明によれば、前記層Ｂが更にバンドギャップを拡大す
る元素を含むため、前記層Ｂでの光吸収が減少して、光
起電力素子の短絡電流（ＪSC）が増大し、光電変換効率
がさらに向上した光起電力素子が得られる。
ャルが高まると同時に前記層Ａでの光吸収が減少して、
光起電力素子の短絡電流（ＪSC）が増大し、光電変換効
率がさらに向上した光起電力素子が得られる。さらに本
発明によれば、前記層Ｂが更にバンドギャップを拡大す
る元素を含むため、前記層Ｂでの光吸収が減少して、光
起電力素子の短絡電流（ＪSC）が増大し、光電変換効率
がさらに向上した光起電力素子が得られる。
【０５７４】加えて本発明によれば、前記第１の導電型
がｎ型であり、前記第２の導電型がｐ型として、ｐ型半
導体層側から光入射する構成の光起電力素子が得られ
る。また本発明によれば、前記第１の導電型がｐ型であ
り、前記第２の導電型がｎ型として、ｎ型半導体層側か
ら光入射する構成の光起電力素子が得られる。また本発
明によれば、前記光起電力素子の表面近傍にあるｉ型半
導体層をｐ型化又はｎ型化して形成された、前記層Ａの
水素含有量が、前記ｉ型半導体層の水素含有量より多く
することで、層Ａでは、バンドギャップが広がり、ビル
トインポテンシャルが高まり、かつ、吸収係数が減少
し、光起電力素子の開放電圧（Ｖ OC）と短絡電流
（ＪSC）が増大し、光電変換効率が向上した光起電力素
子が得られる。
がｎ型であり、前記第２の導電型がｐ型として、ｐ型半
導体層側から光入射する構成の光起電力素子が得られ
る。また本発明によれば、前記第１の導電型がｐ型であ
り、前記第２の導電型がｎ型として、ｎ型半導体層側か
ら光入射する構成の光起電力素子が得られる。また本発
明によれば、前記光起電力素子の表面近傍にあるｉ型半
導体層をｐ型化又はｎ型化して形成された、前記層Ａの
水素含有量が、前記ｉ型半導体層の水素含有量より多く
することで、層Ａでは、バンドギャップが広がり、ビル
トインポテンシャルが高まり、かつ、吸収係数が減少
し、光起電力素子の開放電圧（Ｖ OC）と短絡電流
（ＪSC）が増大し、光電変換効率が向上した光起電力素
子が得られる。
【０５７５】さらに本発明によれば、前記層Ａの結晶形
態を非晶質とし、前記層Ｂの結晶形態を微結晶又は多結
晶とすることで、ドーピング層の活性化エネルギーと吸
収係数が低下し、開放電圧（ＶOC）と短絡電流（ＪSC）
が増大した、光電変換効率が向上した光起電力素子が得
られる。また本深さまでｐ型化又はｎ型化しかつバンド
ギャップを拡大し、前記層Ｂを形成するときは、堆積反
応を主にすることで再現性に優れ、簡単な光起電力素子
の製造方法が得られる。
態を非晶質とし、前記層Ｂの結晶形態を微結晶又は多結
晶とすることで、ドーピング層の活性化エネルギーと吸
収係数が低下し、開放電圧（ＶOC）と短絡電流（ＪSC）
が増大した、光電変換効率が向上した光起電力素子が得
られる。また本深さまでｐ型化又はｎ型化しかつバンド
ギャップを拡大し、前記層Ｂを形成するときは、堆積反
応を主にすることで再現性に優れ、簡単な光起電力素子
の製造方法が得られる。
【０５７６】さらに、本発明によれば、ｐ型半導体層あ
るいはｎ型半導体層を大面積に均一に形成することがで
き、光起電力素子を大面積に均一に形成することができ
る。また、ｐ型半導体層あるいはｎ型半導体層のｉ型半
導体層への密着性を向上させることができ、光起電力素
子の製造の歩留を向上させることができる。
るいはｎ型半導体層を大面積に均一に形成することがで
き、光起電力素子を大面積に均一に形成することができ
る。また、ｐ型半導体層あるいはｎ型半導体層のｉ型半
導体層への密着性を向上させることができ、光起電力素
子の製造の歩留を向上させることができる。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平7−132434 (32)優先日 平７(1995)５月30日 (33)優先権主張国 日本（ＪＰ） (72)発明者 藤岡 靖 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 酒井 明 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 岡部 正太郎 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 幸田 勇蔵 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 芳里 直 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内
Claims (42)
- 【請求項１】 非単結晶半導体の積層膜を有する光起電
力素子において、少なくとも第１の導電型半導体層上に
ｉ型半導体層、第２の導電型半導体層を有し、前記第２
の導電型半導体層が、前記ｉ型半導体層の表面を価電子
制御剤を含むプラズマに曝すことで形成した層Ａと、前
記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層
の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有することを特徴とする光起電力素子。 - 【請求項２】 前記層Ａが更にバンドギャップを拡大す
る元素を含む請求項１に記載の光起電力素子。 - 【請求項３】 前記層Ｂが更にバンドギャップを拡大す
る元素を含む請求項１に記載の光起電力素子。 - 【請求項４】 前記層Ａ及び前記層Ｂが更にバンドギャ
ップを拡大する元素を含む請求項１に記載の光起電力素
子。 - 【請求項５】 前記第１の導電型がｎ型であり、前記第
２の導電型がｐ型である請求項１に記載の光起電力素
子。 - 【請求項６】 前記第１の導電型がｐ型であり、前記第
２の導電型がｎ型である請求項１に記載の光起電力素
子。 - 【請求項７】 前記光起電力素子の表面近傍にあるｉ型
半導体層をｐ型化又はｎ型化して形成された、前記層Ａ
の水素含有量が、前記ｉ型半導体層の水素含有量より多
いことを特徴とする請求項１に記載の光起電力素子。 - 【請求項８】 前記層Ａの結晶形態が非晶質であり、前
記層Ｂの結晶形態が微結晶又は多結晶である請求項１に
記載の光起電力素子。 - 【請求項９】 請求項１において前記価電子制御剤は周
期律表第ＩＩＩ族又は第Ｖ族に属する元素である光起電
力素子。 - 【請求項１０】 請求項１において前記層Ｂ中には前記
層Ａ中に含有される価電子制御剤を有する光起電力素
子。 - 【請求項１１】 請求項１０において前記価電子制御剤
は周期律表第ＩＩＩ族又は第Ｖ族に属する元素である光
起電力素子。 - 【請求項１２】 請求項２において前記バンドギャップ
を拡大する元素は、炭素、酸素、窒素からなる群から選
択された少なくとも１つの元素を有する光起電力素子。 - 【請求項１３】 請求項３において前記バンドギャップ
を拡大する元素は、炭素、酸素、窒素からなる群から選
択された少なくとも１つの元素を有する光起電力素子。 - 【請求項１４】 請求項４において前記バンドギャップ
を拡大する元素は、炭素、酸素、窒素からなる群から選
択された少なくとも１つの元素を有する光起電力素子。 - 【請求項１５】 請求項１において前記層Ｂは１ｎｍ〜
１０ｎｍの層厚を有する光起電力素子。 - 【請求項１６】 請求項１において前記ｉ型半導体層は
シリコン又はゲルマニウムを有する光起電力素子。 - 【請求項１７】 請求項１において前記ｉ型半導体層
は、炭素、酸素及び窒素からなる群から選択された少な
くとも１つの元素を有する光起電力素子。 - 【請求項１８】 請求項１６において更に、炭素、酸素
及び窒素からなる群から選択された少なくとも１つの元
素を有する光起電力素子。 - 【請求項１９】 請求項１において、前記第１の導電型
半導体層、ｉ型半導体層、層Ａ及び層Ｂをこの順で有す
る組が複数組積層されている光起電力素子。 - 【請求項２０】 請求項１において、前記第１の導電型
半導体層、ｉ型半導体層、層Ａ及び層Ｂをこの順で有す
る第１の組と、第１の導電型半導体層、ｉ型半導体層及
び第２の導電型半導体層をこの順で有する第２の組とが
積層されている光起電力素子。 - 【請求項２１】 請求項２０において前記第２の組は複
数組有する光起電力素子。 - 【請求項２２】 請求項２０において前記１の組は前記
第２の組より光入射側に有する光起電力素子。 - 【請求項２３】 請求項２２において前記第２の組は複
数有する光起電力素子。 - 【請求項２４】 請求項１において前記層Ｂ上に導電層
を有する光起電力素子。 - 【請求項２５】 請求項２４において前記導電層は透明
導電層を有する光起電力素子。 - 【請求項２６】 請求項２５において前記透明導電層上
に更に集電電極を有する光起電力素子。 - 【請求項２７】請求項１において前記半導体層が形成さ
れる基体は反射膜を有する光起電力素子。 - 【請求項２８】 請求項１において前記半導体が形成さ
れる基体は緩衝層を有する光起電力素子。 - 【請求項２９】 請求項１において前記層Ａは１ｎｍ〜
１０ｎｍの層厚を有する光起電力素子。 - 【請求項３０】 請求項１において前記半導体層は水素
原子を含有し、該水素原子含有量は層の界面近傍で多い
光起電力素子。 - 【請求項３１】 請求項３０において前記水素含有量は
１．１〜２倍高い濃度を有する光起電力素子。 - 【請求項３２】 第１の導電型半導体を堆積する工程、 該第１の導電型半導体上にｉ型半導体を堆積する工程、 該ｉ型半導体の表面を価電子制御剤を含むプラズマ雰囲
気にさらす工程、これによって第２の導電型半導体の層
Ａが形成される、 該層Ａ上に価電子制御剤を含む第２の導電型の半導体を
堆積する工程、これによって層Ｂが形成される、 を有する光起電力素子の製造方法。 - 【請求項３３】 請求項３２において前記プラズマ雰囲
気は更にバンドギャップを拡大する元素を有する光起電
力素子の製造方法。 - 【請求項３４】 請求項３２において前記層Ｂは更にバ
ンドギャップを拡大する元素を含む光起電力素子の製造
方法。 - 【請求項３５】 請求項３２において前記価電子制御剤
は周期律表第ＩＩＩ族又は第Ｖ族に属する元素を含む光
起電力素子の製造方法。 - 【請求項３６】 請求項３３において、前記バンドギャ
ップを拡大する元素は、炭素、酸素、窒素からなる群か
ら選択された少なくとも１つの元素を有する光起電力素
子の製造方法。 - 【請求項３７】 前記層Ａを形成するときのプラズマを
生起させる圧力が、前記層Ｂを堆積するときの圧力より
も低い請求項３３に記載の光起電力素子の製造方法。 - 【請求項３８】 前記層Ａを形成するときのＤＣ電圧又
はＡＣ電力が、前記層Ｂを堆積するときのＤＣ電圧又は
ＡＣ電力よりも大きい請求項３３に記載の光起電力素子
の製造方法。 - 【請求項３９】 前記層Ａを形成するときの導入される
原料ガスの水素希釈率が、前記層Ｂを堆積するときの導
入される原料ガスの水素希釈率よりも高い請求項３３に
記載の光起電力素子の製造方法。 - 【請求項４０】 前記層Ａを形成するときの放電電力の
周波数が、前記層Ｂを堆積するときの放電電力の周波数
よりも低い請求項３３に記載の光起電力素子の製造方
法。 - 【請求項４１】 前記層Ａを形成するときの放電電力の
周波数が、５ｋＨｚ〜５００ｋＨｚである請求項４０に
記載の光起電力素子の製造方法。 - 【請求項４２】 前記層Ｂを形成するときの放電電力の
周波数が、１ＭＨｚ〜１００ＭＨｚである請求項４０に
記載の光起電力素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12475796A JP3169337B2 (ja) | 1995-05-30 | 1996-05-20 | 光起電力素子及びその製造方法 |
| US08/657,066 US5720826A (en) | 1995-05-30 | 1996-05-29 | Photovoltaic element and fabrication process thereof |
| EP96108498A EP0747974A3 (en) | 1995-05-30 | 1996-05-29 | Photovoltaic element and fabrication process thereof |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-132433 | 1995-05-30 | ||
| JP13243295 | 1995-05-30 | ||
| JP13243195 | 1995-05-30 | ||
| JP7-132431 | 1995-05-30 | ||
| JP13243395 | 1995-05-30 | ||
| JP13243495 | 1995-05-30 | ||
| JP7-132434 | 1995-05-30 | ||
| JP7-132432 | 1995-05-30 | ||
| JP12475796A JP3169337B2 (ja) | 1995-05-30 | 1996-05-20 | 光起電力素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951116A true JPH0951116A (ja) | 1997-02-18 |
| JP3169337B2 JP3169337B2 (ja) | 2001-05-21 |
Family
ID=27527042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12475796A Expired - Fee Related JP3169337B2 (ja) | 1995-05-30 | 1996-05-20 | 光起電力素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5720826A (ja) |
| EP (1) | EP0747974A3 (ja) |
| JP (1) | JP3169337B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252668B2 (en) | 2008-11-27 | 2012-08-28 | Mitsubishi Heavy Industries, Ltd. | Photoelectric conversion device fabrication method |
| KR20140099836A (ko) | 2013-02-04 | 2014-08-13 | 아라까와 가가꾸 고교 가부시끼가이샤 | 활성 에너지선 경화형 수지 조성물용 대전 방지제, 활성 에너지선 경화형 수지 조성물, 경화 피막 및 정전기 방지 처리 광학 필름 |
| KR20220088327A (ko) | 2020-12-18 | 2022-06-27 | 아라까와 가가꾸 고교 가부시끼가이샤 | 활성 에너지선 경화성 수지 조성물, 경화막 및 필름 |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910003742B1 (ko) * | 1986-09-09 | 1991-06-10 | 세미콘덕터 에너지 라보라터리 캄파니 리미티드 | Cvd장치 |
| JP3630982B2 (ja) * | 1997-05-22 | 2005-03-23 | キヤノン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| US6121541A (en) * | 1997-07-28 | 2000-09-19 | Bp Solarex | Monolithic multi-junction solar cells with amorphous silicon and CIS and their alloys |
| JPH1154773A (ja) * | 1997-08-01 | 1999-02-26 | Canon Inc | 光起電力素子及びその製造方法 |
| JPH11246971A (ja) * | 1998-03-03 | 1999-09-14 | Canon Inc | 微結晶シリコン系薄膜の作製方法及び作製装置 |
| JPH11354820A (ja) * | 1998-06-12 | 1999-12-24 | Sharp Corp | 光電変換素子及びその製造方法 |
| JP2001189478A (ja) * | 1999-12-28 | 2001-07-10 | Sanyo Electric Co Ltd | 半導体素子及びその製造方法 |
| US6667240B2 (en) | 2000-03-09 | 2003-12-23 | Canon Kabushiki Kaisha | Method and apparatus for forming deposited film |
| US7030335B2 (en) * | 2000-03-17 | 2006-04-18 | Applied Materials, Inc. | Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression |
| US20070048882A1 (en) * | 2000-03-17 | 2007-03-01 | Applied Materials, Inc. | Method to reduce plasma-induced charging damage |
| US6894245B2 (en) * | 2000-03-17 | 2005-05-17 | Applied Materials, Inc. | Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression |
| US7220937B2 (en) * | 2000-03-17 | 2007-05-22 | Applied Materials, Inc. | Plasma reactor with overhead RF source power electrode with low loss, low arcing tendency and low contamination |
| US8048806B2 (en) * | 2000-03-17 | 2011-11-01 | Applied Materials, Inc. | Methods to avoid unstable plasma states during a process transition |
| US7196283B2 (en) | 2000-03-17 | 2007-03-27 | Applied Materials, Inc. | Plasma reactor overhead source power electrode with low arcing tendency, cylindrical gas outlets and shaped surface |
| US7141757B2 (en) * | 2000-03-17 | 2006-11-28 | Applied Materials, Inc. | Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent |
| US8617351B2 (en) * | 2002-07-09 | 2013-12-31 | Applied Materials, Inc. | Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction |
| US6528751B1 (en) | 2000-03-17 | 2003-03-04 | Applied Materials, Inc. | Plasma reactor with overhead RF electrode tuned to the plasma |
| US6900596B2 (en) * | 2002-07-09 | 2005-05-31 | Applied Materials, Inc. | Capacitively coupled plasma reactor with uniform radial distribution of plasma |
| JP2002020863A (ja) | 2000-05-01 | 2002-01-23 | Canon Inc | 堆積膜の形成方法及び形成装置、及び基板処理方法 |
| US6434514B1 (en) * | 2000-10-13 | 2002-08-13 | Sbc Technology Resources, Inc. | Rule based capacity management system for an inter office facility |
| US20030044539A1 (en) * | 2001-02-06 | 2003-03-06 | Oswald Robert S. | Process for producing photovoltaic devices |
| KR101027485B1 (ko) | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| US7026219B2 (en) | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| ITRM20010751A1 (it) * | 2001-12-20 | 2003-06-20 | Ct Sviluppo Materiali Spa | Composito a bassa emissivita' nell'infrarosso medio e lontano ed a bassa riflettivita' nel visibile e infrarosso vicino. |
| EP1369931A1 (en) * | 2002-06-03 | 2003-12-10 | Hitachi, Ltd. | Solar cell and its manufacturing method, metal plate for the same |
| JP3862615B2 (ja) * | 2002-06-10 | 2006-12-27 | キヤノン株式会社 | シリコン系薄膜形成装置およびシリコン系薄膜形成方法 |
| TWI283899B (en) * | 2002-07-09 | 2007-07-11 | Applied Materials Inc | Capacitively coupled plasma reactor with magnetic plasma control |
| WO2004009861A2 (en) | 2002-07-19 | 2004-01-29 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7294582B2 (en) | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7186630B2 (en) | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| JP2004095953A (ja) * | 2002-09-02 | 2004-03-25 | Canon Inc | 窒化シリコンの堆積膜形成方法 |
| JP2004335823A (ja) * | 2003-05-09 | 2004-11-25 | Canon Inc | 光起電力素子及び光起電力素子の形成方法 |
| US7452824B2 (en) * | 2003-05-16 | 2008-11-18 | Applied Materials, Inc. | Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of plural chamber parameters |
| US7795153B2 (en) * | 2003-05-16 | 2010-09-14 | Applied Materials, Inc. | Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of selected chamber parameters |
| US7910013B2 (en) | 2003-05-16 | 2011-03-22 | Applied Materials, Inc. | Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure |
| US7470626B2 (en) * | 2003-05-16 | 2008-12-30 | Applied Materials, Inc. | Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure |
| US7247218B2 (en) * | 2003-05-16 | 2007-07-24 | Applied Materials, Inc. | Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power |
| US7901952B2 (en) * | 2003-05-16 | 2011-03-08 | Applied Materials, Inc. | Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters |
| US7667133B2 (en) * | 2003-10-29 | 2010-02-23 | The University Of Toledo | Hybrid window layer for photovoltaic cells |
| US9214590B2 (en) | 2003-12-19 | 2015-12-15 | The University Of North Carolina At Chapel Hill | High fidelity nano-structures and arrays for photovoltaics and methods of making the same |
| US7629270B2 (en) | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7966969B2 (en) | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| EP1643564B1 (en) * | 2004-09-29 | 2019-01-16 | Panasonic Intellectual Property Management Co., Ltd. | Photovoltaic device |
| US7629267B2 (en) | 2005-03-07 | 2009-12-08 | Asm International N.V. | High stress nitride film and method for formation thereof |
| US7359177B2 (en) * | 2005-05-10 | 2008-04-15 | Applied Materials, Inc. | Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output |
| WO2007075369A1 (en) | 2005-12-16 | 2007-07-05 | Asm International N.V. | Low temperature doped silicon layer formation |
| US20070261951A1 (en) * | 2006-04-06 | 2007-11-15 | Yan Ye | Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates |
| US8829336B2 (en) * | 2006-05-03 | 2014-09-09 | Rochester Institute Of Technology | Nanostructured quantum dots or dashes in photovoltaic devices and methods thereof |
| CN101573802B (zh) * | 2006-05-09 | 2012-08-08 | 北卡罗来纳-查佩尔山大学 | 光伏器件用的高保真纳米结构体和阵列及其制造方法 |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| WO2008011051A1 (en) * | 2006-07-17 | 2008-01-24 | Liquidia Technologies, Inc. | Nanoparticle fabrication methods, systems, and materials |
| US7674662B2 (en) * | 2006-07-19 | 2010-03-09 | Applied Materials, Inc. | Process for making thin film field effect transistors using zinc oxide |
| US7501305B2 (en) * | 2006-10-23 | 2009-03-10 | Canon Kabushiki Kaisha | Method for forming deposited film and photovoltaic element |
| US8203071B2 (en) | 2007-01-18 | 2012-06-19 | Applied Materials, Inc. | Multi-junction solar cells and methods and apparatuses for forming the same |
| US20080254613A1 (en) * | 2007-04-10 | 2008-10-16 | Applied Materials, Inc. | Methods for forming metal interconnect structure for thin film transistor applications |
| US7927713B2 (en) * | 2007-04-27 | 2011-04-19 | Applied Materials, Inc. | Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases |
| US7629256B2 (en) | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| WO2009018509A1 (en) * | 2007-08-02 | 2009-02-05 | Applied Materials, Inc. | Thin film transistors using thin film semiconductor materials |
| US20090104733A1 (en) * | 2007-10-22 | 2009-04-23 | Yong Kee Chae | Microcrystalline silicon deposition for thin film solar applications |
| WO2009059238A1 (en) * | 2007-11-02 | 2009-05-07 | Applied Materials, Inc. | Plasma treatment between deposition processes |
| US20090130827A1 (en) * | 2007-11-02 | 2009-05-21 | Soo Young Choi | Intrinsic amorphous silicon layer |
| US8980066B2 (en) * | 2008-03-14 | 2015-03-17 | Applied Materials, Inc. | Thin film metal oxynitride semiconductors |
| WO2009117438A2 (en) * | 2008-03-20 | 2009-09-24 | Applied Materials, Inc. | Process to make metal oxide thin film transistor array with etch stopping layer |
| US7879698B2 (en) * | 2008-03-24 | 2011-02-01 | Applied Materials, Inc. | Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor |
| US8258511B2 (en) | 2008-07-02 | 2012-09-04 | Applied Materials, Inc. | Thin film transistors using multiple active channel layers |
| US7927986B2 (en) * | 2008-07-22 | 2011-04-19 | Varian Semiconductor Equipment Associates, Inc. | Ion implantation with heavy halogenide compounds |
| DE102008054288A1 (de) * | 2008-11-03 | 2010-05-06 | Osram Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines flexiblen Leuchtbands |
| US20100133094A1 (en) * | 2008-12-02 | 2010-06-03 | Applied Materials, Inc. | Transparent conductive film with high transmittance formed by a reactive sputter deposition |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| US20100163406A1 (en) * | 2008-12-30 | 2010-07-01 | Applied Materials, Inc. | Substrate support in a reactive sputter chamber |
| JP2011018857A (ja) * | 2009-07-10 | 2011-01-27 | Mitsubishi Heavy Ind Ltd | 光電変換装置の製造方法 |
| KR101733718B1 (ko) | 2009-09-24 | 2017-05-10 | 어플라이드 머티어리얼스, 인코포레이티드 | 소스 및 드레인 금속 식각을 위해 습식 프로세스를 이용하여 금속 산화물 또는 금속 산질화물 ｔｆｔ들을 제조하는 방법들 |
| US8840763B2 (en) * | 2009-09-28 | 2014-09-23 | Applied Materials, Inc. | Methods for stable process in a reactive sputtering process using zinc or doped zinc target |
| US20110088760A1 (en) * | 2009-10-20 | 2011-04-21 | Applied Materials, Inc. | Methods of forming an amorphous silicon layer for thin film solar cell application |
| KR101296684B1 (ko) * | 2009-11-18 | 2013-08-19 | 한국전자통신연구원 | 상 분리 현상을 이용한 유기 발광 다이오드 및 그 제조 방법 |
| US8298887B2 (en) * | 2009-12-03 | 2012-10-30 | Applied Materials, Inc. | High mobility monolithic p-i-n diodes |
| TWI395338B (zh) * | 2009-12-16 | 2013-05-01 | Nexpower Technology Corp | 具有特殊背電極結構之薄膜太陽能電池及其製作方法 |
| KR101688523B1 (ko) * | 2010-02-24 | 2016-12-21 | 삼성전자주식회사 | 적층형 이미지 센서 |
| JP2012043983A (ja) * | 2010-08-19 | 2012-03-01 | Fuji Electric Co Ltd | 多層膜形成方法およびそれに用いる成膜装置 |
| TWI453295B (zh) * | 2012-10-12 | 2014-09-21 | Iner Aec Executive Yuan | 氣體隔離腔及其電漿鍍膜裝置 |
| WO2016170961A1 (ja) * | 2015-04-21 | 2016-10-27 | オリンパス株式会社 | 超音波振動子、超音波プローブおよび超音波振動子の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2949498A (en) * | 1955-10-31 | 1960-08-16 | Texas Instruments Inc | Solar energy converter |
| US4254429A (en) * | 1978-07-08 | 1981-03-03 | Shunpei Yamazaki | Hetero junction semiconductor device |
| US4377723A (en) * | 1980-05-02 | 1983-03-22 | The University Of Delaware | High efficiency thin-film multiple-gap photovoltaic device |
| US4400409A (en) * | 1980-05-19 | 1983-08-23 | Energy Conversion Devices, Inc. | Method of making p-doped silicon films |
| GB2137810B (en) * | 1983-03-08 | 1986-10-22 | Agency Ind Science Techn | A solar cell of amorphous silicon |
| US4680607A (en) * | 1984-05-11 | 1987-07-14 | Sanyo Electric Co., Ltd. | Photovoltaic cell |
| US4816082A (en) * | 1987-08-19 | 1989-03-28 | Energy Conversion Devices, Inc. | Thin film solar cell including a spatially modulated intrinsic layer |
| JP2722114B2 (ja) * | 1989-06-28 | 1998-03-04 | キヤノン株式会社 | マイクロ波プラズマｃｖｄ法により大面積の機能性堆積膜を連続的に形成する方法及び装置 |
| JPH04299576A (ja) * | 1991-03-27 | 1992-10-22 | Sanyo Electric Co Ltd | 光起電力素子及びその製造方法 |
| JP3100668B2 (ja) * | 1991-05-08 | 2000-10-16 | キヤノン株式会社 | 光起電力素子の製造方法 |
| CA2102948C (en) * | 1992-11-16 | 1998-10-27 | Keishi Saito | Photoelectric conversion element and power generation system using the same |
| JP3093502B2 (ja) * | 1993-01-29 | 2000-10-03 | キヤノン株式会社 | 光起電力素子及びその形成方法及びその形成装置 |
| JP3093504B2 (ja) * | 1993-01-29 | 2000-10-03 | キヤノン株式会社 | 光起電力素子及びその形成方法及びその形成装置 |
| DE69410301T2 (de) * | 1993-01-29 | 1998-09-24 | Canon Kk | Verfahren zur Herstellung funktioneller niedergeschlagener Schichten |
| JP3030419U (ja) | 1996-04-19 | 1996-11-01 | 芳史 西 | 緊急連絡ホン |
-
1996
- 1996-05-20 JP JP12475796A patent/JP3169337B2/ja not_active Expired - Fee Related
- 1996-05-29 EP EP96108498A patent/EP0747974A3/en not_active Withdrawn
- 1996-05-29 US US08/657,066 patent/US5720826A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252668B2 (en) | 2008-11-27 | 2012-08-28 | Mitsubishi Heavy Industries, Ltd. | Photoelectric conversion device fabrication method |
| KR20140099836A (ko) | 2013-02-04 | 2014-08-13 | 아라까와 가가꾸 고교 가부시끼가이샤 | 활성 에너지선 경화형 수지 조성물용 대전 방지제, 활성 에너지선 경화형 수지 조성물, 경화 피막 및 정전기 방지 처리 광학 필름 |
| KR20220088327A (ko) | 2020-12-18 | 2022-06-27 | 아라까와 가가꾸 고교 가부시끼가이샤 | 활성 에너지선 경화성 수지 조성물, 경화막 및 필름 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3169337B2 (ja) | 2001-05-21 |
| US5720826A (en) | 1998-02-24 |
| EP0747974A3 (en) | 1999-06-30 |
| EP0747974A2 (en) | 1996-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3169337B2 (ja) | 光起電力素子及びその製造方法 | |
| US6166319A (en) | Multi-junction photovoltaic device with microcrystalline I-layer | |
| US5913986A (en) | Photovoltaic element having a specific doped layer | |
| KR100251070B1 (ko) | 광기전력 소자 | |
| JPH11243218A (ja) | 積層型光起電力素子 | |
| JP3684041B2 (ja) | 光起電力素子 | |
| JPH11261087A (ja) | 光起電力素子 | |
| JP2918814B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2918813B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2918815B2 (ja) | 光起電力素子及びその製造方法 | |
| JP3568047B2 (ja) | 光起電力素子の形成方法 | |
| JP2978395B2 (ja) | 光起電力素子の製造法 | |
| JP2958255B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2937815B2 (ja) | 光起電力素子及びその製造方法 | |
| JP3659511B2 (ja) | 光起電力素子 | |
| JP3017393B2 (ja) | 光起電力素子の製造法 | |
| JPH10229209A (ja) | 光起電力素子 | |
| JP3017394B2 (ja) | 光起電力素子の製造法 | |
| AU756834B2 (en) | Method of producing a microcrystal semiconductor thin film | |
| JP3568046B2 (ja) | 光起電力素子の形成方法 | |
| JP3017392B2 (ja) | 光起電力素子の製造法 | |
| JP3017390B2 (ja) | 光起電力素子の製造法 | |
| JPH09191119A (ja) | 光起電力素子の製造方法 | |
| JP3568045B2 (ja) | 光起電力素子の形成方法 | |
| JP2836716B2 (ja) | 光起電力素子及び発電システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |