JPH0954603A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH0954603A JPH0954603A JP20611295A JP20611295A JPH0954603A JP H0954603 A JPH0954603 A JP H0954603A JP 20611295 A JP20611295 A JP 20611295A JP 20611295 A JP20611295 A JP 20611295A JP H0954603 A JPH0954603 A JP H0954603A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- arithmetic
- output
- signal
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000004044 response Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】都度リフレッシュ方式の利点を生かしつつ、一
括リフレッシュ方式と同様の演算速度を確保できるプロ
グラマブルコントローラを提供するにある。 【解決手段】制御部５は制御部３からの信号を受けて出
力部４への信号であるかを判別し、演算結果のデータを
一時保持し、セレクト信号と、書き込み信号とを作成
し、出力部４のアクセスタイムに適応する時間だけデー
タを保持する。その間に演算部１は次の演算実行に移っ
ており、演算の停滞はない。
括リフレッシュ方式と同様の演算速度を確保できるプロ
グラマブルコントローラを提供するにある。 【解決手段】制御部５は制御部３からの信号を受けて出
力部４への信号であるかを判別し、演算結果のデータを
一時保持し、セレクト信号と、書き込み信号とを作成
し、出力部４のアクセスタイムに適応する時間だけデー
タを保持する。その間に演算部１は次の演算実行に移っ
ており、演算の停滞はない。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラマブルコ
ントローラに関するものである。
ントローラに関するものである。
【０００２】
【従来の技術】プログラマブルコントローラの入出力の
転送（Ｉ／Ｏリフレッシュ）の方式としては、一括して
内部データメモリにデータの転送を行い，そのデータメ
モリとの問でデータのやりとりを行いながら演算を行う
一括リフレッシュ方式と、演算の都度にＩ／Ｏとの問で
データのやりとりを行う都度リフレッシュ方式（ダイレ
クト方式）とがある。
転送（Ｉ／Ｏリフレッシュ）の方式としては、一括して
内部データメモリにデータの転送を行い，そのデータメ
モリとの問でデータのやりとりを行いながら演算を行う
一括リフレッシュ方式と、演算の都度にＩ／Ｏとの問で
データのやりとりを行う都度リフレッシュ方式（ダイレ
クト方式）とがある。
【０００３】図３によって夫々の方式を説明すると、一
括リフレッシュ方式の場合演算部１のデータは一旦デー
タメモリ２に格納され（矢印）、全ての演算が終了後
ＣＰＵからなる制御部３が一括してデータメモリ２のデ
ータを出力部４へ転送（書き込み）する。（矢印） また都度リフレッシュ方式の場合、演算部１の演算結果
であるデータは演算の都度データメモリ２に格納される
と同時に（矢印）、出力部４にも転送（書き込み）さ
れる（矢印）。この場合データメモリ２に比べ出力部
４のアクセスタイムが遅いため、それに合わせて演算部
１の演算速度が低下する。
括リフレッシュ方式の場合演算部１のデータは一旦デー
タメモリ２に格納され（矢印）、全ての演算が終了後
ＣＰＵからなる制御部３が一括してデータメモリ２のデ
ータを出力部４へ転送（書き込み）する。（矢印） また都度リフレッシュ方式の場合、演算部１の演算結果
であるデータは演算の都度データメモリ２に格納される
と同時に（矢印）、出力部４にも転送（書き込み）さ
れる（矢印）。この場合データメモリ２に比べ出力部
４のアクセスタイムが遅いため、それに合わせて演算部
１の演算速度が低下する。
【０００４】
【発明が解決しようとする課題】ところで演算結果の出
力については都度リフレッシュ方式の場合、プログラム
の１スキャンサイクルの中で出力を何度でも変化させる
ことができるため、プログラムの記述が容易になる場合
が有り有用である。ところが演算部１は高速化が進み１
ステップ当たり数１００〜数１０ｎｓで演算実行ができ
るようになっているのに対して、外部出力に対するアク
セスは信号線の距離や外乱に対する耐性を強化する必要
があるため１ステップ当たり１μｓ程度必要である。つ
まり演算部１のアクセスタイムよりは長い時間を必要と
する。そのため都度リフレッシュ方式を採用すると演算
サイクルを外部出力に合わせて延ばす必要があるという
欠点があった。
力については都度リフレッシュ方式の場合、プログラム
の１スキャンサイクルの中で出力を何度でも変化させる
ことができるため、プログラムの記述が容易になる場合
が有り有用である。ところが演算部１は高速化が進み１
ステップ当たり数１００〜数１０ｎｓで演算実行ができ
るようになっているのに対して、外部出力に対するアク
セスは信号線の距離や外乱に対する耐性を強化する必要
があるため１ステップ当たり１μｓ程度必要である。つ
まり演算部１のアクセスタイムよりは長い時間を必要と
する。そのため都度リフレッシュ方式を採用すると演算
サイクルを外部出力に合わせて延ばす必要があるという
欠点があった。
【０００５】本発明は、上記の都度リフレッシュ方式の
欠点に鑑みて為されたもので、都度リフレッシュ方式の
利点を生かしつつ、一括リフレッシュ方式と同様の演算
速度を確保できるプログラマブルコントローラを提供す
るにある。
欠点に鑑みて為されたもので、都度リフレッシュ方式の
利点を生かしつつ、一括リフレッシュ方式と同様の演算
速度を確保できるプログラマブルコントローラを提供す
るにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、プログラムの演算を行なう演算部と、演算
部の演算結果を一時格納するデータメモリと、その演算
結果が転送され外部出力を駆動する出力部と、演算結果
を出力部に転送する制御部とからなるプログラマブルコ
ントローラにおいて、演算部からの演算結果を演算部が
出力部の応答時間に影響を受けないように一時保持して
出力部へ転送する別の制御部を備えたものであり、別の
制御部の働きにより一括リフレッシュ方式と同様に演算
部の演算速度を確保することができる。
に本発明は、プログラムの演算を行なう演算部と、演算
部の演算結果を一時格納するデータメモリと、その演算
結果が転送され外部出力を駆動する出力部と、演算結果
を出力部に転送する制御部とからなるプログラマブルコ
ントローラにおいて、演算部からの演算結果を演算部が
出力部の応答時間に影響を受けないように一時保持して
出力部へ転送する別の制御部を備えたものであり、別の
制御部の働きにより一括リフレッシュ方式と同様に演算
部の演算速度を確保することができる。
【０００７】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。図１は本発明の一実施形態の構成を
示しており、従来例と異なる点は演算部１からの演算結
果を一時保持する別の制御部５を付加した点であり、リ
フレッシュ方式としては基本的に都度リフレッシュ方式
を採用している。
参照して説明する。図１は本発明の一実施形態の構成を
示しており、従来例と異なる点は演算部１からの演算結
果を一時保持する別の制御部５を付加した点であり、リ
フレッシュ方式としては基本的に都度リフレッシュ方式
を採用している。
【０００８】次に本実施態様の動作を図２に示すタイム
チャートに基づいて説明する。まず演算部１から演算結
果のデータが図２（ａ）に示すように出力されると制御
部３は、アドレス、チップセレクト等のデバイスを特定
するセレクト信号を図２（ｂ）に示すように出力し、ま
た書き込み信号を図２（ｃ）に示すように出力し、演算
結果のデータをデータメモリ２に格納するとともに、出
力部４側へ転送する。
チャートに基づいて説明する。まず演算部１から演算結
果のデータが図２（ａ）に示すように出力されると制御
部３は、アドレス、チップセレクト等のデバイスを特定
するセレクト信号を図２（ｂ）に示すように出力し、ま
た書き込み信号を図２（ｃ）に示すように出力し、演算
結果のデータをデータメモリ２に格納するとともに、出
力部４側へ転送する。
【０００９】ここで制御部５は制御部３からの信号を受
けて出力部４への信号であるかを判別し、図２（ｄ）に
示すように演算結果のデータを一時保持し、制御部３と
同様にセレクト信号（図２（ｅ））と、書き込み信号
（図２（ｆ））とを作成し、出力部４のアクセスタイム
に適応する時間だけデータを保持する。その間に演算部
１は次の演算実行に移っており、演算の停滞はない。通
常のプログラムでは、出力部４に連続してアクセスする
ことはなく、そのため本実施形態では演算を停滞させる
こと無く出力部４の都度リフレッシュの時間を確保する
ことができることになる。出力部４に連続してアクセス
する場合にのみ従来の都度リフレッシュ方式のように制
御部３にウェイトをかける（次の演算に移らない）こと
によってアクセスタイムを確保するだけでよい。
けて出力部４への信号であるかを判別し、図２（ｄ）に
示すように演算結果のデータを一時保持し、制御部３と
同様にセレクト信号（図２（ｅ））と、書き込み信号
（図２（ｆ））とを作成し、出力部４のアクセスタイム
に適応する時間だけデータを保持する。その間に演算部
１は次の演算実行に移っており、演算の停滞はない。通
常のプログラムでは、出力部４に連続してアクセスする
ことはなく、そのため本実施形態では演算を停滞させる
こと無く出力部４の都度リフレッシュの時間を確保する
ことができることになる。出力部４に連続してアクセス
する場合にのみ従来の都度リフレッシュ方式のように制
御部３にウェイトをかける（次の演算に移らない）こと
によってアクセスタイムを確保するだけでよい。
【００１０】
【発明の効果】本発明は、プログラムの演算を行なう演
算部と、演算部の演算結果を一時格納するデータメモリ
と、その演算結果が転送され外部出力を駆動する出力部
と、演算結果を出力部に転送する制御部とからなるプロ
グラマブルコントローラにおいて、演算部からの演算結
果を演算部が出力部の応答時間に影響を受けないように
一時保持して出力部へ転送する別の制御部を備えたもの
であり、別の制御部の働きにより一括リフレッシュ方式
と同様に演算部の演算速度を確保することができ、その
上都度リフレッシュ方式の利点を生かすことができると
いう効果がある。
算部と、演算部の演算結果を一時格納するデータメモリ
と、その演算結果が転送され外部出力を駆動する出力部
と、演算結果を出力部に転送する制御部とからなるプロ
グラマブルコントローラにおいて、演算部からの演算結
果を演算部が出力部の応答時間に影響を受けないように
一時保持して出力部へ転送する別の制御部を備えたもの
であり、別の制御部の働きにより一括リフレッシュ方式
と同様に演算部の演算速度を確保することができ、その
上都度リフレッシュ方式の利点を生かすことができると
いう効果がある。
【図１】本発明の一実施形態の構成図である。
【図２】同上の動作説明用タイミングチャートである。
【図３】従来例の説明用構成図である。
１ 演算部 ２ データメモリ ３ 制御部 ４ 出力部 ５ 制御部
Claims (1)
- 【請求項１】プログラムの演算を行なう演算部と、演算
部の演算結果を一時格納するデータメモリと、その演算
結果が転送され外部出力を駆動する出力部と、演算結果
を出力部に転送する制御部とからなるプログラマブルコ
ントローラにおいて、演算部からの演算結果を演算部が
出力部の応答時間に影響を受けないように一時保持して
出力部へ転送する別の制御部を備えたことを特徴とする
プログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20611295A JPH0954603A (ja) | 1995-08-11 | 1995-08-11 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20611295A JPH0954603A (ja) | 1995-08-11 | 1995-08-11 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954603A true JPH0954603A (ja) | 1997-02-25 |
Family
ID=16518004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20611295A Withdrawn JPH0954603A (ja) | 1995-08-11 | 1995-08-11 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0954603A (ja) |
-
1995
- 1995-08-11 JP JP20611295A patent/JPH0954603A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| US7380076B2 (en) | Information processing apparatus and method of accessing memory | |
| JP2001035158A (ja) | メモリアクセス方法及びメモリアクセス方式 | |
| JPH0419896A (ja) | ダイナミックメモリのリフレッシュ方法 | |
| JP3942074B2 (ja) | データ入出力装置、メモリ・システム、データ入出力回路およびデータ入出力方法 | |
| JPH0954603A (ja) | プログラマブルコントローラ | |
| JP2634893B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH01261758A (ja) | コンピュータ装置 | |
| CN114461052B (zh) | 一种数据读写电路、芯片、电子设备及方法 | |
| JP2002207541A (ja) | マイクロコンピュータ及びデータ処理装置 | |
| JP2009217310A (ja) | メモリアクセス方法及びメモリアクセス装置 | |
| JPH0514359B2 (ja) | ||
| JPH11167519A (ja) | メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置 | |
| JP3070454B2 (ja) | メモリアクセス制御回路 | |
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JPS62214588A (ja) | ダイナミツクメモリのリフレツシユ制御方法 | |
| JPH03271951A (ja) | データアクセス方法 | |
| JPH06324940A (ja) | メモリ制御方法および装置 | |
| JPH01124038A (ja) | マイクロプロセッサ | |
| JPH07302219A (ja) | データプロセッサ及びデータ処理方法 | |
| JPH01107295A (ja) | メモリ制御装置 | |
| JPH03259491A (ja) | メモリ制御装置 | |
| JPH0520165A (ja) | システムバス制御装置 | |
| JPH0589671A (ja) | ノイマン型ｃｐｕにおけるｄｒａｍリフレツシユ方法 | |
| JPH0561762A (ja) | メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |