JPS62214588A - ダイナミツクメモリのリフレツシユ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はダイナミックメモリのリフレッシュ制御方法に
係り、特にリフレッシュ要求とメモリアクセス要求の競
合やリフレッシュにより、ＣＰＵの処理能力が低下する
のを回避するのに好適なリフレッシュ制御方法に関する
。

〔発明の背景〕

ダイナミックメモリは、記憶内容を保持するために１周
期的にリフレッシュ動作を行う必要がある。

従来のダイナミックメモリのリフレッシュ制御方法とし
ては、特開昭５８−２９１９７号公報に記載のように、
ＤＭＡ制御装置の最高優先順位のチャネルにメモリリフ
レッシュ要求信号を周期的に印加し、ＣＰＵをホールド
して、リフレッシュを行なうものが知られている。しか
し、上記公報記載のダイナミックメモリのリフレッシュ
制御方法は。

システムスループットの点において、リフレッシ二時に
ＣＰＵを毎回ホールドするオーバヘッド及びＣＰＵ処理
能力のｉ！ｆが大きいという問題点がある。

また、従来の他のダイナミックメモリのリフレッシュ制
御方法として、特開昭５８−１７１７８号公報に記載さ
れたものが知られている。上記公報記載のダイナミック
メモリのリフレッシュ制御方式は、メモリアクセス要求
とリフレッシュ要求が競合したとき、リフレッシュ動作
が終了するまでメモリアクセス要求を待たせることによ
り発生する処理能力の低下を避けるために、マイクロ命
令の中でメモリアクセス要求の発生しない命令実行であ
ることを判定して、リフレッシュ要求を出力するもので
ある。しかし、現実的にはソフトウェアの種類は数多く
有り、全てのソフトウェアに上記判定の様な余分なステ
ップを追加することは不可能である。

〔発明の目的〕

本発明は上記した従来技術の問題点に鑑みなされたもの
で、リフレッシュ要求とメモリアクセス要求の競合を回
避し、リフレッシュ動作によるＣＰＵの処理能力の低下
を回避することが可能なダイナミックメモリのリフレッ
シュ制御方法を提供することを目的としている。

〔発明の概要〕

本発明のダイナミックメモリのリフレッシュ制御方法は
、ダイナミックメモリのリフレッシュ終了から規定時間
経後にＣＰＵからメモリアクセス命令が発行されたか否
かを判定し、メモリアクセス命令が発行されていると判
定された場合には。

該メモリアクセスの終了後にダイナミックメモリのリフ
レッシュ（以後、アクロスリフレッシュと称する）を行
ない、メモリアクセス命令が発行されていないと判定さ
れた場合には、ＣＰＵをホールドした後、ダイナミック
メモリをリフレッシュ（以後、ＤＭＡリフレッシュと称
する）することを特徴としている。

即ち、本発明のダイナミックメモリのリフレッシュ制御
方法は、リフレッシュ要求とメモリアクセス要求の競合
によるＣＰＵ処理能力低下の回避するため、２種類のリ
フレッシュ方法を組み合せたものである。

第１のリフレッシュ方法は、リフレッシュが終了してか
ら規定時間経過後にメモリアクセス命令（メモリリード
又はメモリライト）が発行された場合、そのメモリアク
セス終了後にリフレッシュを行なうものであり、メモリ
アクセス後↓こリフレッシュを行なうため、アクセスリ
フレッシュと呼称する。即ち１通常メモリアクセスから
次のメモリアクセスまでは必ず間隔がある。このことに
着目すれば、メモリアクセス後にリフレッシュを起動す
ればメモリアクセス要求とリフレッシュ要求が同時に発
生することを回避することが可能になる。また、メモリ
アクセスとメモリアクセスの間にリフレッシュを行なう
と、メモリアクセス要求とリフレッシュ要求の競合を回
避できるとともに。

メモリアクセスを待たせることがなくなるので。

リフレッシュによるＣＰＵ処理能力の低下も回避できる
。

尚、ここで述へた規定時間とは、例えばダイナミンクメ
モリが２ｍｓに１２８回のリフレッシュを必要とするも
のと仮定すると、２　ｍ　ｓ　／　１２８回＝１５６　
ｐ　ｓｅｃ／回となり、厳密には約１５．６　μｓｅｃ
となる。しかし、ここでは、リフレッシュのマージン等
を考慮して、規定時間を１４μｓｅｃとする。

第２のリフレッシュ方法はＤＭＡリフレッシュであり、
アクセスリフレッシュの問題点を補うために行なわれる
。アクセスリフレッシュの問題点は、メモリアクセスが
規定時間後に来なければリフレッシュ動作が起動されな
いことである。よって、アクセスリフレッシュが保障で
きるのは、ＣＰＵが動作しているとき及びＣＰＵがホー
ルドされてＤＭＡ転送によってｉ　／　ｏとメモリ間で
データ転送が行われているときである。ＣＰＵが動作し
ていれば、必ずブリフェッチ（ＣＰＵ命令コードの先読
み）が入り、かつ、命令コードに基づいたメモリアクセ
スが存在する。又、ｉ　／　ｏとメモリ間のＤＭＡ転送
時も必ずメモリアクセスが存在する。しかし、ＣＰＵに
ホールド命令を与えた場合は、メモリアクセスは発生し
ないのでリフレツシュを保障することができない。そこ
で、この様な問題点を補うために、規定時間経過後にア
クセスリフレッシュを実行しようとして、メモリアクセ
スが来ない場合には、ＣＰＵをホールドして。

リフレッシュを実行する。ここで、規定時間経過後に直
ちにＣＰＵをリフレッシュすることなく、規定時間経過
してから更に一定時間経過してもメモリアクセス命令が
出力されない場合に、メモリをホールドしてリフレッシ
ュする様にしても良い。

ＣＰＵのホールド処理能力の低下に直結するので、でき
るだけ避けたいためである。第二のリフレッシュ制御方
法は、ＣＰＵをホールドしてリフレッシュを行うので、
ＤＭＡリフレッシュと呼称する。

従って、本発明におけるリフレッシュ制御は、Ｊ、％本
釣にはアクセスリフレッシュで行い、メモリアクセス要
求とリフレッシュ要求の競合を回避し、アクセスリフレ
ッシュが実行できない場合は、ＤＭＡリフレッシュを行
うものである。

〔発明の実施例〕

以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。

第１図は本発明のリフレッシュ制御方式の一実施例を示
すフローチャートである。図示する様に。

ステップＳ１において、規定時間である１４μｓｅｃが
経過したと判定された場合、ステップＳ２において、メ
モリアクセス要求が発行されたか否かを判定する。メモ
リアクセス要求が発行されたと判定されると、メモリア
クセスの実行後に、ステップＳ３において、アクセスリ
フレッシュを実行し、再びステップＳ１へもどる。ステ
ップＳ２において、メモリアクセスが発行されないと判
定された場合には、ステップＳ４に進み、再び規定時間
である１４μｓｅｃが経過したか否かを判定する。

ステップＳ４において、規定時間経過していないと判定
された場合には、再びステップＳ２へもどり、メモリア
クセス要求の有無を判定する。ステップＳ４において、
規定時間経過したと判定された場合には、ステップＳ５
において、ＣＰＵに対してホールド要求を出力する。ス
テップＳ６において、ＣＰＵからホールド許可信号が出
力されたか否かを判定し、まだ出力されていないと判定
された場合には、ステップＳ７に進み、メモリアクセス
要求が出力されたか否かを判定する。ステップＳ７にお
いて、メモリアクセス要求が出力されたと判定された場
合には、ステップＳ８においてアクセスリフレッシュを
実行し、ステップＳ６へもどる。また、ステップＳ７に
おいて、メモリアクセス要求が出力されていないと判定
された場合には、再びステップＳ６へもどる。

ステップＳ６において、ＣＰＵからホールド許可信号が
出力されたと判定された場合には、ステップＳ９におい
てＤＭＡリフレッシュを実行する。

このように、ＤＭＡリフレッシュが実行されるまでに、
２回の規定時間が経過しているため、１回の規定時間分
浪費したことになる。従って、ＤＭＡリフレッシュの終
了後、ステップＳ２にもどり、アクセス要求が出力され
たら、アクセス動作の終了後、ステップＳ３でアクセス
リフレッシュを行なう。また、ステップＳ９におけるＤ
ＭＡリフレッシュの実行後、メモリアクセス要求が出力
されないときは、ステップＳ４．Ｓ５．Ｓ６．Ｓ９によ
り、規定時間毎にＤＭＡリフレッシュを行なう。

第２図は第１図に示すフローチャートを実行するリフレ
ッシュ制御装置の具体例を示すブロック図である。図示
する様に、このリフレッシュ制御装置は、ＣＰＵＩ、メ
モリ制御信号発生部２１と、メモリ１９と、規定時間測
定カウンタ２と、リフレッシュ起動部３２と、リフレッ
シュ信号発生部１２とカウンタ１６と、アドレスセレク
タ１８とから構成されている。

先ず、第２図に示すリフレッシュ制御回路のアクセス動
作について説明する。ＣＰＵＩからメモリアクセス要求
信号（メモリリード信号又はメモリライト信号）５が出
力されると、メモリ制御信号発生部２１はメモリ制御信
号２２を作成してメモリ１９に出力する。これと同時に
、ＣＰＵ１からＣＰＵアドレス信号８が出力され、この
ＣＰＵアドレス信号８はアドレスセレクター１８で選択
され、メモリアドレス信号２０としてメモリ１９に入力
される。

これによって、ＣＰＵＩとメモリ１９の間で、バス９を
介して、データのリード・ライトが行なわれる。

次に、リフレッシュ動作について説明する。先ず、規定
時間測定用のカウンタ２は、第３図に示す様に、クロッ
ク信号ＣＬＫを計数し、１４μｓｅｃ経過する毎にパル
ス信号４を出力する。パルス信号４は、リフレッシュ起
動部３２に入力される。リフレッシュ起動部３２は、パ
ルス信号４の受領後にメモリアクセス要求信号５を受領
すると、そのメモリアクセス終了後に、アクセスリフレ
ッシュ起動信号１１を出力する。リフレッシュ起動部３
２は。

パルス信号４の受領後にメモリアクセス要求信号５が出
力されないまま規定時間が経過して１次のパルス信号４
を受領すると、リフレッシュ起動部３２はＣＰＵＩに対
してホールド要求信号７を出力する。上記ホールド要求
信号７に応答してＣＰＵ１からホールド許可信号６が出
力されるまでの間に、メモリアクセス要求信号５が出力
されると、リフレッシュ起動部３２はアクセスリフレッ
シュ起動信号１１を出力する。また、上記ホールド要求
信号７に応答してＣＰＵ１からホールド許可信号６が出
力されると、リフレッシュ起動部３２はこれを受けてＤ
ＭＡリフレッシュ起動信号１０を出力する。

すなわち、リフレッシュ起動部３２は、第１図に示した
フローチャー１−を実現するための制御を行なう。

リフレッシュ信号発生部１２は、ＤＭＡリフレッシュ起
動信号１０又はアクセスリフレッシュ起動信号１１によ
って起動され、リフレッシュ制御信号１４をメモリ１９
に出力し、かつリフレッシュカウンタ１６からリフレッ
シュアドレス１７をアドレスセレクタ１８で選択して、
メモリアドレス２０とし、このメモリアドレス２０をメ
モリ１９に与えて、リフレッシュを実行する。リフレッ
シュ信号発生部１２は、リフレッシュ終了後、リフレッ
シュアドレスを更新するためのリフレッシュアドレス更
新信号１５とリフレッシュ終ｒ信号１３を発生する。こ
れにより、リフレッシュ起動部３２の起動条件が解除さ
れ、リフレッシュカウンタ１６が更新される。

第４図は、第２図に示すリフレッシュ起動部３２の具体
例を示すブロック図であり、アクセスリフレッシュ起動
部３２ＡとＤＭＡリフレッシュ起動部３２Ｂから構成さ
れている。規定時間経過を示すパルス信号４が入力され
ると、オア回路２３の出力がｒｔ　Ｈｕとなり、フリッ
プフロップ２６のデータ端子りに入力され、クロック３
でフリップフロップ２６に保持される。上記の保持は、
フリップフロップ２６の出力信号３５がオア回路２３に
よって再びデータ端子りに入力されるため、自己保持さ
れる。フリップフロップ２６の内容がｒｔ　Ｈｒｔであ
るということは、規定時間が経過したことを意味する。

この状態でメモリアクセス要求信号５が入力されると、
アクセスリフレッシュ起動信号１１をＩＩ　ＨＩＴにす
る。

ここで、アクセスリフレッシュ起動信号１１カ、２段の
フリップフロップ２７．２８とインバータ３０によって
形成される理由は、出力信号３５とメモリアクセス要求
信号５とが非同期である場合に、両者の同期化を行なう
ためである。

次に、フリップフロップ２６の内容が”　Ｉ−Ｉ”のと
き、再び規定時間が経過してパルス信号４が入力される
と、アンド回路２４のアンド条件が成立してＨ′″を出
力し、オア回路２５を介してフリップフロップ２９のデ
ータ端子りに入力される。フリップフロップ２９は、ク
ロック３の入力タイミングで上記データ端子りに入力さ
れる“Ｈ”を保持する。

フリップフロップ２９に保持された１１　ＨＩＴは、オ
ア回路２５により、自己保持され、フリップフロップ２
９の出力“Ｈ”は、ＣＰＵＩに対するホールド要求信号
７となる。ホールド要求信号７の出力後、ＣＰＵＩから
ホールド許可信号６が入力されるまでの間にメモリアク
セス要求信号５が入力された場合には、フリップフロッ
プ２８からアクセスリフレッシュ起動信号１１が出力さ
れる。また、ホールド許可信号６が入力されると、アン
ド回路３１のアンド条件が成立して、ＤＭＡリフレッシ
ュ起動信号１０が出力される。

尚、リフレッシュが終了すると、アクセスリフレッシュ
の場合は信号３４で、ＤＭＡリフレッシュの場合は信号
３３で、リフレッシュ起動信号１０．１１を解除する。

上記の信号３３．３４は、第２図に示すリフレッシュ終
了信号ｊ３に相当するものである。

又、ＤＭＡリフレッシュ終了後、メモリアクセスが無け
れば出力信号３５は■（”を保持しているので、規定時
間毎にホールド要求信号７が出力され、ＤＭＡリフレッ
シュがホールド許可信号６が入力される毎にくり返えし
実行される。

以上に説明したアクセスリフレッシュが行なわれる場合
のタイムチャートの一例を第５図に示し、またＤＭＡリ
フレッシュが行なわれる場合のタイムチャートの一例を
第６図に示す。

以上の説明から明らかな様に、前述した実施例によれば
、通常、リフレッシュはメモリアクセスと次のメモリア
クセスの間で実行されるため、メモリアクセス要求とリ
フレッシュ要求が競合することはない。又、Ｄ　Ｍ　Ａ
リフレッシュはＣＰＵが停止命令を受けた時のみ発生す
るので、ＣＰＵの処理能力の低下を無くすことができる
。

〔発明の効果〕

以」二説明したように本発明によれば、ダイナミックメ
モリのリフレッシュ制御が、基本的にアクヤスリフレッ
シュで行なわれ、アクセスリフレッシュでリフレッシュ
を行えない時に限って、ＤＭＡリフレッシュを行なうよ
うにしている。従って、リフレッシュは、基本的に、メ
モリアクセス終了後火のメモリアクセスが開始されるま
での間に行なわれる。従って、メモリアクセス要求とリ
フレッシュ要求の競合を回避することができる。そのた
め、メモリアクセス要求を待たせることがないので、リ
フレッシュによるＣＰＵの処理能力の低下を無くすこと
ができる。

【図面の簡単な説明】

第１図は本発明のダイナミックメモリのリフレッシュ制
御方式の一実施例を示すフローチャート、第２図は第１
図に示したフローチャートを実行するリフレッシュ制御
装置の具体例を示すブロック図、第３図は第２図に示す
パルス信号を示す波形図、第４図は第２図に示すリフレ
ッシュ起動部の詳細を示すブロック図、第５図はアクセ
スリフレッシュが行なわれる場合の一例を示すタイムチ
ャート、第６図はＤＭＡリフレッシュが行なわれる場合
の一例を示すタイムチャートである。 １・・・ＣＰＵ、２・・・カウンタ、１２・・・リフレ
ッシュ信号発生部、１６・・・リフレッシュカウンタ、
Ｉ８・・・アドレスセレクタ、１９・・・メモリ、３２
・・・リフレッシュ起動部、３２Ａ・・・アクセスリフ
レッシュ起動部、３２Ｂ・・・Ｄ　Ｍ　Ａリフレッシュ
起動部。

Claims (1)

1. 【特許請求の範囲】 １、ダイナミックメモリのリフレッシュ終了から規定時
   間経後にＣＰＵからメモリアクセス命令が発行されたか
   否かを判定し、メモリアクセス命令が発行されていると
   判定された場合には、該メモリアクセスの終了後にダイ
   ナミックメモリのリフレッシュを行ない、メモリアクセ
   ス命令が発行されていないと判定された場合には、ＣＰ
   Ｕをホールドした後、ダイナミックメモリをリフレッシ
   ュすることを特徴とするダイナミックメモリのリフレッ
   シュ制御方法。 ２、前記メモリアクセス命令が発行されていないと判定
   された後、更に一定時間経過してもメモリアクセス命令
   が発行されない場合に限って、ＣＰＵをホールドして、
   ダイナミックメモリをリフレッシュすることを特徴とす
   る特許請求の範囲第１項記載のダイナミックメモリのリ
   フレッシュ制御方法。