JPH0419896A - ダイナミックメモリのリフレッシュ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ダイナミックメモリのリフレッシュ方法に関
する。

半導体記憶装置のうち、Ｄ　ＲＡ　Ｍ　（Ｄｙｎａｍｉ
ｃＲａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）はコン
デンサの蓄積電荷を記憶データとする構成となっており
、時間の経過に伴いリーク電流などの形でデータが消失
してしまうので、メモリセルの記憶データを定期的に読
出して増幅し再書込みするリフレッシュ動作が必要であ
る。

従来、コンピュータに用いられるＤＲＡＭのリフレッシ
ュ方法として種々の方法が採用されているが、大きく分
けるとコンピュータの中央処理装置（Ｃｅｎｔｒａｌ　
ＰｒｏｃｅｓｓｉｎｇＵｎｉｔ；以下、ＣＰＵと略称す
る）が行うプログラムの実行によってリフレッシュする
ソフトリフレッシュの方法と、特別に設けられる回路の
動作によってリフレッシュするハードリフレッシュの２
種類がある。

そのうち、ソフトリフレッシュとして一般的なものは、
ＤＲＡＭのうちの任意のメモリ領域をリフレッシュ領域
として指定しておき、その領域に対して疑似的に読出し
処理を実行する、つまりダミーリードすることによって
、リフレッシュに必要なアドレス信号とそのアドレス信
号のうちメモリ領域の各ワード線に対応する行アドレス
信号を取り込むためのローアドレスストローブ信号（以
下、ＲＡＳ信号と呼ぶ）とを発生させ、メモリセルのリ
フレッシュを行うＲＡＳオンリーリフレッシュである。

このＲＡＳオンリーリフレッシュのようなソフトリフレ
ッシュの場合、ＣＰＵとＤＲＡＭとの間に介在してこれ
らの間の信号の授受を制御するメモリインターフェース
回路は、実際のデータの読出し書込み処理に対処できる
構成を備えるだけでリフレッシュの動作にも対応できる
ので、リフレッシュのために特別な回路は不要である。

これに対して、ハードリフレッシュの場合には、通常の
データの読出し書込みとは異なった処理でリフレッシュ
を実現するため、何らかの回路の追加が必要となる。

上記ＲＡＳオンリーリフレッシュにおいてＣＰＵによっ
て実行されるプログラムは、メモリへのリードアクセス
を実行するメモリサイクルと、読出されたデータをデー
タ格納用のレジスタに転送する処理をＣＰＵ内部で実行
する内部サイクルとに分けられ、実際にリフレッシュが
行われるのはメモリサイクルである。つまり、上記ＲＡ
Ｓオンリーリフレッシュは、メモリからデータを読出し
、レジスタへ格納する命令を繰返すものである。

この場合、メモリサイクルにおいて、アドレス信号のう
ちメモリ領域の各ビット線に対応する列アドレス信号を
取り込むためのコラムアドレスストローブ信号（以下、
ＣＡＳ信号とよぶ）は発生させないので、実際にはメモ
リセルからデータは読出されず、したがって内部サイク
ルにおけるレジスタへのデータ転送はリフレッシュに何
ら関与しない処理となっている。

第５図は、上記ＲＡＳオンリーリフレッシュのプログラ
ムを示すフローチャートである。

ステップｎ１での開始についで、ステップｎ２ではリフ
レッシュすべきメモリ領域のうちの開始位置に該当する
アドレスが間接レジスタＰに設定され、さらに次のステ
ップｎ３ではリフレッシュすべきメモリ領域の行数つま
りリフレッシュの繰返し回数として例えば５１２がルー
プカウンタＮに設定される。これによって、リフレッシ
ュすべきメモリ領域が指定される。

次のステップｎ４では、ダミーレジスタＤに間接レジス
タＰに設定された行アドレスが格納され、メモリ領域の
その行アドレスに対するダミーリードが実行されて、該
当するワード線上のメモリセルがリフレッシュされる。

次のステップｎ５では上記間接レジスタＰに設定されて
いる行アドレスがインクリメントされ、さらに次のステ
ップｎ６では上記ループカウンタＮに設定されているリ
フレッシュ回数Ｎがデクリメントされる。

次のステップｎ７でリフレッシュ回数ＮがＯとなってい
ないかどうかの判断が行われ、０になっていなければス
テップｎ４〜ｎ７の処理が繰返されメモリ領域における
次の行アドレスに対するダミーリードが実行されて、次
のワード線上のメモリセルがリフレッシュされる。

このような処理を繰返して、指定されたメモリ領域のリ
フレッシュが順次行われ、ステップｎ７においてループ
カウンタＮに設定されるリフレッシュ回数がＯであると
判断されると、つまり指定されたメモリ領域のリフレッ
シュが全て終了するとステップｎ８に移行して、ここで
処理は終了する。

発明が解決しようとする課題 しかしながら、上述した従来のソフトリフレッシュでは
、ＣＰＵの実行するプログラムにおいてレジスタへのデ
ータ転送を行う内部サイクルの処理はリフレッシュに同
等関与せず、無駄な時間を費やすことになってリフレッ
シュに要する時間が長くなるという問題点があった。

したがって、本発明の目的は、処理時間を大幅に短縮で
きるダイナミックメモリのリフレッシュ方法を提供する
ことである。

課題を解決するための手段 本発明は、リフレッシュを行うメモリ領域として、第１
のメモリ領域と第２のメモリ領域とを指定し、 第１のメモリ領域に対しアドレス指定をしてデータを読
取るリードサイクルに引き続き、第２のメモリ領域に対
しアドレス指定をして第１のメモリ領域から読出したデ
ータを第２のメモリ領域に書込むライトサイクルを行う
処理を、 リードサイクルでは行アドレスのみを指定することによ
って、またライトサイクルでは書込み動作を指定するラ
イトイネーブル信号を与えず行アドレスのみを指定する
ことによって第１および第２の全メモリ領域にわたって
順次実行し、リードサイクルの実行で第１のメモリ領域
のリフレッシュを行い、ライトサイクルの実行で第２の
メモリ領域のリフレッシュを行うようにしたことを特徴
とするダイナミックメモリのリフレッシュ方法である。

作　　用 本発明に従えば、リードサイクルの実行で第１のメモリ
領域のＲＡＳオンリーリフレッシュが行われ、続くライ
トサイクルの実行で第２のメモリ領域のＲＡＳオンリー
リフレッシュが行われるので、リフレッシュの処理に無
駄がなく処理時間を短縮化できる。

実施例 第１図は、本発明の一実施例であるダイナミックメモリ
のリフレッシュ方法が適用されるＤＲＡＭを含むコンピ
ュータ２の一部の概略的な構成を示すブロック図である
。リフレッシュの対象であるＤＲＡＭＩは、メモリイン
タフェース回路３を介しＣＰＵ４に接続されている。メ
モリインタフェース回路３は、ＣＰＵとＤＲＡＭとの間
の信号の授受を制御するための回路である。

第２図は、そのメモリインタフェース回路３の概略的な
構成を示すブロック図である。アドレス線選択回路５は
、アドレスバス６を介してＣＰＵ４から与えられるアド
レス信号に対応したアドレス指定信号を出力するための
回路であり、そのアドレス指定信号としてアドレスバス
７を介してブロック選択信号が、また別のアドレスバス
８を介してメモリアドレス信号がそれぞれＤＲＡＭＩに
送られる。ＤＲＡＭＩは、複数のブロックに分けられて
いて、上記ブロック選択信号によってその中の１つの、
ブロックが選択され、選択されたブロックにおける任意
の番地が上記メモリアドレス信号によって指定される。

また、上記アドレス線選択回路５では、アドレスバス６
を介してＣＰＬＩ４がらＤＲＡＭＩのリフレッシュすべ
きメモリ領域、つまりリフレッシュ空間が指定されると
き、制御信号生成回路９に対してリフレッシュ空間選択
信号を与える機能も持つ。

上記制御信号生成回路９は、ＣＰＵ４がら与えられるデ
ータストローブ信号、リード／ライト信号、タイミング
信号および上記アドレス線選択回路５から与えられるリ
フレッシュ空間選択信号に応じて、ＤＲＡＭＩに対しＲ
ＡＳ信号、ＣＡＳ信号およびライトイネーブル信号（以
下、ＷＥ倍信号呼ぶ）を選択的に与える機能を持つ。制
御信号生成回路９かＣＰＵ４へは応答信号が送られる。

第３図は、実施例のリフレッシュ方法が適用される上記
ＤＲＡＭＩの一部メモリ領域を模式的に示す図である。

第４図は、上記ＣＰＵ４において実行される実施例のリ
フレッシュ方法のプログラムを示すフローチャートであ
る。

次に第３図および第４図を参照して、この実施例のダイ
ナミックメモリのリフレッシュ方法の手順について説明
する。

この実施例のリフレッシュ方法は、ＣＰＵ４によるプロ
グラムの実行によって行うソフトリフレッシュである。

ステップｎ１での開始についで、ステップｎ２ではリフ
レッシュすべき第１のメモリ領域の開始位置に該当する
行アドレス例えば「１」が間接レジスタＰに設定され、
さらに次のステップｎ３ではリフレッシュすべき第２の
メモリ領域の開始位置に該当する行アドレスｒ２５７Ｊ
が別の間接レジスタＱに設定される。

次のステップｎ４では、上述した第１および第２のメモ
リ領域の行数、つまりリフレッシュの繰返し回数として
２５６がループカウンタＮに設定される。これによって
、リフレッシュすべき第１のメモリ領域として行アドレ
ス「１」〜ｒ２５６」の領域が、第２のメモリ領域とし
て行アドレス「２５７」〜ｒ５１２」がそれぞれ指定さ
れる。

次のステップｎ５では、第１のメモリ領域からデータを
読出し、読出したデータを第２のメモリ領域に書込む指
令がＣＰＵ４からメモリインタフェース回路３を介して
ＤＲＡＭ２に与えられる。

このとき、第１のメモリ領域からデータを読出すリード
サイクルでは、制御信号生成回路９からアドレスストロ
ーブ信号としてＲＡＳ信号のみが出力されＣＡＳ信号は
出力されない。すなわち、間接レジスタＰに設定されて
いる行アドレス「１」に該当するワード線上のメモリセ
ルに対してＲＡＳオンリーリフレッシュが行われる。

また、第２のメモリ領域にデータを書込むライトサイク
ルでも、制御信号生成回路９から出力されるアドレスス
トローブ信号はＲＡＳ信号のみであり、しかもこの場合
にはライトサイクルであるにも拘わらず、ＷＥ倍信号出
力されない。すなわち、この場合には間接レジスタＱに
設定されている行アドレスｒ２５７」に該当するワード
線上のメモリセルに対して、ＲＡＳオンリーリフレッシ
ュが行われる。

次のステップｎ６では、上記間接レジスタＰ、Ｑに設定
されている行アドレスがインクリメントされ、さらに次
のステップｎ７では上記ループカウンタＮに設定されて
いるリフレッシュ回数Ｎがデクリメントされる。

次のステップｎ８でリフレッシュ回数Ｎが０となってい
ないかどうかの判断が行われ、０になっていなければス
テップｎ５〜ｎ８の処理が繰返され、指定された第１お
よび第２のメモリ領域における次の行アドレスに対する
リードサイクル、ライトサイクルが実行されて、次のワ
ード線上のメモリセルがリフレッシュされる。

このような処理を繰返して、指定された第１および第２
のメモリ領域のリフレッシュが順次行われ、ステップｎ
８においてループカウンタＮに設定されるリフレッシュ
回数がＯであると判断されると、つまり指定された第１
および第２のメモリ領域のリフレッシュがそれぞれ２５
６回全て終了するとステップｎ９に移行して、ここで処
理は終了する。

なお、この実施例のリフレッシュ方法では、１回のリフ
レッシュ処理で２つのメモリ領域のリフレッシュを行う
ので、１つのメモリ領域のリフレッシュ回数は従来の５
１２に対して、その半分の２１６とされている。

発明の効果 以上のように、本発明のダイナミックメモリのリフレッ
シュ方法によれば、リードサイクルの実行では行アドレ
スのみを指定して第１のメモリ領域のＲＡＳオンリーリ
フレッシュを行い、続くライトサイクルの実行ではライ
トイネーブル信号を与えず行アドレスのみを指定して第
２のメモリ領域のＲＡＳオンリーリフレッシュを行うよ
うにしているので、リフレッシュの処理に無駄がなく処
理時間を短縮化できる。

【図面の簡単な説明】

第１図は本発明の一実施例であるダイナミックメモリの
リフレッシュ方法が適用されるＤＲＡＭを含むコンピュ
ータの一部の概略的な構成を示すブロック図、第２図は
そのコンピュータにおけるメモリインタフェース回路の
構成を示すブロック図、第３図はそのＤＲＡＭの構成を
模式的に示す図、第４図はそのリフレッシュ方法の手順
を示すフローチャート、第５図は従来のリフレッシュ方
法の手順を示すフローチャートである。 １・・ＤＲＡＭ、２・・・コンピュータ、３・　メモリ
インタフェース、４・・・ＣＰＵ、５・・・アドレス線
選択回路、９・・・制御信号生成回路 代理人　　弁理士　画数　圭一部 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 リフレッシュを行うメモリ領域として、第１のメモリ領
   域と第２のメモリ領域とを指定し、第１のメモリ領域に
   対しアドレス指定をしてデータを読取るリードサイクル
   に引き続き、第２のメモリ領域に対しアドレス指定をし
   て第１のメモリ領域から読出したデータを第２のメモリ
   領域に書込むライトサイクルを行う処理を、 リードサイクルでは行アドレスのみを指定することによ
   って、またライトサイクルでは書込み動作を指定するラ
   イトイネーブル信号を与えず行アドレスのみを指定する
   ことによつて第１および第２の全メモリ領域にわたって
   順次実行し、 リードサイクルの実行で第１のメモリ領域のリフレッシ
   ュを行い、ライトサイクルの実行で第２のメモリ領域の
   リフレッシュを行うようにしたことを特徴とするダイナ
   ミックメモリのリフレッシュ方法。