JPH0955394A - 半導体チップの実装方法 - Google Patents
半導体チップの実装方法Info
- Publication number
- JPH0955394A JPH0955394A JP7208735A JP20873595A JPH0955394A JP H0955394 A JPH0955394 A JP H0955394A JP 7208735 A JP7208735 A JP 7208735A JP 20873595 A JP20873595 A JP 20873595A JP H0955394 A JPH0955394 A JP H0955394A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- sensitive area
- substrate
- sealing resin
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 センシティブエリアと封止樹脂の間に若干の
空気層を設けることにより、センシティブエリアが受け
る封止樹脂の誘電率に起因するＣ（容量）成分の影響を
防ぐことができ、センシティブエリアを持つ高速半導体
及び低電圧メモリ等の動作不良を防止することができる
半導体チップの実装方法を提供する。 【構成】 基板３１に半導体チップ３２をベースボンド
した後、ワイヤ３３によりワイヤボンディングを行う。
次に、センシティブエリア３４より若干大きな投影面積
を有する立方体形状のカバー３５を、そのセンシティブ
エリア３４上に搭載する。その状態にて、封止樹脂３６
をコーティングする。その封止樹脂３６を熱により硬化
させた後、カバー３５を１〜２ｍｍ上方へ引き上げ、セ
ンシティブエリア３４に空気層を形成する。その後、封
止樹脂３６とカバー３５の間隙を埋めるように接着剤３
７でカバー３５を固定する。
空気層を設けることにより、センシティブエリアが受け
る封止樹脂の誘電率に起因するＣ（容量）成分の影響を
防ぐことができ、センシティブエリアを持つ高速半導体
及び低電圧メモリ等の動作不良を防止することができる
半導体チップの実装方法を提供する。 【構成】 基板３１に半導体チップ３２をベースボンド
した後、ワイヤ３３によりワイヤボンディングを行う。
次に、センシティブエリア３４より若干大きな投影面積
を有する立方体形状のカバー３５を、そのセンシティブ
エリア３４上に搭載する。その状態にて、封止樹脂３６
をコーティングする。その封止樹脂３６を熱により硬化
させた後、カバー３５を１〜２ｍｍ上方へ引き上げ、セ
ンシティブエリア３４に空気層を形成する。その後、封
止樹脂３６とカバー３５の間隙を埋めるように接着剤３
７でカバー３５を固定する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの実
装方法に関するものである。
装方法に関するものである。
【０００２】
【従来の技術】近年、通信分野において、電子機器は、
交換技術に代表される高速技術及びハンディ端末等に代
表される高密度技術が重要となってきており、これらの
技術を具現化する共通な技術として、半導体のベアチッ
プ実装が、実装技術の主流となっている。
交換技術に代表される高速技術及びハンディ端末等に代
表される高密度技術が重要となってきており、これらの
技術を具現化する共通な技術として、半導体のベアチッ
プ実装が、実装技術の主流となっている。
【０００３】このような半導体ベアチップ実装技術に
は、ワイヤボンディング実装、フリップチップ実装、Ｔ
ＡＢ（ＴＡＰＥ ＡＵＴＯＭＡＴＥＤ ＢＯＮＤＩＮ
Ｇ）実装等があり、各種用途によって使い分けられてい
る。図４はかかる従来のワイヤボンディング実装図であ
る。この図に示すように、半導体チップ４はペースト２
により、ガラスエポキシ，セラミックス等を材料とした
基板１の所定の場所に固定される。この半導体チップ４
上の電極５と基板１上のパッド３は、Ａｕ等を材料とす
るワイヤ６で電気的に接続され、封止樹脂８で封止され
るものである。７は半導体チップのセンシティブエリア
である。
は、ワイヤボンディング実装、フリップチップ実装、Ｔ
ＡＢ（ＴＡＰＥ ＡＵＴＯＭＡＴＥＤ ＢＯＮＤＩＮ
Ｇ）実装等があり、各種用途によって使い分けられてい
る。図４はかかる従来のワイヤボンディング実装図であ
る。この図に示すように、半導体チップ４はペースト２
により、ガラスエポキシ，セラミックス等を材料とした
基板１の所定の場所に固定される。この半導体チップ４
上の電極５と基板１上のパッド３は、Ａｕ等を材料とす
るワイヤ６で電気的に接続され、封止樹脂８で封止され
るものである。７は半導体チップのセンシティブエリア
である。
【０００４】図５は従来のフリップチップ実装図であ
る。この図に示すように、半導体チップ１３のパターン
面には電極１４が設けられ、ガラスエポキシ、セラミッ
クス等を材料としたこの基板１１には、パット１２が形
成されている。このパット１２と電極１４は電気的接続
（場合によっては機械的接続および熱伝導経路などを含
む）を得るために、ハンダバンプ１６にて接続される。
る。この図に示すように、半導体チップ１３のパターン
面には電極１４が設けられ、ガラスエポキシ、セラミッ
クス等を材料としたこの基板１１には、パット１２が形
成されている。このパット１２と電極１４は電気的接続
（場合によっては機械的接続および熱伝導経路などを含
む）を得るために、ハンダバンプ１６にて接続される。
【０００５】一般に、ハンダバンプ１６の溶融はリフロ
ー炉にて行うが、溶融接続後、封止樹脂１７にて半導体
チップ１３と基板１１の間隙を封止している。１５は半
導体チップ１３のセンシティブエリアである。この樹脂
による封止は、半導体チップ１３の熱膨張係数（例え
ば、Ｓｉ：４ｐｐｍ前後）と、基板１１の熱膨張係数
（アルミナセラミックス：８ｐｐｍ〜ガラスエポキシ：
１５ｐｐｍ程度）の差により発生する応力を吸収し、バ
ンプ接続の寿命を向上させることが広く知られている。
ー炉にて行うが、溶融接続後、封止樹脂１７にて半導体
チップ１３と基板１１の間隙を封止している。１５は半
導体チップ１３のセンシティブエリアである。この樹脂
による封止は、半導体チップ１３の熱膨張係数（例え
ば、Ｓｉ：４ｐｐｍ前後）と、基板１１の熱膨張係数
（アルミナセラミックス：８ｐｐｍ〜ガラスエポキシ：
１５ｐｐｍ程度）の差により発生する応力を吸収し、バ
ンプ接続の寿命を向上させることが広く知られている。
【０００６】図６は従来のＴＡＢ実装図である。この図
に示すように、半導体チップ２３上の電極２４には電気
的接続用にＡｕバンプ２６が、電気メッキもしくはワイ
ヤボンディング装置を利用した方法により形成される。
半導体チップ２３上の電極２４と基板２１上のパッド２
２は、Ａｕバンプ２６を経由し、ＣｕにＡｕメッキ等を
施して材料としたリード２７で電気的に接続され、封止
樹脂２８で封止されるものである。２５は半導体チップ
のセンシティブエリアである。
に示すように、半導体チップ２３上の電極２４には電気
的接続用にＡｕバンプ２６が、電気メッキもしくはワイ
ヤボンディング装置を利用した方法により形成される。
半導体チップ２３上の電極２４と基板２１上のパッド２
２は、Ａｕバンプ２６を経由し、ＣｕにＡｕメッキ等を
施して材料としたリード２７で電気的に接続され、封止
樹脂２８で封止されるものである。２５は半導体チップ
のセンシティブエリアである。
【０００７】一般に上記した実装方法は、ＳＯＰ（ＳＭ
ＡＬＬ ＯＵＴＬＩＮＥ ＰＡＣＫＡＧＥ）、ＱＦＰ
（ＱＵＡＤ ＦＬＡＴ ＰＡＣＫＡＧＥ）に代表される
ＳＭＤ（ＳＵＲＦＡＣＥ ＭＯＵＮＴ ＤＥＶＩＣＥ）
より配線長が短く、高速向きで、且つ、実装面積を格段
に小さくすることが可能である。ここで、図４〜図６に
示されたセンシティブエリアについて説明する。
ＡＬＬ ＯＵＴＬＩＮＥ ＰＡＣＫＡＧＥ）、ＱＦＰ
（ＱＵＡＤ ＦＬＡＴ ＰＡＣＫＡＧＥ）に代表される
ＳＭＤ（ＳＵＲＦＡＣＥ ＭＯＵＮＴ ＤＥＶＩＣＥ）
より配線長が短く、高速向きで、且つ、実装面積を格段
に小さくすることが可能である。ここで、図４〜図６に
示されたセンシティブエリアについて説明する。
【０００８】例えば、高速半導体では、半導体チップ
４，１３，２３上のパターン間に発生する容量（Ｃ）成
分等の影響で、信号波形に、なまり、遅延等が発生し、
動作不良の原因となる。またＩＣカード等に代表される
低電圧メモリ等では、センスアンプ等を形成する半導体
がＣ（容量）成分より受ける影響で、理論判定ミスを誘
発することが知られている。センシティブエリア７，１
５，２５は、これら容量成分等の影響を受け易い半導体
パターンの一部で、特に考慮が必要な部分をエリアとし
たものである。
４，１３，２３上のパターン間に発生する容量（Ｃ）成
分等の影響で、信号波形に、なまり、遅延等が発生し、
動作不良の原因となる。またＩＣカード等に代表される
低電圧メモリ等では、センスアンプ等を形成する半導体
がＣ（容量）成分より受ける影響で、理論判定ミスを誘
発することが知られている。センシティブエリア７，１
５，２５は、これら容量成分等の影響を受け易い半導体
パターンの一部で、特に考慮が必要な部分をエリアとし
たものである。
【０００９】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体チップの実装方法では、封止樹脂８，１
７，２８の誘電率（３．０〜５．０）により発生する容
量成分が、半導体チップ４，１３，２３のパターン上に
のってしまい、特に、このセンシティブエリア７，１
５，２５を持つ高速半導体及び低電圧メモリ等の動作
が、正常に行えないという問題点があった。
た従来の半導体チップの実装方法では、封止樹脂８，１
７，２８の誘電率（３．０〜５．０）により発生する容
量成分が、半導体チップ４，１３，２３のパターン上に
のってしまい、特に、このセンシティブエリア７，１
５，２５を持つ高速半導体及び低電圧メモリ等の動作
が、正常に行えないという問題点があった。
【００１０】本発明は、上記問題点を解決するために、
センシティブエリアと封止樹脂の間に若干の空気層を設
けることにより、センシティブエリアが受ける封止樹脂
の誘電率に起因するＣ（容量）成分の影響を防ぐことが
でき、センシティブエリアを持つ高速半導体及び低電圧
メモリ等の動作不良を防止することができる半導体チッ
プの実装方法を提供することを目的とする。
センシティブエリアと封止樹脂の間に若干の空気層を設
けることにより、センシティブエリアが受ける封止樹脂
の誘電率に起因するＣ（容量）成分の影響を防ぐことが
でき、センシティブエリアを持つ高速半導体及び低電圧
メモリ等の動作不良を防止することができる半導体チッ
プの実装方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、上記の目的を
達成するために、半導体チップの実装方法において、 （１）半導体チップ上に形成されたセンシティブエリア
より若干大きな投影面積を有する立方体形状のカバーを
前記センシティブエリア上に搭載し、封止樹脂をコーテ
ィングして、封止樹脂を硬化させ、前記カバーを前記セ
ンシティブエリアと反対側方向へ引き上げ、前記封止樹
脂とカバーの間隙を埋めるように接着剤で前記カバーを
固定するようにしたものである。
達成するために、半導体チップの実装方法において、 （１）半導体チップ上に形成されたセンシティブエリア
より若干大きな投影面積を有する立方体形状のカバーを
前記センシティブエリア上に搭載し、封止樹脂をコーテ
ィングして、封止樹脂を硬化させ、前記カバーを前記セ
ンシティブエリアと反対側方向へ引き上げ、前記封止樹
脂とカバーの間隙を埋めるように接着剤で前記カバーを
固定するようにしたものである。
【００１２】このように、カバーを若干引き上げるだけ
で、センシティブエリアと封止樹脂の間に若干の空気層
を設けることにより、センシティブエリアが受ける封止
樹脂の誘電率に起因するＣ（容量）成分の影響を防ぐこ
とができ、したがって、センシティブエリアを持つ高速
半導体及び低電圧メモリ等の動作不良を防止することが
できる。
で、センシティブエリアと封止樹脂の間に若干の空気層
を設けることにより、センシティブエリアが受ける封止
樹脂の誘電率に起因するＣ（容量）成分の影響を防ぐこ
とができ、したがって、センシティブエリアを持つ高速
半導体及び低電圧メモリ等の動作不良を防止することが
できる。
【００１３】（２）半導体チップ上に形成されたセンシ
ティブエリアの中心位置と投影座標上の同じ中心位置に
ある開口部を基板に形成し、この基板上へ半導体チップ
をハンダバンプを介して接続し、前記開口部より空気圧
力を加えながら半導体チップと基板の間隙を埋めるよう
に封止樹脂を充填し、その後、前記基板の開口部に蓋を
取り付けるようにしたものである。
ティブエリアの中心位置と投影座標上の同じ中心位置に
ある開口部を基板に形成し、この基板上へ半導体チップ
をハンダバンプを介して接続し、前記開口部より空気圧
力を加えながら半導体チップと基板の間隙を埋めるよう
に封止樹脂を充填し、その後、前記基板の開口部に蓋を
取り付けるようにしたものである。
【００１４】したがって、簡単、かつ自動化された工程
で、センシティブエリアと封止樹脂の間に若干の空気層
を設けることができ、センシティブエリアが受ける封止
樹脂の誘電率に起因するＣ（容量）成分の影響を防ぐこ
とができる。 （３）半導体チップ上に形成されたセンシティブエリア
の中心位置と投影座標上の同じ中心位置にある開口部を
基板に形成し、この基板上に前記センシティブエリアよ
り１回り大きいサイズで、且つこのセンシティブエリア
の中心位置と投影座標上の同じ中心位置にあるダムを形
成し、前記基板上へ前記半導体チップをハンダバンプを
介して接続し、前記開口部より空気圧力を加えながら、
前記半導体チップと基板の間隙を埋めるように封止樹脂
を充填し、前記基板の開口部に蓋をするようにしたもの
である。
で、センシティブエリアと封止樹脂の間に若干の空気層
を設けることができ、センシティブエリアが受ける封止
樹脂の誘電率に起因するＣ（容量）成分の影響を防ぐこ
とができる。 （３）半導体チップ上に形成されたセンシティブエリア
の中心位置と投影座標上の同じ中心位置にある開口部を
基板に形成し、この基板上に前記センシティブエリアよ
り１回り大きいサイズで、且つこのセンシティブエリア
の中心位置と投影座標上の同じ中心位置にあるダムを形
成し、前記基板上へ前記半導体チップをハンダバンプを
介して接続し、前記開口部より空気圧力を加えながら、
前記半導体チップと基板の間隙を埋めるように封止樹脂
を充填し、前記基板の開口部に蓋をするようにしたもの
である。
【００１５】したがって、上記（２）に加えて、ダムを
形成することにより、封止樹脂のセンシティブエリアへ
の影響を確実に防止することができる。
形成することにより、封止樹脂のセンシティブエリアへ
の影響を確実に防止することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら説明する。図１は本発明の第１実施例
を示す半導体チップの実装工程断面図である。 （１）まず、図１（ａ）に示すように、基板３１に半導
体チップ３２をベースボンドした後、ワイヤ３３により
ワイヤボンディングを行う。次に、センシティブエリア
３４より若干大きな投影面積を有する立方体形状のカバ
ー３５を、そのセンシティブエリア３４上に搭載する。
面を参照しながら説明する。図１は本発明の第１実施例
を示す半導体チップの実装工程断面図である。 （１）まず、図１（ａ）に示すように、基板３１に半導
体チップ３２をベースボンドした後、ワイヤ３３により
ワイヤボンディングを行う。次に、センシティブエリア
３４より若干大きな投影面積を有する立方体形状のカバ
ー３５を、そのセンシティブエリア３４上に搭載する。
【００１７】（２）その状態にて、図１（ｂ）に示すよ
うに、封止樹脂３６（例えば、エポキシ等）をコーティ
ングする。 （３）その封止樹脂３６を熱により硬化させた後、図１
（ｃ）に示すように、カバー３５を１〜２ｍｍ上方へ引
き上げると、センシティブエリア３４は、封止樹脂３６
で封止されることはなく、若干の空気層が形成される。
うに、封止樹脂３６（例えば、エポキシ等）をコーティ
ングする。 （３）その封止樹脂３６を熱により硬化させた後、図１
（ｃ）に示すように、カバー３５を１〜２ｍｍ上方へ引
き上げると、センシティブエリア３４は、封止樹脂３６
で封止されることはなく、若干の空気層が形成される。
【００１８】（４）その後、図１（ｄ）に示すように、
封止樹脂３６とカバー３５の間隙を埋めるように接着剤
３７でカバー３５を固定する。以下、そのカバーについ
て説明する。図２、図３はカバーの形状を示す図であ
り、図２（ａ）、図３（ａ）はそのカバーの正面図、図
２（ｂ）、図３（ｂ）はそのカバーの底面図である。
封止樹脂３６とカバー３５の間隙を埋めるように接着剤
３７でカバー３５を固定する。以下、そのカバーについ
て説明する。図２、図３はカバーの形状を示す図であ
り、図２（ａ）、図３（ａ）はそのカバーの正面図、図
２（ｂ）、図３（ｂ）はそのカバーの底面図である。
【００１９】これらの図に示すように、カバー３５の側
面にはテーパー３５ａを形成することにより、このカバ
ー３５を引き上げることを容易にし、また、同時に側面
へは剥離剤（例えば、シリコーン樹脂等）を塗布してお
くと、より一層の効果が期待できる。また、センシティ
ブエリア３４の側面は、封止樹脂３６が硬化する時に回
り込みが発生しないよう平坦性が必要となる。そこで、
場合によっては、図３に示すように、カバー３５の先端
に凹部３５ｂを加工しても良い。
面にはテーパー３５ａを形成することにより、このカバ
ー３５を引き上げることを容易にし、また、同時に側面
へは剥離剤（例えば、シリコーン樹脂等）を塗布してお
くと、より一層の効果が期待できる。また、センシティ
ブエリア３４の側面は、封止樹脂３６が硬化する時に回
り込みが発生しないよう平坦性が必要となる。そこで、
場合によっては、図３に示すように、カバー３５の先端
に凹部３５ｂを加工しても良い。
【００２０】更に、高弾性材料（例えば、シリコーン等
で封止樹脂３６の硬化温度：１５０℃程度に耐えうる材
料）をカバー３５材料に適用し、封止樹脂３６のコーテ
ィング時より硬化終了まで、ある程度の荷重を加えてお
くようにすると良い。次に、本発明の第２実施例につい
て説明する。図７は本発明の第２実施例を示す半導体チ
ップの実装工程断面図である。
で封止樹脂３６の硬化温度：１５０℃程度に耐えうる材
料）をカバー３５材料に適用し、封止樹脂３６のコーテ
ィング時より硬化終了まで、ある程度の荷重を加えてお
くようにすると良い。次に、本発明の第２実施例につい
て説明する。図７は本発明の第２実施例を示す半導体チ
ップの実装工程断面図である。
【００２１】（１）まず、図７（ａ）に示すように、基
板４１の所定位置に貫通口４２を形成しておき、一方、
半導体チップ４３の電極（図示なし）にハンダバンプ４
４を電気メッキ等で形成した後、半導体チップ４３のセ
ンシティブエリア４５が基板４１の貫通口４２に対応す
るように位置決めし、基板４１上のパッド（図示なし）
上へフラックスを塗布した後、半導体チップ４３を基板
４１へ搭載し、リフローすることにより、半導体チップ
４３と基板４１が接続される。そこで、カバー４６を基
板４１の貫通口４２の裏面より挿入する。
板４１の所定位置に貫通口４２を形成しておき、一方、
半導体チップ４３の電極（図示なし）にハンダバンプ４
４を電気メッキ等で形成した後、半導体チップ４３のセ
ンシティブエリア４５が基板４１の貫通口４２に対応す
るように位置決めし、基板４１上のパッド（図示なし）
上へフラックスを塗布した後、半導体チップ４３を基板
４１へ搭載し、リフローすることにより、半導体チップ
４３と基板４１が接続される。そこで、カバー４６を基
板４１の貫通口４２の裏面より挿入する。
【００２２】（２）次に、図７（ｂ）に示すように、こ
の状態で、半導体チップ４３と基板４１の間隙を埋める
ように、封止樹脂４７を充填する。 （３）その後、図７（ｃ）に示すように、カバー４６を
１〜２ｍｍ程度下方へ引き下げると、センシティブエリ
ア４５は、封止樹脂４７で封止されることはなく、若干
の空気層が形成される。
の状態で、半導体チップ４３と基板４１の間隙を埋める
ように、封止樹脂４７を充填する。 （３）その後、図７（ｃ）に示すように、カバー４６を
１〜２ｍｍ程度下方へ引き下げると、センシティブエリ
ア４５は、封止樹脂４７で封止されることはなく、若干
の空気層が形成される。
【００２３】（４）次に、図７（ｄ）に示すように、封
止樹脂４７とカバー４６の間隙を埋めるように接着剤４
９でカバー４６を固定する。 次に、本発明の第３実施例について説明する。図８は本
発明の第３実施例を示す半導体チップの実装工程断面図
である。 （１）まず、図８（ａ）に示すように、半導体チップ５
１上の電極（図示なし）上に基板５７〔図８（ｄ）参
照〕との電気的接続用にＡｕバンプ５２が、電気メッキ
もしくはワイヤボンディング装置を用いて形成される。
その後、熱、圧力、超音波等を加えることにより、リー
ド５５とＡｕバンプ５２の接続（ＩＬＢ：ＩＮＮＥＲ
ＬＥＡＤ ＢＯＮＤＩＮＧ）を行い、さらに、センシテ
ィブエリア５３上にカバー５４を搭載する。
止樹脂４７とカバー４６の間隙を埋めるように接着剤４
９でカバー４６を固定する。 次に、本発明の第３実施例について説明する。図８は本
発明の第３実施例を示す半導体チップの実装工程断面図
である。 （１）まず、図８（ａ）に示すように、半導体チップ５
１上の電極（図示なし）上に基板５７〔図８（ｄ）参
照〕との電気的接続用にＡｕバンプ５２が、電気メッキ
もしくはワイヤボンディング装置を用いて形成される。
その後、熱、圧力、超音波等を加えることにより、リー
ド５５とＡｕバンプ５２の接続（ＩＬＢ：ＩＮＮＥＲ
ＬＥＡＤ ＢＯＮＤＩＮＧ）を行い、さらに、センシテ
ィブエリア５３上にカバー５４を搭載する。
【００２４】（２）次に、図８（ｂ）に示すように、カ
バー５４へ若干の荷重を加えながら封止樹脂５６をコー
ティングする。 （３）次に、図８（ｃ）に示すように、上方へカバー５
４を１〜２ｍｍ程度上方へ引き上げると、センシティブ
エリア５３は、封止樹脂５６で封止されることはなく、
若干の空気層が形成される。
バー５４へ若干の荷重を加えながら封止樹脂５６をコー
ティングする。 （３）次に、図８（ｃ）に示すように、上方へカバー５
４を１〜２ｍｍ程度上方へ引き上げると、センシティブ
エリア５３は、封止樹脂５６で封止されることはなく、
若干の空気層が形成される。
【００２５】（４）次に、図８（ｄ）に示すように、封
止樹脂５６と、カバー５４の間隙を埋めるように接着剤
５８でカバー５４を固定する。リード５５と基板５７の
接続は、ＩＬＢ同様、熱、圧力、超音波を加えながら行
われる（ＯＬＢ：ＯＵＴＥＲＬＥＡＤ ＢＯＮＤＩＮ
Ｇ）。 次に、本発明の第４実施例について説明する。
止樹脂５６と、カバー５４の間隙を埋めるように接着剤
５８でカバー５４を固定する。リード５５と基板５７の
接続は、ＩＬＢ同様、熱、圧力、超音波を加えながら行
われる（ＯＬＢ：ＯＵＴＥＲＬＥＡＤ ＢＯＮＤＩＮ
Ｇ）。 次に、本発明の第４実施例について説明する。
【００２６】図９は本発明の第４実施例を示す半導体チ
ップの実装工程断面図である。 （１）まず、図９（ａ）に示すように、ハンダバンプ６
４を電気メッキ等で半導体チップ６３の電極（図示な
し）へ形成した後、基板６１上のパッド（図示なし）へ
フラックスを塗布し、半導体チップ６３を基板６１へ搭
載した後、リフローすることにより、半導体チップ６３
と基板６１が接続される。この基板６１には、センシテ
ィブエリア６５の中心位置と投影座標上同じ中心位置に
ある開口部６２が形成されている。
ップの実装工程断面図である。 （１）まず、図９（ａ）に示すように、ハンダバンプ６
４を電気メッキ等で半導体チップ６３の電極（図示な
し）へ形成した後、基板６１上のパッド（図示なし）へ
フラックスを塗布し、半導体チップ６３を基板６１へ搭
載した後、リフローすることにより、半導体チップ６３
と基板６１が接続される。この基板６１には、センシテ
ィブエリア６５の中心位置と投影座標上同じ中心位置に
ある開口部６２が形成されている。
【００２７】（２）次に、図９（ｂ）に示すように、こ
の開口部６２より空気圧力を加えながら、半導体チップ
６３と基板６１の間隙を埋めるように、封止樹脂６６を
充填し硬化させる。 （３）その後、図９（ｃ）に示すように、基板６１の開
口部６２を接着剤等により蓋６７をすることで封止が完
了する。つまり、センシティブエリア６５は封止樹脂６
６で封止されることはなく、若干の空気層が形成され
る。
の開口部６２より空気圧力を加えながら、半導体チップ
６３と基板６１の間隙を埋めるように、封止樹脂６６を
充填し硬化させる。 （３）その後、図９（ｃ）に示すように、基板６１の開
口部６２を接着剤等により蓋６７をすることで封止が完
了する。つまり、センシティブエリア６５は封止樹脂６
６で封止されることはなく、若干の空気層が形成され
る。
【００２８】次に、本発明の第５実施例について説明す
る。図１０は本発明の第５実施例を示す半導体チップの
実装工程断面図である。この実施例では、第４実施例と
異なる点は、基板７１上へ半導体チップ７４のセンシテ
ィブエリア７６より１回り大きいサイズで、且つ、セン
シティブエリア７６の中心位置と投影座標上同じ中心位
置にあるダム７３を形成することにより、封止樹脂７７
のセンシティブエリア７６までの拡がりを確実に防止す
ることが可能となる。すなわち、 （１）まず、図１０（ａ）に示すように、ハンダバンプ
７５を電気メッキ等で半導体チップ７４の電極（図示な
し）へ形成した後、基板７１上のパッド（図示なし）へ
フラックスを塗布し、半導体チップ７４を基板７１へ搭
載した後、リフローすることにより、半導体チップ７４
と基板７１が接続される。この基板７１−は、センシテ
ィブエリア７６の中心位置と投影座標上の同じ中心位置
にある開口部７２が形成されている。
る。図１０は本発明の第５実施例を示す半導体チップの
実装工程断面図である。この実施例では、第４実施例と
異なる点は、基板７１上へ半導体チップ７４のセンシテ
ィブエリア７６より１回り大きいサイズで、且つ、セン
シティブエリア７６の中心位置と投影座標上同じ中心位
置にあるダム７３を形成することにより、封止樹脂７７
のセンシティブエリア７６までの拡がりを確実に防止す
ることが可能となる。すなわち、 （１）まず、図１０（ａ）に示すように、ハンダバンプ
７５を電気メッキ等で半導体チップ７４の電極（図示な
し）へ形成した後、基板７１上のパッド（図示なし）へ
フラックスを塗布し、半導体チップ７４を基板７１へ搭
載した後、リフローすることにより、半導体チップ７４
と基板７１が接続される。この基板７１−は、センシテ
ィブエリア７６の中心位置と投影座標上の同じ中心位置
にある開口部７２が形成されている。
【００２９】（２）次に、図１０（ｂ）に示すように、
この開口部７２より空気圧力を加えながら、半導体チッ
プ７４と基板７１の間隙を埋めるように、封止樹脂７７
を充填し硬化させる。 （３）その後、図１０（ｃ）に示すように、基板７１の
開口部７２を接着剤等により蓋７８をすることで封止が
完了する。つまり、センシティブエリア７６は封止樹脂
７７で封止されることはなく、若干の空気層が形成され
る。
この開口部７２より空気圧力を加えながら、半導体チッ
プ７４と基板７１の間隙を埋めるように、封止樹脂７７
を充填し硬化させる。 （３）その後、図１０（ｃ）に示すように、基板７１の
開口部７２を接着剤等により蓋７８をすることで封止が
完了する。つまり、センシティブエリア７６は封止樹脂
７７で封止されることはなく、若干の空気層が形成され
る。
【００３０】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００３１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、カバーを若干引き
上げるだけで、センシティブエリアと封止樹脂の間に若
干の空気層を設けることにより、センシティブエリアが
受ける封止樹脂の誘電率に起因するＣ（容量）成分の影
響を防ぐことができ、したがって、センシティブエリア
を持つ高速半導体及び低電圧メモリ等の動作不良を防止
することができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、カバーを若干引き
上げるだけで、センシティブエリアと封止樹脂の間に若
干の空気層を設けることにより、センシティブエリアが
受ける封止樹脂の誘電率に起因するＣ（容量）成分の影
響を防ぐことができ、したがって、センシティブエリア
を持つ高速半導体及び低電圧メモリ等の動作不良を防止
することができる。
【００３２】（２）請求項２記載の発明によれば、基板
に形成される開口部より空気圧力を加えながら、半導体
チップと基板の間隙を埋めるように封止樹脂を充填し、
その後、基板の開口部に蓋を取り付けるようにしたの
で、簡単、かつ自動化された工程で、センシティブエリ
アと封止樹脂の間に若干の空気層を設けることができ、
センシティブエリアが受ける封止樹脂の誘電率に起因す
るＣ（容量）成分の影響を防ぐことができる。
に形成される開口部より空気圧力を加えながら、半導体
チップと基板の間隙を埋めるように封止樹脂を充填し、
その後、基板の開口部に蓋を取り付けるようにしたの
で、簡単、かつ自動化された工程で、センシティブエリ
アと封止樹脂の間に若干の空気層を設けることができ、
センシティブエリアが受ける封止樹脂の誘電率に起因す
るＣ（容量）成分の影響を防ぐことができる。
【００３３】（３）請求項３記載の発明によれば、上記
（２）の効果に加えて、ダムを形成することにより、封
止樹脂のセンシティブエリアへの影響を確実に防止する
ことができる。
（２）の効果に加えて、ダムを形成することにより、封
止樹脂のセンシティブエリアへの影響を確実に防止する
ことができる。
【図１】本発明の第１実施例を示す半導体チップの実装
工程断面図である。
工程断面図である。
【図２】本発明の第１実施例を示す半導体チップの実装
に用いるカバーの形状を示す図である。
に用いるカバーの形状を示す図である。
【図３】本発明の第１実施例を示す半導体チップの実装
に用いる他のカバーの形状を示す図である。
に用いる他のカバーの形状を示す図である。
【図４】従来のワイヤボンディング実装図である。
【図５】従来のフリップチップ実装図である。
【図６】従来のＴＡＢ実装図である。
【図７】本発明の第２実施例を示す半導体チップの実装
工程断面図である。
工程断面図である。
【図８】本発明の第３実施例を示す半導体チップの実装
工程断面図である。
工程断面図である。
【図９】本発明の第４実施例を示す半導体チップの実装
工程断面図である。
工程断面図である。
【図１０】本発明の第５実施例を示す半導体チップの実
装工程断面図である。
装工程断面図である。
３１，４１，５７，６１，７１ 基板 ３２，４３，５１，６３，７４ 半導体チップ ３３ ワイヤ ３４，４５，５３，６５，７６ センシティブエリア ３５，４６，５４ カバー ３５ａ テーパー ３５ｂ 凹部 ３６，４７，５６，６６，７７ 封止樹脂 ３７，４９，５８ 接着剤 ４２ 貫通口 ４４，６４，７５ ハンダバンプ ５２ Ａｕバンプ ５５ リード ６２，７２ 開口部 ６７，７８ 蓋 ７３ ダム
Claims (3)
- 【請求項１】（ａ）半導体チップ上に形成されたセンシ
ティブエリアより若干大きな投影面積を有する立方体形
状のカバーを前記センシティブエリア上に搭載し、
（ｂ）封止樹脂をコーティングして、封止樹脂を硬化さ
せ、（ｃ）前記カバーを前記センシティブエリアと反対
側方向へ引き上げ、（ｄ）前記封止樹脂とカバーの間隙
を埋めるように接着剤で前記カバーを固定することを特
徴とする半導体チップの実装方法。 - 【請求項２】（ａ）半導体チップ上に形成されたセンシ
ティブエリアの中心位置と投影座標上の同じ中心位置に
ある開口部を基板に形成し、（ｂ）該基板上へ半導体チ
ップをハンダバンプを介して接続し、前記開口部より空
気圧力を加えながら半導体チップと基板の間隙を埋める
ように封止樹脂を充填し、（ｃ）その後、前記基板の開
口部に蓋を取り付けることを特徴とする半導体チップの
実装方法。 - 【請求項３】（ａ）半導体チップ上に形成されたセンシ
ティブエリアの中心位置と投影座標上の同じ中心位置に
ある開口部を基板に形成し、（ｂ）該基板上に前記セン
シティブエリアより１回り大きいサイズで、且つ該セン
シティブエリアの中心位置と投影座標上の同じ中心位置
にあるダムを形成し、（ｃ）前記基板上へ前記半導体チ
ップをハンダバンプを介して接続し、前記開口部より空
気圧力を加えながら、前記半導体チップと基板の間隙を
埋めるように封止樹脂を充填し、前記基板の開口部に蓋
をすることを特徴とする半導体チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208735A JPH0955394A (ja) | 1995-08-16 | 1995-08-16 | 半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208735A JPH0955394A (ja) | 1995-08-16 | 1995-08-16 | 半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955394A true JPH0955394A (ja) | 1997-02-25 |
Family
ID=16561219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7208735A Withdrawn JPH0955394A (ja) | 1995-08-16 | 1995-08-16 | 半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955394A (ja) |
-
1995
- 1995-08-16 JP JP7208735A patent/JPH0955394A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597754B2 (ja) | 半導体装置及びその製造方法 | |
| US6157080A (en) | Semiconductor device using a chip scale package | |
| US7531441B2 (en) | Method of manufacturing semiconductor device | |
| JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
| US5952717A (en) | Semiconductor device and method for producing the same | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| KR20010068289A (ko) | 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2003023243A (ja) | 配線基板 | |
| JPH0955394A (ja) | 半導体チップの実装方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JPH07161746A (ja) | 半導体装置及びその製造方法 | |
| KR100503277B1 (ko) | 플립칩 패키지 형성 방법 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH08274209A (ja) | チップキャリヤ及びその製造方法 | |
| KR100648044B1 (ko) | 반도체 패키지의 제조 방법 | |
| JPH0945822A (ja) | 半導体装置の製造方法 | |
| JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH09181244A (ja) | 半導体装置 | |
| KR20020057670A (ko) | 반도체 칩 패키지 및 그 제조방법 | |
| JP2000299399A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |