JPH0955517A - 多層金属ショットキー性電極 - Google Patents
多層金属ショットキー性電極Info
- Publication number
- JPH0955517A JPH0955517A JP22453895A JP22453895A JPH0955517A JP H0955517 A JPH0955517 A JP H0955517A JP 22453895 A JP22453895 A JP 22453895A JP 22453895 A JP22453895 A JP 22453895A JP H0955517 A JPH0955517 A JP H0955517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- molybdenum
- titanium
- metal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 title claims abstract description 46
- 239000010936 titanium Substances 0.000 claims abstract description 40
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 37
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 36
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 35
- 239000011733 molybdenum Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010931 gold Substances 0.000 claims description 16
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 9
- 238000010894 electron beam technology Methods 0.000 abstract description 3
- 230000007774 longterm Effects 0.000 abstract description 2
- 238000003475 lamination Methods 0.000 abstract 2
- 238000001017 electron-beam sputter deposition Methods 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 31
- 229910052697 platinum Inorganic materials 0.000 description 15
- 238000005566 electron beam evaporation Methods 0.000 description 10
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 9
- 238000009751 slip forming Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003609 titanium compounds Chemical group 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体との相互反応のない電極を提供
する。Ｔ字状の電極を形成する際に上層と下層の金属層
の密着性が損なわれることのないようにする。 【構成】 ＧａＡｓショットキーコンタクト層１１上
に、膜厚１０ｎｍのモリブデン層１２、膜厚２０ｎｍの
チタン層１３、さらに膜厚４２０ｎｍのアルミニウム層
１４を順次蒸着し、例えばリフトオフ法によりパターン
ニングする。
する。Ｔ字状の電極を形成する際に上層と下層の金属層
の密着性が損なわれることのないようにする。 【構成】 ＧａＡｓショットキーコンタクト層１１上
に、膜厚１０ｎｍのモリブデン層１２、膜厚２０ｎｍの
チタン層１３、さらに膜厚４２０ｎｍのアルミニウム層
１４を順次蒸着し、例えばリフトオフ法によりパターン
ニングする。
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タ（以下、ＦＥＴと記す）のゲート電極に用いられる多
層金属ショットキー性電極に関するものである。
タ（以下、ＦＥＴと記す）のゲート電極に用いられる多
層金属ショットキー性電極に関するものである。
【０００２】
【従来の技術】化合物半導体を用いたＦＥＴでは、通常
半導体層とショットキーコンタクトを形成する金属層が
ゲート電極として用いられる。図１０に従来のＦＥＴの
代表的な電極構造を示す。この電極構造は、同図に示す
ように、ＧａＡｓショットキーコンタクト層１０１上
に、これとショットキーコンタクトを形成するチタン
（Ｔｉ）層１０２を形成し、その上にバリアメタル層と
なる白金（Ｐｔ）層１０３と低抵抗金属層としての金
（Ａｕ）層１０４を順次積層したものである。この電極
構造において、白金層は、上層のゲートの抵抗を下げる
ための金層１０４と下層のチタン層１０２が直接に反応
することを防ぐと共に半導体ショットキーコンタクト層
の表面からガリウム（Ｇａ）が外部へ向かって拡散する
のを抑制する働きを持っている。
半導体層とショットキーコンタクトを形成する金属層が
ゲート電極として用いられる。図１０に従来のＦＥＴの
代表的な電極構造を示す。この電極構造は、同図に示す
ように、ＧａＡｓショットキーコンタクト層１０１上
に、これとショットキーコンタクトを形成するチタン
（Ｔｉ）層１０２を形成し、その上にバリアメタル層と
なる白金（Ｐｔ）層１０３と低抵抗金属層としての金
（Ａｕ）層１０４を順次積層したものである。この電極
構造において、白金層は、上層のゲートの抵抗を下げる
ための金層１０４と下層のチタン層１０２が直接に反応
することを防ぐと共に半導体ショットキーコンタクト層
の表面からガリウム（Ｇａ）が外部へ向かって拡散する
のを抑制する働きを持っている。
【０００３】また、加工性の良さから図１１に示すチタ
ン・アルミニウム（Ｔｉ、Ａｌ）系の電極構造も多く用
いられている。すなわち、ＧａＡｓショットキーコンタ
クト層１１１上に、チタン層１１２と低抵抗金属層とし
てのアルミニウム（Ａｌ）層１１３を積層した構造であ
る。
ン・アルミニウム（Ｔｉ、Ａｌ）系の電極構造も多く用
いられている。すなわち、ＧａＡｓショットキーコンタ
クト層１１１上に、チタン層１１２と低抵抗金属層とし
てのアルミニウム（Ａｌ）層１１３を積層した構造であ
る。
【０００４】また、トランジスタ特性を向上させるため
に、ゲート電極の断面形状をＴ字状とすることがよく行
われている。その断面構造を図１２に示す。この構造の
電極は次のように作製される。ＧａＡｓショットキーコ
ンタクト層１２１上に、Ｔ字状の開口を有するフォトレ
ジスト膜（図示なし）を形成する。チタン、白金、金を
順次蒸着して、チタン層１２２、１２５、白金層１２
３、１２６および金層１２４、１２７を形成する。フォ
トレジスト膜をその上に形成された金属層とともに除去
すれば、図１２に示す構造の電極が得られる。
に、ゲート電極の断面形状をＴ字状とすることがよく行
われている。その断面構造を図１２に示す。この構造の
電極は次のように作製される。ＧａＡｓショットキーコ
ンタクト層１２１上に、Ｔ字状の開口を有するフォトレ
ジスト膜（図示なし）を形成する。チタン、白金、金を
順次蒸着して、チタン層１２２、１２５、白金層１２
３、１２６および金層１２４、１２７を形成する。フォ
トレジスト膜をその上に形成された金属層とともに除去
すれば、図１２に示す構造の電極が得られる。
【０００５】
【発明が解決しようとする課題】上述した従来の電極構
造では、半導体との界面にチタンが接する構造であった
ため、ＦＥＴを活性状態で長時間使用するとチタンと半
導体との間で相互反応が生じてＦＥＴの特性に変動が生
じたり信頼性の点で問題が生じるなどの欠点があった。
造では、半導体との界面にチタンが接する構造であった
ため、ＦＥＴを活性状態で長時間使用するとチタンと半
導体との間で相互反応が生じてＦＥＴの特性に変動が生
じたり信頼性の点で問題が生じるなどの欠点があった。
【０００６】また、従来の電極構造では、白金をバリア
メタルとして用いていたが、白金の蒸着には他の金属の
場合より高温度の加熱あるいは高エネルギーの電子ビー
ムが必要となるため、安定した成膜が困難で、再現性よ
く歩留り高く形成することが困難であった。
メタルとして用いていたが、白金の蒸着には他の金属の
場合より高温度の加熱あるいは高エネルギーの電子ビー
ムが必要となるため、安定した成膜が困難で、再現性よ
く歩留り高く形成することが困難であった。
【０００７】さらに、多層構造を構成する層に白金が含
まれると、積層された白金層の幅が下層電極の幅より細
くなる傾向がありその上に幅の狭い金層が成長すること
になるため、Ｔ字状の電極を形成した場合に、図１２に
示すように、上層金属と下層金属が密着して形成されな
いという問題が起こる。そのため、電極の機械的強度が
不足する外、ゲート抵抗が高くなり所望の高周波特性が
得られないなどの問題が生じていた。
まれると、積層された白金層の幅が下層電極の幅より細
くなる傾向がありその上に幅の狭い金層が成長すること
になるため、Ｔ字状の電極を形成した場合に、図１２に
示すように、上層金属と下層金属が密着して形成されな
いという問題が起こる。そのため、電極の機械的強度が
不足する外、ゲート抵抗が高くなり所望の高周波特性が
得られないなどの問題が生じていた。
【０００８】したがって、本発明の目的は、半導体装置
の長期信頼性を確保することができるとともに、高周波
特性を劣化させることのない電極構造を、安定して歩留
り高く形成しうるようにすることである。
の長期信頼性を確保することができるとともに、高周波
特性を劣化させることのない電極構造を、安定して歩留
り高く形成しうるようにすることである。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明による電界効果トランジスタの多層金属ショ
ットキー性電極は、III −Ｖ族化合物半導体上に、モリ
ブデン（Ｍｏ）膜を下層としチタン（Ｔｉ）膜を上層と
する積層膜が１乃至複数層が形成され、その上に良導電
性金属層が形成されていることを特徴とするものであ
る。
めの本発明による電界効果トランジスタの多層金属ショ
ットキー性電極は、III −Ｖ族化合物半導体上に、モリ
ブデン（Ｍｏ）膜を下層としチタン（Ｔｉ）膜を上層と
する積層膜が１乃至複数層が形成され、その上に良導電
性金属層が形成されていることを特徴とするものであ
る。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。ここでは、例としてガリウ
ム・砒素（ＧａＡｓ）上のゲート電極構造について説明
するが、これに限るものではなく、III-Ｖ族化合物半導
体素子に用いる電極であれば半導体材料を問わず、また
格子整合系、歪系のいずれの場合であっても適用するこ
とができる。
て図面を参照して説明する。ここでは、例としてガリウ
ム・砒素（ＧａＡｓ）上のゲート電極構造について説明
するが、これに限るものではなく、III-Ｖ族化合物半導
体素子に用いる電極であれば半導体材料を問わず、また
格子整合系、歪系のいずれの場合であっても適用するこ
とができる。
【００１１】図１は、本発明の実施の形態を説明するた
めのショットキー性電極の断面図である。この構造の電
極を形成するには、まず、ＧａＡｓショットキーコンタ
クト層１１上にフォトレジストを塗布する。次に、縮小
投影法や電子線露光法を用いてフォトレジスト膜に開口
部を形成する。その後、電子ビーム蒸着法等の成膜法を
用いて、モリブデン層１２、チタン層１３、アルミニウ
ム層１４を順次連続的に全面的に被着する。次に、フォ
トレジストを除去するとともにその上の不要の金属膜を
リフトオフすれば、開口部に所望の形状の電極が形成さ
れる。
めのショットキー性電極の断面図である。この構造の電
極を形成するには、まず、ＧａＡｓショットキーコンタ
クト層１１上にフォトレジストを塗布する。次に、縮小
投影法や電子線露光法を用いてフォトレジスト膜に開口
部を形成する。その後、電子ビーム蒸着法等の成膜法を
用いて、モリブデン層１２、チタン層１３、アルミニウ
ム層１４を順次連続的に全面的に被着する。次に、フォ
トレジストを除去するとともにその上の不要の金属膜を
リフトオフすれば、開口部に所望の形状の電極が形成さ
れる。
【００１２】本発明によるショットキー性電極の特徴的
な点は次の２点である。 半導体層と接触しこれとショットキーコンタクトを
形成する金属がモリブデンであること。 白金を用いていないこと。
な点は次の２点である。 半導体層と接触しこれとショットキーコンタクトを
形成する金属がモリブデンであること。 白金を用いていないこと。
【００１３】本発明による電界効果トランジスタのショ
ットキー性電極は、さらに次のような実施の形態を採り
うる。 良導電性金属膜としてアルミニウム層に代え、金層
を用いる。 良導電性金属膜の上に上層に形成される金属層との
密着性を向上させるためのチタン層を形成する。 モリブデン層とチタン層との積層膜を２層乃至それ
以上に積層する。 良導電性金属とその下層のチタン膜との間にモリブ
デン層のようなバリアメタル層を介在させる。 Ｔ字状開口を有するフォトレジスト膜を用い、リフ
トオフ法により電極を形成する。
ットキー性電極は、さらに次のような実施の形態を採り
うる。 良導電性金属膜としてアルミニウム層に代え、金層
を用いる。 良導電性金属膜の上に上層に形成される金属層との
密着性を向上させるためのチタン層を形成する。 モリブデン層とチタン層との積層膜を２層乃至それ
以上に積層する。 良導電性金属とその下層のチタン膜との間にモリブ
デン層のようなバリアメタル層を介在させる。 Ｔ字状開口を有するフォトレジスト膜を用い、リフ
トオフ法により電極を形成する。
【００１４】上記のようにして形成された多層電極で
は、ＧａＡｓショットキーコンタクト層１１とモリブデ
ン層１２とが活性状態でも相互反応を起こさないため、
長期に安定したショットキーコンタクトが確保される。
その上、多層構造中に白金が含まれていないため、製造
が容易で再現性よく歩留まり高く形成することが可能に
なる。さらに、白金を用いていないことにより、Ｔ字状
の電極を形成した際に、電極細りが発生しないため、上
層と下層の密着性が悪化することがなくなり、デバイス
の高周波特性を劣化させることがなくなる。
は、ＧａＡｓショットキーコンタクト層１１とモリブデ
ン層１２とが活性状態でも相互反応を起こさないため、
長期に安定したショットキーコンタクトが確保される。
その上、多層構造中に白金が含まれていないため、製造
が容易で再現性よく歩留まり高く形成することが可能に
なる。さらに、白金を用いていないことにより、Ｔ字状
の電極を形成した際に、電極細りが発生しないため、上
層と下層の密着性が悪化することがなくなり、デバイス
の高周波特性を劣化させることがなくなる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は、第１の実施例の断面構造を示
す。図１に示すように、ＧａＡｓショットキーコンタク
ト層１１上に、電子ビーム蒸着法により、膜厚１０ｎｍ
のモリブデン層１２、膜厚２０ｎｍのチタン層１３、さ
らに膜厚４２０ｎｍのアルミニウム層１４を順次形成し
た。この積層膜はフォトレジストを用いたリフトオフ法
によりパターニングした。
て説明する。 ［第１の実施例］図１は、第１の実施例の断面構造を示
す。図１に示すように、ＧａＡｓショットキーコンタク
ト層１１上に、電子ビーム蒸着法により、膜厚１０ｎｍ
のモリブデン層１２、膜厚２０ｎｍのチタン層１３、さ
らに膜厚４２０ｎｍのアルミニウム層１４を順次形成し
た。この積層膜はフォトレジストを用いたリフトオフ法
によりパターニングした。
【００１６】［第２の実施例］図２は、本発明の第２の
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層２１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層２２、膜厚２
０ｎｍのチタン層２３、膜厚４００ｎｍのアルミニウム
層２４および膜厚２０ｎｍのチタン層２５を順次連続的
に成膜し、リフトオフ法を用いてパターニングした。
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層２１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層２２、膜厚２
０ｎｍのチタン層２３、膜厚４００ｎｍのアルミニウム
層２４および膜厚２０ｎｍのチタン層２５を順次連続的
に成膜し、リフトオフ法を用いてパターニングした。
【００１７】［第３の実施例］図３は、本発明の第３の
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層３１上に、電子ビーム蒸着
法を用いて、モリブデン層３２を１０ｎｍの膜厚に、チ
タン層３３を２０ｎｍの膜厚に、バリアメタル層として
のモリブデン層３４を１０ｎｍの膜厚に、良導電性金属
層としての金層３５を４１０ｎｍの膜厚に順次連続的に
成膜し、リフトオフ法によりパターニングした。
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層３１上に、電子ビーム蒸着
法を用いて、モリブデン層３２を１０ｎｍの膜厚に、チ
タン層３３を２０ｎｍの膜厚に、バリアメタル層として
のモリブデン層３４を１０ｎｍの膜厚に、良導電性金属
層としての金層３５を４１０ｎｍの膜厚に順次連続的に
成膜し、リフトオフ法によりパターニングした。
【００１８】［第４の実施例］図４は、本発明の第４の
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層４１上に、電子ビーム蒸着
法を用いて、モリブデン層４２を１０ｎｍの膜厚に、チ
タン層４３を２０ｎｍの膜厚に、バリアメタル層として
のモリブデン層４４を２０ｎｍの膜厚に、良導電性金属
層としての金層４５を３８０ｎｍの膜厚に、密着層とし
てのチタン層４６を２０ｎｍの膜厚に順次連続的に成膜
し、リフトオフ法によりパターニングした。
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層４１上に、電子ビーム蒸着
法を用いて、モリブデン層４２を１０ｎｍの膜厚に、チ
タン層４３を２０ｎｍの膜厚に、バリアメタル層として
のモリブデン層４４を２０ｎｍの膜厚に、良導電性金属
層としての金層４５を３８０ｎｍの膜厚に、密着層とし
てのチタン層４６を２０ｎｍの膜厚に順次連続的に成膜
し、リフトオフ法によりパターニングした。
【００１９】［第５の実施例］図５は、本発明の第５の
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層５１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層５２、膜厚１
０ｎｍのチタン層５３、膜厚１０ｎｍのモリブデン層５
４、膜厚１０ｎｍのチタン層５５および膜厚４１０ｎｍ
のアルミニウム層５６を順次連続的に成膜し、リフトオ
フ法を用いてパターニングした。
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層５１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層５２、膜厚１
０ｎｍのチタン層５３、膜厚１０ｎｍのモリブデン層５
４、膜厚１０ｎｍのチタン層５５および膜厚４１０ｎｍ
のアルミニウム層５６を順次連続的に成膜し、リフトオ
フ法を用いてパターニングした。
【００２０】この構造の電極では、一回の蒸着に必要な
モリブデンの厚さを薄くすることができるため、成膜が
より容易になりプロセスの安定化を図ることができる。
この実施例においては（モリブデン、チタン）を２単位
としたが、これに限るものではなく、所望の単位だけく
りかえすことが可能である。
モリブデンの厚さを薄くすることができるため、成膜が
より容易になりプロセスの安定化を図ることができる。
この実施例においては（モリブデン、チタン）を２単位
としたが、これに限るものではなく、所望の単位だけく
りかえすことが可能である。
【００２１】［第６の実施例］図６は、本発明の第６の
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層６１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層６２、膜厚１
０ｎｍのチタン層６３、膜厚１０ｎｍのモリブデン層６
４、膜厚１０ｎｍのチタン層６５、膜厚３９０ｎｍのア
ルミニウム層６６および膜厚２０ｎｍのチタン層６７を
順次連続的に成膜し、リフトオフ法を用いてパターニン
グした。
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層６１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層６２、膜厚１
０ｎｍのチタン層６３、膜厚１０ｎｍのモリブデン層６
４、膜厚１０ｎｍのチタン層６５、膜厚３９０ｎｍのア
ルミニウム層６６および膜厚２０ｎｍのチタン層６７を
順次連続的に成膜し、リフトオフ法を用いてパターニン
グした。
【００２２】［第７の実施例］図７は、本発明の第７の
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層７１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層７２、膜厚１
０ｎｍのチタン層７３、膜厚１０ｎｍのモリブデン層７
４、膜厚１０ｎｍのチタン層７５を積層した後、続いて
バリアメタル層としてのモリブデン層７６を１０ｎｍの
膜厚に、良導電性金属層としての金層７７を４００ｎｍ
の膜厚に順次連続的に成膜し、リフトオフ法によりパタ
ーニングした。
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層７１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層７２、膜厚１
０ｎｍのチタン層７３、膜厚１０ｎｍのモリブデン層７
４、膜厚１０ｎｍのチタン層７５を積層した後、続いて
バリアメタル層としてのモリブデン層７６を１０ｎｍの
膜厚に、良導電性金属層としての金層７７を４００ｎｍ
の膜厚に順次連続的に成膜し、リフトオフ法によりパタ
ーニングした。
【００２３】［第８の実施例］図８は、本発明の第８の
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層８１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層８２、膜厚１
０ｎｍのチタン層８３、膜厚１０ｎｍのモリブデン層８
４、膜厚１０ｎｍのチタン層８５を積層した後、続いて
バリアメタル層としてのモリブデン層８６を１０ｎｍの
膜厚に、良導電性金属層としての金層８７を３８０ｎｍ
の膜厚に、密着層としてのチタン層８８を２０ｎｍの膜
厚に順次連続的に成膜し、リフトオフ法によりパターニ
ングした。
実施例を示す断面図である。同図に示すように、ＧａＡ
ｓショットキーコンタクト層８１上に、電子ビーム蒸着
法を用いて、膜厚１０ｎｍのモリブデン層８２、膜厚１
０ｎｍのチタン層８３、膜厚１０ｎｍのモリブデン層８
４、膜厚１０ｎｍのチタン層８５を積層した後、続いて
バリアメタル層としてのモリブデン層８６を１０ｎｍの
膜厚に、良導電性金属層としての金層８７を３８０ｎｍ
の膜厚に、密着層としてのチタン層８８を２０ｎｍの膜
厚に順次連続的に成膜し、リフトオフ法によりパターニ
ングした。
【００２４】［第９の実施例］図９は、本発明の第９の
実施例を示す断面図である。ＧａＡｓショットキーコン
タクト層９１上に、フォトリソグラフィ法により、Ｔ字
状の開口を有するフォトレジスト膜（図示なし）を形成
した後、電子ビーム蒸着法を用いて、モリブデン、チタ
ン、モリブデン、金をそれぞれ１０ｎｍ、２０ｎｍ、１
０ｎｍ、４１０ｎｍの膜厚に堆積した。次に、フォトレ
ジストとともに不要の金属膜を除去して、モリブデン層
９２、９６、チタン層９３、９７、モリブデン層９４、
９８、金層９５、９９からなるショットキー性電極を形
成した。上記のように形成した電極では、上層と下層の
金属層の密着性はよく、低抵抗のゲート電極を形成する
ことができた。
実施例を示す断面図である。ＧａＡｓショットキーコン
タクト層９１上に、フォトリソグラフィ法により、Ｔ字
状の開口を有するフォトレジスト膜（図示なし）を形成
した後、電子ビーム蒸着法を用いて、モリブデン、チタ
ン、モリブデン、金をそれぞれ１０ｎｍ、２０ｎｍ、１
０ｎｍ、４１０ｎｍの膜厚に堆積した。次に、フォトレ
ジストとともに不要の金属膜を除去して、モリブデン層
９２、９６、チタン層９３、９７、モリブデン層９４、
９８、金層９５、９９からなるショットキー性電極を形
成した。上記のように形成した電極では、上層と下層の
金属層の密着性はよく、低抵抗のゲート電極を形成する
ことができた。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
III −Ｖ族化合物半導体の電極構造として、半導体界面
にモリブデンが導入されているために、金属−半導体間
の相互反応が抑制されるため信頼性の高いデバイスが得
られる。また、蒸着温度が高い白金をバリヤ層として含
まないために、プロセスが容易で再現性および歩留まり
の向上を図ることができる。さらに、白金を含まないた
め、白金を含んだ電極構造においてみられた電極幅の減
少がなく、Ｔ字型の電極の場合に上層と下層の金属層の
密着性を確保することが可能となる。したがって、低抵
抗な微細電極構造の作製が可能となり、ＦＥＴの高周波
特性の劣化を防ぐことができる。
III −Ｖ族化合物半導体の電極構造として、半導体界面
にモリブデンが導入されているために、金属−半導体間
の相互反応が抑制されるため信頼性の高いデバイスが得
られる。また、蒸着温度が高い白金をバリヤ層として含
まないために、プロセスが容易で再現性および歩留まり
の向上を図ることができる。さらに、白金を含まないた
め、白金を含んだ電極構造においてみられた電極幅の減
少がなく、Ｔ字型の電極の場合に上層と下層の金属層の
密着性を確保することが可能となる。したがって、低抵
抗な微細電極構造の作製が可能となり、ＦＥＴの高周波
特性の劣化を防ぐことができる。
【図１】本発明の実施の形態および第１の実施例を説明
するための断面図。
するための断面図。
【図２】本発明の第２の実施例を説明するための断面
図。
図。
【図３】本発明の第３の実施例を説明するための断面
図。
図。
【図４】本発明の第４の実施例を説明するための断面
図。
図。
【図５】本発明の第５の実施例を説明するための断面
図。
図。
【図６】本発明の第６の実施例を説明するための断面
図。
図。
【図７】本発明の第７の実施例を説明するための断面
図。
図。
【図８】本発明の第８の実施例を説明するための断面
図。
図。
【図９】本発明の第９の実施例を説明するための断面
図。
図。
【図１０】第１の従来例を示す断面図。
【図１１】第２の従来例を示す断面図。
【図１２】第３の従来例を示す断面図。
１１、２１、３１、４１、５１、６１、７１、８１、９
１、１０１、１１１、１２１ ＧａＡｓショットキーコ
ンタクト層 １２、２２、３２、３４、４２、４４、５２、５４、６
２、６４、７２、７４、７６、８２、８４、８６、９
２、９４、９６、９８ モリブデン層 １３、２３、２５、３３、４３、４６、５３、５５、６
３、６５、６７、７３、７５、８３、８５、８８、９
３、９７、１０２、１１２、１２２、１２５ チタン層 １４、２４、５６、６６、１１３ アルミニウム層 ３５、４５、７７、８７、９５、９９、１０４、１２
４、１２７ 金層 １０３、１２３、１２６ 白金層
１、１０１、１１１、１２１ ＧａＡｓショットキーコ
ンタクト層 １２、２２、３２、３４、４２、４４、５２、５４、６
２、６４、７２、７４、７６、８２、８４、８６、９
２、９４、９６、９８ モリブデン層 １３、２３、２５、３３、４３、４６、５３、５５、６
３、６５、６７、７３、７５、８３、８５、８８、９
３、９７、１０２、１１２、１２２、１２５ チタン層 １４、２４、５６、６６、１１３ アルミニウム層 ３５、４５、７７、８７、９５、９９、１０４、１２
４、１２７ 金層 １０３、１２３、１２６ 白金層
Claims (5)
- 【請求項１】 III −Ｖ族化合物半導体を用いた電界効
果トランジスタの多層金属ショットキー性電極であっ
て、半導体層上に、モリブデン（Ｍｏ）層を下層としチ
タン（Ｔｉ）層を上層とする積層膜が１乃至複数層が形
成され、その上に良導電性金属層が形成されていること
を特徴とする多層金属ショットキー性電極。 - 【請求項２】 前記良導電性金属層がアルミニウム（Ａ
ｌ）または金（Ａｕ）により形成されていることを特徴
とする請求項１記載の多層金属ショットキー性電極。 - 【請求項３】 前記良導電性金属層上に密着層となるチ
タン層が形成されていることを特徴とする請求項１記載
の多層金属ショットキー性電極。 - 【請求項４】 前記積層膜と前記良導電性金属層との間
にバリアメタル層が形成されていることを特徴とする請
求項１記載の多層金属ショットキー性電極。 - 【請求項５】 前記バリアメタル層がモリブデン層であ
ることを特徴とする請求項４記載の多層金属ショットキ
ー性電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224538A JP2863780B2 (ja) | 1995-08-10 | 1995-08-10 | 多層金属ショットキー性電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7224538A JP2863780B2 (ja) | 1995-08-10 | 1995-08-10 | 多層金属ショットキー性電極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955517A true JPH0955517A (ja) | 1997-02-25 |
| JP2863780B2 JP2863780B2 (ja) | 1999-03-03 |
Family
ID=16815377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7224538A Expired - Fee Related JP2863780B2 (ja) | 1995-08-10 | 1995-08-10 | 多層金属ショットキー性電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2863780B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359411A (ja) * | 2001-05-31 | 2002-12-13 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2006294700A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| JP2012195618A (ja) * | 2005-01-06 | 2012-10-11 | Velox Semiconductor Corp | 窒化ガリウム半導体素子 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127280A (en) * | 1978-03-27 | 1979-10-03 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JPS60181058U (ja) * | 1985-04-18 | 1985-12-02 | 日本電気株式会社 | シヨツトキーバリアダイオード |
| JPH01319974A (ja) * | 1988-06-20 | 1989-12-26 | Nec Corp | 半導体装置 |
| JPH02226770A (ja) * | 1989-02-28 | 1990-09-10 | Sony Corp | 半導体ダイオード |
| JPH0684967A (ja) * | 1992-08-31 | 1994-03-25 | Nec Corp | 半導体装置 |
-
1995
- 1995-08-10 JP JP7224538A patent/JP2863780B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54127280A (en) * | 1978-03-27 | 1979-10-03 | Sumitomo Electric Ind Ltd | Semiconductor device |
| JPS60181058U (ja) * | 1985-04-18 | 1985-12-02 | 日本電気株式会社 | シヨツトキーバリアダイオード |
| JPH01319974A (ja) * | 1988-06-20 | 1989-12-26 | Nec Corp | 半導体装置 |
| JPH02226770A (ja) * | 1989-02-28 | 1990-09-10 | Sony Corp | 半導体ダイオード |
| JPH0684967A (ja) * | 1992-08-31 | 1994-03-25 | Nec Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002359411A (ja) * | 2001-05-31 | 2002-12-13 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2012195618A (ja) * | 2005-01-06 | 2012-10-11 | Velox Semiconductor Corp | 窒化ガリウム半導体素子 |
| JP2006294700A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2863780B2 (ja) | 1999-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5231719B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3512659B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| US6146931A (en) | Method of forming a semiconductor device having a barrier layer interposed between the ohmic contact and the schottky contact | |
| JPH08241983A (ja) | 耐熱ゲート・ヘテロ構造電界効果トランジスタおよびその方法 | |
| US7829919B2 (en) | Semiconductor device | |
| CN111584364A (zh) | 半导体装置的制造方法及半导体装置 | |
| JP4048284B2 (ja) | オーミック電極形成用積層体およびオーミック電極 | |
| JP5101143B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2863780B2 (ja) | 多層金属ショットキー性電極 | |
| JP2003273129A (ja) | 半導体装置及びその製造方法 | |
| JP2002217425A (ja) | 半導体装置用電極、半導体装置及びその製造方法 | |
| JP3344416B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09116207A (ja) | ホール素子とその製造方法 | |
| JP2605180B2 (ja) | 半導体装置 | |
| JP2004014716A (ja) | 半導体装置 | |
| TW202141795A (zh) | 半導體裝置、半導體裝置的製造方法、及試驗裝置 | |
| JP3326928B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2014160761A (ja) | 半導体装置 | |
| JPS63177553A (ja) | 半導体装置 | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH05335348A (ja) | 半導体装置 | |
| JP4147441B2 (ja) | 化合物半導体装置 | |
| JP2009267358A (ja) | 半導体装置 | |
| JPS59232464A (ja) | 化合物半導体装置 | |
| JPH03225823A (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |