JPH03225823A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPH03225823A JPH03225823A JP2006190A JP2006190A JPH03225823A JP H03225823 A JPH03225823 A JP H03225823A JP 2006190 A JP2006190 A JP 2006190A JP 2006190 A JP2006190 A JP 2006190A JP H03225823 A JPH03225823 A JP H03225823A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- film
- gaas
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は化合物半導体装置の電極に係り、特に化合物半
導体装置のオーミック電極やショットキー電極に好適な
電極の構造を提供するものである。
導体装置のオーミック電極やショットキー電極に好適な
電極の構造を提供するものである。
（＃：来の技術）
化合物半導体装置、特に砒化ガリウム電界効果トランジ
スタ（以下、 ＧａＡｓＦＥＴと略す）における電極の
構造は一般的に複数の金属からなる多層構造を用いるこ
とが多い。例えばＧａＡｓＦＥＴのオーミック電極とし
てはＧａＡｓ上にＡｕＧｅ、次いでｐｔの順で金属膜を
堆積し、その後に熱処理を施してＧａＡｓとＡｕＧｅを
合金化してオーミック特性を得るのが一般的である。こ
こでＡｕＧｅの上にｐｔを積層する理由は、熱処理によ
って電極表面のモホロジーが悪化するのを防止するため
である。
スタ（以下、 ＧａＡｓＦＥＴと略す）における電極の
構造は一般的に複数の金属からなる多層構造を用いるこ
とが多い。例えばＧａＡｓＦＥＴのオーミック電極とし
てはＧａＡｓ上にＡｕＧｅ、次いでｐｔの順で金属膜を
堆積し、その後に熱処理を施してＧａＡｓとＡｕＧｅを
合金化してオーミック特性を得るのが一般的である。こ
こでＡｕＧｅの上にｐｔを積層する理由は、熱処理によ
って電極表面のモホロジーが悪化するのを防止するため
である。
また、 ＧａＡｓＦＥＴのショットキー電極も、 Ａｕ
／Ｔｉなどの多層構造にすることが多い。この場合多層
にする理由は、ｎ型ＧａＡｓと安定なショットキー接合
を形成する金属としてＴｉを使用し、電極の電気抵抗を
下げるためにＴｉよりも抵抗率の低いＡｕを積層すると
いうものである。
／Ｔｉなどの多層構造にすることが多い。この場合多層
にする理由は、ｎ型ＧａＡｓと安定なショットキー接合
を形成する金属としてＴｉを使用し、電極の電気抵抗を
下げるためにＴｉよりも抵抗率の低いＡｕを積層すると
いうものである。
ここでＧａＡｓＦＥＴにおけるオーミック電極の構造を
第３図に断面図で示し、さらにその形成方法を工程順に
断面図で示す第４図（ａ）、 （ｂ）を参照して説明す
る。まず１例えばイオン注入法により表面にｎ型能動領
域ｌｏｔを形成したＧａＡｓ基板１００上に５ｉｎ２膜
１０２、フォトレジスト１０３の順に設置した後、フォ
トリソグラフィ技術を用いて電極形成予定領域に開口部
１０２ａを形成してｎ型能動領域１０１を露出させる。
第３図に断面図で示し、さらにその形成方法を工程順に
断面図で示す第４図（ａ）、 （ｂ）を参照して説明す
る。まず１例えばイオン注入法により表面にｎ型能動領
域ｌｏｔを形成したＧａＡｓ基板１００上に５ｉｎ２膜
１０２、フォトレジスト１０３の順に設置した後、フォ
トリソグラフィ技術を用いて電極形成予定領域に開口部
１０２ａを形成してｎ型能動領域１０１を露出させる。
この時、後のリフトオフを行いやすくするために、Ｓｉ
Ｏ□膜１０２をオーバーエッチすることによりＳｉＯ□
膜の開口部をフォトレジストの開口部よりも広くして、
オーバーハング状の構造にする（第４図（ａ））。次に
ＡｕＧｅ層１０層上０４層１０５の順で蒸着を行う（第
４図（ｂ））。その後にリフトオフを行い、次いで熱処
理を施してＡｕＧｅ層１０層上０４Ａｓ基板を合金化さ
せて、オーミック電極を形成する（第３図）。
Ｏ□膜１０２をオーバーエッチすることによりＳｉＯ□
膜の開口部をフォトレジストの開口部よりも広くして、
オーバーハング状の構造にする（第４図（ａ））。次に
ＡｕＧｅ層１０層上０４層１０５の順で蒸着を行う（第
４図（ｂ））。その後にリフトオフを行い、次いで熱処
理を施してＡｕＧｅ層１０層上０４Ａｓ基板を合金化さ
せて、オーミック電極を形成する（第３図）。
（発明が解決しようとする課題）
斜上の形成方法では、第１層のＡｕＧｅ層１０層上０４
層のｐｔ層１０５は第４図（ｂ）のように正確に重なっ
て形成されるのが理想的であるが、実際には第２層のｐ
ｔ層１１５が第１層のＡｕＧｅ層１０層上０４に回り込
んでＧａＡｓ基板１００上のｎ型能動領域１０１に接す
ることが多い（第５図）。ここで問題となるのは金属−
化合物半導体接合の電気的特性は使用する金属の種類に
よって変わることである。具体的には、ＡｕＧｅ−ｎ型
ＧａＡｓは熱処理によってオーミック特性を示すように
なるが、Ｐｔ−ｎ型ＧａＡｓは熱処理前後ともショット
キー特性を示す。従って１本来オーミック接合となるべ
き電極の一部がショットキー接合となり、ｐｔと接して
いる部分のｎ型ＧａＡｓに於ける電子が空乏化するため
、実効的に電流の流れるチャネルがピンチオフされる現
象が起きる。即ち。
層のｐｔ層１０５は第４図（ｂ）のように正確に重なっ
て形成されるのが理想的であるが、実際には第２層のｐ
ｔ層１１５が第１層のＡｕＧｅ層１０層上０４に回り込
んでＧａＡｓ基板１００上のｎ型能動領域１０１に接す
ることが多い（第５図）。ここで問題となるのは金属−
化合物半導体接合の電気的特性は使用する金属の種類に
よって変わることである。具体的には、ＡｕＧｅ−ｎ型
ＧａＡｓは熱処理によってオーミック特性を示すように
なるが、Ｐｔ−ｎ型ＧａＡｓは熱処理前後ともショット
キー特性を示す。従って１本来オーミック接合となるべ
き電極の一部がショットキー接合となり、ｐｔと接して
いる部分のｎ型ＧａＡｓに於ける電子が空乏化するため
、実効的に電流の流れるチャネルがピンチオフされる現
象が起きる。即ち。
本来チャネルに流れるはずの電流値よりも小さい電流し
か得られないだけでなく、バイアスの極性によってチャ
ネルを流れる電流の値が異なるなど、オーミック電極と
しては好ましくない電気的特性を示す（第６図）。この
ような電極を具備したＧａＡｓＦＥＴは、所望の高周波
特性が得られなくなると共に、電流の値が著しくばらつ
き、しかも製造歩留りが著しく低下するという欠点があ
った。
か得られないだけでなく、バイアスの極性によってチャ
ネルを流れる電流の値が異なるなど、オーミック電極と
しては好ましくない電気的特性を示す（第６図）。この
ような電極を具備したＧａＡｓＦＥＴは、所望の高周波
特性が得られなくなると共に、電流の値が著しくばらつ
き、しかも製造歩留りが著しく低下するという欠点があ
った。
また同様に多層構造のショットキー電極に於いても、金
属の種類によってショットキーバリアの高さが違うこと
や、用いる金属によっては安定なショットキー接合を形
成できないなどの理由により、上層金属が半導体基板に
接した場合は所望のショットキー特性が得られないとい
う問題があった。
属の種類によってショットキーバリアの高さが違うこと
や、用いる金属によっては安定なショットキー接合を形
成できないなどの理由により、上層金属が半導体基板に
接した場合は所望のショットキー特性が得られないとい
う問題があった。
本発明は上記問題点を除去する新規な電極構造を提供す
ることを目的とするものである。
ることを目的とするものである。
（課題を解決するための手段）
本発明に係る化合物半導体装置は、化合物半導体基板の
少なくとも能動領域上に順次積層した金属膜でなる電極
が、前記半導体基板に接する第一金属膜と、該第一金属
膜の一部上面に積層して形成されかつその周縁から離隔
した少なくとも第二金属膜を含み構成されてなることを
特徴とする。
少なくとも能動領域上に順次積層した金属膜でなる電極
が、前記半導体基板に接する第一金属膜と、該第一金属
膜の一部上面に積層して形成されかつその周縁から離隔
した少なくとも第二金属膜を含み構成されてなることを
特徴とする。
これにより、前記第二以降の金属膜が半導体基板に接し
ない構造になっている。
ない構造になっている。
（作 用）
このように本発明に係る電極の構造では、第２以降の金
属層がＧａＡｓ表面に接することがないのでＧａＡｓＦ
ＥＴの電気的特性はＧａＡｓ表面に接している第１の金
属層のみによって決定され、一つの電極に於いて半導体
と二種類以上の金属とが接触することによる特性不良が
防止できる。
属層がＧａＡｓ表面に接することがないのでＧａＡｓＦ
ＥＴの電気的特性はＧａＡｓ表面に接している第１の金
属層のみによって決定され、一つの電極に於いて半導体
と二種類以上の金属とが接触することによる特性不良が
防止できる。
（実施例）
以下、本発明の一実施例に係るＧａＡｓＦＥＴの電極構
造を第１図に断面図で示し、さらにその形成方法を工程
順に第２図（ａ）〜（ｃ）に断面図で示す。
造を第１図に断面図で示し、さらにその形成方法を工程
順に第２図（ａ）〜（ｃ）に断面図で示す。
−例のＧａＡｓＦＥＴにおける電極の構造は第１図に示
されるように、ＧａＡｓ基板１００の上面側のｎ型能動
領域１０１表面に５ｉｎ２膜１１が設けられており、そ
の開口部１１ａ内に電極が次の構造に形成されている。
されるように、ＧａＡｓ基板１００の上面側のｎ型能動
領域１０１表面に５ｉｎ２膜１１が設けられており、そ
の開口部１１ａ内に電極が次の構造に形成されている。
すなわち、 ＳｉＯ□膜の開口部１１ａ内に露出したｎ
型能動領域１０１上に上記開口部１１ａの周縁に近接し
て第１金属層のＡｕＧｅ１１３と、このＡｕＧｅ層１３
層面３上 金属層のｐｔ層１４からなっている。
型能動領域１０１上に上記開口部１１ａの周縁に近接し
て第１金属層のＡｕＧｅ１１３と、このＡｕＧｅ層１３
層面３上 金属層のｐｔ層１４からなっている。
次に一実施例のＧａＡｓＦＥＴの電極についてその製造
工程を第２図（ａ）〜（Ｃ）を参照して説明する。表面
にｎ型能動領域１０１を形成したＧａＡｓ基板１００を
準備し、この表面に５ｉｎ２膜１１、フォトレジスト層
１２の順で形成した後、電極形成予定領域にフォトレジ
スト層により開口部１１ａを形成し、ｎ型能動領域１０
１が露出される。この時、リフトオフを行いやすくする
ために、ＳｉＯ□膜の開口部１１ａをフォトレジストの
開口部よりも広くして、オーバーハング状の構造にする
。（第２ｍ（ａ））。次に半導体基板表面全面に第１の
金属層としてＡｕＧｅ層１３主１３００オングストロー
ムの層厚に蒸着する。この時に、蒸着源周辺を自転する
と共に公転する傘型治具、いわゆる自公転型プラネタリ
・ホルダなどの、蒸着金属粒子が基板表面に対して斜め
方向に入射する基板ホルダを用いて、ＡｕＧｅ層１３主
１３バーハング状のフォトレジスト層１２の下部にまで
入り込むようにする。その結果、ＡｕＧｅ層１３主１３
トレジスト層の開口部よりも−回り大きく形成される。
工程を第２図（ａ）〜（Ｃ）を参照して説明する。表面
にｎ型能動領域１０１を形成したＧａＡｓ基板１００を
準備し、この表面に５ｉｎ２膜１１、フォトレジスト層
１２の順で形成した後、電極形成予定領域にフォトレジ
スト層により開口部１１ａを形成し、ｎ型能動領域１０
１が露出される。この時、リフトオフを行いやすくする
ために、ＳｉＯ□膜の開口部１１ａをフォトレジストの
開口部よりも広くして、オーバーハング状の構造にする
。（第２ｍ（ａ））。次に半導体基板表面全面に第１の
金属層としてＡｕＧｅ層１３主１３００オングストロー
ムの層厚に蒸着する。この時に、蒸着源周辺を自転する
と共に公転する傘型治具、いわゆる自公転型プラネタリ
・ホルダなどの、蒸着金属粒子が基板表面に対して斜め
方向に入射する基板ホルダを用いて、ＡｕＧｅ層１３主
１３バーハング状のフォトレジスト層１２の下部にまで
入り込むようにする。その結果、ＡｕＧｅ層１３主１３
トレジスト層の開口部よりも−回り大きく形成される。
（第２図（ｂ）） 、次に第２金属層としてｐｔ層１４
を３００オングストロームの層厚に蒸着する。この時は
平板型の基板ホルダを用いて、蒸着金属が基板に対して
垂直に入射されるようにする。この結果第２金属層のＰ
ｔ層１４はフォトレジスト層の下部に入り込まないので
、Ｐｔ層１４の表面積はフォトレジスト層の開口部と同
し大きさで第１金属層のＡｕＧｅ層１３主１３−回り小
さくなる（第２図（Ｃ））。次いでリフトオフ法により
フォトレジスト及び不要金属層を除去した後、熱処理を
施してオーミック電極を得る（第１図）。
を３００オングストロームの層厚に蒸着する。この時は
平板型の基板ホルダを用いて、蒸着金属が基板に対して
垂直に入射されるようにする。この結果第２金属層のＰ
ｔ層１４はフォトレジスト層の下部に入り込まないので
、Ｐｔ層１４の表面積はフォトレジスト層の開口部と同
し大きさで第１金属層のＡｕＧｅ層１３主１３−回り小
さくなる（第２図（Ｃ））。次いでリフトオフ法により
フォトレジスト及び不要金属層を除去した後、熱処理を
施してオーミック電極を得る（第１図）。
本実施例はＧａＡｓＦＥＴのオーミック電極を例にとっ
て説明したが、本発明はこれに限定されるものではなく
、金属−半導体接合による電気的特性を利用する電極で
あれば同様に適用することができる。例えば、ＧａＡｓ
ＦＥＴに於けるＡｕ／Ｔｉ等の複数の金属層からなるシ
ョットキー電極に本発明を適用することも可能であり、
この場合には第１金属であるＴｉとＧａＡｓとの間で良
好なショットキー特性を示し、多層にすることにより特
性の劣化を招くことはない。
て説明したが、本発明はこれに限定されるものではなく
、金属−半導体接合による電気的特性を利用する電極で
あれば同様に適用することができる。例えば、ＧａＡｓ
ＦＥＴに於けるＡｕ／Ｔｉ等の複数の金属層からなるシ
ョットキー電極に本発明を適用することも可能であり、
この場合には第１金属であるＴｉとＧａＡｓとの間で良
好なショットキー特性を示し、多層にすることにより特
性の劣化を招くことはない。
また、ここでは化合物半導体としてＧａＡｓを例にとっ
て説明したが１本発明は他の化合物半導体でも適用でき
ることは勿論である。
て説明したが１本発明は他の化合物半導体でも適用でき
ることは勿論である。
尚１本実施例では二層の金属層で電極を形成しているが
、三層以上の金属を用いる場合には第３金属層以降を第
２金属層と同じ大きさに形成すればよい。
、三層以上の金属を用いる場合には第３金属層以降を第
２金属層と同じ大きさに形成すればよい。
以上述べたように本発明によれば、電極を構成する第２
層以降の金属層が半導体基板に接することがないので接
合の電気的特性は半導体基板と接している第１金属層の
みによって決定され、良好なものが得られる。従って所
望の電気的特性を備えた電極を歩留り良く製造すること
が可能となる。
層以降の金属層が半導体基板に接することがないので接
合の電気的特性は半導体基板と接している第１金属層の
みによって決定され、良好なものが得られる。従って所
望の電気的特性を備えた電極を歩留り良く製造すること
が可能となる。
第１図は本発明に係る１実施例のＧａＡｓＦＥＴの電極
の構造を示す断面図、第２図（ａ）〜（ｃ）は本発明の
１実施例のＧａＡｓＦＥＴの製造工程を示すいずれも断
面図、第３図は従来例のＧａＡｓＦＥＴの電極の構造を
示す断面図、第４図は従来例のＧａＡｓＦＥＴの製造工
程を示すいずれも断面図、第５図は多層構造の電極に於
いて上層金属が半導体基板と接した状態を示す断面図、
第６図はＧａＡｓＦＥＴのオーミック特性を表す線図で
１図中のＡは本発明の電極による良好な特性、Ｂは従来
構造の電極による不良な特性を夫々示す。 １００・・・ＧａＡｓ基板、１０１・・・ｎ型能動領域
、１１．１０２−５ｉｎ□膜、１２．１０３・７オトレ
ジス１１ａ、１０２ａ−開口部、１３，１０４−ＡｕＧ
ｅ層、１４．１０５，１１５・・・ｐｔ層。 ト層、
の構造を示す断面図、第２図（ａ）〜（ｃ）は本発明の
１実施例のＧａＡｓＦＥＴの製造工程を示すいずれも断
面図、第３図は従来例のＧａＡｓＦＥＴの電極の構造を
示す断面図、第４図は従来例のＧａＡｓＦＥＴの製造工
程を示すいずれも断面図、第５図は多層構造の電極に於
いて上層金属が半導体基板と接した状態を示す断面図、
第６図はＧａＡｓＦＥＴのオーミック特性を表す線図で
１図中のＡは本発明の電極による良好な特性、Ｂは従来
構造の電極による不良な特性を夫々示す。 １００・・・ＧａＡｓ基板、１０１・・・ｎ型能動領域
、１１．１０２−５ｉｎ□膜、１２．１０３・７オトレ
ジス１１ａ、１０２ａ−開口部、１３，１０４−ＡｕＧ
ｅ層、１４．１０５，１１５・・・ｐｔ層。 ト層、
Claims (1)
- 化合物半導体基板の少なくとも能動領域上に順次積層し
た金属膜でなる電極が、前記半導体基板に接する第一金
属膜と、該第一金属膜の一部上面に積層して形成されか
つその周縁から離融した少なくとも第二金属膜を含み構
成されてなることを特徴とする化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006190A JPH03225823A (ja) | 1990-01-30 | 1990-01-30 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006190A JPH03225823A (ja) | 1990-01-30 | 1990-01-30 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225823A true JPH03225823A (ja) | 1991-10-04 |
Family
ID=12016567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006190A Pending JPH03225823A (ja) | 1990-01-30 | 1990-01-30 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03225823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560853B1 (ko) * | 1997-10-06 | 2006-06-16 | 윤덕주 | 실리콘웨이퍼표면평활처리방법및장치 |
-
1990
- 1990-01-30 JP JP2006190A patent/JPH03225823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100560853B1 (ko) * | 1997-10-06 | 2006-06-16 | 윤덕주 | 실리콘웨이퍼표면평활처리방법및장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0354464B2 (ja) | ||
| JP4048284B2 (ja) | オーミック電極形成用積層体およびオーミック電極 | |
| JPWO1997008744A1 (ja) | オーミック電極形成用積層体およびオーミック電極 | |
| JP3501284B2 (ja) | 半導体装置の製造方法 | |
| JPH03225823A (ja) | 化合物半導体装置 | |
| JP2863780B2 (ja) | 多層金属ショットキー性電極 | |
| JP2621543B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6357946B2 (ja) | ||
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2977378B2 (ja) | オーミック電極 | |
| JPH0346239A (ja) | 半導体装置の製造方法 | |
| JPH03219674A (ja) | 半導体装置の電極構造及びその製造方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPH05326518A (ja) | 半導体装置、周辺配線並びにそれらの製造方法 | |
| JPS62104176A (ja) | 電界効果トランジスタ | |
| JPH0831481B2 (ja) | 電界効果型トランジスタ | |
| JPH03108325A (ja) | オーム性電極の製造方法 | |
| JPS586304B2 (ja) | 半導体装置の製造法 | |
| JPS59126676A (ja) | 電界効果型トランジスタ | |
| JPS63228671A (ja) | 半導体装置の製造方法 | |
| JPS5972723A (ja) | ３−５族化合物半導体のオ−ミツク電極の形成方法 | |
| JPH01173762A (ja) | 半導体装置 | |
| JPH01194468A (ja) | オーミック電極構造 | |
| JPH01184958A (ja) | 半導体装置の製造方法 | |
| JPH07273316A (ja) | 半導体装置 |