JPH0964086A - 結線用パッド - Google Patents
結線用パッドInfo
- Publication number
- JPH0964086A JPH0964086A JP7221656A JP22165695A JPH0964086A JP H0964086 A JPH0964086 A JP H0964086A JP 7221656 A JP7221656 A JP 7221656A JP 22165695 A JP22165695 A JP 22165695A JP H0964086 A JPH0964086 A JP H0964086A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- substrate
- wiring
- terminal
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/283—Reinforcing structures, e.g. bump collars
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 基板上の複数のプリント配線を製造過程の途
中で共通接続する必要がある場合に、製造コストをほと
んど上昇させることなく容易に共通接続でき、しかも製
造後の特性変化をほとんど生じないようにする。 【解決手段】 基板上にパターン形成された複数の配線
Ｂを最終的に相互に接続するための結線用パッドであっ
て、基板上に、１点を中心として、その中心点の周囲に
相互に接することなく近接配置された、複数のパッド片
Ａからなる。
中で共通接続する必要がある場合に、製造コストをほと
んど上昇させることなく容易に共通接続でき、しかも製
造後の特性変化をほとんど生じないようにする。 【解決手段】 基板上にパターン形成された複数の配線
Ｂを最終的に相互に接続するための結線用パッドであっ
て、基板上に、１点を中心として、その中心点の周囲に
相互に接することなく近接配置された、複数のパッド片
Ａからなる。
Description
【０００１】
【技術分野】本願発明は、基板上にパターン形成された
複数の配線を最終的に相互に接続するための結線用パッ
ドに関する。
複数の配線を最終的に相互に接続するための結線用パッ
ドに関する。
【０００２】
【従来技術】たとえば、簡易な情報記憶用デバイスとし
て、Ｅ2 ＰＲＯＭチップを基板に搭載して構成する場合
がある。一般的に、Ｅ2 ＰＲＯＭチップには、グランド
（ＧＮＤ）用端子パッドと、ロジック電源（ＶDD）用端
子パッドと、クロック信号（ＣＬＫ）用端子パッドと、
データイン・アウト（ＤIN,OUT）用端子パッドと、複数
のアドレス（Ａ0 ，Ａ1 ）用端子パッドと、テスト（Ｔ
ＥＳＴ）用端子パッドとが設けられる。しかしながら、
デバイスとしての簡略化を図るために、上記すべての端
子パッドに各々導通するすべての配線を基板の外部接続
用端子に導くのではなく、基板に設ける外部接続用端子
数を減らす場合がある。
て、Ｅ2 ＰＲＯＭチップを基板に搭載して構成する場合
がある。一般的に、Ｅ2 ＰＲＯＭチップには、グランド
（ＧＮＤ）用端子パッドと、ロジック電源（ＶDD）用端
子パッドと、クロック信号（ＣＬＫ）用端子パッドと、
データイン・アウト（ＤIN,OUT）用端子パッドと、複数
のアドレス（Ａ0 ，Ａ1 ）用端子パッドと、テスト（Ｔ
ＥＳＴ）用端子パッドとが設けられる。しかしながら、
デバイスとしての簡略化を図るために、上記すべての端
子パッドに各々導通するすべての配線を基板の外部接続
用端子に導くのではなく、基板に設ける外部接続用端子
数を減らす場合がある。
【０００３】たとえば、図１５に示すように、アドレス
（Ａ0 ，Ａ1 ）用端子パッドおよびグランド（ＧＮＤ）
用端子パッドにそれぞれ導通する配線を同一の外部接続
用端子に接続して使用する場合がある。なお、図１５に
示す例においては、テスト（ＴＥＳＴ）用端子パッドに
導通する配線もまた、上記グランド用の外部接続用端子
に共通接続している。この場合、入力されるデータの格
納アドレスは、データ列の先頭または途中に挿入される
コマンドおよびこれに続くデータによって規定すること
ができる。
（Ａ0 ，Ａ1 ）用端子パッドおよびグランド（ＧＮＤ）
用端子パッドにそれぞれ導通する配線を同一の外部接続
用端子に接続して使用する場合がある。なお、図１５に
示す例においては、テスト（ＴＥＳＴ）用端子パッドに
導通する配線もまた、上記グランド用の外部接続用端子
に共通接続している。この場合、入力されるデータの格
納アドレスは、データ列の先頭または途中に挿入される
コマンドおよびこれに続くデータによって規定すること
ができる。
【０００４】従来、上記のように基板上に搭載した素子
チップの端子パッドを外部接続用端子に共通接続する場
合、図１５にも表れているように、基板に設けた配線パ
ターンに共通接続部を設けているにすぎなかった。
チップの端子パッドを外部接続用端子に共通接続する場
合、図１５にも表れているように、基板に設けた配線パ
ターンに共通接続部を設けているにすぎなかった。
【０００５】この場合、上記情報記憶デバイスの製造過
程において、各基板に搭載されたチップ、すなわち、図
１５に示す例においてはＥ2 ＰＲＯＭチップが正常に機
能するかどうかのチェックを簡便に行うことが困難とな
っていた。すなわち、図１５に示す例においては、２つ
のアドレス端子（Ａ0 ，Ａ1 ）がグランド端子（ＧＮ
Ｄ）に共通接続されているため、アドレス端子を介した
機能チェックを簡便に行うことが困難であった。
程において、各基板に搭載されたチップ、すなわち、図
１５に示す例においてはＥ2 ＰＲＯＭチップが正常に機
能するかどうかのチェックを簡便に行うことが困難とな
っていた。すなわち、図１５に示す例においては、２つ
のアドレス端子（Ａ0 ，Ａ1 ）がグランド端子（ＧＮ
Ｄ）に共通接続されているため、アドレス端子を介した
機能チェックを簡便に行うことが困難であった。
【０００６】この問題を解決するために、２つのアドレ
ス端子（Ａ0 ，Ａ1 ）およびグランド端子（ＧＮＤ）を
共通接続せずに、Ｅ2 ＰＲＯＭチップの機能チェックを
行い、その後に、ジャンパ線あるいはスイッチなどを介
してそれらを共通接続することが考えられる。
ス端子（Ａ0 ，Ａ1 ）およびグランド端子（ＧＮＤ）を
共通接続せずに、Ｅ2 ＰＲＯＭチップの機能チェックを
行い、その後に、ジャンパ線あるいはスイッチなどを介
してそれらを共通接続することが考えられる。
【０００７】
【発明が解決しようとする課題】しかしながら、ジャン
パ線あるいはスイッチを用いて共通接続する場合、ジャ
ンパ線あるいはスイッチ自体のコストが余計に必要であ
るばかりか、各ジャンパ線の両端をパッドに半田接続し
たりスイッチを基板にマウントするための工程が余計に
必要になり、このために製造コストが大幅に増加すると
いう課題があった。しかも、ジャンパ線の劣化やスイッ
チの故障などにより、製造後に特性が変化する可能性が
あった。
パ線あるいはスイッチを用いて共通接続する場合、ジャ
ンパ線あるいはスイッチ自体のコストが余計に必要であ
るばかりか、各ジャンパ線の両端をパッドに半田接続し
たりスイッチを基板にマウントするための工程が余計に
必要になり、このために製造コストが大幅に増加すると
いう課題があった。しかも、ジャンパ線の劣化やスイッ
チの故障などにより、製造後に特性が変化する可能性が
あった。
【０００８】本願発明は、上記のような事情のもとで考
え出されたものであって、基板上の複数のプリント配線
を製造過程の途中で共通接続する必要がある場合に、製
造コストをほとんど上昇させることなく容易に共通接続
でき、しかも製造後の特性変化をほとんど生じないよう
にすることをその課題としている。
え出されたものであって、基板上の複数のプリント配線
を製造過程の途中で共通接続する必要がある場合に、製
造コストをほとんど上昇させることなく容易に共通接続
でき、しかも製造後の特性変化をほとんど生じないよう
にすることをその課題としている。
【０００９】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
は、次の技術的手段を講じている。
【００１０】すなわち、本願発明の第１の側面によって
提供される結線用パッドは、基板上にパターン形成され
た複数の配線を最終的に相互に接続するための結線用パ
ッドであって、基板上に相互に接することなく近接配置
され、１回の半田付けにより半田を介して相互に連結可
能な、複数のパッド片からなることを特徴としている。
提供される結線用パッドは、基板上にパターン形成され
た複数の配線を最終的に相互に接続するための結線用パ
ッドであって、基板上に相互に接することなく近接配置
され、１回の半田付けにより半田を介して相互に連結可
能な、複数のパッド片からなることを特徴としている。
【００１１】複数のパッド片は、基板上に相互に接する
ことなく近接配置されているので、これらを半田付けに
より共通接続する前に、素子の機能チェックなどを簡便
に行うことができる。しかも、複数のパッド片は、１回
の半田付けにより半田を介して相互に連結可能であるの
で、１回の半田付けを行うだけで、各パッド片に接続さ
れた全部の配線を容易に共通接続できる。このため、ジ
ャンパ線やスイッチなどが不要であり、しかもそれらの
半田付けやマウントも不要であるので、製造コストをほ
とんど上昇させることがない。さらには、ジャンパ線の
劣化やスイッチの故障などが発生せず、製造後の特性変
化を生じることもない。
ことなく近接配置されているので、これらを半田付けに
より共通接続する前に、素子の機能チェックなどを簡便
に行うことができる。しかも、複数のパッド片は、１回
の半田付けにより半田を介して相互に連結可能であるの
で、１回の半田付けを行うだけで、各パッド片に接続さ
れた全部の配線を容易に共通接続できる。このため、ジ
ャンパ線やスイッチなどが不要であり、しかもそれらの
半田付けやマウントも不要であるので、製造コストをほ
とんど上昇させることがない。さらには、ジャンパ線の
劣化やスイッチの故障などが発生せず、製造後の特性変
化を生じることもない。
【００１２】また、本願発明の第２の側面によって提供
される結線用パッドは、基板上にパターン形成された複
数の配線を最終的に相互に接続するための結線用パッド
であって、基板上に、１点を中心として、その中心点の
周囲に相互に接することなく近接配置された、複数のパ
ッド片からなることを特徴としている。
される結線用パッドは、基板上にパターン形成された複
数の配線を最終的に相互に接続するための結線用パッド
であって、基板上に、１点を中心として、その中心点の
周囲に相互に接することなく近接配置された、複数のパ
ッド片からなることを特徴としている。
【００１３】複数のパッド片は、基板上に、１点を中心
として、その中心点の周囲に相互に接することなく近接
配置されているので、これらを半田などの導電性材料を
塗布することにより共通接続する前に、素子の機能チェ
ックなどを簡便に行うことができ、しかも、１回の半田
付けなどの導電性材料の塗布作業を行うだけで、各パッ
ド片に接続された全部の配線を共通接続することが可能
である。このため、ジャンパ線やスイッチなどが不要で
あり、しかもそれらの半田付けやマウントも不要である
ので、製造コストをほとんど上昇させることがない。さ
らには、ジャンパ線の劣化やスイッチの故障などが発生
せず、製造後の特性変化を生じることもない。
として、その中心点の周囲に相互に接することなく近接
配置されているので、これらを半田などの導電性材料を
塗布することにより共通接続する前に、素子の機能チェ
ックなどを簡便に行うことができ、しかも、１回の半田
付けなどの導電性材料の塗布作業を行うだけで、各パッ
ド片に接続された全部の配線を共通接続することが可能
である。このため、ジャンパ線やスイッチなどが不要で
あり、しかもそれらの半田付けやマウントも不要である
ので、製造コストをほとんど上昇させることがない。さ
らには、ジャンパ線の劣化やスイッチの故障などが発生
せず、製造後の特性変化を生じることもない。
【００１４】好ましい実施態様では、複数のパッド片
が、全体としてほぼ円形を構成している。たとえば、３
個のパッド片からなる結線用パッドの場合、各パッド片
はほぼ１２０度の扇形であり、結線用パッド全体として
見れば、薄い円板を半径方向に沿う１２０度おきの３本
の所定幅のスリットで分割したような形状である。
が、全体としてほぼ円形を構成している。たとえば、３
個のパッド片からなる結線用パッドの場合、各パッド片
はほぼ１２０度の扇形であり、結線用パッド全体として
見れば、薄い円板を半径方向に沿う１２０度おきの３本
の所定幅のスリットで分割したような形状である。
【００１５】また、本願発明の第３の側面によって提供
される結線用パッドは、基板上にパターン形成された複
数の配線を最終的に相互に接続するための結線用パッド
であって、基板上に、１点を中心として、その中心点の
周囲に相互に接することなく近接配置され、中心点から
放射状に形成されたスリットを有する複数のパッド片
と、各パッド片に接することなく、中心点から各パッド
片のスリット内に向けて放射状に延びる放射状導体とか
らなることを特徴としている。
される結線用パッドは、基板上にパターン形成された複
数の配線を最終的に相互に接続するための結線用パッド
であって、基板上に、１点を中心として、その中心点の
周囲に相互に接することなく近接配置され、中心点から
放射状に形成されたスリットを有する複数のパッド片
と、各パッド片に接することなく、中心点から各パッド
片のスリット内に向けて放射状に延びる放射状導体とか
らなることを特徴としている。
【００１６】放射状導体は、各パッド片に接することな
く、中心点から各パッド片のスリット内に向けて放射状
に延びるので、隣接パッド片を互いに連結する導電性材
料ばかりでなく、各パッド片と放射状導体とを連結する
導電性材料によっても各パッド片が相互に接続されるの
で、半田付けなどの導電性材料の塗布作業を容易に行
え、各パッド片を相互に確実に接続できる。
く、中心点から各パッド片のスリット内に向けて放射状
に延びるので、隣接パッド片を互いに連結する導電性材
料ばかりでなく、各パッド片と放射状導体とを連結する
導電性材料によっても各パッド片が相互に接続されるの
で、半田付けなどの導電性材料の塗布作業を容易に行
え、各パッド片を相互に確実に接続できる。
【００１７】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって明らか
となろう。
付図面を参照して以下に行う詳細な説明によって明らか
となろう。
【００１８】
【発明の実施の形態】図１は、本願発明の結線用パッド
の平面図であって、この結線用パッドは、３個の扇形の
パッド片Ａからなり、基板上に配線Ｂとともにエッチン
グなどの方法によりパターン形成されたものである。各
パッド片Ａの直線状の端縁は、隣接するパッド片Ａの直
線状の端縁と所定間隔をあけて相対向しており、結線用
パッド全体として見れば、薄い円板を半径方向に沿う１
２０度おきの３本の所定幅のスリットで分割したような
形状である。
の平面図であって、この結線用パッドは、３個の扇形の
パッド片Ａからなり、基板上に配線Ｂとともにエッチン
グなどの方法によりパターン形成されたものである。各
パッド片Ａの直線状の端縁は、隣接するパッド片Ａの直
線状の端縁と所定間隔をあけて相対向しており、結線用
パッド全体として見れば、薄い円板を半径方向に沿う１
２０度おきの３本の所定幅のスリットで分割したような
形状である。
【００１９】図２は、本願発明の結線用パッドを備えた
電子部品製造用基板の一面側の形態を示しており、図３
は他面側の形態を示している。この製造用基板１は、所
定形状をした単位基板１０が橋絡部２を介して複数連結
されたような形態をもっており、ガラスエポキシ等の基
板材料の一面側および他面側にそれぞれ所定の配線、端
子ないし各種のパッドを形成したのち、各単位基板１０
を区画するためのスリット３を橋絡部２を残して打ち抜
くことによって得られる。上記配線、端子ないしパッド
は、基板材料の表面にたとえば銅などの金属導体層を蒸
着等によって形成したのち、不要部分をエッチングによ
って除去するという手法によって形成することができ
る。
電子部品製造用基板の一面側の形態を示しており、図３
は他面側の形態を示している。この製造用基板１は、所
定形状をした単位基板１０が橋絡部２を介して複数連結
されたような形態をもっており、ガラスエポキシ等の基
板材料の一面側および他面側にそれぞれ所定の配線、端
子ないし各種のパッドを形成したのち、各単位基板１０
を区画するためのスリット３を橋絡部２を残して打ち抜
くことによって得られる。上記配線、端子ないしパッド
は、基板材料の表面にたとえば銅などの金属導体層を蒸
着等によって形成したのち、不要部分をエッチングによ
って除去するという手法によって形成することができ
る。
【００２０】以下、単位基板１０に注目する。各単位基
板１０は、矩形状本体部１１から細状延長部１２を延出
させたような平面形状をもっている。上記矩形状本体部
１１は、後述する素子を搭載するに必要充分な大きさで
よく、たとえば数mmないし十数mm角の大きさとされる。
板１０は、矩形状本体部１１から細状延長部１２を延出
させたような平面形状をもっている。上記矩形状本体部
１１は、後述する素子を搭載するに必要充分な大きさで
よく、たとえば数mmないし十数mm角の大きさとされる。
【００２１】上記単位基板１０の一面側延長部１２ａに
は、４つの外部接続用端子１６１，１６２，１６３，１
６４が形成されている。各端子１６１，１６２，１６
３，１６４は、スルーホール１７１，１７２，１７３，
１７４により、基板他面側にパターン形成された所定の
配線に接続される。端子を構成する金属導体層の厚み
は、たとえば２０〜３０μｍである。さらに、上記単位
基板１０の矩形状本体部１１の上辺部近傍には、３つの
検査用パッド１８１，１８２，１８３が形成されてお
り、各検査用パッド１８１，１８２，１８３につながる
配線１８１ａ，１８２ａ，１８３ａは、スルーホール１
９１，１９２，１９３により、基板他面側にパターン形
成された所定の配線２６ｅ，２６ｆ，２６ｇに接続され
る。図に示す実施形態においては、上記単位基板１０の
矩形状本体部１１の一面側中央部に、上記外部接続用端
子１６１〜１６４および検査用パッド１８１，１８２，
１８３の形成と同時に形成された金属導体層による矩形
の捨てパターン２０が形成される。そうして、この単位
基板１０の一面側は、上記各外部接続用端子１６１，１
６２，１６３，１６４および各検査用パッド１８１，１
８２，１８３を残して、グリーンレジスト等の絶縁層２
１（図６）で覆われる。その結果、図６に示すように、
単位基板１０の一面側の矩形状本体部１１の中央部に
は、導体層の厚み分に相当する膨出部２２が形成され
る。
は、４つの外部接続用端子１６１，１６２，１６３，１
６４が形成されている。各端子１６１，１６２，１６
３，１６４は、スルーホール１７１，１７２，１７３，
１７４により、基板他面側にパターン形成された所定の
配線に接続される。端子を構成する金属導体層の厚み
は、たとえば２０〜３０μｍである。さらに、上記単位
基板１０の矩形状本体部１１の上辺部近傍には、３つの
検査用パッド１８１，１８２，１８３が形成されてお
り、各検査用パッド１８１，１８２，１８３につながる
配線１８１ａ，１８２ａ，１８３ａは、スルーホール１
９１，１９２，１９３により、基板他面側にパターン形
成された所定の配線２６ｅ，２６ｆ，２６ｇに接続され
る。図に示す実施形態においては、上記単位基板１０の
矩形状本体部１１の一面側中央部に、上記外部接続用端
子１６１〜１６４および検査用パッド１８１，１８２，
１８３の形成と同時に形成された金属導体層による矩形
の捨てパターン２０が形成される。そうして、この単位
基板１０の一面側は、上記各外部接続用端子１６１，１
６２，１６３，１６４および各検査用パッド１８１，１
８２，１８３を残して、グリーンレジスト等の絶縁層２
１（図６）で覆われる。その結果、図６に示すように、
単位基板１０の一面側の矩形状本体部１１の中央部に
は、導体層の厚み分に相当する膨出部２２が形成され
る。
【００２２】一方、図３に表れているように、上記単位
基板１０の他面側には、所定の配線２６ａ〜２６ｇない
しパッド２５ａ〜２５ｇ，２７ａ，２７ｅ，２７ｆ、が
パターン形成、すなわち、基板材料に形成された金属導
体層の不要部分をエッチングによって除去するという手
法により形成される。パッド２７ａ，２７ｅ，２７ｆ
は、それぞれ図１のパッド片Ａに相当するものであり、
パッド２７ａ，２７ｅ，２７ｆにより結線用パッドが構
成されている。図３に示すように、単位基板１０の矩形
状本体部１１の他面側中央領域には、素子搭載領域２３
が設定され、この領域２３には、Ｅ2 ＰＲＯＭチップ１
５ａがボンディングされる。素子搭載領域２３を囲むよ
うにして、Ｅ2 ＰＲＯＭチップ１５ａ上の端子パッドと
の間をワイヤボンディングするためのボンディングパッ
ド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，
２５ｇが形成される。Ｅ2 ＰＲＯＭチップ１５ａの上面
には、図４に詳示するように、グランド（ＧＮＤ）用端
子パッド２４ａと、ロジック電源（ＶDD）用端子パッド
２４ｂと、クロック信号（ＣＬＫ）用端子パッド２４ｃ
と、データイン・アウト（ＤIN,OUT）用端子パッド２４
ｄと、２つのアドレス（Ａ0 ，Ａ1 ）用端子パッド２４
ｅ，２４ｆと、テスト（ＴＥＳＴ）用端子パッド２４ｇ
とが配置されており、これらの各端子パッドと対応する
ようにして、上記ボンディングパッド２５ａ，２５ｂ，
２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇが基板上に配
置される。
基板１０の他面側には、所定の配線２６ａ〜２６ｇない
しパッド２５ａ〜２５ｇ，２７ａ，２７ｅ，２７ｆ、が
パターン形成、すなわち、基板材料に形成された金属導
体層の不要部分をエッチングによって除去するという手
法により形成される。パッド２７ａ，２７ｅ，２７ｆ
は、それぞれ図１のパッド片Ａに相当するものであり、
パッド２７ａ，２７ｅ，２７ｆにより結線用パッドが構
成されている。図３に示すように、単位基板１０の矩形
状本体部１１の他面側中央領域には、素子搭載領域２３
が設定され、この領域２３には、Ｅ2 ＰＲＯＭチップ１
５ａがボンディングされる。素子搭載領域２３を囲むよ
うにして、Ｅ2 ＰＲＯＭチップ１５ａ上の端子パッドと
の間をワイヤボンディングするためのボンディングパッ
ド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，
２５ｇが形成される。Ｅ2 ＰＲＯＭチップ１５ａの上面
には、図４に詳示するように、グランド（ＧＮＤ）用端
子パッド２４ａと、ロジック電源（ＶDD）用端子パッド
２４ｂと、クロック信号（ＣＬＫ）用端子パッド２４ｃ
と、データイン・アウト（ＤIN,OUT）用端子パッド２４
ｄと、２つのアドレス（Ａ0 ，Ａ1 ）用端子パッド２４
ｅ，２４ｆと、テスト（ＴＥＳＴ）用端子パッド２４ｇ
とが配置されており、これらの各端子パッドと対応する
ようにして、上記ボンディングパッド２５ａ，２５ｂ，
２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇが基板上に配
置される。
【００２３】Ｅ2 ＰＲＯＭチップ１５ａ上のグランド
（ＧＮＤ）用端子パッド２４ａと対応する基板上のボン
ディングパッド２５ａにつながるグランド用配線２６ａ
は、基板他面上をグランド用外部接続用端子１６１の裏
面側まで取り回され、スルーホール１７１によって上記
グランド用外部接続端子１６１に接続されている。ロジ
ック電源（ＶDD）用端子パッド２４ｂと対応するボンデ
ィングパッド２５ｂにつながるロジック電源用配線２６
ｂは、基板他面上をロジック電源用外部接続端子１６２
の裏面側まで取り回され、スルーホール１７２によって
上記ロジック電源用外部接続端子１６２に接続されてい
る。クロック信号（ＣＬＫ）用端子パッド２４ｃと対応
するボンディングパッド２５ｃにつながるクロック信号
用配線２６ｃもまた、基板他面上をクロック信号用外部
接続端子１６３の裏面側まで取り回され、スルーホール
１７３によって上記クロック信号用外部接続端子１６３
に接続されている。さらに、データイン・アウト（Ｄ
IN,OUT）用端子パッド２４ｄと対応するボンディングパ
ッド２５ｄにつながるデータ用配線２６ｄもまた、基板
他面上をデータ用接続端子１６４の裏面側まで取り回さ
れ、スルーホール１７４によってデータ用外部接続端子
１６４に接続されている。
（ＧＮＤ）用端子パッド２４ａと対応する基板上のボン
ディングパッド２５ａにつながるグランド用配線２６ａ
は、基板他面上をグランド用外部接続用端子１６１の裏
面側まで取り回され、スルーホール１７１によって上記
グランド用外部接続端子１６１に接続されている。ロジ
ック電源（ＶDD）用端子パッド２４ｂと対応するボンデ
ィングパッド２５ｂにつながるロジック電源用配線２６
ｂは、基板他面上をロジック電源用外部接続端子１６２
の裏面側まで取り回され、スルーホール１７２によって
上記ロジック電源用外部接続端子１６２に接続されてい
る。クロック信号（ＣＬＫ）用端子パッド２４ｃと対応
するボンディングパッド２５ｃにつながるクロック信号
用配線２６ｃもまた、基板他面上をクロック信号用外部
接続端子１６３の裏面側まで取り回され、スルーホール
１７３によって上記クロック信号用外部接続端子１６３
に接続されている。さらに、データイン・アウト（Ｄ
IN,OUT）用端子パッド２４ｄと対応するボンディングパ
ッド２５ｄにつながるデータ用配線２６ｄもまた、基板
他面上をデータ用接続端子１６４の裏面側まで取り回さ
れ、スルーホール１７４によってデータ用外部接続端子
１６４に接続されている。
【００２４】一方、Ｅ2 ＰＲＯＭチップ１５ａ上の第１
のアドレス（Ａ0 ）用端子パッド２４ｅと対応する基板
上のボンディングパッド２５ｅにつながる第１アドレス
用配線２６ｅの他端部には、１２０°の中心角を有する
扇形の共通接続用補助パッド２７ｅが設けられており、
この第１アドレス用配線２６ｅの中間部は、スルーホー
ル１９１を介して、基板一面側に形成した上記の検査用
パッド１８１に配線１８１ａを介して連絡させられてい
る。また、素子上の第２のアドレス（Ａ1 ）用端子パッ
ド２４ｆと対応する基板上のボンディングパッド２５ｆ
につながる第２アドレス用配線２６ｆの他端部は、上記
第１アドレス用配線２６ｅの他端部に形成した共通接続
用補助パッド２７の近傍まで引き回され、１２０°の中
心角を有する扇形の共通接続用補助パッド２７ｆが設け
られており、この第２アドレス用配線２６ｆの中間部
は、スルーホール１９２を介して、基板一面側に形成し
た上記の検査用パッド１８２に配線１８２ａを介して連
絡させられている。さらに、上記グランド用配線２６ａ
の中間部に形成された枝分かれ部の先端部には、上記第
１および第２アドレス配線用の各共通接続用補助パッド
２７ｅ，２７ｆと協働して全体として円形の結線用パッ
ドを形成するように、１２０°の中心角を有する扇形の
共通接続用補助パッド２７ａが形成されている。すなわ
ち、既に述べたように、共通接続用補助パッド２７ａ，
２７ｅ，２７ｆはそれぞれ図１のパッド片Ａに対応して
おり、これら共通接続用補助パッド２７ａ，２７ｅ，２
７ｆにより結線用パッドが構成されている。さらに、Ｅ
2 ＰＲＯＭチップ１５ａ上のテスト（ＴＥＳＴ）用端子
パッド２４ｇと対応する基板上のボンディングパッド２
５ｇにつながるテスト用配線２６ｇは、スルーホール１
９３を介して基板一面側に形成した検査用パッド１８３
に配線１８３ａを介して連絡されている。
のアドレス（Ａ0 ）用端子パッド２４ｅと対応する基板
上のボンディングパッド２５ｅにつながる第１アドレス
用配線２６ｅの他端部には、１２０°の中心角を有する
扇形の共通接続用補助パッド２７ｅが設けられており、
この第１アドレス用配線２６ｅの中間部は、スルーホー
ル１９１を介して、基板一面側に形成した上記の検査用
パッド１８１に配線１８１ａを介して連絡させられてい
る。また、素子上の第２のアドレス（Ａ1 ）用端子パッ
ド２４ｆと対応する基板上のボンディングパッド２５ｆ
につながる第２アドレス用配線２６ｆの他端部は、上記
第１アドレス用配線２６ｅの他端部に形成した共通接続
用補助パッド２７の近傍まで引き回され、１２０°の中
心角を有する扇形の共通接続用補助パッド２７ｆが設け
られており、この第２アドレス用配線２６ｆの中間部
は、スルーホール１９２を介して、基板一面側に形成し
た上記の検査用パッド１８２に配線１８２ａを介して連
絡させられている。さらに、上記グランド用配線２６ａ
の中間部に形成された枝分かれ部の先端部には、上記第
１および第２アドレス配線用の各共通接続用補助パッド
２７ｅ，２７ｆと協働して全体として円形の結線用パッ
ドを形成するように、１２０°の中心角を有する扇形の
共通接続用補助パッド２７ａが形成されている。すなわ
ち、既に述べたように、共通接続用補助パッド２７ａ，
２７ｅ，２７ｆはそれぞれ図１のパッド片Ａに対応して
おり、これら共通接続用補助パッド２７ａ，２７ｅ，２
７ｆにより結線用パッドが構成されている。さらに、Ｅ
2 ＰＲＯＭチップ１５ａ上のテスト（ＴＥＳＴ）用端子
パッド２４ｇと対応する基板上のボンディングパッド２
５ｇにつながるテスト用配線２６ｇは、スルーホール１
９３を介して基板一面側に形成した検査用パッド１８３
に配線１８３ａを介して連絡されている。
【００２５】その結果、基板他面側において、グランド
用配線２６ａ、ロジック電源用配線２６ｂ、クロック信
号用配線２６ｃおよびデータ用配線２６ｄは、基板一面
側の各外部接続用端子１６１，１６２，１６３，１６４
にそれぞれ連結される一方、２つのアドレス用配線２６
ｅ，２６ｆおよびテスト用配線２６ｆはそれぞれ基板一
面側の各検査用パッド１８１，１８２，１８３に連結さ
れ、さらに、上記グランド用配線２６ａと２つのアドレ
ス用配線２６ｅ，２６ｆには、互いに近接配置されて結
線用パッドを構成する共通接続用補助パッド２７ａ，２
７ｅ，２７ｆが形成されることになる。この基板他面側
においては、素子搭載領域２３および共通接続用補助パ
ッド２７ａ，２７ｅ，２７ｆを残して、グリーンレジス
ト等の絶縁層２９（図６）で覆われる。
用配線２６ａ、ロジック電源用配線２６ｂ、クロック信
号用配線２６ｃおよびデータ用配線２６ｄは、基板一面
側の各外部接続用端子１６１，１６２，１６３，１６４
にそれぞれ連結される一方、２つのアドレス用配線２６
ｅ，２６ｆおよびテスト用配線２６ｆはそれぞれ基板一
面側の各検査用パッド１８１，１８２，１８３に連結さ
れ、さらに、上記グランド用配線２６ａと２つのアドレ
ス用配線２６ｅ，２６ｆには、互いに近接配置されて結
線用パッドを構成する共通接続用補助パッド２７ａ，２
７ｅ，２７ｆが形成されることになる。この基板他面側
においては、素子搭載領域２３および共通接続用補助パ
ッド２７ａ，２７ｅ，２７ｆを残して、グリーンレジス
ト等の絶縁層２９（図６）で覆われる。
【００２６】上記の配線、端子およびパッドが各単位基
板１０に形成された集合基板１を使用してＥ2 ＰＲＯＭ
チップ１５ａを用いた簡易な情報記憶デバイスを製造す
る手順について説明する。
板１０に形成された集合基板１を使用してＥ2 ＰＲＯＭ
チップ１５ａを用いた簡易な情報記憶デバイスを製造す
る手順について説明する。
【００２７】まず、各単位基板１０の基板搭載領域２３
には、Ｅ2 ＰＲＯＭチップ１５ａがボンディングされ、
このチップ上の端子パッド２４ａ，２４ｂ，２４ｃ，２
４ｄ，２４ｅ，２４ｆ，２４ｇとそれぞれ対応するボン
ディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５
ｅ，２５ｆ，２５ｇ間がワイヤボンディングによって結
線される。そして、Ｅ2 ＰＲＯＭチップ１５ａおよびワ
イヤボンディング部は、熱硬化性樹脂を塗布し、かつ硬
化させることによって形成される保護層２８（図６）に
よって覆われる。この状態において、上記集合配置され
た共通接続用補助パッド２７ａ，２７ｅ，２７ｆは互い
に分離しているので、チップ上に形成された７つの端子
パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４
ｆ，２４ｇへの電気的連絡は、４つの外部接続用端子１
６１，１６２，１６３，１６４および３つの検査用パッ
ド１８１，１８３，１８４に測定端子を接触させること
により、基板一面側から行うことができる。したがっ
て、Ｅ2 ＰＲＯＭチップ１５ａ上のすべての端子パッド
に関連する検査を問題なく行うことができ、この時点
で、不良のチップを特定することができる。
には、Ｅ2 ＰＲＯＭチップ１５ａがボンディングされ、
このチップ上の端子パッド２４ａ，２４ｂ，２４ｃ，２
４ｄ，２４ｅ，２４ｆ，２４ｇとそれぞれ対応するボン
ディングパッド２５ａ，２５ｂ，２５ｃ，２５ｄ，２５
ｅ，２５ｆ，２５ｇ間がワイヤボンディングによって結
線される。そして、Ｅ2 ＰＲＯＭチップ１５ａおよびワ
イヤボンディング部は、熱硬化性樹脂を塗布し、かつ硬
化させることによって形成される保護層２８（図６）に
よって覆われる。この状態において、上記集合配置され
た共通接続用補助パッド２７ａ，２７ｅ，２７ｆは互い
に分離しているので、チップ上に形成された７つの端子
パッド２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４
ｆ，２４ｇへの電気的連絡は、４つの外部接続用端子１
６１，１６２，１６３，１６４および３つの検査用パッ
ド１８１，１８３，１８４に測定端子を接触させること
により、基板一面側から行うことができる。したがっ
て、Ｅ2 ＰＲＯＭチップ１５ａ上のすべての端子パッド
に関連する検査を問題なく行うことができ、この時点
で、不良のチップを特定することができる。
【００２８】次に、集合配置された共通接続用補助パッ
ド２７ａ，２７ｅ，２７ｆからなる結線用パッド上にた
とえば半田付けなどの方法で導電性材料を塗布すること
により、２つのアドレス用配線２６ｅ，２６ｆ，ひいて
は、Ｅ2 ＰＲＯＭチップ１５ａ上の２つのアドレス用端
子パッド２４ｅ，２４ｆを、グランド用配線２６ａに共
通接続することができる。こうして、製造用基板１にお
いて各単位基板１０について上述の工程を施した後は、
橋絡部２を打ち抜き切除することにより、図５および図
６に示すような単位デバイスが得られる。
ド２７ａ，２７ｅ，２７ｆからなる結線用パッド上にた
とえば半田付けなどの方法で導電性材料を塗布すること
により、２つのアドレス用配線２６ｅ，２６ｆ，ひいて
は、Ｅ2 ＰＲＯＭチップ１５ａ上の２つのアドレス用端
子パッド２４ｅ，２４ｆを、グランド用配線２６ａに共
通接続することができる。こうして、製造用基板１にお
いて各単位基板１０について上述の工程を施した後は、
橋絡部２を打ち抜き切除することにより、図５および図
６に示すような単位デバイスが得られる。
【００２９】すでに述べたように、既存の一般的なＥ2
ＰＲＯＭチップ１５ａを用い、アドレス端子をグランド
端子に共通接続することにより、外部接続端子数を減ら
した簡易な情報記憶素子が実現される。この場合、入力
されるべきデータを格納するべきアドレスは、データ列
においてコマンドによって特定されたアドレスデータに
よって決定されることになる。
ＰＲＯＭチップ１５ａを用い、アドレス端子をグランド
端子に共通接続することにより、外部接続端子数を減ら
した簡易な情報記憶素子が実現される。この場合、入力
されるべきデータを格納するべきアドレスは、データ列
においてコマンドによって特定されたアドレスデータに
よって決定されることになる。
【００３０】図７は、上記構成を有する情報記憶デバイ
スＤを取付け対象物に取付けた状態を示している。取付
け対象物としては、たとえば、ビデオ・テープ・カセッ
トケース３０が選択される。このようなカセットケース
は、下部材３０ａと上部材３０ｂと合わせて内部空間を
規定し、この内部空間にテープ・リールのほか、機能部
品が組み込まれる構成をとるが、この下部材または上部
材の縁部に、カセット・ケース３０としての外面３２に
略平行なスリット３１が形成される。
スＤを取付け対象物に取付けた状態を示している。取付
け対象物としては、たとえば、ビデオ・テープ・カセッ
トケース３０が選択される。このようなカセットケース
は、下部材３０ａと上部材３０ｂと合わせて内部空間を
規定し、この内部空間にテープ・リールのほか、機能部
品が組み込まれる構成をとるが、この下部材または上部
材の縁部に、カセット・ケース３０としての外面３２に
略平行なスリット３１が形成される。
【００３１】上記スリット３１は、図８および図９によ
く表れているように、カケット・ケース外面３２に近
く、かつカセット・ケース外面と平行な第１内壁３１１
と、この第１内壁３１１と対向する第２内壁３１２とを
有する。
く表れているように、カケット・ケース外面３２に近
く、かつカセット・ケース外面と平行な第１内壁３１１
と、この第１内壁３１１と対向する第２内壁３１２とを
有する。
【００３２】上記スリット３１の第１内壁３１１は、平
面状としてあり、その一部には、カセット・ケース外面
３２に貫通する開口窓３３が切り欠き形成されている。
後述するように、第１内壁３１１は、上記スリット３１
に上記情報記憶デバイスＤが挿入されたとき、その一面
側の膨出部２２を受支する。また、上記開口窓３３は、
挿入された上記デバイスＤの外部接続用端子１６１，１
６２，１６３，１６４をカセット・ケース外面に臨ませ
る。
面状としてあり、その一部には、カセット・ケース外面
３２に貫通する開口窓３３が切り欠き形成されている。
後述するように、第１内壁３１１は、上記スリット３１
に上記情報記憶デバイスＤが挿入されたとき、その一面
側の膨出部２２を受支する。また、上記開口窓３３は、
挿入された上記デバイスＤの外部接続用端子１６１，１
６２，１６３，１６４をカセット・ケース外面に臨ませ
る。
【００３３】上記スリット３１の第２内壁３１２は、挿
入された上記デバイスＤの他面側素子部（Ｅ2 ＰＲＯＭ
搭載部）を収容する凹部３１２ａと、この凹部３１２ａ
の両側において、上記デバイスの基板の他面側両端部を
それぞれ受支する基板受支面３１２ｂ，３１２ｂとを有
する。この基板受支面３１２ｂと第１内壁３１１との間
の間隔Ｌ1 （図９）は、自然状態における上記デバイス
の基板他面から上記膨出部２２の頂部までの寸法Ｌ
2 （図６）よりも、若干小寸に設定される。
入された上記デバイスＤの他面側素子部（Ｅ2 ＰＲＯＭ
搭載部）を収容する凹部３１２ａと、この凹部３１２ａ
の両側において、上記デバイスの基板の他面側両端部を
それぞれ受支する基板受支面３１２ｂ，３１２ｂとを有
する。この基板受支面３１２ｂと第１内壁３１１との間
の間隔Ｌ1 （図９）は、自然状態における上記デバイス
の基板他面から上記膨出部２２の頂部までの寸法Ｌ
2 （図６）よりも、若干小寸に設定される。
【００３４】図１０は、上記のスリット３１に上記の薄
板状情報記憶デバイスＤを挿入した状態を示す。前述し
たように、スリット３１の第２内壁３１２における基板
受支面３１２ｂと第１内壁３１１との間の間隔Ｌ1 （図
９）が自然状態における上記デバイスＤの基板他面から
上記膨出部２２の頂部までの寸法Ｌ2 （図６）よりも若
干小寸に設定されていることから、このスリット３１に
挿入された上記デバイスＤは、若干弾性的に撓み変形さ
せられ、上記膨出部２２が上記第１内壁３１１に、基板
他面側両端部が上記第２内壁３１２の基板受支面３１２
ｂ，３１２ｂに、それぞれ弾性的に当接させられる。し
たがって、このような弾性当接によって生じる摩擦抵抗
力により、スリット３１内に挿入された上記薄板状情報
記憶デバイスＤは、がたつきなく、かつ不用意な脱落を
防止しつつ、安定的に保持される。そうして、この薄板
状情報記憶デバイスＤの取付け作業は、単に上記のスリ
ット３１に挿入するだけでよく、きわめて簡便である。
ビデオ・テープ・カセット・ケース３０のたとえば下部
材３０ａのスリット３１に上記のようにして薄板状情報
記憶デバイスが挿入保持された後のスリット３１の部品
挿入方向端部開口は、ビデオ・テープ・カセット・ケー
ス３０の上部材３０ｂによって閉じられる。
板状情報記憶デバイスＤを挿入した状態を示す。前述し
たように、スリット３１の第２内壁３１２における基板
受支面３１２ｂと第１内壁３１１との間の間隔Ｌ1 （図
９）が自然状態における上記デバイスＤの基板他面から
上記膨出部２２の頂部までの寸法Ｌ2 （図６）よりも若
干小寸に設定されていることから、このスリット３１に
挿入された上記デバイスＤは、若干弾性的に撓み変形さ
せられ、上記膨出部２２が上記第１内壁３１１に、基板
他面側両端部が上記第２内壁３１２の基板受支面３１２
ｂ，３１２ｂに、それぞれ弾性的に当接させられる。し
たがって、このような弾性当接によって生じる摩擦抵抗
力により、スリット３１内に挿入された上記薄板状情報
記憶デバイスＤは、がたつきなく、かつ不用意な脱落を
防止しつつ、安定的に保持される。そうして、この薄板
状情報記憶デバイスＤの取付け作業は、単に上記のスリ
ット３１に挿入するだけでよく、きわめて簡便である。
ビデオ・テープ・カセット・ケース３０のたとえば下部
材３０ａのスリット３１に上記のようにして薄板状情報
記憶デバイスが挿入保持された後のスリット３１の部品
挿入方向端部開口は、ビデオ・テープ・カセット・ケー
ス３０の上部材３０ｂによって閉じられる。
【００３５】その結果、ビデオ・テープ・カセット・ケ
ース３０の適部に所定の記憶容量をもったＥ2 ＰＲＯＭ
等の情報記憶デバイスが適正に組み込まれ、かつ、デー
タの書き込みまたは読み出しに使用される端子部が、上
記ビデオ・テープ・カセット・ケース３０の選択された
外面に適正に臨むことになる。
ース３０の適部に所定の記憶容量をもったＥ2 ＰＲＯＭ
等の情報記憶デバイスが適正に組み込まれ、かつ、デー
タの書き込みまたは読み出しに使用される端子部が、上
記ビデオ・テープ・カセット・ケース３０の選択された
外面に適正に臨むことになる。
【００３６】たとえば、ビデオ・テープ・レコーダに、
上記のようにビデオ・テープ・カセット・ケース３０が
挿入された場合に上記端子１６１，１６２，１６３，１
６４に接触することができるデータ書き込みまたは読み
出し用端子を設けておき、たとえば、録画開始時に、適
宜、上記デバイス素子に、テープ走行カウンタ数ととも
に日付、タイトル等のインデックス情報が書き込まれる
ように構成する。また、適宜、デバイス素子に記憶され
た内容を読み出し、ビデオ画面上に表示するように構成
する。このようにすれば、たとえば、デジタル・ビデオ
・テープ・レコーダの使用に際し、長時間録画が可能な
デジタル・ビデオ・テープ・カセットに録画された内容
の検索がきわめて容易になる。
上記のようにビデオ・テープ・カセット・ケース３０が
挿入された場合に上記端子１６１，１６２，１６３，１
６４に接触することができるデータ書き込みまたは読み
出し用端子を設けておき、たとえば、録画開始時に、適
宜、上記デバイス素子に、テープ走行カウンタ数ととも
に日付、タイトル等のインデックス情報が書き込まれる
ように構成する。また、適宜、デバイス素子に記憶され
た内容を読み出し、ビデオ画面上に表示するように構成
する。このようにすれば、たとえば、デジタル・ビデオ
・テープ・レコーダの使用に際し、長時間録画が可能な
デジタル・ビデオ・テープ・カセットに録画された内容
の検索がきわめて容易になる。
【００３７】このようなＥ2 ＰＲＯＭ等の情報記憶デバ
イスは、ビデオ・テープ・カセット・ケース３０ばかり
でなく、たとえばデジタル・テープ・レコーダなどに組
み込んで、テープの記録内容のインデックスなどを記憶
させることもできる。
イスは、ビデオ・テープ・カセット・ケース３０ばかり
でなく、たとえばデジタル・テープ・レコーダなどに組
み込んで、テープの記録内容のインデックスなどを記憶
させることもできる。
【００３８】なお、本願発明の結線用パッドは、図１に
示すような構成に限るものではない。たとえば、図１１
に示すように、全体としてドーナツ形であってもよい。
また図１２に示すように、４個のパッド片Ａからなるも
のであってもよい。もちろん、２個あるいは５個以上の
パッド片からなるものであってもよい。さらには、図１
３に示すように、全体として矩形であってもよい。もち
ろん、３角形あるいは５角形以上の多角形であってもよ
い。
示すような構成に限るものではない。たとえば、図１１
に示すように、全体としてドーナツ形であってもよい。
また図１２に示すように、４個のパッド片Ａからなるも
のであってもよい。もちろん、２個あるいは５個以上の
パッド片からなるものであってもよい。さらには、図１
３に示すように、全体として矩形であってもよい。もち
ろん、３角形あるいは５角形以上の多角形であってもよ
い。
【００３９】さらには、図１４に示すように、各パッド
片Ａに、結線用パッドの中心点から放射状に形成された
スリットＳを形成し、各パッド片Ａに接することなく、
結線用パッドの中心点から各パッド片ＡのスリットＳ内
に向けて放射状に延びる放射状導体Ｃを備えた結線用パ
ッドとしてもよい。このようにすれば、隣接パッド片
Ａ，Ａを互いに連結する導電性材料ばかりでなく、各パ
ッド片Ａと放射状導体Ｃとを連結する導電性材料によっ
ても各パッド片Ａが相互に接続されるので、半田付けな
どの導電性材料の塗布作業を容易に行え、各パッド片Ａ
を相互に確実に接続できる。このような構成は、結線用
パッドのサイズが大きい場合に特に効果的である。
片Ａに、結線用パッドの中心点から放射状に形成された
スリットＳを形成し、各パッド片Ａに接することなく、
結線用パッドの中心点から各パッド片ＡのスリットＳ内
に向けて放射状に延びる放射状導体Ｃを備えた結線用パ
ッドとしてもよい。このようにすれば、隣接パッド片
Ａ，Ａを互いに連結する導電性材料ばかりでなく、各パ
ッド片Ａと放射状導体Ｃとを連結する導電性材料によっ
ても各パッド片Ａが相互に接続されるので、半田付けな
どの導電性材料の塗布作業を容易に行え、各パッド片Ａ
を相互に確実に接続できる。このような構成は、結線用
パッドのサイズが大きい場合に特に効果的である。
【００４０】また、本願発明の結線用パッドは、Ｅ2 Ｐ
ＲＯＭ等の素子のテスト用に限らず、基板上にパターン
形成された複数の配線を最終的に相互に接続する必要が
ある場合に、広く利用できるものである。
ＲＯＭ等の素子のテスト用に限らず、基板上にパターン
形成された複数の配線を最終的に相互に接続する必要が
ある場合に、広く利用できるものである。
【図１】本願発明の結線用パッドの平面図である。
【図２】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスを製造するための集合基板の
一面側部分平面図である。
例である情報記憶デバイスを製造するための集合基板の
一面側部分平面図である。
【図３】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスを製造するための集合基板の
他面側部分平面図である。
例である情報記憶デバイスを製造するための集合基板の
他面側部分平面図である。
【図４】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスの製造に使用するＥ2 ＰＲＯ
Ｍチップ上の端子パッドの配置図である。
例である情報記憶デバイスの製造に使用するＥ2 ＰＲＯ
Ｍチップ上の端子パッドの配置図である。
【図５】本願発明の結線用パッドを備えた電子部品の一
例である情報記憶デバイスの一面側平面図である。
例である情報記憶デバイスの一面側平面図である。
【図６】図５のＶ−Ｖ線に沿う断面図である。
【図７】取付け対象の一例としてのビデオ・テープ・カ
セットに、上記情報記憶デバイスを取付けた状態を示す
外観斜視図である。
セットに、上記情報記憶デバイスを取付けた状態を示す
外観斜視図である。
【図８】図７に示すカセットの下部材に取付け用スリッ
トが形成されている状態を示す説明図である。
トが形成されている状態を示す説明図である。
【図９】上記スリットの詳細図である。
【図１０】図９に示されるスリットに上記情報記憶デバ
イスが挿入保持されている状態の説明図である。
イスが挿入保持されている状態の説明図である。
【図１１】本願発明の別の実施態様における結線用パッ
ドの平面図である。
ドの平面図である。
【図１２】本願発明のさらに別の実施態様における結線
用パッドの平面図である。
用パッドの平面図である。
【図１３】本願発明のさらに別の実施態様における結線
用パッドの平面図である。
用パッドの平面図である。
【図１４】本願発明のさらに別の実施態様における結線
用パッドの平面図である。
用パッドの平面図である。
【図１５】従来例の説明図である。
２７ａ，２７ｅ，２７ｆ 共通接続用補助パッド Ａ パッド片 Ｃ 放射状導体
Claims (4)
- 【請求項１】 基板上にパターン形成された複数の配線
を最終的に相互に接続するための結線用パッドであっ
て、 前記基板上に相互に接することなく近接配置され、１回
の半田付けにより半田を介して相互に連結可能な、複数
のパッド片からなることを特徴とする、結線用パッド。 - 【請求項２】 基板上にパターン形成された複数の配線
を最終的に相互に接続するための結線用パッドであっ
て、 前記基板上に、１点を中心として、その中心点の周囲に
相互に接することなく近接配置された、複数のパッド片
からなることを特徴とする、結線用パッド。 - 【請求項３】 複数のパッド片が、全体としてほぼ円形
を構成することを特徴とする、請求項２に記載の結線用
パッド。 - 【請求項４】 基板上にパターン形成された複数の配線
を最終的に相互に接続するための結線用パッドであっ
て、 前記基板上に、１点を中心として、その中心点の周囲に
相互に接することなく近接配置され、前記中心点から放
射状に形成されたスリットを有する複数のパッド片と、 前記各パッド片に接することなく、前記中心点から前記
各パッド片のスリット内に向けて放射状に延びる放射状
導体と、 からなることを特徴とする、結線用パッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221656A JPH0964086A (ja) | 1995-08-30 | 1995-08-30 | 結線用パッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221656A JPH0964086A (ja) | 1995-08-30 | 1995-08-30 | 結線用パッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964086A true JPH0964086A (ja) | 1997-03-07 |
Family
ID=16770202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7221656A Pending JPH0964086A (ja) | 1995-08-30 | 1995-08-30 | 結線用パッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964086A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170097710A (ko) * | 2014-12-19 | 2017-08-28 | 마이론 워커 | 집적 회로 패키지들의 납땜성 및 자기-정렬을 개선하기 위한 스포크드 땜납 패드 |
| US10530821B2 (en) | 2016-02-26 | 2020-01-07 | Fujitsu Limited | Distribution and reception method, and system |
| CN111787689A (zh) * | 2020-07-24 | 2020-10-16 | 深圳市友华通信技术有限公司 | 射频天线的焊盘结构和射频天线pcb |
-
1995
- 1995-08-30 JP JP7221656A patent/JPH0964086A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170097710A (ko) * | 2014-12-19 | 2017-08-28 | 마이론 워커 | 집적 회로 패키지들의 납땜성 및 자기-정렬을 개선하기 위한 스포크드 땜납 패드 |
| US10530821B2 (en) | 2016-02-26 | 2020-01-07 | Fujitsu Limited | Distribution and reception method, and system |
| CN111787689A (zh) * | 2020-07-24 | 2020-10-16 | 深圳市友华通信技术有限公司 | 射频天线的焊盘结构和射频天线pcb |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100503977B1 (ko) | 플렉시블 배선기판 소편 및 배선시트 | |
| JPH01166543A (ja) | Ｖｌｓｉのパッケージ | |
| JPH0199894A (ja) | 電子モジユールを製造する方法 | |
| US5397864A (en) | Wiring board and a method for producing the same | |
| JPH01310598A (ja) | 電子回路用ハウジング | |
| JP2005503625A (ja) | 電子ラベルおよび同製造方法 | |
| JPH0964086A (ja) | 結線用パッド | |
| JP3471978B2 (ja) | 電子部品、電子部品製造用基板および電子部品の製造方法 | |
| JP3740197B2 (ja) | 電子部品、電子部品製造用基板および電子部品の製造方法 | |
| SE470501B (sv) | Förfarande vid montering på ett substrat av en TAB-krets, varvid TAB-strukturens anslutningar utgörs av ett elektriskt ledande anslutningsmönster som framställts på en filmremsa och vilket är anslutet till TAB-strukturens halvledarkretsbricka | |
| JP3440172B2 (ja) | 電子部品、この電子部品が組み込まれた物品、ならびに電子部品の製造方法 | |
| JPS5825292A (ja) | 印刷配線板 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPH09129991A (ja) | 電子部品の製造方法および基板分割装置 | |
| JP4229086B2 (ja) | 半導体装置 | |
| JPS59189694A (ja) | 混成集積回路の製造方法 | |
| JP3885975B2 (ja) | 電子部品製造用基板 | |
| JP2823279B2 (ja) | カード状電子機器およびその製造方法 | |
| JPH0955450A (ja) | 実装基板 | |
| JPH0450820A (ja) | 配線接続装置 | |
| JPH05211380A (ja) | 電子部品の実装構造 | |
| JPS6318688A (ja) | セラミツクパツケ−ジ | |
| JPH01238049A (ja) | 半導体装置 | |
| JP2008159918A (ja) | プリント配線板、プリント回路板及びプリント回路板を備えた電子機器 | |
| JPS593989A (ja) | 配線装置 |