JPH0964205A - 窒化シリコン膜の形成方法 - Google Patents

窒化シリコン膜の形成方法

Info

Publication number
JPH0964205A
JPH0964205A JP7213850A JP21385095A JPH0964205A JP H0964205 A JPH0964205 A JP H0964205A JP 7213850 A JP7213850 A JP 7213850A JP 21385095 A JP21385095 A JP 21385095A JP H0964205 A JPH0964205 A JP H0964205A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7213850A
Other languages
English (en)
Inventor
Shunichi Yoshikoshi
俊一 吉越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7213850A priority Critical patent/JPH0964205A/ja
Publication of JPH0964205A publication Critical patent/JPH0964205A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/40—Ion implantation into wafers, substrates or parts of devices into insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6536—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light
    • H10P14/6539—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6519—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen
    • H10P14/6522—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being oxygen introduced into a nitride material, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 リーク電流が少なく、耐酸化性に優れ、部分
的に酸化レートが大きく、電荷トラップを多く含む窒化
シリコン膜の形成方法を提供する。 【解決手段】 窒化シリコン膜２を形成した後、該窒化
シリコン膜２にシリコンＳｉ，窒素Ｎまたは酸素Ｏを添
加する。添加する位置は、シリコンであれば、窒化シリ
コン膜２の上層側が好ましく、窒素でば窒化シリコン膜
の下層側が好ましい。添加する方法は、イオン注入であ
る。ＭＯＮＯＳ素子、フローティングゲート型メモリ素
子、ＤＲＡＭ用キャパシタなどの絶縁膜に用いて好適で
ある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、窒化シリコン膜の
形成方法、窒化シリコン膜を有する積層膜の形成方法、
ＭＮＯＳまたはＭＯＮＯＳメモリ素子の製造方法、およ
びＭＮＯＳまたはＭＯＮＯＳメモリ素子に関し、特にリ
ーク電流が少なく、耐酸化性に優れ、酸化レートが大き
く、電荷トラップを多く含む窒化シリコン膜の形成方法
と、これを用いたＭＮＯＳまたはＭＯＮＯＳメモリ素子
およびその製造方法に関する。
【０００２】
【従来の技術】シリコン集積回路、とくにＭＯＳ（Ｍｅ
ｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集
積回路における高集積化は、目覚ましい速度で進んでい
る。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のキャパシターでは、
シリコン基板上に形成していたＳｉＯ2 の薄膜化が限界
に近づいたので、スタックトキャパシタ、トレンチキャ
パシタなどの三次元構造デバイスが採用され始めた。と
ころが、このような三次元構造デバイスにおいても１０
ｎｍ以下の薄いＳｉＯ2 が必要とされており、ＳｉＯ2
に代わる高信頼度の高誘電率膜の開発が希求されてい
る。
【０００３】（１）この種の膜として、窒化シリコン膜
ＳｉＮの実用化が進められている。これは、ＳｉＯ2 の
比誘電率が３．８であるのに対し、窒化シリコン膜の比
誘電率は約７．４であるため、同じ容量を得るために必
要な膜厚はＳｉＯ2 に比べて厚くてよく、これにより高
集積化を図れる可能性があるからである。
【０００４】しかし、一方で窒化シリコン膜の禁制帯幅
は５．１ｅＶとＳｉＯ2 の禁制帯幅９ｅＶに比べて小さ
く、リーク電流を低減することに対しては必ずしも有利
とは言えない。したがって、窒化シリコン膜の薄膜化に
あたっては、まず第１にリーク電流を抑制することが必
要となる。
【０００５】（２）ところで、窒化シリコン膜を酸化
し、ＳｉＯ2 との積層膜にすることでリーク電流の低減
が図られている。また、窒化シリコン膜を酸化すること
で、窒化シリコン膜に散在する潜在欠陥を修復すること
ができることも報告されている（例えば、Ｐｒｏｃ，Ｉ
ＥＥＥ ＩＲＰＳ，Ｐ５５〜５９，（１９８７）参
照）。
【０００６】このように、窒化シリコン膜を酸化して、
窒化シリコン膜と酸化シリコン膜の積層膜として用いる
場合には、窒化シリコン膜の酸化レートが低いため、比
較的高温・長時間の熱処理が必要になる。例えば、窒化
シリコン膜上に４〜５ｎｍの酸化膜を形成するために
は、９００℃〜９５０℃で１〜２時間程度の水蒸気酸化
が必要となる。
【０００７】しかしながら、このような高温・長時間の
熱処理を行うと、シリコン基板中の不純物分布が拡散に
よって広がってしまい、素子の微細化を防げるという問
題があった。 （３）一方、窒化シリコン膜の薄膜化を制限するものと
して、窒化シリコン膜の耐酸化性に関する問題がある。
【０００８】すなわち、一般に窒化シリコン膜はＳｉＯ
2 などに比べて緻密な膜であり、不純物の拡散は遅い。
したがって、シリコン基板を窒化シリコン膜でコート
し、酸化性雰囲気にさらしても酸化種がシリコン基板に
到達できず、シリコン基板が酸化されることはない。こ
の特性は、例えばシリコン集積回路のいわゆる素子分離
に用いるＬＯＣＯＳ法で、シリコン基板を選択的に酸化
する場合などに利用されている。
【０００９】ところが、薄膜化を進めて窒化シリコン膜
を１０ｎｍ以下まで薄くすると、窒化シリコン膜でコー
トされた下地のシリコン基板が酸化されるようになる。
上述のように窒化シリコン膜そのものが酸化される速度
はシリコン基板に比べてかなり遅い。例えば、窒化シリ
コン膜上に４ｎｍの酸化膜を形成するある条件では、シ
リコン基板上には、２４０ｎｍの酸化膜が形成される。
したがって、一旦、窒化シリコン膜の下地のシリコン基
板が酸化されはじめると、酸化膜厚は急速に増大し、キ
ャパシター容量は急速に低下し、デバイス設計上とは掛
け離れたものとなってしまう。そのため、下地のシリコ
ン基板が酸化されない範囲でデバイスを製造する必要が
ある。
【００１０】このような、下地のシリコン基板の酸化さ
れ難さは耐酸化性と称されるが、一般に、窒化シリコン
膜が薄くなればなるほど耐酸化性は低下するため、これ
が窒化シリコン膜の薄膜化を制限する一因子となってい
た。なお、これらの特性は、スタックトキャパシタのよ
うに下地が多結晶シリコンＰｏｌｙ Ｓｉであっても同
様である。
【００１１】（４）電気的に自由に情報の書き換えがで
き、電源を切っても情報を保持できる、いわゆる不揮発
性メモリが知られている。この不揮発性は、具体的には
電子を物理的な安定状態にトラップさせて蓄積しておく
ことが実現されている。トラップ手段としてはポリシリ
コン等の半導体や窒化シリコン膜等の絶縁膜の捕獲準位
などが考えられ、それぞれを用いたデバイスが開発さ
れ、市販されている。
【００１２】絶縁膜中の離散的なトラップに記憶させる
素子を一般的にＭＩＯＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔ
ｏｒ Ｏｘｉｄｅ ｓｉｌｉｃｏｎ）素子という。この
変形でＭＯＩＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｉｎｓｕ
ｌａｔｏｒ Ｏｘｉｄｅ ｓｉｌｉｃｏｎ）素子があ
る。Ｉｎｓｕｌａｔｏｒとして、窒化シリコン膜を用い
た製造が主に用いられており、これらは、特に、ＭＮＯ
Ｓ，ＭＯＮＯＳ素子とよばれる。
【００１３】これらのメモリ素子においても、メモリの
大容量化のためには、セルの微細化が必要であり、特に
窒化シリコン膜の薄膜化が重要である。また、書き込み
電圧の低電圧化のためにも、窒化シリコン膜の薄膜化は
必要である。これらの薄膜化を防げるものは、やはり上
述のリーク電流と耐酸化性である。リーク電流の増大は
トラップした電荷の保守特性の劣化につながる。また、
ＭＯＮＯＳ素子では、窒化シリコン膜上にＳｉ酸化膜を
形成する必要があり、やはり耐酸化性が薄膜化を制限す
る一因子となっている。
【００１４】さらに、これらのメモリ素子では、微細
化、窒化シリコン膜の薄膜化を行っても、十分な電荷ト
ラップが確保できることが必要であり、これも薄膜化を
制限する一因子となっている。
【００１５】
【発明が解決しようとする課題】本発明の目的は、窒化
シリコン膜を改善し、特性の優れた窒化シリコン膜、た
とえば、リーク電流の少ない窒化シリコン膜、耐酸化性
に優れた窒化シリコン膜を提供することであり、その結
果として、より薄い窒化シリコン膜および薄い窒化シリ
コン膜とＳｉ酸化膜等との積層膜からなる絶縁膜を提供
することである。
【００１６】また、本発明の目的は、酸化レートの大き
な窒化シリコン膜を提供することであり、これにより、
窒化シリコン膜を熱酸化し、Ｓｉ酸化膜との積層膜を形
成する際に、素子の受ける熱履歴を小さくし、Ｓｉ基板
中に不純物分布の変化を抑制することである。
【００１７】また、本発明の目的は、電荷トラップを多
く含む窒化シリコン膜を提供することであり、これによ
り、特性の優れたＭＮＯＳ，ＭＯＮＯＳ素子を提供する
ことである。また、これらの素子の微細化、窒化シリコ
ン膜の薄膜化を達成することである。
【００１８】さらに、本発明の目的は、これらの組み合
わせにより、各々のデバイス等に必要とされる特性の窒
化シリコン膜を提供することである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の窒化シリコン膜の形成方法は、窒化シリコ
ン膜を形成した後、該窒化シリコン膜にシリコンを添加
する工程を有することを特徴とする。
【００２０】窒化シリコン膜の酸化レートの低さは、そ
の膜の緻密さに起因すると考えられる。Ｓｉ3 Ｎ4 とい
うストイキオメトリックな窒化シリコン膜のＳｉとＮの
ネットワークは非常に強固で、酸化種が入り込みにく
く、また反応しにくい。さらに反応初期に形成されると
考えられるＳｉＯＮ膜は、通常のＳｉ酸化膜に比べ、や
はり、酸化種の拡散は抑制されると考えられ、酸化レー
トの低下につながる。また、酸化が進行しても、窒化シ
リコン膜と形成されたＳｉ酸化膜の界面は、やはりＳｉ
ＯＮ的な膜になっていると考えられ、ここでも酸化膜種
の拡散は抑制され、酸化レートの低下をもたらす。
【００２１】そこで、本発明の窒化シリコン膜の形成方
法では、窒化シリコン膜にＳｉを添加する。窒化シリコ
ン膜の組成がＳｉリッチになると、ＳｉとＮのネットワ
ークの中にＳｉ−Ｓｉ結合やＳｉの未結合手が多く含ま
れるようになり、これらが酸化種の拡散に対するパスと
なり、酸化種が入り込みやすくなる。また、Ｓｉ−Ｓｉ
結合やＳｉの未結合手は、酸化種と反応しやすく、酸化
レートが向上する。さらに、反応初期に形成される膜
も、上述のＳｉＯＮ膜よりも、ＳｉＯ2 膜に近いもので
あり、酸化種の拡散はあまり抑制されなくなる。また、
酸化が進行したとき、窒化シリコン膜と形成されたＳｉ
酸化膜の界面も、上述ＳｉＯＮ的な膜よりも、ＳｉＯ2
に近いものであり、酸化種の拡散はあまり抑制されなく
なる。以上の効果により、本発明の窒化シリコン膜の形
成方法によれば、窒化シリコン膜の酸化レートを向上す
ることができる。
【００２２】当然、窒化シリコン膜の表面近傍に、形成
すべきＳｉ酸化膜の膜厚に応じて、（Ｓｉ酸化膜の形成
に寄与する部分のみに）添加することが効果的である
が、特に、窒化シリコン膜が薄いときは、より注意が必
要である。薄い窒化シリコン膜全体に、Ｓｉを添加し、
Ｓｉ−Ｓｉ結合やＳｉ未結合手を形成すると、これらが
酸化種のパスとなり、窒化シリコン膜の下地へ到達する
ようになる。一般に窒化シリコン膜の下地は、Ｓｉ基板
やポリシリコンであり、これらは、窒化シリコン膜に比
べ、酸化レートが１〜２桁大きいため、急速に酸化膜が
成長してしまい、設計上の所定の構造から外れてしまう
危険性が大きいからである。
【００２３】また、ＭＯＮＯＳ素子のように、窒化シリ
コン膜の電荷トラップをメモリに利用する素子に適用し
た場合は、窒化シリコン膜中に形成されたＳｉ−Ｓｉ結
合やＳｉ未結合手が、電荷トラップとして作用し、電荷
トラップを増大できる。この場合も、Ｓｉ窒化膜表面近
傍に、形成すべきＳｉ酸化膜の膜厚に応じて、（上記と
異なり、Ｓｉ酸化膜形成後も、所定量残るように）添加
することがより効果的である。１つは、上述のように、
下地のＳｉ基板の酸化を防止するためであり、もう１つ
は、電荷トラップと下地Ｓｉ基板との距離を大きくする
ことで、下地シリコン基板への電荷のリークを抑制でき
るためである。
【００２４】また、窒化シリコン膜の上にＳｉ酸化膜を
形成する必要のないＭＮＯＳ素子においては、酸化レー
トの向上は必要ないが、電荷トラップの増大のために、
Ｓｉを添加することは有効である。さらに、ＭＯＮＯＳ
メモリ素子においても、電荷トラップの増大のみを期待
して、上部Ｓｉ酸化膜形成後、添加してもよい。
【００２５】上記目的を達成するために、本発明の窒化
シリコン膜の形成方法は、窒化シリコン膜を形成した
後、該窒化シリコン膜に窒素を添加する工程を有するこ
とを特徴とする。現在半導体装置の製造において、一般
的に用いられているＬＰ−ＣＶＤによる窒化シリコン膜
の成膜を考える。これは主にＳｉ酸化膜上に成膜する場
合とＳｉ基板（もしくはポリシリコン（Ｐｏｌｙ Ｓ
ｉ））上に成膜する場合が考えられるが、後者の場合で
も、自然酸化膜の存在により、Ｓｉ酸化膜上に成膜する
場合と基本的に同じと考えられる。この場合、窒化シリ
コン膜の成膜初期には、古典的なｈｅｔｅｒｏｇｅｎｅ
ｏｕｓ三次元核発生に基づくＳｉの核発生が生じ、その
Ｓｉの核とガス種が反応し窒化シリコン膜の成膜が進ん
でいくと考えられている。このため、窒化シリコン膜の
成膜初期の膜はＳｉリッチになっている。
【００２６】窒化シリコン膜の耐酸化性は、組成がＳｉ
リッチになると低下するという報告がある（石谷明彦
“最近の超微細キャパシタの形成技術と今後の課題”、
技研情報センター、Ｒ＆Ｄレポート、ｐ２８、（１９９
１））。これは、窒化シリコン膜の組成がＳｉリッチに
なるとＳｉとＮのネットワークのなかに、Ｓｉ−Ｓｉ結
合やＳｉの未結合手が多く含まれるようになり、これら
が、酸化種の拡散に対するパスとなり、耐酸化性が低下
するというようなメカニズムによると推測する。
【００２７】窒化シリコン膜が薄くなると耐酸化性が低
下するのは、このＳｉリッチな層の影響が大きいためと
考えられる。窒化シリコン膜が厚いときは、このＳｉリ
ッチな層の影響は無視できていたが、窒化シリコン膜が
１０ｎｍ以下と薄くなると無視できなくなっていると考
えられる。このＳｉリッチな層は、上記報告などから、
３〜４ｎｍであると推測される。
【００２８】そこで、本発明の窒化シリコン膜の形成方
法では、成膜後にＮを添加する。これにより、窒化シリ
コン膜に含まれていたＳｉ−Ｓｉ結合やＳｉ未結合手と
Ｎが結合し、窒化シリコン膜本来のＳｉとＮのネットワ
ークが形成され、耐酸化性を向上させることができる。
また、窒化シリコン膜に含まれていたＳｉ−Ｓｉ結合や
Ｓｉ未結合手は、電気的には、電荷のトラップや、導伝
性の高い電流のパスになっていると考えられ、これらを
低減することは、単に耐酸化性の向上に寄与するだけで
なく窒化シリコン膜自体のリーク電流を低減することに
なる。
【００２９】以上、現状最も効果的と思われるＬＰ−Ｃ
ＶＤの初期成膜を例に本発明の作用を説明してきたが、
これらの作用は、一般的な窒化シリコン膜にあてはま
る。どのような成膜法、成膜条件であっても、膜の一部
もしくは全部がＳｉリッチになっていれば、以上の説明
がそのままあてはまる。また、巨視的にみて、ストイキ
オメトリックな膜が成膜できたとしても、局部的には、
Ｓｉ−Ｓｉ結合やＳｉの未結合手は存在していると考え
られ、本発明により、これらを低減することが可能で、
リーク電流の低減、耐酸化性の向上といった同様の効果
が期待できる。
【００３０】実際、現在半導体装置の製造において、一
般的に用いられているＬＰ−ＣＶＤによる窒化シリコン
膜の成膜においては、主に、ＳｉＨ4 ／ＮＨ3 系、Ｓｉ
Ｈ2Ｃｌ2 ／ＮＨ3 系の原料ガスが使われているが、前
述の初期成膜のみならず、Ｓｉリッチになりやすく、Ｎ
Ｈ3 の流量比を大きくすることで、ストイキオメトリッ
クな膜に近づけているという事情から考えても、広く応
用できると思われる。
【００３１】さらに、ＭＯＮＯＳ素子のように、窒化シ
リコン膜の電荷トラップをメモリに利用する素子の場合
は、あらかじめＳｉリッチになるように成膜しておい
て、電荷トラップの増大を図り、窒化シリコン膜の下部
に、Ｎを添加し、リーク電流の低減および耐酸化性の向
上をねらうことも可能である。
【００３２】さらに、上記目的を達成するために、本発
明の窒化シリコン膜の形成方法は、窒化シリコン膜を形
成した後、該窒化シリコン膜に不純物を添加する工程を
有することを特徴とする。ＭＯＮＯＳメモリ素子におい
ては、窒化シリコン膜の表面を熱酸化することで、窒化
シリコン膜と形成されたＳｉ酸化膜の界面に電荷トラッ
プが大量に発生するという報告がある（電子技術総合研
究所研究報告 第８４４号 ｐ１０８〜）。この報告で
は、別の、窒化シリコン膜中の酸素量が膜中にトラップ
される電荷量と強い関係を持ち、窒化シリコン膜中の酸
素に起因した深い電子トラップの存在を示唆し、窒化シ
リコン膜の伝導帯端から２．５ｅＶ以下の非常に深い位
置にあるという報告（V.J.Kapoor and S.B.Bibyk, “En
ergy distrihution and electron trapp-ing defects i
n thick-oxide MNOS structures",in “The Physicsof
MOS Insulators",edited by G.Lucousky et al.(Pergam
on. New York, 1980)p117)を引用して、酸素に起因した
電子トラップの生成を示唆している。
【００３３】そこで、本発明の窒化シリコン膜の形成方
法では、窒化シリコン膜にＯなどの不純物を添加する。
これにより、Ｏに起因する電荷トラップの増大が得られ
る。また、ＭＮＯＳメモリ素子の窒化シリコン膜へ添加
することにより、電荷トラップの増大が得られ、微細
化、窒化シリコン膜の薄膜化に有利である。
【００３４】ＭＯＮＯＳメモリ素子の窒化シリコン膜へ
添加することもできる。この場合、窒化シリコン膜表面
近傍に、形成すべきＳｉ酸化膜の膜厚に応じて、（Ｓｉ
酸化膜形成後も、所定量残るように）添加することがよ
り効果的である。１つは、下地のＳｉ基板の酸化を防止
するためであり、もう１つは、電荷トラップと下地Ｓｉ
基板との距離を大きくすることで、下地シリコン基板へ
の電荷のリークを抑制できるためである。
【００３５】また、上部Ｓｉ酸化膜形成後、たとえば、
窒化シリコン膜と形成されたＳｉ酸化膜の界面近傍に添
加することで、さらに、電荷トラップを増大できる。特
に効果的なのは、上部Ｓｉ酸化膜を、熱酸化以外、たと
えば、ＣＶＤ法、スパッタ法等で形成する場合である。
この場合、窒化シリコン膜上に、Ｓｉ酸化膜を“載せ
る”ため、窒化シリコン膜中にほとんどＯは入らない。
よって、別途Ｏを添加することで、Ｏに起因する電荷ト
ラップを導入できる。また、Ｏ以外の不純物でも、窒化
シリコン膜中もしくは上下の界面で、電荷トラップを形
成できれば、同様の効果が期待できる。
【００３６】このような効果に加え、Ｏやその他の不純
物を添加すると窒化シリコン膜の酸化レートの向上が期
待できる。これは、窒化シリコン膜に不純物が添加され
るとＳｉとＮのネットワークのなかに、これらの不純物
が多く含まれるようになり、ネットワークが乱れこれら
が酸化種の拡散に対するパスとなり、酸化種が入り込み
やすくなるからである。また、これらのネットワークの
乱れは、酸化種と反応しやすく、酸化レートが向上する
ことになるからである。さらに、反応初期に形成される
膜にも不純物が含まれ、酸化種の拡散の促進が期待され
るからである。以上の効果により、窒化シリコン膜の酸
化レートを向上させることができる。よって、Ｓｉを添
加した場合と同様の効果が期待できる。
【００３７】本発明において、ＣＶＤ法などで形成した
窒化シリコン膜に、ＳｉもしくはＮもしくはＯもしくは
その他の不純物を添加する手法としては、各々イオン注
入法により添加する、各々を含有する反応性ガスを含む
雰囲気で熱処理するなどの方法がある。
【００３８】また、本発明では添加物を添加した後、熱
処理を施してもよい。さらに、上記添加物は各々単独で
添加しても良いし、適宜組み合わせて添加してもよい。
【００３９】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。（実施例１） 窒化シリコン膜にＳｉを添加するという本
発明をＭＯＮＯＳメモリ素子に適用した例を以下に記
す。
【００４０】図１（Ａ）に示すように、まずシリコン基
板４に対し、その表面に２ｎｍの酸化膜３を形成する。
たとえば、抵抗加熱型の熱処理炉を用いて、８５０℃，
２０ｍｉｎの希釈酸化（０2 ／Ｎ2 ＝３００ＳＣＣＭ／
１０ＳＬＭ）を行う。次に、１０ｎｍの窒化シリコン膜
２を形成する。たとえば、抵抗加熱型のＬＰ−ＣＶＤ装
置を用いて、７６０℃，５ｍｉｎの堆積（ＮＨ3 ／Ｓｉ
Ｈ2 Ｃｌ2 ＝２０００ＳＣＣＭ／５０ＳＣＣＭ，７０Ｐ
ａ）を行う。
【００４１】次に、イオン注入法によりシリコン１を添
加する。たとえば、注入エネルギー２ｋｅＶ，注入量１
Ｅ１５ｃｍ-2で、シリコン１を注入する。次に、図１
（Ｂ）に示すように窒化シリコン膜２上に、４ｎｍの酸
化膜６を形成する。たとえば、抵抗加熱型の熱処理炉を
用いて、８５０℃，１Ｈのパイロジェニック酸化（Ｈ2
／Ｏ2 ＝１０ＳＬＭ／６ＳＬＭ）を行う。従来法に比
べ、１００℃程度、温度が低下できている。
【００４２】シリコン１の添加後に、シリコン１が窒化
シリコン膜２のネットワークに組み込まれるように適当
な熱処理を加えてもよいが、通常の熱処理炉による酸化
であれば、実際に酸化処理をする前に、炉への挿入、昇
温等の過程により適当な熱処理が加わるため、上記のよ
うに省略できる。
【００４３】以上のように形成した絶縁膜を、ＭＯＮＯ
Ｓメモリ素子へ適用する。従来法に比べ、絶縁膜形成時
の熱履歴が軽減できており、シリコン基板４中の不純物
分布の変化、たとえば、しきい値電圧Ｖthを決定するた
めに添加した不純物の分布の変化がほとんどない。
【００４４】また、窒化シリコン膜２中に形成されたＳ
ｉ−Ｓｉ結合やＳｉ未結合手が、電荷トラップとして作
用し、電荷トラップを増大できる。これらは、シリコン
１の添加の結果、特にシリコン窒化膜２の上部に多く形
成されるため、下地のシリコン基板４との距離が大き
く、下地のシリコン基板４への電荷がリークしにくいた
め、電荷の保持特性を向上できる。
【００４５】なお、図１（Ｂ）に示す符号５はポリシリ
コンからなるゲート電極である。ゲート電極５の形成後
には、シリコン基板４の表面にイオン注入を行い、ソー
ス・ドレイン領域を形成し、ＭＯＮＯＳ素子を形成す
る。このＭＯＮＯＳ素子がメモリ素子となる。
【００４６】（実施例２）窒化シリコン膜にＳｉを添加
添加するという本発明をスタックトキャパシタタイプの
ＤＲＡＭへ適用した例を以下に記す。図２（Ａ）に示す
ように、まずスタックトキャパシタの下部電極となるポ
リシリコン電極１３上に、１０ｎｍの窒化シリコン膜１
２を形成する。たとえば、抵抗加熱型のＬＰ−ＣＶＤ装
置を用いて、７６０℃，５ｍｉｎの堆積（ＮＨ3 ／Ｓｉ
Ｈ2 Ｃｌ2 ＝２０００ＳＣＣＭ／５０ＳＣＣＭ，７０Ｐ
ａ）を行う。
【００４７】次に、イオン注入法によりシリコン１１を
シリコン窒化膜１２の表面に添加する。たとえば、注入
エネルギー２ｋｅＶ，注入量：１Ｅ１５ｃｍ-2で、シリ
コン１１を注入する。次に、図２（Ｂ）に示すように、
窒化シリコン膜１２上に、４ｎｍの酸化膜５を形成す
る。たとえば、抵抗加熱型の熱処理炉を用いて、８５０
℃，１Ｈのパイロジェニック酸化（Ｈ2 ／Ｏ2 ＝１０Ｓ
ＬＭ／６ＳＬＭ）を行う。従来法に比べ、１００℃程
度、温度が低下できている。
【００４８】シリコン１の添加後に、シリコン１が窒化
シリコン膜２のネットワークに組み込まれるように適当
な熱処理を加えてもよいが、通常の熱処理炉による酸化
であれば、実際に酸化処理をする前に、炉への挿入、昇
温等の過程により適当な熱処理が加わるため、上記のよ
うに省略できる。
【００４９】以上のように形成した絶縁膜を、図２
（Ｃ）に示すようなスタックトキャパシタタイプのＤＲ
ＡＭキャパシタ絶縁膜へ適用する。従来法に比べ、絶縁
膜形成時の熱履歴が軽減できており、シリコン基板中の
不純物分布の変化、たとえば、しきい値電圧Ｖthを決定
するために添加した不純物の分布の変化やソース／ドレ
インの不純物分布の変化がほとんどない。
【００５０】なお、図２（Ｂ）に示す符号１４はスタッ
クトキャパシタの上部電極（ポリシリコン）である。ま
た、図２（Ｃ）に示す下部電極１３ａが、同図（Ａ），
（Ｂ）に示すシリコン窒化膜１２およびシリコン酸化膜
１５に対応し、同図（Ｃ）に示す上部電極１４ａが同図
（Ａ），（Ｂ）に示すポリシリコン電極１４に対応す
る。
【００５１】図２（Ｃ）に示すＤＲＡＭ用メモリ素子で
は、シリコン基板４の表面にＬＯＣＯＳ素子分離領域１
６が形成してあり、ＬＯＣＯＳ素子分離領域１６で囲ま
れた基板４の表面に、ゲート絶縁膜１７を介してゲート
電極１８が形成してある。ゲート電極１８の両側に位置
する基板４の表面には、ソース・ドレイン領域１９が形
成してある。その一方のソース・ドレイン領域１９に対
して、キャパシタの下部電極１３ａが接続してあり、Ｄ
ＲＡＭ用メモリ素子が形成される。
【００５２】（実施例３）窒化シリコン膜に窒素Ｎを添
加するという本発明をＭＯＮＯＳメモリ素子に適用した
例を以下に記す。図３に示すように、まずシリコン基板
２６に対し、その表面に２ｎｍの酸化膜２５を形成す
る。たとえば、抵抗加熱型の熱処理炉を用いて、８５０
℃，２０ｍｉｎの希釈酸化（０2 ／Ｎ2 ＝３００ＳＣＣ
Ｍ／１０ＳＬＭ）を行う。
【００５３】次に、６ｎｍの窒化シリコン膜２３を形成
する。たとえば、抵抗加熱型のＬＰ−ＣＶＤ装置を用い
て、７６０℃，２５ｍｉｎの堆積（ＮＨ3 ／ＳｉＨ2 Ｃ
ｌ2＝２０ＳＣＣＭ／２０ＳＣＣＭ，７０Ｐａ）を行
う。ＮＨ3 の流量比が小さいため、比較的Ｓｉリッチな
窒化シリコン膜２３が形成できる。
【００５４】次に、イオン注入法により窒素２４を添加
する。たとえば、注入エネルギー３ｋｅＶ，注入量１Ｅ
１５ｃｍ-2で、窒素２４を注入する。この結果、窒化シ
リコン膜２３の下部におよそ１．５Ｅ２１ｃｍ-3の程度
の窒素４が添加できる。次に、窒化シリコン膜２３上に
４ｎｍの酸化膜２２を形成する。たとえば、抵抗加熱型
の熱処理炉を用いて、９５０℃，１Ｈのパイロジェニッ
ク酸化（Ｈ2 ／Ｏ2 ＝１０ＳＬＭ／６ＳＬＭ）を行う。
このとき、該窒化シリコン膜２３の下部はＮの添加によ
り耐酸化性に優れるため、下地のシリコン基板２６が酸
化されることはない。
【００５５】窒素２４の添加後に、窒素２４が窒化シリ
コン膜２３のネットワークに組み込まれるように、適当
な熱処理を加えてもよいが、通常の熱処理炉による酸化
であれば、実際に酸化処理をする前に、炉への挿入、昇
温等の過程により適当な熱処理が加わるため、上記のよ
うに省略できる。
【００５６】以上のように形成した絶縁膜を、ＭＯＮＯ
Ｓメモリ素子へ適用する。該窒化シリコン膜２３の下部
は窒素２４の添加により、Ｓｉ−Ｓｉ結合やＳｉの未結
合手が少ない。このため、これらを介した電荷の抜けが
抑制（リーク防止）され、メモリの保持特性が向上でき
た。
【００５７】また、該窒化シリコン膜２３の上部はＳｉ
リッチであり、Ｓｉ−Ｓｉ結合やＳｉの未結合手等によ
る電荷トラップが多く得られる。この部分に電荷が保持
され、メモリとして機能することになる。また、従来よ
り薄いＯＮＯ積層膜が実現でき、書き込み／消去電圧の
低電圧化、書き込み／消去速度の高速化、デバイスの高
集積化等に対応できる。
【００５８】なお、図３に示す符号２１はポリシリコン
などで構成されゲート電極である。ゲート電極２１の形
成後には、シリコン基板２６の表面にソース・ドレイン
領域が形成され、ＭＯＮＯＳメモリ素子が完成する。（実施例４） 窒化シリコン膜に窒素Ｎを添加するという
本発明を、フローティング・ゲートタイプのメモリ素子
へ適用した例を以下に記す。
【００５９】図４に示すように、シリコン基板３８の上
にシリコン酸化膜３７で構成されたゲート絶縁膜を形成
し、その上に、まずフロティング・ゲートとなるポリシ
リコン電極３６を形成する。その後、この電極３６上に
５ｎｍのシリコン酸化膜３５を形成する。たとえば、抵
抗加熱型の熱処理炉を用いて、８５０℃，２５ｍｉｎの
希釈酸化（０2 ／Ｎ2 ＝３００ＳＣＣＭ／１０ＳＬＭ）
を行う。
【００６０】次に、６ｎｍの窒化シリコン膜３３を形成
する。たとえば、抵抗加熱型のＬＰ−ＣＶＤ装置を用い
て、７６０℃，３ｍｉｎの堆積（ＮＨ3 ／ＳｉＨ2 Ｃｌ
2 ＝２０００ＳＣＣＭ／５０ＳＣＣＭ，７０Ｐａ）を行
う。次に、イオン注入法により窒素３４を添加する。た
とえば、注入エネルギー３ｋｅＶ，注入量１Ｅ１５ｃｍ
-2で、窒素３４を注入する。窒化シリコン膜３３の下部
におよそ１．５Ｅ２１ｃｍ-3の程度の窒素３４が添加で
きる。
【００６１】次に、窒化シリコン膜３３上に４ｎｍの酸
化膜３２を形成する。たとえば、抵抗加熱型の熱処理炉
を用いて、９５０℃，１時間のパイロジェニック酸化
（Ｈ2／Ｏ2 ＝１０ＳＬＭ／６ＳＬＭ）を行う。このと
き、該窒化シリコン膜３３は耐酸化性に優れるため、下
地のポリシリコン電極３６が酸化されることはない。
【００６２】窒素３４の添加後に、窒素３４が窒化シリ
コン膜３３のネットワークに組み込まれるように、適当
な熱処理を加えてもよいが、通常の熱処理炉による酸化
であれば、実際に酸化処理をする前に、炉への挿入、昇
温等の過程により適当な熱処理が加わるため、上記のよ
うに省略できる。
【００６３】以上のように形成した積層構造絶縁膜を、
フローティング・ゲートタイプのメモリ素子のＩｎｔｅ
ｒ Ｐｏｌｙ Ｉｎｓｕｌａｔｏｒ（フローティング・
ゲートとコントロール・ゲートとの間の絶縁膜）へ適用
する。該窒化シリコン膜３３はＳｉ−Ｓｉ結合やＳｉの
未結合手が少ないため、これらを介した電荷の抜けが抑
制され、メモリの保持特性が向上できた。
【００６４】また、従来より薄いＯＮＯ積層膜が実現で
き、書き込み／消去電圧の低電圧化、書き込み／消去速
度の高速化、デバイスの高集積化等に対応できる。な
お、図４に示す符号３１はコントロールゲートを構成す
るポリシリコン電極である。ポリシリコン電極３１の形
成後には、シリコン基板３８の表面にソース・ドレイン
領域が形成され、フローティングゲート型メモリ素子が
形成される。
【００６５】（実施例５）窒化シリコン膜に酸素Ｏを添
加するという本発明を、ＭＯＮＯＳメモリ素子に適用し
た例を以下に記す。図５（Ａ）に示すように、まずシリ
コン基板４４に対し、その表面に２ｎｍの酸化膜４３を
形成する。たとえば、抵抗加熱型の熱処理炉を用いて、
８５０℃，２０ｍｉｎの希釈酸化（０2 ／Ｎ2 ＝３００
ＳＣＣＭ／１０ＳＬＭ）を行う。
【００６６】次に、６ｎｍの窒化シリコン膜４２を形成
する。たとえば、抵抗加熱型のＬＰ−ＣＶＤ装置を用い
て、７６０℃，３ｍｉｎの堆積（ＮＨ3 ／ＳｉＨ2 Ｃｌ
2 ＝２０００ＳＣＣＭ／５０ＳＣＣＭ，７０Ｐａ）を行
う。これにより比較的ストイキオメトリックな窒化シリ
コン膜４２が得られる。
【００６７】次に、窒化シリコン膜４２上に４ｎｍの酸
化膜４１を形成する。たとえば、抵抗加熱型のＬＰ−Ｃ
ＶＤ装置を用いて、８００℃，２０ｍｉｎの堆積（Ｎ2
Ｏ／ＳｉＨ2 Ｃｌ2 ＝２００ＳＣＣＭ／１００ＳＣＣ
Ｍ，４０Ｐａ）を行う。比較的低温のＣＶＤで上部酸化
膜４１を形成するため、シリコン基板４４中の不純物分
布はほとんど変化しない。
【００６８】次に、図５（Ｂ）に示すように、イオン注
入法により酸素４５を添加する。たとえば、注入エネル
ギー３ｋｅＶ，注入量１Ｅ１６ｃｍ-2で、酸素４５を注
入する。この酸素４５は、窒化シリコン膜４２と上部Ｓ
ｉ酸化膜４１の界面近傍に添加させる。
【００６９】酸素４５の添加後に、酸素４５が窒化シリ
コン膜４２のネットワークに組み込まれるように、適当
な熱処理を加える。たとえば、抵抗加熱型の熱処理炉を
用いて、８５０℃，２０ｍｉｎの熱処理（Ｎ2 ＝１０Ｓ
ＬＭ）を行う。以上のように形成した絶縁膜を、ＭＯＮ
ＯＳメモリ素子へ適用する。
【００７０】従来法に比べ、絶縁膜形成時の熱履歴が軽
減できており、シリコン基板４４中の不純物分布の変
化、たとえば、しきい値電圧Ｖthを決定するために添加
した不純物の分布の変化がほとんどない。また、窒化シ
リコン膜４２と上部Ｓｉ酸化膜４１の界面近傍に添加し
た酸素４５に起因する電荷トラップにより、電荷トラッ
プを増大できる。この電荷トラップの領域は、下地のシ
リコン基板４４との距離が大きく、下地のシリコン基板
４４へ電荷がリークしにくいため、電荷の保持特性を向
上できる。
【００７１】なお、図５（Ｃ）中、符号４６はゲート電
極となるポリシリコン電極である。ポリシリコン電極の
形成後に、シリコン基板４４の表面には、自己整合的に
ソース・ドレイン領域を形成し、ＭＯＮＯＳメモリ素子
が形成される。なお、本発明は、上述した実施例に限定
されるものではなく、本発明の範囲内で種々に改変する
ことができる。
【００７２】たとえば不純物を添加する方法は、イオン
注入法に限定されず、その他の添加方法を用いてもよ
い。また、添加される不純物としては、上記例に限定さ
れず、Ｇｅ、Ｃなどであっても良い。
【００７３】
【発明の効果】以上述べたように、本発明によれば、部
分的に酸化レートの大きい窒化シリコン膜を形成でき、
その結果、窒化シリコン膜を熱酸化し、Ｓｉ酸化膜との
積層膜を形成する際に、素子の受ける熱履歴を小さく
し、Ｓｉ基板中の不純物分布の変化を抑制することがで
きる。
【００７４】また、本発明によれば、リーク電流の少な
い、耐酸化性に優れた窒化シリコン膜を形成でき、その
結果、より薄い窒化シリコン膜をシリコン集積回路等に
適用できる。さらに、本発明によれば、より薄い窒化シ
リコン膜とＳｉ酸化膜等との積層膜からなる絶縁膜をシ
リコン集積回路等に適用できる。
【００７５】また、ＭＯＮＯＳ素子のように、窒化シリ
コン膜の電荷トラップをメモリに利用する素子に本発明
を適用した場合、Ｓｉ添加により、窒化シリコン膜中に
形成されたＳｉ−Ｓｉ結合やＳｉ未結合手が電荷トラッ
プとして作用し、電荷トラップを増大できる。また、Ｏ
その他の不純物添加によっても、各々に起因する電荷ト
ラップにより、電荷トラップを増大できる。
【００７６】これらの電荷トラップが形成される領域
は、下地Ｓｉ基板との距離が大きくなるところに形成で
きるため、下地シリコン基板への電荷のリークを抑制で
き、素子の電荷保持特性を向上できる。
【図面の簡単な説明】
【図１】図１は本発明の実施例１を示す断面図である。
【図２】図２は本発明の実施例２を示す断面図である。
【図３】図３は本発明の実施例３を示す断面図である。
【図４】図４は本発明の実施例４を示す断面図である。
【図５】図５は本発明の実施例５を示す断面図である。
【符号の説明】
１，１１…添加したシリコン ２，１２，２３，３３，４２…シリコン窒化膜 ３，１５，２２，２５，３２，３５，３７，４３…シリ
コン酸化膜 ４，２６，３８，４４…シリコン基板 １２ａ…絶縁膜 １３ａ…下部電極 １４，２１，３１，３６，４６…ポリシリコン電極 ２４，３４…添加した窒素 ４１…ＣＶＤシリコン酸化膜 ４５…添加した酸素
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】窒化シリコン膜を形成した後、該窒化シリ
    コン膜にシリコンから成る添加物を添加する工程を有す
    ることを特徴とする窒化シリコン膜の形成方法。
  2. 【請求項２】窒化シリコン膜を形成した後、該窒化シリ
    コン膜に窒素から成る添加物を添加する工程を有するこ
    とを特徴とする窒化シリコン膜の形成方法。
  3. 【請求項３】窒化シリコン膜を形成した後、該窒化シリ
    コン膜に不純物としての添加物を添加する工程を有する
    ことを特徴とする窒化シリコン膜の形成方法。
  4. 【請求項４】窒化シリコン膜を形成した後、該窒化シリ
    コン膜に、シリコン、窒素および不純物からなる群より
    選ばれる添加物を任意の組み合わせで添加する工程を有
    することを特徴とする窒化シリコン膜の形成方法。
  5. 【請求項５】前記不純物が酸素であることを特徴とする
    請求項３に記載の窒化シリコン膜の形成方法。
  6. 【請求項６】前記不純物が酸素であることを特徴とする
    請求項４に記載の窒化シリコン膜の形成方法。
  7. 【請求項７】前記添加物がイオン注入法により添加され
    ることを特徴とする請求項１に記載の窒化シリコン膜の
    形成方法。
  8. 【請求項８】前記添加物がイオン注入法により添加され
    ることを特徴とする請求項２に記載の窒化シリコン膜の
    形成方法。
  9. 【請求項９】前記添加物がイオン注入法により添加され
    ることを特徴とする請求項３に記載の窒化シリコン膜の
    形成方法。
  10. 【請求項１０】前記添加物がイオン注入法により添加さ
    れることを特徴とする請求項４に記載の窒化シリコン膜
    の形成方法。
  11. 【請求項１１】窒化シリコン膜を形成した後、該窒化シ
    リコン膜に、少なくともシリコンおよび窒素をイオン注
    入法により添加する工程を有し、前記シリコンは前記窒
    化シリコン膜の上面近傍に高濃度に注入すると共に前記
    窒素は前記窒化シリコン膜の下面近傍に高濃度に注入す
    ることを特徴とする窒化シリコン膜の形成方法。
  12. 【請求項１２】上面近傍にシリコン濃度のピークを有
    し、下面近傍に窒素濃度のピークを有する窒化シリコン
    膜を含む半導体装置。
  13. 【請求項１３】上面近傍に不純物濃度のピークを有し、
    下面近傍に窒素濃度のピークを有する窒化シリコン膜を
    含む半導体装置。
JP7213850A 1995-08-22 1995-08-22 窒化シリコン膜の形成方法 Pending JPH0964205A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7213850A JPH0964205A (ja) 1995-08-22 1995-08-22 窒化シリコン膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7213850A JPH0964205A (ja) 1995-08-22 1995-08-22 窒化シリコン膜の形成方法

Publications (1)

Publication Number Publication Date
JPH0964205A true JPH0964205A (ja) 1997-03-07

Family

ID=16646060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7213850A Pending JPH0964205A (ja) 1995-08-22 1995-08-22 窒化シリコン膜の形成方法

Country Status (1)

Country Link
JP (1) JPH0964205A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774462B2 (en) 2002-05-29 2004-08-10 Kabushiki Kaisha Toshiba Semiconductor device comprising dual silicon nitride layers with varying nitrogen ratio
JP2007329343A (ja) * 2006-06-08 2007-12-20 Toshiba Corp 半導体記憶装置及びその製造方法
GR1005905B (el) * 2007-03-14 2008-05-15 ������ ������� ������� ��������� (�����) ���������� (������� 40 %) Μεθοδος οξειδωσης υλικων νιτριδιου του πυριτιου σε χαμηλα θερμικα φορτια.
JP2009508329A (ja) * 2005-09-08 2009-02-26 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体オン・インシュレータ型のヘテロ構造の製造方法
KR100890040B1 (ko) * 2006-10-23 2009-03-25 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US7602012B2 (en) 2006-09-21 2009-10-13 Oki Semiconductor Co., Ltd. Semiconductor memory devices with charge traps
US7619274B2 (en) 2004-06-23 2009-11-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US7833856B2 (en) 2006-05-22 2010-11-16 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2012506640A (ja) * 2008-10-21 2012-03-15 アプライド マテリアルズ インコーポレイテッド 窒化シリコン電荷トラップ層を有する不揮発性メモリ
JP2014229665A (ja) * 2013-05-20 2014-12-08 富士通セミコンダクター株式会社 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372113B2 (en) 2002-05-29 2008-05-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6774462B2 (en) 2002-05-29 2004-08-10 Kabushiki Kaisha Toshiba Semiconductor device comprising dual silicon nitride layers with varying nitrogen ratio
US7619274B2 (en) 2004-06-23 2009-11-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US7985650B2 (en) 2004-06-23 2011-07-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2009508329A (ja) * 2005-09-08 2009-02-26 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 半導体オン・インシュレータ型のヘテロ構造の製造方法
US7833856B2 (en) 2006-05-22 2010-11-16 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2007329343A (ja) * 2006-06-08 2007-12-20 Toshiba Corp 半導体記憶装置及びその製造方法
US7602012B2 (en) 2006-09-21 2009-10-13 Oki Semiconductor Co., Ltd. Semiconductor memory devices with charge traps
KR100890040B1 (ko) * 2006-10-23 2009-03-25 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
GR1005905B (el) * 2007-03-14 2008-05-15 ������ ������� ������� ��������� (�����) ���������� (������� 40 %) Μεθοδος οξειδωσης υλικων νιτριδιου του πυριτιου σε χαμηλα θερμικα φορτια.
JP2012506640A (ja) * 2008-10-21 2012-03-15 アプライド マテリアルズ インコーポレイテッド 窒化シリコン電荷トラップ層を有する不揮発性メモリ
CN103280446A (zh) * 2008-10-21 2013-09-04 应用材料公司 具有氮化硅电荷陷阱层的非挥发性内存
JP2014229665A (ja) * 2013-05-20 2014-12-08 富士通セミコンダクター株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7087182B2 (en) Process of forming an electrically erasable programmable read only memory with an oxide layer exposed to hydrogen and nitrogen
TW561513B (en) Semiconductor device and method of manufacturing the same
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
CN101241881A (zh) 非易失性半导体存储器件的制造方法
JPH0964205A (ja) 窒化シリコン膜の形成方法
US6759296B2 (en) Method of manufacturing a flash memory cell
JP3288796B2 (ja) 半導体装置
JP3406811B2 (ja) 半導体装置及びその製造方法
JP3272007B2 (ja) 電荷トラップ膜の製造方法
JPH061839B2 (ja) 不揮発性記憶装置の製造方法
JP2008078376A (ja) 半導体記憶装置
TWI239598B (en) Semiconductor memory device and manufacturing method thereof
JPH02277269A (ja) 不揮発性メモリ装置の製造方法
JPH02265279A (ja) 半導体装置の製造方法
JPH0665232B2 (ja) 半導体記憶装置の製造方法
JPS59188977A (ja) 半導体不揮発性記憶装置の製造方法
KR100304980B1 (ko) 터널링산화막형성방법및그를이용한비휘발성메모리소자제조방법
JPH0422031B2 (ja)
JP2000232170A (ja) 半導体装置およびその製造方法
JP3271671B2 (ja) 不揮発性半導体記憶装置の製造方法
JPS6170763A (ja) 半導体記憶装置の製造方法
JPH1167941A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH02117175A (ja) 半導体記憶装置
JPH07183405A (ja) 半導体装置及びその形成方法
JP3316210B2 (ja) 半導体装置の製造方法