JPH0964502A - Thick film integrated circuit - Google Patents
Thick film integrated circuitInfo
- Publication number
- JPH0964502A JPH0964502A JP21442595A JP21442595A JPH0964502A JP H0964502 A JPH0964502 A JP H0964502A JP 21442595 A JP21442595 A JP 21442595A JP 21442595 A JP21442595 A JP 21442595A JP H0964502 A JPH0964502 A JP H0964502A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- underlayer
- integrated circuit
- conductor layer
- alumina
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 従来から使用実績のあるアルミナ・セラミッ
クス基板に変更を加えることなく、また製造効率の低下
およびコスト上昇を伴うことなく、厚膜ICの性能およ
び信頼性を向上させる。
【構成】 スルーホール配線部分または異層配線の接合
部分をなす導体層とアルミナ・セラミックス基板表面と
の間にガラス等の下地層を部分的に介在させた。
【効果】 下地層はその上に形成される導体層の収縮応
力を分散させ、または銅ペースト印刷時の印刷適性を向
上させることができる。
(57) [Abstract] [Purpose] Improving the performance and reliability of thick-film ICs without changing the alumina-ceramic substrates that have been used in the past, without lowering manufacturing efficiency and increasing costs. . [Structure] An underlayer such as glass is partially interposed between a conductor layer forming a through-hole wiring portion or a joint portion of different-layer wiring and the surface of an alumina / ceramic substrate. [Effect] The underlayer can disperse the shrinkage stress of the conductor layer formed on the underlayer, or can improve the printability when printing the copper paste.
Description
【0001】[0001]
【産業上の利用分野】本発明は、厚膜集積回路、さらに
はアルミナ・セラミックス基板と窒素などの不活性ガス
を用いた雰囲気での焼成用銅厚膜ペーストを用いた厚膜
IC(集積回路)に適用して有効な技術に関するもので
あって、たとえば高周波用ハイブリッドICに利用して
有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thick film integrated circuit, and further to a thick film IC (integrated circuit) using an alumina / ceramic substrate and a copper thick film paste for firing in an atmosphere using an inert gas such as nitrogen. ) Is effective when applied to the above), and is effective when applied to a high frequency hybrid IC, for example.
【0002】[0002]
【従来の技術】厚膜ICでは、絶縁基板上に印刷された
導体ペーストの配線パターンを高温で焼成することによ
り配線導体層を形成する。この厚膜ICは、モノリシッ
クICでは形成することが難しい高周波回路に良く利用
される(たとえば、コロナ社発行「集積回路工学
(1)」柳井 久義、永田 穣 共著、12〜14頁参
照)。図2は本発明者らによって検討された厚膜ICの
概略構成を示したものであって、1はアルミナ・セラミ
ックス基板、11はスルーホール部、21,22は窒素
などの不活性ガスを用いた雰囲気での焼成用銅厚膜ペー
ストを用いた導体層、3は層間絶縁層である。2. Description of the Related Art In a thick film IC, a wiring conductor layer is formed by firing a wiring pattern of a conductor paste printed on an insulating substrate at a high temperature. This thick film IC is often used for a high frequency circuit that is difficult to form with a monolithic IC (see, for example, "Integrated Circuit Engineering (1)" published by Corona Co., Yoshiyoshi Yanai, Minoru Nagata, pp. 12-14). FIG. 2 shows a schematic structure of a thick film IC examined by the present inventors. 1 is an alumina / ceramic substrate, 11 is a through hole portion, 21 and 22 are inert gases such as nitrogen. Conductor layers 3 using a copper thick film paste for firing in a different atmosphere are interlayer insulating layers.
【0003】導体層21,22は、導体ペーストとして
銅ペーストを使用し、この銅ペーストを基板1上に印刷
して銅厚膜ペースト層のパターンを形成し、これを窒素
などの不活性ガスを用いた雰囲気下で高温焼成すること
により形成される。For the conductor layers 21 and 22, a copper paste is used as a conductor paste, and this copper paste is printed on the substrate 1 to form a pattern of a copper thick film paste layer, which is then treated with an inert gas such as nitrogen. It is formed by firing at high temperature in the atmosphere used.
【0004】この窒素などの不活性ガスを用いた雰囲気
での焼成用銅厚膜ペーストを用いた導体層21,22
は、本発明者らが知得したところによると、銀パラジウ
ムペーストを用いたものに比べ、焼成中の拡散や化学反
応による抵抗増加が少ないため、とくに高周波用の厚膜
ICに適していることが判明した。Conductor layers 21, 22 using the copper thick film paste for firing in an atmosphere using an inert gas such as nitrogen
According to the knowledge of the present inventors, compared with the one using a silver palladium paste, the resistance increase due to diffusion and chemical reaction during firing is small, and thus it is particularly suitable for a high-frequency thick film IC. There was found.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。However, it has been clarified by the present inventors that the above-described technology has the following problems.
【0006】すなわち、上述した厚膜ICでは、基板1
に銅厚膜ペースト層を印刷した際に、スルーホール部1
1のエッジ部12にて印刷カスレによる部分的な欠損が
生じやすい。また、焼成によって導体層21を形成する
際に、その焼成時の収縮応力が上記エッジ部12にて集
中することによる亀裂や剥離が生じやすい、という問題
があった。That is, in the thick film IC described above, the substrate 1
When the copper thick film paste layer is printed on the through hole 1
Partial defects due to printing blur are likely to occur at the edge portion 12 of No. 1. Further, when the conductor layer 21 is formed by firing, there is a problem that cracks and peeling are likely to occur due to the shrinkage stress during firing being concentrated at the edge portion 12.
【0007】また、層間絶縁層3を挟んで2つの導体層
21,22が形成される多層配線では、層間絶縁層3と
下側導体層21の間で大きな段差dが生じ、この段差d
が上側導体層22を銅ペーストの印刷によって形成する
際の印刷適性を悪くする、という問題を生じさせる。Further, in the multilayer wiring in which the two conductor layers 21 and 22 are formed with the interlayer insulating layer 3 sandwiched therebetween, a large step d is generated between the interlayer insulating layer 3 and the lower conductor layer 21, and this step d
Causes deterioration of printability when the upper conductor layer 22 is formed by printing a copper paste.
【0008】これらの問題はいずれも、厚膜ICの性能
および信頼性の低下に大きく影響する。All of these problems greatly affect the performance and reliability of thick film ICs.
【0009】上述した問題の解決手段として、本発明者
らは、銅ペーストに代えて銀パラジウムペーストを使用
する、スルーホール部11のエッジ部12を面取り加工
する、亀裂や剥離部分に重ね印刷して再焼成する、など
の手段を検討した。As a means for solving the above-mentioned problems, the present inventors have used silver-palladium paste instead of copper paste, chamfered the edge portion 12 of the through-hole portion 11, and overprinted on cracks and peeled portions. Then, the method of re-baking was examined.
【0010】しかし、銀パラジウムペーストは、前述し
たように、焼成中の拡散や化学反応による抵抗増加が多
く、高周波での特性に問題が生じる。However, as described above, the silver-palladium paste causes a large amount of resistance increase due to diffusion and chemical reaction during firing, which causes a problem in high-frequency characteristics.
【0011】エッジ部12の面取り加工は、基板1の両
面から行われなければ意味がないが、これをアルミナ・
セラミックスの成型工程だけで行うには、スルーホール
成型ピンの形状を加工するだけではだめで、成型方式そ
のものを根本的に変更しなければならず、これを現実に
実施することは非常に困難である。実施可能な方法とし
ては液体ホーニング処理が考えられる。しかし、液体ホ
ーニング処理を行うと、エッジ部11の面取りはできる
かも知れないが、他の面までもが一緒に削られてしまう
ため、基板表面の平坦度あるいは表面粗度が変化したり
する弊害が伴う。また、高周波用ハイブリッドICにお
いて、アルミナ・セラミックス基板はストリップライン
の特性インピーダンスなどを決定する重要な因子となる
ため、その厚み等の形状はむやみに変更することができ
ない。The chamfering of the edge portion 12 is meaningless unless it is performed from both sides of the substrate 1.
It is not enough to process the shape of the through-hole molding pin to perform it only in the ceramic molding process, and the molding method itself must be fundamentally changed, and it is extremely difficult to actually implement this. is there. A liquid honing treatment is a possible method. However, if the liquid honing process is performed, the edge portion 11 may be chamfered, but since other surfaces are also shaved together, the flatness or surface roughness of the substrate surface may be changed. Is accompanied by. Further, in the high frequency hybrid IC, the alumina / ceramic substrate is an important factor that determines the characteristic impedance of the strip line, and therefore the shape such as the thickness cannot be unnecessarily changed.
【0012】重ね印刷して再焼成する方法は、窒素等の
不活性ガスを大量に必要とする窒素などの不活性ガスを
用いた雰囲気での焼成用での焼成工程を行わなければな
らないので、製造効率およびコスト面で問題が生じる。In the method of overprinting and re-baking, a baking step for baking in an atmosphere using an inert gas such as nitrogen, which requires a large amount of inert gas such as nitrogen, must be carried out. There are problems in manufacturing efficiency and cost.
【0013】本発明の目的は、従来から使用実績のある
アルミナ・セラミックス基板に変更を加えることなく、
また製造効率の低下およびコスト上昇を伴うことなく、
厚膜ICの性能および信頼性を向上させる、という技術
を提供することにある。The object of the present invention is to modify the alumina-ceramic substrate, which has been used in the past, without any change.
Also, without lowering manufacturing efficiency and increasing costs,
It is to provide a technique for improving the performance and reliability of a thick film IC.
【0014】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。The above and other objects and features of the present invention will be apparent from the description of the present specification and the accompanying drawings.
【0015】[0015]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【0016】すなわち、スルーホール配線部分または層
間配線の接合部分をなす導体層とアルミナ・セラミック
ス等からなる基板の表面との間にガラス等の下地層を部
分的に介在させる、というものである。That is, a base layer such as glass is partially interposed between the conductor layer forming the through-hole wiring portion or the joining portion of the interlayer wiring and the surface of the substrate made of alumina / ceramics or the like.
【0017】[0017]
【作用】上述した手段によれば、下地層はその上に形成
される導体層の収縮応力を分散させ、または銅ペースト
印刷時の印刷適性を向上させることができる。According to the above-mentioned means, the underlayer can disperse the shrinkage stress of the conductor layer formed on the underlayer, or can improve the printability when printing the copper paste.
【0018】これにより、従来から使用実績のあるアル
ミナ・セラミックス基板に変更を加えることなく、また
製造効率の低下およびコスト上昇を伴うことなく、厚膜
ICの性能および信頼性を向上させる、という目的が達
成される。Thus, the purpose of the present invention is to improve the performance and reliability of the thick film IC without changing the alumina / ceramic substrate which has been used in the past, without lowering the manufacturing efficiency and increasing the cost. Is achieved.
【0019】[0019]
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.
【0020】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。In the figures, the same reference numerals indicate the same or corresponding parts.
【0021】図1は本発明の技術が適用された厚膜IC
の一実施例を示す。FIG. 1 shows a thick film IC to which the technique of the present invention is applied.
An example will be described.
【0022】同図に示す厚膜ICは高周波用ハイブリッ
ドICとして構成されたものであって、1はアルミナ・
セラミックス基板、11はスルーホール部、21,22
は窒素などの不活性ガスを用いた雰囲気での焼成用銅厚
膜ペーストを用いた導体層、3は層間絶縁層、4は下地
層である。The thick film IC shown in the figure is constructed as a high frequency hybrid IC, where 1 is alumina.
Ceramic substrate, 11 is through hole portion 21, 22
Is a conductor layer using a copper thick film paste for firing in an atmosphere using an inert gas such as nitrogen, 3 is an interlayer insulating layer, and 4 is a base layer.
【0023】アルミナ・セラミックス基板1は従来の成
型工程を経て製造されたものであって、スルーホール部
11にはピン成型されたままの面取りされていないエッ
ジ部12が形成されている。The alumina / ceramics substrate 1 is manufactured through a conventional molding process, and the through-hole portion 11 has an edge portion 12 which is not chamfered as pin-molded.
【0024】導体層21,22はそれぞれ、基板1上に
パターン印刷された銅厚膜ペースト層を窒素などの不活
性ガスを用いた一元雰囲気下で高温焼成することにより
形成されたものであって、第1の導体層21は多層配線
の下側配線層を形成し、第2の導体層22はその上側配
線層を形成する。各導体層21,22はそれぞれ一回ず
つの印刷工程および焼成工程だけで形成されている。Each of the conductor layers 21 and 22 is formed by firing a pattern-printed copper thick film paste layer on the substrate 1 at a high temperature in a unitary atmosphere using an inert gas such as nitrogen. The first conductor layer 21 forms the lower wiring layer of the multilayer wiring, and the second conductor layer 22 forms the upper wiring layer thereof. Each of the conductor layers 21 and 22 is formed only by one printing process and one firing process.
【0025】下地層4はガラス材料を用いて形成され
る。このガラス下地層4は、導体層21,22と異な
り、窒素ガスなどの不活性ガスを使用しない空気中の焼
成で形成される。さらに、このガラス下地層4は、スル
ーホール配線部分Aおよび層間配線の接合部分Bとなる
基板表面に選択的に部分形成される。そして、このガラ
ス下地層4が形成された後に、第1の導体層21、層間
絶縁層3、第2の導体層22が順次形成される。The underlayer 4 is made of a glass material. Unlike the conductor layers 21 and 22, the glass underlayer 4 is formed by firing in air without using an inert gas such as nitrogen gas. Further, the glass base layer 4 is selectively formed partially on the surface of the substrate to be the through hole wiring portion A and the joining portion B of the interlayer wiring. Then, after the glass base layer 4 is formed, the first conductor layer 21, the interlayer insulating layer 3, and the second conductor layer 22 are sequentially formed.
【0026】次に、動作について説明する。Next, the operation will be described.
【0027】図1に示すように、スルーホール配線部分
Aでは、スルーホール部11のエッジ部12がガラス下
地層4によって覆われて円滑化されることにより、その
エッジ部12での銅厚膜ペーストの印刷適性が向上し
て、印刷カスレによる部分欠損をなくすことができる。
これとともに、焼成時の応力集中が分散されるようにな
って、導体層21の亀裂や剥離をなくことができるよう
になる。As shown in FIG. 1, in the through hole wiring portion A, the edge portion 12 of the through hole portion 11 is covered with the glass underlayer 4 and smoothed, so that the copper thick film at the edge portion 12 is formed. The printability of the paste is improved, and it is possible to eliminate a partial defect due to a print scrap.
At the same time, the stress concentration at the time of firing is dispersed, and the conductor layer 21 can be prevented from cracking or peeling.
【0028】また、層間配線の接合部分Bでは、下側導
体層21と層間絶縁層4の間に生じる段差dがガラス下
地層4によって縮小および緩和され、これにより上側導
体層22を形成するときの銅厚膜ペーストの印刷適性が
向上して、所定の電気的特性を持つ導体層22が安定的
に形成されるようになる。At the joint portion B of the interlayer wiring, the step d generated between the lower conductor layer 21 and the interlayer insulating layer 4 is reduced and relaxed by the glass underlayer 4, so that the upper conductor layer 22 is formed. The printability of the copper thick film paste is improved, and the conductor layer 22 having predetermined electrical characteristics is stably formed.
【0029】以上のようにして、導体層の収縮応力が分
散させられ、また銅厚膜ペースト印刷時の印刷適性が向
上させられることにより、従来から使用実績のあるアル
ミナ・セラミックス基板1の形状に変更を加えることな
く、また製造効率の低下およびコスト上昇を伴うことな
く、導体層が安定して形成されるようになり、厚膜IC
の性能および信頼性を向上させることができる。As described above, the shrinkage stress of the conductor layer is dispersed, and the printability at the time of printing the copper thick film paste is improved, so that the shape of the alumina / ceramic substrate 1 which has been used in the past can be obtained. The conductor layer can be stably formed without making a change, and without lowering the manufacturing efficiency and increasing the cost.
The performance and reliability of can be improved.
【0030】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。The invention made by the present inventor has been specifically described above based on the embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【0031】たとえば、下地層4は、空気中で焼成可能
な材料であって、銅ペーストに対して焼成時の収縮ポイ
ントや収縮量が異なるものであれば、ガラス以外の材料
であっても良い。具体的には、銀パラジウムペーストを
使用してもよい。For example, the underlayer 4 may be a material other than glass as long as it is a material that can be fired in air and has a different shrinking point and shrinking amount during firing than the copper paste. . Specifically, a silver-palladium paste may be used.
【0032】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である高周
波用ハイブリッドICに適用した場合について説明した
が、それに限定されるものではなく、たとえばパワー用
集積回路などにも適用できる。In the above description, the case where the invention made by the present inventor is mainly applied to a high frequency hybrid IC which is the field of application which is the background of the invention has been described. It can also be applied to integrated circuits.
【0033】[0033]
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。The effects of typical inventions disclosed in the present application will be briefly described as follows.
【0034】すなわち、従来から使用実績のあるアルミ
ナ・セラミックス基板1の形状に変更を加えることな
く、また製造効率の低下およびコスト上昇を伴うことな
く、導体層が安定して形成されるようになり、厚膜IC
の性能および信頼性を向上させることができる、という
効果が得られる。That is, the conductor layer can be stably formed without changing the shape of the alumina-ceramic substrate 1 which has been used in the past, and without lowering the manufacturing efficiency and increasing the cost. , Thick film IC
The effect that the performance and reliability of can be improved can be obtained.
【図1】本発明の技術が適用された厚膜集積回路の一実
施例を示す切断面図FIG. 1 is a cross-sectional view showing an embodiment of a thick film integrated circuit to which the technique of the present invention is applied.
【図2】従来の厚膜集積回路の概要を示す切断面図FIG. 2 is a sectional view showing an outline of a conventional thick film integrated circuit.
1 アルミナ・セラミックス基板 11 スルーホール部 12 エッジ部 21 下側導体層 22 上側導体層 3 層間絶縁膜 4 下地層 A スルーホール配線部分 B 層間接合部分 1 Alumina / Ceramics Substrate 11 Through Hole 12 Edge 21 Lower Conductor Layer 22 Upper Conductor Layer 3 Interlayer Insulating Film 4 Underlayer A Through Hole Wiring Part B Interlayer Joint Part
Claims (4)
ル部分に予め下地層が形成され、該下地層の上に配線層
が形成されてなることを特徴とする厚膜集積回路。1. A thick film integrated circuit in which a base layer is formed in advance on a through hole portion of a substrate having a through hole, and a wiring layer is formed on the base layer.
ムを材料として形成され、上記下地層はガラスを材料と
して形成されていることを特徴とする請求項1に記載の
厚膜集積回路。2. The thick film integrated circuit according to claim 1, wherein the wiring layer is formed of silver, platinum, gold, or silver palladium, and the underlayer is formed of glass. .
であることを特徴とする請求項1または2に記載の厚膜
集積回路。3. The thick film integrated circuit according to claim 1, wherein the substrate is an alumina / ceramic substrate.
層配線の接合部分に予め下地層が形成され、該下地層の
上に配線層が形成されてなることを特徴とする厚膜集積
回路。4. A thick film integrated circuit characterized in that an underlayer is formed in advance on a joint portion of different layer wirings of an integrated circuit substrate having a multilayer wiring structure, and a wiring layer is formed on the underlayer. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21442595A JPH0964502A (en) | 1995-08-23 | 1995-08-23 | Thick film integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21442595A JPH0964502A (en) | 1995-08-23 | 1995-08-23 | Thick film integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964502A true JPH0964502A (en) | 1997-03-07 |
Family
ID=16655584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21442595A Pending JPH0964502A (en) | 1995-08-23 | 1995-08-23 | Thick film integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964502A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (en) * | 2003-04-25 | 2004-12-02 | Denso Corp | Thick film circuit board, its manufacturing method and integrated circuit device |
-
1995
- 1995-08-23 JP JP21442595A patent/JPH0964502A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (en) * | 2003-04-25 | 2004-12-02 | Denso Corp | Thick film circuit board, its manufacturing method and integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0827198B1 (en) | Metal ceramic substrates for semiconductors of high reliability | |
| JPH1154697A (en) | Hybrid integrated circuit substrate and method of manufacturing the same | |
| JPH0964502A (en) | Thick film integrated circuit | |
| JP2001298255A (en) | Method of manufacturing thick printed board | |
| JPS63124596A (en) | Circuit board | |
| JP2002076628A (en) | Manufacturing method of glass ceramic substrate | |
| JPH07273447A (en) | Ceramic circuit board and its manufacture | |
| JPH10163002A (en) | Chip-type electronic component and its manufacturing method | |
| JP2569716B2 (en) | Method of manufacturing multilayer thick film IC substrate | |
| JP2002171064A (en) | Method for manufacturing multilayer wiring board | |
| JPH0521468U (en) | Circuit board | |
| JPH06163814A (en) | Method of forming thin film resistor | |
| JPH0818240A (en) | Thick film circuit board | |
| JPH0548269A (en) | Manufacture of multilayer circuit board | |
| JPH06112631A (en) | High frequency circuit board and manufacturing method thereof | |
| JP2000208895A (en) | Wiring board and method of manufacturing the same | |
| JPH0327590A (en) | Ceramic circuit board | |
| JPS6045095A (en) | Method of producing thick film multilayer board | |
| JPH0330999B2 (en) | ||
| JPH06349976A (en) | High-density wiring board and manufacturing method thereof | |
| JPH04326702A (en) | Electronic component | |
| JPS61154197A (en) | Thick film multilayer substrate | |
| JPS62119951A (en) | Multilayer interconnection substrate | |
| JPH05275832A (en) | Thick film circuit board | |
| JPH03235397A (en) | Manufacture of thick film circuit board |