JPH0964502A - 厚膜集積回路 - Google Patents
厚膜集積回路Info
- Publication number
- JPH0964502A JPH0964502A JP21442595A JP21442595A JPH0964502A JP H0964502 A JPH0964502 A JP H0964502A JP 21442595 A JP21442595 A JP 21442595A JP 21442595 A JP21442595 A JP 21442595A JP H0964502 A JPH0964502 A JP H0964502A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- underlayer
- integrated circuit
- conductor layer
- alumina
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 従来から使用実績のあるアルミナ・セラミッ
クス基板に変更を加えることなく、また製造効率の低下
およびコスト上昇を伴うことなく、厚膜ＩＣの性能およ
び信頼性を向上させる。 【構成】 スルーホール配線部分または異層配線の接合
部分をなす導体層とアルミナ・セラミックス基板表面と
の間にガラス等の下地層を部分的に介在させた。 【効果】 下地層はその上に形成される導体層の収縮応
力を分散させ、または銅ペースト印刷時の印刷適性を向
上させることができる。
クス基板に変更を加えることなく、また製造効率の低下
およびコスト上昇を伴うことなく、厚膜ＩＣの性能およ
び信頼性を向上させる。 【構成】 スルーホール配線部分または異層配線の接合
部分をなす導体層とアルミナ・セラミックス基板表面と
の間にガラス等の下地層を部分的に介在させた。 【効果】 下地層はその上に形成される導体層の収縮応
力を分散させ、または銅ペースト印刷時の印刷適性を向
上させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、厚膜集積回路、さらに
はアルミナ・セラミックス基板と窒素などの不活性ガス
を用いた雰囲気での焼成用銅厚膜ペーストを用いた厚膜
ＩＣ（集積回路）に適用して有効な技術に関するもので
あって、たとえば高周波用ハイブリッドＩＣに利用して
有効な技術に関するものである。
はアルミナ・セラミックス基板と窒素などの不活性ガス
を用いた雰囲気での焼成用銅厚膜ペーストを用いた厚膜
ＩＣ（集積回路）に適用して有効な技術に関するもので
あって、たとえば高周波用ハイブリッドＩＣに利用して
有効な技術に関するものである。
【０００２】
【従来の技術】厚膜ＩＣでは、絶縁基板上に印刷された
導体ペーストの配線パターンを高温で焼成することによ
り配線導体層を形成する。この厚膜ＩＣは、モノリシッ
クＩＣでは形成することが難しい高周波回路に良く利用
される（たとえば、コロナ社発行「集積回路工学
（１）」柳井 久義、永田 穣 共著、１２〜１４頁参
照）。図２は本発明者らによって検討された厚膜ＩＣの
概略構成を示したものであって、１はアルミナ・セラミ
ックス基板、１１はスルーホール部、２１，２２は窒素
などの不活性ガスを用いた雰囲気での焼成用銅厚膜ペー
ストを用いた導体層、３は層間絶縁層である。
導体ペーストの配線パターンを高温で焼成することによ
り配線導体層を形成する。この厚膜ＩＣは、モノリシッ
クＩＣでは形成することが難しい高周波回路に良く利用
される（たとえば、コロナ社発行「集積回路工学
（１）」柳井 久義、永田 穣 共著、１２〜１４頁参
照）。図２は本発明者らによって検討された厚膜ＩＣの
概略構成を示したものであって、１はアルミナ・セラミ
ックス基板、１１はスルーホール部、２１，２２は窒素
などの不活性ガスを用いた雰囲気での焼成用銅厚膜ペー
ストを用いた導体層、３は層間絶縁層である。
【０００３】導体層２１，２２は、導体ペーストとして
銅ペーストを使用し、この銅ペーストを基板１上に印刷
して銅厚膜ペースト層のパターンを形成し、これを窒素
などの不活性ガスを用いた雰囲気下で高温焼成すること
により形成される。
銅ペーストを使用し、この銅ペーストを基板１上に印刷
して銅厚膜ペースト層のパターンを形成し、これを窒素
などの不活性ガスを用いた雰囲気下で高温焼成すること
により形成される。
【０００４】この窒素などの不活性ガスを用いた雰囲気
での焼成用銅厚膜ペーストを用いた導体層２１，２２
は、本発明者らが知得したところによると、銀パラジウ
ムペーストを用いたものに比べ、焼成中の拡散や化学反
応による抵抗増加が少ないため、とくに高周波用の厚膜
ＩＣに適していることが判明した。
での焼成用銅厚膜ペーストを用いた導体層２１，２２
は、本発明者らが知得したところによると、銀パラジウ
ムペーストを用いたものに比べ、焼成中の拡散や化学反
応による抵抗増加が少ないため、とくに高周波用の厚膜
ＩＣに適していることが判明した。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【０００６】すなわち、上述した厚膜ＩＣでは、基板１
に銅厚膜ペースト層を印刷した際に、スルーホール部１
１のエッジ部１２にて印刷カスレによる部分的な欠損が
生じやすい。また、焼成によって導体層２１を形成する
際に、その焼成時の収縮応力が上記エッジ部１２にて集
中することによる亀裂や剥離が生じやすい、という問題
があった。
に銅厚膜ペースト層を印刷した際に、スルーホール部１
１のエッジ部１２にて印刷カスレによる部分的な欠損が
生じやすい。また、焼成によって導体層２１を形成する
際に、その焼成時の収縮応力が上記エッジ部１２にて集
中することによる亀裂や剥離が生じやすい、という問題
があった。
【０００７】また、層間絶縁層３を挟んで２つの導体層
２１，２２が形成される多層配線では、層間絶縁層３と
下側導体層２１の間で大きな段差ｄが生じ、この段差ｄ
が上側導体層２２を銅ペーストの印刷によって形成する
際の印刷適性を悪くする、という問題を生じさせる。
２１，２２が形成される多層配線では、層間絶縁層３と
下側導体層２１の間で大きな段差ｄが生じ、この段差ｄ
が上側導体層２２を銅ペーストの印刷によって形成する
際の印刷適性を悪くする、という問題を生じさせる。
【０００８】これらの問題はいずれも、厚膜ＩＣの性能
および信頼性の低下に大きく影響する。
および信頼性の低下に大きく影響する。
【０００９】上述した問題の解決手段として、本発明者
らは、銅ペーストに代えて銀パラジウムペーストを使用
する、スルーホール部１１のエッジ部１２を面取り加工
する、亀裂や剥離部分に重ね印刷して再焼成する、など
の手段を検討した。
らは、銅ペーストに代えて銀パラジウムペーストを使用
する、スルーホール部１１のエッジ部１２を面取り加工
する、亀裂や剥離部分に重ね印刷して再焼成する、など
の手段を検討した。
【００１０】しかし、銀パラジウムペーストは、前述し
たように、焼成中の拡散や化学反応による抵抗増加が多
く、高周波での特性に問題が生じる。
たように、焼成中の拡散や化学反応による抵抗増加が多
く、高周波での特性に問題が生じる。
【００１１】エッジ部１２の面取り加工は、基板１の両
面から行われなければ意味がないが、これをアルミナ・
セラミックスの成型工程だけで行うには、スルーホール
成型ピンの形状を加工するだけではだめで、成型方式そ
のものを根本的に変更しなければならず、これを現実に
実施することは非常に困難である。実施可能な方法とし
ては液体ホーニング処理が考えられる。しかし、液体ホ
ーニング処理を行うと、エッジ部１１の面取りはできる
かも知れないが、他の面までもが一緒に削られてしまう
ため、基板表面の平坦度あるいは表面粗度が変化したり
する弊害が伴う。また、高周波用ハイブリッドＩＣにお
いて、アルミナ・セラミックス基板はストリップライン
の特性インピーダンスなどを決定する重要な因子となる
ため、その厚み等の形状はむやみに変更することができ
ない。
面から行われなければ意味がないが、これをアルミナ・
セラミックスの成型工程だけで行うには、スルーホール
成型ピンの形状を加工するだけではだめで、成型方式そ
のものを根本的に変更しなければならず、これを現実に
実施することは非常に困難である。実施可能な方法とし
ては液体ホーニング処理が考えられる。しかし、液体ホ
ーニング処理を行うと、エッジ部１１の面取りはできる
かも知れないが、他の面までもが一緒に削られてしまう
ため、基板表面の平坦度あるいは表面粗度が変化したり
する弊害が伴う。また、高周波用ハイブリッドＩＣにお
いて、アルミナ・セラミックス基板はストリップライン
の特性インピーダンスなどを決定する重要な因子となる
ため、その厚み等の形状はむやみに変更することができ
ない。
【００１２】重ね印刷して再焼成する方法は、窒素等の
不活性ガスを大量に必要とする窒素などの不活性ガスを
用いた雰囲気での焼成用での焼成工程を行わなければな
らないので、製造効率およびコスト面で問題が生じる。
不活性ガスを大量に必要とする窒素などの不活性ガスを
用いた雰囲気での焼成用での焼成工程を行わなければな
らないので、製造効率およびコスト面で問題が生じる。
【００１３】本発明の目的は、従来から使用実績のある
アルミナ・セラミックス基板に変更を加えることなく、
また製造効率の低下およびコスト上昇を伴うことなく、
厚膜ＩＣの性能および信頼性を向上させる、という技術
を提供することにある。
アルミナ・セラミックス基板に変更を加えることなく、
また製造効率の低下およびコスト上昇を伴うことなく、
厚膜ＩＣの性能および信頼性を向上させる、という技術
を提供することにある。
【００１４】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１６】すなわち、スルーホール配線部分または層
間配線の接合部分をなす導体層とアルミナ・セラミック
ス等からなる基板の表面との間にガラス等の下地層を部
分的に介在させる、というものである。
間配線の接合部分をなす導体層とアルミナ・セラミック
ス等からなる基板の表面との間にガラス等の下地層を部
分的に介在させる、というものである。
【００１７】
【作用】上述した手段によれば、下地層はその上に形成
される導体層の収縮応力を分散させ、または銅ペースト
印刷時の印刷適性を向上させることができる。
される導体層の収縮応力を分散させ、または銅ペースト
印刷時の印刷適性を向上させることができる。
【００１８】これにより、従来から使用実績のあるアル
ミナ・セラミックス基板に変更を加えることなく、また
製造効率の低下およびコスト上昇を伴うことなく、厚膜
ＩＣの性能および信頼性を向上させる、という目的が達
成される。
ミナ・セラミックス基板に変更を加えることなく、また
製造効率の低下およびコスト上昇を伴うことなく、厚膜
ＩＣの性能および信頼性を向上させる、という目的が達
成される。
【００１９】
【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
ながら説明する。
【００２０】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００２１】図１は本発明の技術が適用された厚膜ＩＣ
の一実施例を示す。
の一実施例を示す。
【００２２】同図に示す厚膜ＩＣは高周波用ハイブリッ
ドＩＣとして構成されたものであって、１はアルミナ・
セラミックス基板、１１はスルーホール部、２１，２２
は窒素などの不活性ガスを用いた雰囲気での焼成用銅厚
膜ペーストを用いた導体層、３は層間絶縁層、４は下地
層である。
ドＩＣとして構成されたものであって、１はアルミナ・
セラミックス基板、１１はスルーホール部、２１，２２
は窒素などの不活性ガスを用いた雰囲気での焼成用銅厚
膜ペーストを用いた導体層、３は層間絶縁層、４は下地
層である。
【００２３】アルミナ・セラミックス基板１は従来の成
型工程を経て製造されたものであって、スルーホール部
１１にはピン成型されたままの面取りされていないエッ
ジ部１２が形成されている。
型工程を経て製造されたものであって、スルーホール部
１１にはピン成型されたままの面取りされていないエッ
ジ部１２が形成されている。
【００２４】導体層２１，２２はそれぞれ、基板１上に
パターン印刷された銅厚膜ペースト層を窒素などの不活
性ガスを用いた一元雰囲気下で高温焼成することにより
形成されたものであって、第１の導体層２１は多層配線
の下側配線層を形成し、第２の導体層２２はその上側配
線層を形成する。各導体層２１，２２はそれぞれ一回ず
つの印刷工程および焼成工程だけで形成されている。
パターン印刷された銅厚膜ペースト層を窒素などの不活
性ガスを用いた一元雰囲気下で高温焼成することにより
形成されたものであって、第１の導体層２１は多層配線
の下側配線層を形成し、第２の導体層２２はその上側配
線層を形成する。各導体層２１，２２はそれぞれ一回ず
つの印刷工程および焼成工程だけで形成されている。
【００２５】下地層４はガラス材料を用いて形成され
る。このガラス下地層４は、導体層２１，２２と異な
り、窒素ガスなどの不活性ガスを使用しない空気中の焼
成で形成される。さらに、このガラス下地層４は、スル
ーホール配線部分Ａおよび層間配線の接合部分Ｂとなる
基板表面に選択的に部分形成される。そして、このガラ
ス下地層４が形成された後に、第１の導体層２１、層間
絶縁層３、第２の導体層２２が順次形成される。
る。このガラス下地層４は、導体層２１，２２と異な
り、窒素ガスなどの不活性ガスを使用しない空気中の焼
成で形成される。さらに、このガラス下地層４は、スル
ーホール配線部分Ａおよび層間配線の接合部分Ｂとなる
基板表面に選択的に部分形成される。そして、このガラ
ス下地層４が形成された後に、第１の導体層２１、層間
絶縁層３、第２の導体層２２が順次形成される。
【００２６】次に、動作について説明する。
【００２７】図１に示すように、スルーホール配線部分
Ａでは、スルーホール部１１のエッジ部１２がガラス下
地層４によって覆われて円滑化されることにより、その
エッジ部１２での銅厚膜ペーストの印刷適性が向上し
て、印刷カスレによる部分欠損をなくすことができる。
これとともに、焼成時の応力集中が分散されるようにな
って、導体層２１の亀裂や剥離をなくことができるよう
になる。
Ａでは、スルーホール部１１のエッジ部１２がガラス下
地層４によって覆われて円滑化されることにより、その
エッジ部１２での銅厚膜ペーストの印刷適性が向上し
て、印刷カスレによる部分欠損をなくすことができる。
これとともに、焼成時の応力集中が分散されるようにな
って、導体層２１の亀裂や剥離をなくことができるよう
になる。
【００２８】また、層間配線の接合部分Ｂでは、下側導
体層２１と層間絶縁層４の間に生じる段差ｄがガラス下
地層４によって縮小および緩和され、これにより上側導
体層２２を形成するときの銅厚膜ペーストの印刷適性が
向上して、所定の電気的特性を持つ導体層２２が安定的
に形成されるようになる。
体層２１と層間絶縁層４の間に生じる段差ｄがガラス下
地層４によって縮小および緩和され、これにより上側導
体層２２を形成するときの銅厚膜ペーストの印刷適性が
向上して、所定の電気的特性を持つ導体層２２が安定的
に形成されるようになる。
【００２９】以上のようにして、導体層の収縮応力が分
散させられ、また銅厚膜ペースト印刷時の印刷適性が向
上させられることにより、従来から使用実績のあるアル
ミナ・セラミックス基板１の形状に変更を加えることな
く、また製造効率の低下およびコスト上昇を伴うことな
く、導体層が安定して形成されるようになり、厚膜ＩＣ
の性能および信頼性を向上させることができる。
散させられ、また銅厚膜ペースト印刷時の印刷適性が向
上させられることにより、従来から使用実績のあるアル
ミナ・セラミックス基板１の形状に変更を加えることな
く、また製造効率の低下およびコスト上昇を伴うことな
く、導体層が安定して形成されるようになり、厚膜ＩＣ
の性能および信頼性を向上させることができる。
【００３０】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００３１】たとえば、下地層４は、空気中で焼成可能
な材料であって、銅ペーストに対して焼成時の収縮ポイ
ントや収縮量が異なるものであれば、ガラス以外の材料
であっても良い。具体的には、銀パラジウムペーストを
使用してもよい。
な材料であって、銅ペーストに対して焼成時の収縮ポイ
ントや収縮量が異なるものであれば、ガラス以外の材料
であっても良い。具体的には、銀パラジウムペーストを
使用してもよい。
【００３２】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である高周
波用ハイブリッドＩＣに適用した場合について説明した
が、それに限定されるものではなく、たとえばパワー用
集積回路などにも適用できる。
てなされた発明をその背景となった利用分野である高周
波用ハイブリッドＩＣに適用した場合について説明した
が、それに限定されるものではなく、たとえばパワー用
集積回路などにも適用できる。
【００３３】
【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
【００３４】すなわち、従来から使用実績のあるアルミ
ナ・セラミックス基板１の形状に変更を加えることな
く、また製造効率の低下およびコスト上昇を伴うことな
く、導体層が安定して形成されるようになり、厚膜ＩＣ
の性能および信頼性を向上させることができる、という
効果が得られる。
ナ・セラミックス基板１の形状に変更を加えることな
く、また製造効率の低下およびコスト上昇を伴うことな
く、導体層が安定して形成されるようになり、厚膜ＩＣ
の性能および信頼性を向上させることができる、という
効果が得られる。
【図１】本発明の技術が適用された厚膜集積回路の一実
施例を示す切断面図
施例を示す切断面図
【図２】従来の厚膜集積回路の概要を示す切断面図
１ アルミナ・セラミックス基板 １１ スルーホール部 １２ エッジ部 ２１ 下側導体層 ２２ 上側導体層 ３ 層間絶縁膜 ４ 下地層 Ａ スルーホール配線部分 Ｂ 層間接合部分
Claims (4)
- 【請求項１】 スルーホールを有する基板のスルーホー
ル部分に予め下地層が形成され、該下地層の上に配線層
が形成されてなることを特徴とする厚膜集積回路。 - 【請求項２】 上記配線層は銀、白金、金、銀パラジウ
ムを材料として形成され、上記下地層はガラスを材料と
して形成されていることを特徴とする請求項１に記載の
厚膜集積回路。 - 【請求項３】 上記基板はアルミナ・セラミックス基板
であることを特徴とする請求項１または２に記載の厚膜
集積回路。 - 【請求項４】 多層配線構造を有する集積回路基板の異
層配線の接合部分に予め下地層が形成され、該下地層の
上に配線層が形成されてなることを特徴とする厚膜集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21442595A JPH0964502A (ja) | 1995-08-23 | 1995-08-23 | 厚膜集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21442595A JPH0964502A (ja) | 1995-08-23 | 1995-08-23 | 厚膜集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964502A true JPH0964502A (ja) | 1997-03-07 |
Family
ID=16655584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21442595A Pending JPH0964502A (ja) | 1995-08-23 | 1995-08-23 | 厚膜集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964502A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (ja) * | 2003-04-25 | 2004-12-02 | Denso Corp | 厚膜回路基板、その製造方法および集積回路装置 |
-
1995
- 1995-08-23 JP JP21442595A patent/JPH0964502A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343056A (ja) * | 2003-04-25 | 2004-12-02 | Denso Corp | 厚膜回路基板、その製造方法および集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0827198B1 (en) | Metal ceramic substrates for semiconductors of high reliability | |
| JPH1154697A (ja) | 混成集積回路用基板及びその製造方法 | |
| JPH0964502A (ja) | 厚膜集積回路 | |
| JPH0575255A (ja) | 混成基板とこれを搭載する回路モジユールおよびその製造方法 | |
| JPS63124596A (ja) | 回路基板 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
| JPH10163002A (ja) | チップ型電子部品とその製造方法 | |
| JP2000174423A (ja) | 配線基板およびその製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP2710430B2 (ja) | パターン形成方法 | |
| JPH0521468U (ja) | 回路基板 | |
| JPH06163814A (ja) | 薄膜抵抗体の形成方法 | |
| JPH0548269A (ja) | 多層配線基板の製造方法 | |
| JPH06112631A (ja) | 高周波回路基板及びその製造方法 | |
| JPH0327590A (ja) | セラミック回路基板 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
| JPH0330999B2 (ja) | ||
| JPH04326702A (ja) | 電子部品 | |
| JPS61154197A (ja) | 厚膜多層基板 | |
| JPS62119951A (ja) | 多層配線基板 | |
| JPH05275832A (ja) | 厚膜回路基板 | |
| JPH03235397A (ja) | 厚膜回路基板の製造方法 | |
| JPH0786708A (ja) | セラミックス回路基板の製造方法 |