JPH0964661A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0964661A JPH0964661A JP7221313A JP22131395A JPH0964661A JP H0964661 A JPH0964661 A JP H0964661A JP 7221313 A JP7221313 A JP 7221313A JP 22131395 A JP22131395 A JP 22131395A JP H0964661 A JPH0964661 A JP H0964661A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- pnp
- power supply
- npn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 従来の増幅回路は、ＧＮＤ電位を含む信号の
入力を可能とするが、電源電圧までの入力には対応でき
ず、電源電圧ＶCCが低電圧化になると、入力できる電圧
範囲が狭くなってしまう。本発明の目的は、信号の入力
電圧範囲を最大限に広くする増幅回路を提供することで
ある。 【解決手段】 ＮＰＮトランジスタ１４、１５、１６、
１７でダーリントン接続の差動増幅器とＰＮＰトランジ
スタ１、２、３、４でダーリントン接続の差動増幅器と
出力電流の向きを変えるためのＰＮＰトランジスタ１
８、１９、２０、２１で構成したカレントミラー回路と
を組み合わせることで、信号の入力電圧範囲をＧＮＤ電
位から電源電圧までを可能とする増幅回路が得られる。
入力を可能とするが、電源電圧までの入力には対応でき
ず、電源電圧ＶCCが低電圧化になると、入力できる電圧
範囲が狭くなってしまう。本発明の目的は、信号の入力
電圧範囲を最大限に広くする増幅回路を提供することで
ある。 【解決手段】 ＮＰＮトランジスタ１４、１５、１６、
１７でダーリントン接続の差動増幅器とＰＮＰトランジ
スタ１、２、３、４でダーリントン接続の差動増幅器と
出力電流の向きを変えるためのＰＮＰトランジスタ１
８、１９、２０、２１で構成したカレントミラー回路と
を組み合わせることで、信号の入力電圧範囲をＧＮＤ電
位から電源電圧までを可能とする増幅回路が得られる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は増幅回路に関し、特
に入力動作範囲を広げた増幅回路に関する。
に入力動作範囲を広げた増幅回路に関する。
【０００２】
【従来の技術】従来の増幅回路は、図５に示すようにＧ
ＮＤ電位を含む信号の入力を可能とするようにＰＮＰト
ランジスタで構成したダーリントン接続した差動増幅器
を有している。（例えば、特開昭６０−１１９１０９
号）。
ＮＤ電位を含む信号の入力を可能とするようにＰＮＰト
ランジスタで構成したダーリントン接続した差動増幅器
を有している。（例えば、特開昭６０−１１９１０９
号）。
【０００３】次に、この回路での入力電圧範囲について
説明する。
説明する。
【０００４】図５のＰＮＰトランジスタ１、２、３、４
でダーリントン接続の差動増幅器を構成している。
でダーリントン接続の差動増幅器を構成している。
【０００５】入力電圧範囲の上限値ＶICM(+)は次の式で
決まる。
決まる。
【０００６】 ＶICM(+)＝ＶCC−ＶI(11)−Ｖbe(4)−Ｖbe(3) 但し、ＶI(11) は電流源１１の出力電圧で、通常は図６
で示すようにＰＮＰトランジスタのカレントミラー回路
で構成されるのでＰＮＰトランジスタ３０のコレクタ、
エミッタ間電圧になる。
で示すようにＰＮＰトランジスタのカレントミラー回路
で構成されるのでＰＮＰトランジスタ３０のコレクタ、
エミッタ間電圧になる。
【０００７】Ｖbe(4) はＰＮＰトランジスタ４のベー
ス、エミッタ間電圧、Ｖbe(3) はＰＮＰトランジスタ３
のベース、エミッタ間電圧、Ｖccは電源端子２５の電圧
である。
ス、エミッタ間電圧、Ｖbe(3) はＰＮＰトランジスタ３
のベース、エミッタ間電圧、Ｖccは電源端子２５の電圧
である。
【０００８】また、入力電圧範囲の下限値ＶICM(-)は次
の式で決まる。
の式で決まる。
【０００９】ＶICM(-)＝Ｖbe(9)＋Ｖbe(8)−Ｖbe(7)＋
Ｖce(3)−Ｖbe(3)−Ｖbe(4) 但し、Ｖbe(9)、Ｖbe(8)、Ｖbe(7)、Ｖbe(3)、Ｖbe(4)
はそれぞれＮＰＮトランジスタ９、ＮＰＮトランジスタ
８、ＮＰＮトランジスタ７、ＮＰＮトランジスタ３、Ｎ
ＰＮトランジスタ４のベース、エミッタ間電圧で、Ｖ
ce(3) はＰＮＰトランジスタ３のコレクタ、エミッタ間
電圧である。
Ｖce(3)−Ｖbe(3)−Ｖbe(4) 但し、Ｖbe(9)、Ｖbe(8)、Ｖbe(7)、Ｖbe(3)、Ｖbe(4)
はそれぞれＮＰＮトランジスタ９、ＮＰＮトランジスタ
８、ＮＰＮトランジスタ７、ＮＰＮトランジスタ３、Ｎ
ＰＮトランジスタ４のベース、エミッタ間電圧で、Ｖ
ce(3) はＰＮＰトランジスタ３のコレクタ、エミッタ間
電圧である。
【００１０】例えばＶCC＝５ｖ、Ｖbe＝０．７５ｖ、Ｖ
ce＝０．２ｖとすると ＶICM(+)＝５ｖ−０．２ｖ−０．７５ｖ−０．７５ｖ＝
３．３ｖ ＶICM(-)＝０．７５ｖ＋０．７５ｖ−０．７５ｖ＋０．
２ｖ−０．７５ｖ−０．７５ｖ＝−０．５５ｖ 入力電圧範囲を図で表すと図７のようになる。
ce＝０．２ｖとすると ＶICM(+)＝５ｖ−０．２ｖ−０．７５ｖ−０．７５ｖ＝
３．３ｖ ＶICM(-)＝０．７５ｖ＋０．７５ｖ−０．７５ｖ＋０．
２ｖ−０．７５ｖ−０．７５ｖ＝−０．５５ｖ 入力電圧範囲を図で表すと図７のようになる。
【００１１】通常、集積回路では最低電位（ここではＧ
ＮＤ電位を指す）以下の電位は入力しないことになって
いるので、この従来例ではＧＮＤ（＝０ｖ）〜ＶICM(+)
（＝３．３ｖ）までが入力電圧範囲になる。
ＮＤ電位を指す）以下の電位は入力しないことになって
いるので、この従来例ではＧＮＤ（＝０ｖ）〜ＶICM(+)
（＝３．３ｖ）までが入力電圧範囲になる。
【００１２】
【発明が解決しようとする課題】この従来の増幅回路で
は、ＧＮＤ電位を含む信号の入力を可能とするが、以上
説明したようにＶCC電位側の入力範囲がＶCC−２Ｖbe−
Ｖceの電圧で制限されてしまい電源電圧ＶCCが低電圧化
になると、入力できる電圧範囲が狭くなってしまう問題
点があった。
は、ＧＮＤ電位を含む信号の入力を可能とするが、以上
説明したようにＶCC電位側の入力範囲がＶCC−２Ｖbe−
Ｖceの電圧で制限されてしまい電源電圧ＶCCが低電圧化
になると、入力できる電圧範囲が狭くなってしまう問題
点があった。
【００１３】本発明の目的は、信号の入力電圧範囲を最
大限に広くする増幅回路を提供することである。
大限に広くする増幅回路を提供することである。
【００１４】
【課題を解決するための手段】本発明の増幅回路は、接
地電位を含む信号の入力を可能とし定電流源を介して電
源端子に接続されているＰＮＰトランジスタで構成した
ダーリントン接続の差動増幅器と、前記ＰＮＰトランジ
スタの差動増幅器に接続されＮＰＮトランジスタで構成
したカレントミラー回路の能動負荷を有する増幅回路に
おいて、電源電位を含む信号の入力を可能とし定電流源
を介して接地端子に接続され、かつ前記ＰＮＰトランジ
スタの差動増幅器と並列に接続されているＮＰＮトラン
ジスタで構成したダーリントン接続の差動増幅器と、前
記ＮＰＮトランジスタの差動増幅器の出力電流の流れる
方向を反転させ前記ＮＰＮトランジスタで構成した能動
負荷に接続されるＰＮＰトランジスタで構成したカレン
トミラー回路を有することを特徴とする。
地電位を含む信号の入力を可能とし定電流源を介して電
源端子に接続されているＰＮＰトランジスタで構成した
ダーリントン接続の差動増幅器と、前記ＰＮＰトランジ
スタの差動増幅器に接続されＮＰＮトランジスタで構成
したカレントミラー回路の能動負荷を有する増幅回路に
おいて、電源電位を含む信号の入力を可能とし定電流源
を介して接地端子に接続され、かつ前記ＰＮＰトランジ
スタの差動増幅器と並列に接続されているＮＰＮトラン
ジスタで構成したダーリントン接続の差動増幅器と、前
記ＮＰＮトランジスタの差動増幅器の出力電流の流れる
方向を反転させ前記ＮＰＮトランジスタで構成した能動
負荷に接続されるＰＮＰトランジスタで構成したカレン
トミラー回路を有することを特徴とする。
【００１５】また、前記ＰＮＰトランジスタで構成した
ダーリントン接続の差動増幅器は、前記差動増幅器の初
段トランジスタのエミッタに定電流源を介して電源端子
に接続されている差動増幅器を有し、前記ＮＰＮトラン
ジスタで構成したダーリントン接続の差動増幅器は、前
記差動増幅器の初段トランジスタのエミッタに定電流源
を介して接地端子に接続されている差動増幅器を有す
る。
ダーリントン接続の差動増幅器は、前記差動増幅器の初
段トランジスタのエミッタに定電流源を介して電源端子
に接続されている差動増幅器を有し、前記ＮＰＮトラン
ジスタで構成したダーリントン接続の差動増幅器は、前
記差動増幅器の初段トランジスタのエミッタに定電流源
を介して接地端子に接続されている差動増幅器を有す
る。
【００１６】さらに、本発明の増幅回路は、接地電位を
含む信号の入力を可能とし定電流源を介して電源端子に
接続されているＰＮＰトランジスタで構成したダーリン
トン接続の差動増幅器と、前記ＰＮＰトランジスタの差
動増幅器に接続されＮＰＮトランジスタで構成したカレ
ントミラー回路の能動負荷を有する増幅回路において、
電源電位を含む信号の入力を可能とし定電流源を介して
接地端子に接続され、かつ前記ＰＮＰトランジスタの差
動増幅器の電流方向を反転させ接続されているＮＰＮト
ランジスタで構成したダーリントン接続の差動増幅器
と、前記ＮＰＮトランジスタで構成した能動負荷に接続
されるＰＮＰトランジスタで構成したカレントミラー回
路を有することを特徴とする。
含む信号の入力を可能とし定電流源を介して電源端子に
接続されているＰＮＰトランジスタで構成したダーリン
トン接続の差動増幅器と、前記ＰＮＰトランジスタの差
動増幅器に接続されＮＰＮトランジスタで構成したカレ
ントミラー回路の能動負荷を有する増幅回路において、
電源電位を含む信号の入力を可能とし定電流源を介して
接地端子に接続され、かつ前記ＰＮＰトランジスタの差
動増幅器の電流方向を反転させ接続されているＮＰＮト
ランジスタで構成したダーリントン接続の差動増幅器
と、前記ＮＰＮトランジスタで構成した能動負荷に接続
されるＰＮＰトランジスタで構成したカレントミラー回
路を有することを特徴とする。
【００１７】
【発明の実施の形態】本発明の増幅回路は、ＧＮＤ電位
を含む信号の入力を可能とするＰＮＰトランジスタで構
成したダーリントン接続の差動増幅器とＶCC電位を含む
信号の入力を可能とするＮＰＮトランジスタで構成した
ダーリントン接続の差動増幅器とＮＰＮトランジスタで
構成した共通の能動負荷となるカレントミラー回路と、
前記ＮＰＮトランジスタの差動増幅器の出力電流の流れ
る方向を反転させるＰＮＰトランジスタで構成されたカ
レントミラー回路を有し、ＧＮＤ電位からＶCC電位まで
の広い信号入力に対応させている。
を含む信号の入力を可能とするＰＮＰトランジスタで構
成したダーリントン接続の差動増幅器とＶCC電位を含む
信号の入力を可能とするＮＰＮトランジスタで構成した
ダーリントン接続の差動増幅器とＮＰＮトランジスタで
構成した共通の能動負荷となるカレントミラー回路と、
前記ＮＰＮトランジスタの差動増幅器の出力電流の流れ
る方向を反転させるＰＮＰトランジスタで構成されたカ
レントミラー回路を有し、ＧＮＤ電位からＶCC電位まで
の広い信号入力に対応させている。
【００１８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の回路図である。
る。図１は本発明の第１の実施例の回路図である。
【００１９】ＰＮＰトランジスタ１、ＰＮＰトランジス
タ２、ＰＮＰトランジスタ３、ＰＮＰトランジスタ４で
ダーリントン接続の差動増幅器を構成し、ＮＰＮトラン
ジスタ１４、ＮＰＮトランジスタ１５、ＮＰＮトランジ
スタ１６、ＮＰＮトランジスタ１７でダーリントン接続
の差動増幅器を構成し、それぞれの増幅器の共通する能
動負荷としてＮＰＮトランジスタ５と、ＮＰＮトランジ
スタ６でカレントミラー回路を構成している。前記ＮＰ
Ｎトランジスタで構成したダーリントン接続の差動増幅
器の負荷としてＮＰＮトランジスタで構成した能動負荷
とするために前記ＮＰＮトランジスタの差動増幅器の出
力にＰＮＰトランジスタ１８、ＰＮＰトランジスタ１９
およびＰＮＰトランジスタ２０、ＰＮＰトランジスタ２
１でカレントミラー回路を構成し、出力電流の向きを反
転させて前記ＮＰＮトランジスタで構成した能動負荷に
接続している。
タ２、ＰＮＰトランジスタ３、ＰＮＰトランジスタ４で
ダーリントン接続の差動増幅器を構成し、ＮＰＮトラン
ジスタ１４、ＮＰＮトランジスタ１５、ＮＰＮトランジ
スタ１６、ＮＰＮトランジスタ１７でダーリントン接続
の差動増幅器を構成し、それぞれの増幅器の共通する能
動負荷としてＮＰＮトランジスタ５と、ＮＰＮトランジ
スタ６でカレントミラー回路を構成している。前記ＮＰ
Ｎトランジスタで構成したダーリントン接続の差動増幅
器の負荷としてＮＰＮトランジスタで構成した能動負荷
とするために前記ＮＰＮトランジスタの差動増幅器の出
力にＰＮＰトランジスタ１８、ＰＮＰトランジスタ１９
およびＰＮＰトランジスタ２０、ＰＮＰトランジスタ２
１でカレントミラー回路を構成し、出力電流の向きを反
転させて前記ＮＰＮトランジスタで構成した能動負荷に
接続している。
【００２０】この時の入力電圧範囲は次のようになる。
上限値ＶICM(+)はＮＰＮトランジスタで構成した差動増
幅回路で決まる。 ＶICM(+)＝ＶCC−Ｖbe(20)−Ｖce(16)+Ｖbe(16)+Ｖ
be(17) 但し、Ｖbe(20)、Ｖbe(16)、Ｖbe(17)はそれぞれＰＮＰ
トランジスタ２０、ＮＰＮトランジスタ１６、ＮＰＮト
ランジスタ１７のベース、エミッタ間電圧で、Ｖce(16)
はＮＰＮトランジスタ１６のコレクタ、エミッタ間電圧
である。
上限値ＶICM(+)はＮＰＮトランジスタで構成した差動増
幅回路で決まる。 ＶICM(+)＝ＶCC−Ｖbe(20)−Ｖce(16)+Ｖbe(16)+Ｖ
be(17) 但し、Ｖbe(20)、Ｖbe(16)、Ｖbe(17)はそれぞれＰＮＰ
トランジスタ２０、ＮＰＮトランジスタ１６、ＮＰＮト
ランジスタ１７のベース、エミッタ間電圧で、Ｖce(16)
はＮＰＮトランジスタ１６のコレクタ、エミッタ間電圧
である。
【００２１】また、ＮＰＮトランジスタで構成した差動
増幅回路の下限値ＶICM(-)は ＶICM(-)＝ＶGND＋ＶI(27)+Ｖbe(16)＋Ｖbe(17) 但し、ＶGNDはＧＮＤ電位、通常０ｖ、ＶI(27)はＮＰＮ
トランジスタのコレクタ、エミッタ間電圧になる。
増幅回路の下限値ＶICM(-)は ＶICM(-)＝ＶGND＋ＶI(27)+Ｖbe(16)＋Ｖbe(17) 但し、ＶGNDはＧＮＤ電位、通常０ｖ、ＶI(27)はＮＰＮ
トランジスタのコレクタ、エミッタ間電圧になる。
【００２２】下限値ＶICM(-)はＰＮＰトランジスタで構
成した差動増幅回路で決まる。
成した差動増幅回路で決まる。
【００２３】ＶICM(-)＝ＧＮＤ＋Ｖbe(9)＋Ｖbe(8)−Ｖ
be(7)＋Ｖce(3)−Ｖbe(3)−Ｖbe(4) 但し、Ｖbe(9)、Ｖbe(8)、Ｖbe(7)、Ｖbe(3)、Ｖbe(4)
はそれぞれＮＰＮトランジスタ９、ＮＰＮトランジスタ
８、ＰＮＰトランジスタ７、ＰＮＰトランジスタ３、Ｐ
ＮＰトランジスタ４のベース、エミッタ間電圧で、Ｖ
ce(3)はＰＮＰトランジスタ３のコレクタ、エミッタ間
電圧である。また、ＰＮＰトランジスタで構成した差動
増幅回路の上限値ＶICM(+)は ＶICM(+)＝ＶCC−ＶI(11)−Ｖbe(4)−Ｖbe(3) 但し、ＶI(11)は定電流源１１の端子間電圧で集積回路
では普通ＰＮＰトランジスタのカレントミラー回路で定
電流源を構成するので、ＶI(11)はＰＮＰトランジスタ
のコレクタ、エミッタ間電圧になる。Ｖbe(4)、Ｖbe(3)
はそれぞれＰＮＰトランジスタ４、ＰＮＰトランジスタ
３のベース、エミッタ間電圧である。
be(7)＋Ｖce(3)−Ｖbe(3)−Ｖbe(4) 但し、Ｖbe(9)、Ｖbe(8)、Ｖbe(7)、Ｖbe(3)、Ｖbe(4)
はそれぞれＮＰＮトランジスタ９、ＮＰＮトランジスタ
８、ＰＮＰトランジスタ７、ＰＮＰトランジスタ３、Ｐ
ＮＰトランジスタ４のベース、エミッタ間電圧で、Ｖ
ce(3)はＰＮＰトランジスタ３のコレクタ、エミッタ間
電圧である。また、ＰＮＰトランジスタで構成した差動
増幅回路の上限値ＶICM(+)は ＶICM(+)＝ＶCC−ＶI(11)−Ｖbe(4)−Ｖbe(3) 但し、ＶI(11)は定電流源１１の端子間電圧で集積回路
では普通ＰＮＰトランジスタのカレントミラー回路で定
電流源を構成するので、ＶI(11)はＰＮＰトランジスタ
のコレクタ、エミッタ間電圧になる。Ｖbe(4)、Ｖbe(3)
はそれぞれＰＮＰトランジスタ４、ＰＮＰトランジスタ
３のベース、エミッタ間電圧である。
【００２４】これらの関係を図に表すと図２のようにな
り、図２（ａ）はＮＰＮトランジスタのダーリントン接
続の差動増幅器側の入力電圧範囲を示し、図２（ｂ）は
ＰＮＰトランジスタのダーリントン接続の差動増幅器側
の入力電圧範囲を示しており、図２（ｃ）は全体の入力
電圧範囲を示しており、明らかに入力電圧範囲は広がっ
ている。また、集積回路では最低電圧以下の電圧（この
場合ＧＮＤ電位以下の電圧）や最高電位以上の電圧（こ
の場合、ＶCC電位以上の電圧）を加えないのが普通であ
るので一般に本実施例の回路の入力電圧範囲としてＧＮ
Ｄ電圧から電源電圧まで入力できる。
り、図２（ａ）はＮＰＮトランジスタのダーリントン接
続の差動増幅器側の入力電圧範囲を示し、図２（ｂ）は
ＰＮＰトランジスタのダーリントン接続の差動増幅器側
の入力電圧範囲を示しており、図２（ｃ）は全体の入力
電圧範囲を示しており、明らかに入力電圧範囲は広がっ
ている。また、集積回路では最低電圧以下の電圧（この
場合ＧＮＤ電位以下の電圧）や最高電位以上の電圧（こ
の場合、ＶCC電位以上の電圧）を加えないのが普通であ
るので一般に本実施例の回路の入力電圧範囲としてＧＮ
Ｄ電圧から電源電圧まで入力できる。
【００２５】当然電源電圧が正、負両電源の場合は、最
低電位の負電圧から最高電位の正電圧まで入力できるこ
とは明かである。
低電位の負電圧から最高電位の正電圧まで入力できるこ
とは明かである。
【００２６】また、図３は本発明の第２の実施例の回路
図である。本実施例では、ＮＰＮトランジスタ構成、Ｐ
ＮＰトランジスタ構成それぞれのダーリントン差動増幅
回路の初段トランジスタに定電流源３５、３６、３７、
３８を設けている。この場合、差動増幅回路の相互コン
ダクタンスｇm は第１の実施例に比べ大きくなる。入力
電圧範囲については第１の実施例と同様にＧＮＤ電位か
らＶCC電位まで入力することができる。
図である。本実施例では、ＮＰＮトランジスタ構成、Ｐ
ＮＰトランジスタ構成それぞれのダーリントン差動増幅
回路の初段トランジスタに定電流源３５、３６、３７、
３８を設けている。この場合、差動増幅回路の相互コン
ダクタンスｇm は第１の実施例に比べ大きくなる。入力
電圧範囲については第１の実施例と同様にＧＮＤ電位か
らＶCC電位まで入力することができる。
【００２７】また、図４は本発明の第３の実施例の回路
図である。本実施例では、第１の実施例において、前記
ＮＰＮトランジスタの差動増幅器の負荷としてＮＰＮト
ランジスタで構成した能動負荷とするために、前記ＮＰ
Ｎトランジスタの差動増幅器の出力にＰＮＰトランジス
タ１８と１９およびＰＮＰトランジスタ２０と２１でカ
レントミラー回路を構成し、出力電流の向きを反転させ
て前記ＮＰＮトランジスタの能動負荷に接続したが、出
力電流の向きをそのまま前記ＮＰＮトランジスタの能動
負荷に接続し、並列に接続されているＮＰＮトランジス
タの差動増幅器とＰＮＰトランジスタの差動増幅器の正
転入力端子と反転入力端子の接続を交差させて接続して
も同じ動作が得られる。
図である。本実施例では、第１の実施例において、前記
ＮＰＮトランジスタの差動増幅器の負荷としてＮＰＮト
ランジスタで構成した能動負荷とするために、前記ＮＰ
Ｎトランジスタの差動増幅器の出力にＰＮＰトランジス
タ１８と１９およびＰＮＰトランジスタ２０と２１でカ
レントミラー回路を構成し、出力電流の向きを反転させ
て前記ＮＰＮトランジスタの能動負荷に接続したが、出
力電流の向きをそのまま前記ＮＰＮトランジスタの能動
負荷に接続し、並列に接続されているＮＰＮトランジス
タの差動増幅器とＰＮＰトランジスタの差動増幅器の正
転入力端子と反転入力端子の接続を交差させて接続して
も同じ動作が得られる。
【００２８】以上説明したように本発明は、ＧＮＤ電位
を含む信号の入力を可能とするＰＮＰトランジスタで構
成したダーリントン接続の差動増幅器とＶCC電位を含む
信号の入力を可能とするＮＰＮトランジスタで構成した
ダーリントン接続の差動増幅器と前記ＮＰＮトランジス
タのダーリントン接続の差動増幅器の出力電流の向きを
反転させるためのＰＮＰトランジスタで構成したカレン
トミラー回路で前記ＰＮＰトランジスタの差動増幅器の
出力とＮＰＮトランジスタの増幅器の出力とを前記ＮＰ
Ｎトランジスタの能動負荷のところで合成しているので
入力電圧がＧＮＤ電位付近の時は前記ＰＮＰトランジス
タの差動増幅器が動作し、ＶCC電位付近の時は前記ＮＰ
Ｎトランジスタの差動増幅器が動作する。
を含む信号の入力を可能とするＰＮＰトランジスタで構
成したダーリントン接続の差動増幅器とＶCC電位を含む
信号の入力を可能とするＮＰＮトランジスタで構成した
ダーリントン接続の差動増幅器と前記ＮＰＮトランジス
タのダーリントン接続の差動増幅器の出力電流の向きを
反転させるためのＰＮＰトランジスタで構成したカレン
トミラー回路で前記ＰＮＰトランジスタの差動増幅器の
出力とＮＰＮトランジスタの増幅器の出力とを前記ＮＰ
Ｎトランジスタの能動負荷のところで合成しているので
入力電圧がＧＮＤ電位付近の時は前記ＰＮＰトランジス
タの差動増幅器が動作し、ＶCC電位付近の時は前記ＮＰ
Ｎトランジスタの差動増幅器が動作する。
【００２９】
【発明の効果】本発明は、入力動作範囲がＧＮＤ電位か
ら電源電位までの最大限広い入力電圧範囲で動作が可能
な増幅回路を提供し得ると言う効果を有する。
ら電源電位までの最大限広い入力電圧範囲で動作が可能
な増幅回路を提供し得ると言う効果を有する。
【図１】本発明の第１の実施例の回路図
【図２】本実施例の入力電圧範囲の説明図で、（ａ）は
ＮＰＮトランジスタのダーリントン接続の差動増幅器側
の入力電圧範囲を示し、（ｂ）はＰＮＰトランジスタの
ダーリントン接続の差動増幅器側の入力電圧範囲を示
し、（ｃ）は全体の入力電圧範囲を示す。
ＮＰＮトランジスタのダーリントン接続の差動増幅器側
の入力電圧範囲を示し、（ｂ）はＰＮＰトランジスタの
ダーリントン接続の差動増幅器側の入力電圧範囲を示
し、（ｃ）は全体の入力電圧範囲を示す。
【図３】本発明の第２の実施例の回路図
【図４】本発明の第３の実施例の回路図
【図５】従来例の回路図
【図６】従来例の回路図（定電流源をＰＮＰトランジス
タのカレントミラー回路に置き換えた例）
タのカレントミラー回路に置き換えた例）
【図７】従来例の入力電圧範囲の説明図
１〜４ ＰＮＰトランジスタ ５〜９ ＮＰＮトランジスタ １０ 位相補償用コンデンサ １１〜１３ 定電流源 １４〜１７ ＮＰＮトランジスタ １８〜２１ ＰＮＰトランジスタ ２２ 反転入力端子 ２３ 正転入力端子 ２４ 出力端子 ２５ 電源端子 ２６ ＧＮＤ端子 ２７ 定電流源 ２８ ＮＰＮトランジスタ ２９〜３３ ＰＮＰトランジスタ ３４〜３８ 定電流源
Claims (4)
- 【請求項１】 接地電位を含む信号の入力を可能とし定
電流源を介して電源端子に接続されているＰＮＰトラン
ジスタで構成したダーリントン接続の差動増幅器と、前
記ＰＮＰトランジスタの差動増幅器に接続されＮＰＮト
ランジスタで構成したカレントミラー回路の能動負荷を
有する増幅回路において、 電源電位を含む信号の入力を可能とし定電流源を介して
接地端子に接続され、かつ前記ＰＮＰトランジスタの差
動増幅器と並列に接続されているＮＰＮトランジスタで
構成したダーリントン接続の差動増幅器と、 前記ＮＰＮトランジスタの差動増幅器の出力電流の流れ
る方向を反転させ前記ＮＰＮトランジスタで構成した能
動負荷に接続されるＰＮＰトランジスタで構成したカレ
ントミラー回路を有することを特徴とする増幅回路。 - 【請求項２】 前記ＰＮＰトランジスタで構成したダー
リントン接続の差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して電源端子に接続されている差動増幅器を有
し、 前記ＮＰＮトランジスタで構成したダーリントン接続の
差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して接地端子に接続されている差動増幅器を有す
る請求項１記載の増幅回路。 - 【請求項３】 接地電位を含む信号の入力を可能とし定
電流源を介して電源端子に接続されているＰＮＰトラン
ジスタで構成したダーリントン接続の差動増幅器と、前
記ＰＮＰトランジスタの差動増幅器に接続されＮＰＮト
ランジスタで構成したカレントミラー回路の能動負荷を
有する増幅回路において、 電源電位を含む信号の入力を可能とし定電流源を介して
接地端子に接続され、かつ前記ＰＮＰトランジスタの差
動増幅器の電流方向を反転させ接続されているＮＰＮト
ランジスタで構成したダーリントン接続の差動増幅器
と、 前記ＮＰＮトランジスタで構成した能動負荷に接続され
るＰＮＰトランジスタで構成したカレントミラー回路を
有することを特徴とする増幅回路。 - 【請求項４】 前記ＰＮＰトランジスタで構成したダー
リントン接続の差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して電源端子に接続されている差動増幅器を有
し、 前記ＮＰＮトランジスタで構成したダーリントン接続の
差動増幅器が、 前記差動増幅器の初段トランジスタのエミッタに定電流
源を介して接地端子に接続されている差動増幅器を有す
る請求項３記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221313A JPH0964661A (ja) | 1995-08-30 | 1995-08-30 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7221313A JPH0964661A (ja) | 1995-08-30 | 1995-08-30 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964661A true JPH0964661A (ja) | 1997-03-07 |
Family
ID=16764849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7221313A Pending JPH0964661A (ja) | 1995-08-30 | 1995-08-30 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964661A (ja) |
-
1995
- 1995-08-30 JP JP7221313A patent/JPH0964661A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JPH08265060A (ja) | 電圧電流変換回路 | |
| JPH02892B2 (ja) | ||
| JPH04227104A (ja) | 増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH11135725A (ja) | 半導体集積回路 | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| JPH07114423A (ja) | 基準電源回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH0964661A (ja) | 増幅回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JP3130791B2 (ja) | レベル変換回路 | |
| JP3153105B2 (ja) | 電圧−電流変換回路 | |
| JPS6382006A (ja) | 増幅回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH08222971A (ja) | 演算増幅器 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH0472410B2 (ja) | ||
| JPH04314206A (ja) | ドライブ回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS63275217A (ja) | ヒステリシスコンパレ−タ回路 | |
| JPH05211416A (ja) | 出力バッファ回路 | |
| JPS63294108A (ja) | 演算増幅器 |