JPH096502A - シリアルデータ転送回路 - Google Patents

Abstract

(57)【要約】 【目的】 映像及び音声信号処理用の集積回路等の周辺
にシリアルインターフェースの為の２つのマイクロコン
ピュータを配置した場合でも、映像及び音声信号処理用
の集積回路等にノイズが重畳することなく正確な信号処
理を実現させることのできるシリアルデータ転送回路を
提供することを目的とする。 【構成】 第１及び第２マイクロコンピュータ１、２の
間において、転送されるシリアルクロックＣＬＫ及びシ
リアルデータＤＡＴＡの振幅を、第２マイクロコンピュ
ータ２内部に設けられたＣＰＵ１６からの指示に基づ
き、異なる振幅に切り換えることができる。よって、第
１及び第２マイクロコンピュータ１、２の周辺に配置さ
れた集積回路の誤動作を防止する必要がある時には、シ
リアルクロックＣＬＫ及びシリアルデータＤＡＴＡの振
幅を小さい第２振幅とできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一方のマイクロコンピ
ュータから他方のマイクロコンピュータへシリアルクロ
ックを転送し、他方のマイクロコンピュータから一方の
マイクロコンピュータへ前記シリアルクロックに同期し
てシリアルデータを転送するシステムに用いて好適なシ
リアルデータ転送回路に関する。

【０００２】

【従来の技術】一般に、２つのマイクロコンピュータの
間で、一方から他方のマイクロコンピュータに向けてシ
リアルクロックを転送し、その後、他方から一方のマイ
クロコンピュータへ前記シリアルクロックに同期して所
定ビットのシリアルデータを転送し、一方のマイクロコ
ンピュータ内部で前記所定ビットのシリアルデータに所
定の演算処理を施すシステムがある。このシステムで
は、両マイクロコンピュータ間で転送されるシリアルク
ロック及びシリアルデータの振幅は、両マイクロコンピ
ュータのインターフェースの為の入出力部分に設けられ
たバッファ等の電源電圧に依存し、例えば５ボルト等で
固定であった。

【０００３】

【発明が解決しようとする課題】さて、上記した両マイ
クロコンピュータは単独で使用されることは滅多にな
く、何らかの電子機器の動作制御の為に、プリント基板
上に他の集積回路と共に配置されて使用されるケースが
殆どである。例えば、映像機器やオーディオ機器の場
合、両マイクロコンピュータは、映像又は音声信号処理
用の集積回路と共にプリント基板上に配置されることに
なる。しかしながら、このプリント基板上において、両
マイクロコンピュータの間で、５ボルト程度の振幅を有
するシリアルクロック及びシリアルデータの転送が行わ
れると、シリアルクロック及びシリアルデータの立ち上
がり及び立ち下がりの変化時にノイズが発生する。特
に、両マクロコンピュータの周辺に存在する映像及び音
声信号処理用の集積回路の信号ラインに前記ノイズが重
畳してしまうと、映像及び音声信号処理用の集積回路が
誤った信号処理を実行してしまい、聴視者に正確な情報
を伝えることができない問題があった。

【０００４】そこで、本発明は、映像及び音声信号処理
用の集積回路等の周辺にシリアルインターフェースの為
の２つのマイクロコンピュータを配置した場合でも、映
像及び音声信号処理用の集積回路等にノイズが重畳する
ことなく正確な信号処理を実現させることのできるシリ
アルデータ転送回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、第１マイクロコンピュータと第２マイクロコンピ
ュータとの間で、前記第１マイクロコンピュータから前
記第２マイクロコンピュータへシリアルクロックを転送
し、該シリアルクロックに同期して前記第２マイクロコ
ンピュータから前記第１マイクロコンピュータへ所定ビ
ットのデータ転送を行うシリアルデータ転送回路におい
て、第１閾値電圧を有し第１振幅又は該第１振幅より小
さい第２振幅で変化するシリアルクロックが印加される
第１入力部と、前記第１閾値電圧より低い第２閾値電圧
を有し前記シリアルクロックが共通印加される第２入力
部と、所定ビットのシリアルデータを前記第１振幅とす
る第１出力部と、所定ビットの前記シリアルデータを前
記第２振幅とする第２出力部と、前記第１及び第２入力
部の出力を切り換えると共に前記第１及び第２出力部の
出力を切り換える制御部と、を前記第２マイクロコンピ
ュータに内蔵すると共に、前記第１閾値電圧を有し前記
第１又は第２出力部から選択出力されたシリアルデータ
が印加される第３入力部と、前記第２閾値電圧を有し前
記第１又は第２出力部から選択出力されたシリアルデー
タが印加される第４入力部と、シリアルクロックを前記
第１振幅とする第３出力部と、前記シリアルクロックを
前記第２振幅とする第４出力部と、前記第１又は第２出
力部の選択出力の振幅を判別しこの判別結果に基づいて
前記第３又は第４出力部からの選択されたシリアルクロ
ックを前記第２マイクロコンピュータに印加させる判別
部と、を前記第１マイクロコンピュータに内蔵し、前記
制御部から、前記シリアルデータを前記第２振幅で前記
第１マイクロコンピュータから前記第２マイクロコンピ
ュータへ転送する指示が発生した時、前記判別部の判別
結果を用いることにより、前記第１マイクロコンピュー
タから前記第２マイクロコンピュータへ前記第２振幅の
シリアルクロックを転送し、該シリアルクロックに同期
して前記第２マイクロコンピュータから前記第１マイク
ロコンピュータへ前記第２振幅のシリアルデータを転送
する点である。

【０００６】

【作用】本発明によれば、第１及び第２マイクロコンピ
ュータの間において、転送されるシリアルクロック及び
シリアルデータの振幅を、第２マイクロコンピュータ内
部に設けられた制御部からの指示に基づき、異なる振幅
に切り換えることができる。よって、第１及び第２マイ
クロコンピュータの周辺に配置された集積回路の誤動作
を防止する必要がある時には、前記シリアルクロック及
び前記シリアルデータの振幅を小さい第２振幅とでき
る。

【０００７】

【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のシリアルデータ転送回路を示す図で
ある。図１において、（１）は第１マイクロコンピュー
タ、（２）は第２マイクロコンピュータであり、第１及
び第２マイクロコンピュータ（１）（２）は、シリアル
クロックＣＬＫ転送の為のクロック出力端子（３）及び
クロック入力端子（４）の間にクロックライン（５）を
介して接続され、且つ、シリアルデータＤＡＴＡ転送の
為のデータ出力端子（６）及びデータ入力端子（７）の
間にデータライン（８）を介して接続されている。

【０００８】さて、第２マイクロコンピュータ（２）内
部において、（９）は第１閾値電圧Ｖｔｈ１を有するバ
ッファ（第１入力部）であり、第１閾値電圧Ｖｔｈ１
は、第２マイクロコンピュータ（２）の電源を５ボルト
とすると、１／２の２．５ボルトとする。また、バッフ
ァ（９）の入力はクロック入力端子（４）と接続されて
いる。（１０）はコンパレータ（第２入力部）であり、
＋（非反転入力）端子はクロック入力端子（４）と接続
され、−（反転入力）端子は電源Ｖｄｄ及び接地の間に
直列接続された抵抗（１１）（１２）の接続点と接続さ
れて基準電圧が印加される。この基準電圧が第２閾値電
圧であり、例えば１ボルトに設定される。ＡＮＤゲート
（１３）（１４）及びＯＲゲート（１５）はマルチプレ
クサを構成し、ＡＮＤゲート（１３）の一方の入力には
バッファ（９）の出力が接続され、ＡＮＤゲート（１
４）の一方の入力にはコンパレータ（１０）の出力が接
続される。（１６）は第２マイクロコンピュータ（２）
の動作を制御するＣＰＵであり、ＡＮＤゲート（１３）
（１４）を相補的に開閉する為の制御信号ｅを出力す
る。即ち、バッファ（９）出力をＯＲゲート（１５）か
ら切換出力する時、制御信号ｅは論理「１」となり、反
対にコンパレータ（１０）出力をＯＲゲート（１５）か
ら切換出力する時、制御信号ｅは論理「０」となる。こ
こで、クロック入力端子（４）に印加されてくるシリア
ルクロックの振幅が異なっている場合でも、ＯＲゲート
（１５）から出力される振幅は、バッファ（９）及びコ
ンパレータ（１０）の電源が同一である為に、同一振幅
（５ボルト）となる。

【０００９】（１７）はバッファ（第１出力部）であ
り、出力を第１振幅（５ボルト）とする増幅率を有す
る。また、（１８）もバッファであり、出力を第２振幅
（２ボルト）とする増幅率を有する。これらのバッファ
（１７）（１８）の入力にはＣＰＵ（１６）の指示に応
じて発生する所定ビットのシリアルデータが印加され
る。（１９）はバッファ（１７）（１８）出力を切り換
えてデータ出力端子（６）から出力させる切換部であ
り、ＣＰＵ（１６）から発生する制御信号ｆは制御信号
ｅに同期して同一論理値となる信号であり、制御信号ｆ
が論理「１」となると、切換部（１９）はバッファ（１
７）の出力側に切り替わり、制御信号ｆが論理「０」に
なると、切換部（１９）はバッファ（１８）の出力側に
切り替わる。

【００１０】一方、第１マイクロコンピュータ（１）内
部において、（２０）はシリアルクロック発生回路であ
り、クロック信号ａが印加されることにより８周期のシ
リアルクロックｂを発生するものである。（２１）はラ
ッチクロック発生回路であり、クロック信号ａの立ち下
がりを受けてラッチクロックｃを発生するものである。
（２２）は前記第１閾値電圧を有するバッファ（第３入
力部）であり、その入力はデータ入力端子と接続されて
いる。（２３）は前記第２閾値電圧を有するコンパレー
タ（第４入力部）であり、＋端子はデータ入力端子
（７）と接続され、−端子は電源Ｖｄｄ及び接地の間に
直列接続された抵抗（２４）（２５）の接続点と接続さ
れている。（２６）はラッチ回路（判別部）であり、Ｌ
端子はバッファ（２２）の出力と接続され、Ｃ端子には
ラッチクロックｃが印加される。ＡＮＤゲート（２７）
（２８）及びＯＲゲート（２９）はマルチプレクサ（選
択部）を構成し、ＡＮＤゲート（２７）の一方の入力は
バッファ（２２）の出力と接続され、ＡＮＤゲート（２
８）の一方の入力はコンパレータ（２３）の出力と接続
されている。更にＡＮＤゲート（２７）の他方の入力に
はラッチ回路（２６）のＱ端子出力が直接印加され、Ａ
ＮＤゲート（２８）の他方の入力にはラッチ回路（２
６）のＱ端子出力が反転されて印加される。即ち、ＡＮ
Ｄゲート（２７）（２８）はラッチ回路（２６）の出力
に応じて相補的にゲートを開閉する。

【００１１】（３０）はバッファ（第３出力部）であ
り、シリアルクロックｂを第１振幅とする増幅率を有す
るものである。（３１）はバッファ（第４出力部）であ
り、シリアルクロックｂを第２振幅とする増幅率を有す
るものである。（３２）は切換部であり、バッファ（３
０）（３１）の何れか一方の出力を切り換えてクロック
出力端子（３）から出力させるものである。この切換部
（３２）の切り換えはラッチ回路（２６）のＱ端子出力
によって行われる。即ち、ラッチ回路（２６）の出力が
論理「１」の時、バッファ（３０）の出力が選択され、
ラッチ回路（２６）の出力が論理「０」の時、バッファ
（３１）の出力が選択される。

【００１２】以上の如く構成された図１の動作を図２の
タイムチャートを基に説明する。まず、映像機器やオー
ディオ機器内部のプリント基板上に、音声又は映像信号
処理用の集積回路と共に第１及び第２マイクロコンピュ
ータ（１）（２）を配置した場合、第１及び第２マイク
ロコンピュータ（１）（２）間で転送されるシリアルク
ロックＣＬＫ及びシリアルデータＤＡＴＡの変化時に生
じるノイズが問題となる。そこで、第１及び第２マイク
ロコンピュータ（１）（２）間のシリアルクロックＣＬ
Ｋ及びシリアルデータＤＡＴＡの振幅を小さくして（第
２振幅）転送を行わなければならない。この場合、ＣＰ
Ｕ（１６）に第２振幅で転送動作を行う為のプログラム
を予め設定しておく。そして、第１及び第２マイクロコ
ンピュータ（１）（２）が起動され、ＣＰＵ（１６）か
ら論理「０」の制御信号ｅ及びｆが発生する。すると、
コンパレータ（１０）及びバッファ（１８）の出力が選
択される。そして、第２マイクロコンピュータ（２）内
部においてバッファ（１８）及び切換部（１９）を介し
てシリアルデータがデータ出力端子（６）から導出され
ようとするが、まだ第１マイクロコンピュータ（１）か
らのシリアルクロックＣＬＫが第２マイクロコンピュー
タ（２）に転送されていない為に、シリアルデータは不
確定の状態にある。ここで、シリアルデータは不確定の
状態の時、その振幅におけるハイレベルの状態を継続す
るものとする。尚、バッファ（１８）の出力は論理
「１」が２ボルト、論理「０」が０ボルトとなる振幅が
２ボルトの出力であるが、上記した様に、この時点では
２ボルトのまま変化することはない。この状態のシリア
ルデータＤＡＴＡがデータ入力端子（７）を介して第１
マイクロコンピュータ（１）内部のバッファ（２２）に
印加されると、該バッファ（２２）の第１閾値電圧
（２．５ボルト）にシリアルデータＤＡＴＡの論理
「１」レベルが達しない為、バッファ（２２）の出力は
ローレベルとなる。

【００１３】さて、クロック信号ａの立ち下がりに同期
してラッチクロックｃが発生すると、バッファ（２２）
の出力がラッチ回路（２６）にラッチされ、ラッチ回路
（２６）の出力はローレベルとなってＡＮＤゲート（２
８）がゲートを開く。即ち、シリアルデータＤＡＴＡは
コンパレータ（２３）で基準電圧の１ボルトと比較され
て出力され、ＡＮＤゲート（２８）を介してＯＲゲート
（２９）から出力されることになる。一方、ラッチ回路
（２６）のローレベル出力により切換部（３２）はバッ
ファ（３１）側に切り換えられている。従って、シリア
ルクロックｂはバッファ（３１）により０〜２ボルトの
間で変化する２ボルトの振幅を有するシリアルクロック
ＣＬＫとされ、クロック出力端子（３）からクロック入
力端子（４）に印加される。このシリアルクロックＣＬ
Ｋは、コンパレータ（１０）により基準電圧（１ボル
ト）と比較され、ゲートを開いているＡＮＤゲート（１
４）を介してＯＲゲート（１５）から５ボルトの振幅の
シリアルクロックとして第２マイクロコンピュータ
（２）内部に取り込まれる。第２マイクロコンピュータ
（２）内部では、ＯＲゲート（１５）から出力されたシ
リアルクロックに同期して８ビットのシリアルデータを
発生する。このシリアルデータはバッファ（１８）で２
ボルトの振幅とされ、切換部（１９）を介してデータ出
力端子（６）からシリアルデータＤＡＴＡ（ｄ０〜ｄ
７）として出力されてデータ入力端子（７）を介して第
１マイクロコンピュータ（１）内部のコンパレータ（２
３）で１ボルトの基準電圧と比較される。ＡＮＤゲート
（２８）がゲートを開いている為、コンパレータ（２
３）の出力がＯＲゲート（２９）から５ボルトの振幅で
出力され、第１マイクロコンピュータ（１）内部で所定
の演算処理を施される。

【００１４】以上より、第１及び第２マイクロコンピュ
ータ（１）間において、シリアルクロックＣＬＫ及びシ
リアルデータＤＡＴＡの転送を行う場合に、両マイクロ
コンピュータ（１）（２）を外部接続するライン（５）
（８）でのシリアルデータＣＬＫ及びシリアルデータＤ
ＡＴＡの振幅を小さくできる為、周辺に存在する集積回
路へのノイズの重畳を防止でき、これより周辺の集積回
路における誤動作を防止できる。

【００１５】また、周辺の集積回路へのノイズ等の影響
を考慮する必要がないシステムの場合、或いは、周辺か
らのノイズの影響があり、シリアルクロックＣＬＫ及び
シリアルデータＤＡＴＡの振幅を大きくしなければ前記
ノイズの影響を無視できない場合等では、クロックライ
ン（５）及びデータライン（８）を通って転送されるシ
リアルクロックＣＬＫ及びシリアルデータＤＡＴＡの振
幅は５ボルトとする必要がある。この場合、ＣＰＵ（１
６）から出力される制御信号ｅ及びｆをハイレベルとす
ればよい。こうすることにより、上記した動作と同様に
動作し、５ボルトの振幅のシリアルクロックＣＬＫ及び
シリアルデータＤＡＴＡ（Ｄ０〜Ｄ７）が得られる。

【００１６】

【発明の効果】本発明によれば、第１及び第２マイクロ
コンピュータ間において、シリアルクロック及びシリア
ルデータの転送を行う場合に、両マイクロコンピュータ
間でインターフェースの為にを外部接続されるライン上
に重畳されるシリアルクロック及びシリアルデータの振
幅を切り換えて大きくしたり或いは小さくしたりでき
る。これにより、第１及び第２マイクロコンピュータの
周辺に存在する集積回路の特性に応じて、シリアルクロ
ック及びシリアルデータの振幅を切り換えればよく、特
に、周辺の集積回路がノイズの影響を受けやすい場合に
は、振幅を小さくすることにより周辺に存在する集積回
路へのノイズの重畳を防止でき、これより周辺の集積回
路における誤動作を防止できる利点が得られる。

【図面の簡単な説明】

【図１】本発明のシリアルデータ転送回路を示す図であ
る。

【図２】図１のタイムチャートである。

【符号の説明】

（１） 第１マイクロコンピュータ （２） 第２マイクロコンピュータ （９）（１７）（１８）（２２）（３０）（３１） バ
ッファ （１０）（２３） コンパレータ （１６） ＣＰＵ （１９）（３２） 切換部 （２６） ラッチ回路 （２７）（２８） ＡＮＤゲート （２９） ＯＲゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１マイクロコンピュータと第２マイク
   ロコンピュータとの間で、前記第１マイクロコンピュー
   タから前記第２マイクロコンピュータへシリアルクロッ
   クを転送し、該シリアルクロックに同期して前記第２マ
   イクロコンピュータから前記第１マイクロコンピュータ
   へ所定ビットのデータ転送を行うシリアルデータ転送回
   路において、 第１閾値電圧を有し第１振幅又は該第１振幅より小さい
   第２振幅で変化するシリアルクロックが印加される第１
   入力部と、前記第１閾値電圧より低い第２閾値電圧を有
   し前記シリアルクロックが共通印加される第２入力部
   と、所定ビットのシリアルデータを前記第１振幅とする
   第１出力部と、所定ビットの前記シリアルデータを前記
   第２振幅とする第２出力部と、前記第１及び第２入力部
   の出力を切り換えると共に前記第１及び第２出力部の出
   力を切り換える制御部と、を前記第２マイクロコンピュ
   ータに内蔵すると共に、 前記第１閾値電圧を有し前記第１又は第２出力部から選
   択出力されたシリアルデータが印加される第３入力部
   と、前記第２閾値電圧を有し前記第１又は第２出力部か
   ら選択出力されたシリアルデータが印加される第４入力
   部と、シリアルクロックを前記第１振幅とする第３出力
   部と、前記シリアルクロックを前記第２振幅とする第４
   出力部と、前記第１又は第２出力部の選択出力の振幅を
   判別しこの判別結果に基づいて前記第３又は第４出力部
   からの選択されたシリアルクロックを前記第２マイクロ
   コンピュータに印加させる判別部と、を前記第１マイク
   ロコンピュータに内蔵し、 前記制御部から、前記シリアルデータを前記第２振幅で
   前記第１マイクロコンピュータから前記第２マイクロコ
   ンピュータへ転送する指示が発生した時、前記判別部の
   判別結果を用いることにより、前記第１マイクロコンピ
   ュータから前記第２マイクロコンピュータへ前記第２振
   幅のシリアルクロックを転送し、該シリアルクロックに
   同期して前記第２マイクロコンピュータから前記第１マ
   イクロコンピュータへ前記第２振幅のシリアルデータを
   転送することを特徴とするシリアルデータ転送回路。
2. 【請求項２】 前記第３及び第４入力部の出力を前記判
   別部の判別出力により選択し同一振幅で出力する選択部
   を、前記第１マイクロコンピュータ内部に備えたことを
   特徴とする請求項１記載のシリアルデータ転送回路。