JPH096735A - 共有メモリへのアクセス方法 - Google Patents
共有メモリへのアクセス方法Info
- Publication number
- JPH096735A JPH096735A JP15019895A JP15019895A JPH096735A JP H096735 A JPH096735 A JP H096735A JP 15019895 A JP15019895 A JP 15019895A JP 15019895 A JP15019895 A JP 15019895A JP H096735 A JPH096735 A JP H096735A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- access
- shared memory
- transferred
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000012546 transfer Methods 0.000 claims abstract description 29
- 238000012545 processing Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵから共有メモリへの転送データをブロッ
ク化し１ブロック転送後に他ＣＰＵからのアクセスがあ
った時は他ＣＰＵへ一時的にアクセス権を譲ることによ
り、全体的にＣＰＵの処理効率を向上させる。 【構成】ＣＰＵ１から共通メモリ３にアクセスし、デー
タを転送する場合ＣＰＵ１の転送データを複数のブロッ
クに分割し転送する。この間にＣＰＵ２からアクセス要
求があるとアクセス権が得られないのでＣＰＵ２はアク
セス待ちとなるが、アクセス要求フラグを所定のエリア
に立てて残す。ＣＰＵ１の最初のブロック転送が完了す
ると、このアクセス要求フラグの有無を確認し、これが
有れば一定時間アクセス権をＣＰＵ２に譲り、ＣＰＵ２
はデータ転送を行う。一定時間経過後ＣＰＵ１は次のブ
ロック転送を続けて行く。
ク化し１ブロック転送後に他ＣＰＵからのアクセスがあ
った時は他ＣＰＵへ一時的にアクセス権を譲ることによ
り、全体的にＣＰＵの処理効率を向上させる。 【構成】ＣＰＵ１から共通メモリ３にアクセスし、デー
タを転送する場合ＣＰＵ１の転送データを複数のブロッ
クに分割し転送する。この間にＣＰＵ２からアクセス要
求があるとアクセス権が得られないのでＣＰＵ２はアク
セス待ちとなるが、アクセス要求フラグを所定のエリア
に立てて残す。ＣＰＵ１の最初のブロック転送が完了す
ると、このアクセス要求フラグの有無を確認し、これが
有れば一定時間アクセス権をＣＰＵ２に譲り、ＣＰＵ２
はデータ転送を行う。一定時間経過後ＣＰＵ１は次のブ
ロック転送を続けて行く。
Description
【０００１】
【産業上の利用分野】本発明は、メモリアクセス方法に
関し、特にマルチプロセッサシステムにおいて複数ＣＰ
Ｕよりアクセス可能の共有メモリに対するアクセス方法
に関する。
関し、特にマルチプロセッサシステムにおいて複数ＣＰ
Ｕよりアクセス可能の共有メモリに対するアクセス方法
に関する。
【０００２】
【従来の技術】従来、この種のメモリアクセス方法は、
複数のＣＰＵを有するマルチプロセッサシステムにおい
て、これらのＣＰＵが連携動作を行うための通信エリア
として設けられた共有メモリへ、複数ＣＰＵが同時にア
クセスした際のバスの衝突を防ぐことを目的としたもの
が多く、一例として特開昭６３−２０６５３号公報に記
載されたものがある。
複数のＣＰＵを有するマルチプロセッサシステムにおい
て、これらのＣＰＵが連携動作を行うための通信エリア
として設けられた共有メモリへ、複数ＣＰＵが同時にア
クセスした際のバスの衝突を防ぐことを目的としたもの
が多く、一例として特開昭６３−２０６５３号公報に記
載されたものがある。
【０００３】図４は、この公報に記載されたメモリアク
セス方法を説明するブロック図である。２つのＣＰＵ
６，７によって構成されるマルチプロセッサシステム
で、これらＣＰＵ１，２は共有メモリ８を共有してお
り、相互に接続された第１のセマフォ９及び第２のセマ
フォ１０を、共有メモリ８への排他的アクセスを実現す
るためのフラグとして用いている。
セス方法を説明するブロック図である。２つのＣＰＵ
６，７によって構成されるマルチプロセッサシステム
で、これらＣＰＵ１，２は共有メモリ８を共有してお
り、相互に接続された第１のセマフォ９及び第２のセマ
フォ１０を、共有メモリ８への排他的アクセスを実現す
るためのフラグとして用いている。
【０００４】第１のセマフォ９はＣＰＵ６からの書き込
み及びＣＰＵ７からの読み出し専用領域であるのに対
し、第２のセマフォ１０はＣＰＵ７からの書き込み及び
ＣＰＵ６からの読み出し専用領域である。ＣＰＵ６が共
有メモリ８にアクセスする場合には、まず第１のセマフ
ォ９のフラグを立てた後に、第２のセマフォ１０を読み
込む。この第２のセマフォ１０は、ＣＰＵ６が共有メモ
リ８にアクセスする場合に立てられるフラグ領域であ
り、第２のセマフォ１０にフラグが立っていれば、ＣＰ
Ｕ７が共有メモリ８をアクセスしていることになるた
め、ＣＰＵ６は共有メモリ８をアクセスせず、第２のセ
マフォ１０のフラグが立ち下がるのを待つ。
み及びＣＰＵ７からの読み出し専用領域であるのに対
し、第２のセマフォ１０はＣＰＵ７からの書き込み及び
ＣＰＵ６からの読み出し専用領域である。ＣＰＵ６が共
有メモリ８にアクセスする場合には、まず第１のセマフ
ォ９のフラグを立てた後に、第２のセマフォ１０を読み
込む。この第２のセマフォ１０は、ＣＰＵ６が共有メモ
リ８にアクセスする場合に立てられるフラグ領域であ
り、第２のセマフォ１０にフラグが立っていれば、ＣＰ
Ｕ７が共有メモリ８をアクセスしていることになるた
め、ＣＰＵ６は共有メモリ８をアクセスせず、第２のセ
マフォ１０のフラグが立ち下がるのを待つ。
【０００５】第２のセマフォ１０にフラグが立っていな
ければ、ＣＰＵ６が共有メモリ８をアクセスしていない
ことを確認できるので、ＣＰＵ６は共有メモリ８をアク
セスする。ＣＰＵ７が共有メモリ８をアクセスする場合
は上述したＣＰＵ６がアクセスする場合と同じ手順で行
われる。
ければ、ＣＰＵ６が共有メモリ８をアクセスしていない
ことを確認できるので、ＣＰＵ６は共有メモリ８をアク
セスする。ＣＰＵ７が共有メモリ８をアクセスする場合
は上述したＣＰＵ６がアクセスする場合と同じ手順で行
われる。
【０００６】
【発明が解決しようとする課題】上述したように従来の
アクセス方法では、アクセスの時のバス衝突は防げる
が、１つのＣＰＵが共有メモリとの間で大量のデータ転
送を連続して行うと、その間他のＣＰＵは共有メモリに
アクセスできずに、アクセス可能になるまで待っている
時間が長くなるため、全体の処理効率が悪化するという
問題がある。
アクセス方法では、アクセスの時のバス衝突は防げる
が、１つのＣＰＵが共有メモリとの間で大量のデータ転
送を連続して行うと、その間他のＣＰＵは共有メモリに
アクセスできずに、アクセス可能になるまで待っている
時間が長くなるため、全体の処理効率が悪化するという
問題がある。
【０００７】
【課題を解決するための手段】本発明のアクセス方法
は、マルチプロセッサシステムの複数のＣＰＵの中の１
ＣＰＵから共有メモリにデータを転送する際のアクセス
方式において、前記ＣＰＵはデータ転送に先立って先ず
自ＣＰＵのアクセス要求フラグを立て次にアクセス権を
獲得しに行き、獲得できなかった時は前記アクセス要求
フラグを立てたままとし、獲得できた時は転送データを
所定の長さのブロックに分割してその先頭のブロックを
先ず転送し、この転送完了後に他ＣＰＵのアクセス要求
フラグの有無を確認し、有の時は前記アクセス権を一定
時間他ＣＰＵに譲り、また無の時は前記転送データの次
のブロックを転送する。
は、マルチプロセッサシステムの複数のＣＰＵの中の１
ＣＰＵから共有メモリにデータを転送する際のアクセス
方式において、前記ＣＰＵはデータ転送に先立って先ず
自ＣＰＵのアクセス要求フラグを立て次にアクセス権を
獲得しに行き、獲得できなかった時は前記アクセス要求
フラグを立てたままとし、獲得できた時は転送データを
所定の長さのブロックに分割してその先頭のブロックを
先ず転送し、この転送完了後に他ＣＰＵのアクセス要求
フラグの有無を確認し、有の時は前記アクセス権を一定
時間他ＣＰＵに譲り、また無の時は前記転送データの次
のブロックを転送する。
【０００８】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。図１は本実施例によるアクセス方法を実
現するシステムの構成を示したブロック図である。図１
において、アクセス要求フラグ６はＣＰＵ１，２が共有
メモリ３をアクセスする際、他方のＣＰＵが共有メモリ
３にアクセス中であるために共有メモリ３へのアクセス
権が獲得できなかった場合に、自ＣＰＵが共有メモリ３
へのアクセス権獲得待ちをしていることを示すためのフ
ラグである、共通メモリ３には各ＣＰＵ毎に固有のこの
エリアが割り当てられている。
して説明する。図１は本実施例によるアクセス方法を実
現するシステムの構成を示したブロック図である。図１
において、アクセス要求フラグ６はＣＰＵ１，２が共有
メモリ３をアクセスする際、他方のＣＰＵが共有メモリ
３にアクセス中であるために共有メモリ３へのアクセス
権が獲得できなかった場合に、自ＣＰＵが共有メモリ３
へのアクセス権獲得待ちをしていることを示すためのフ
ラグである、共通メモリ３には各ＣＰＵ毎に固有のこの
エリアが割り当てられている。
【０００９】セマフォ７は、共有メモリ３への排他的ア
クセスを実現するための手順で共有メモリ３へのアクセ
ス権を持つＣＰＵを決定するフラグエリアであり、例え
ば前述の図４に示した第１のセマフォ４及び第２のセマ
フォ５に相当する。
クセスを実現するための手順で共有メモリ３へのアクセ
ス権を持つＣＰＵを決定するフラグエリアであり、例え
ば前述の図４に示した第１のセマフォ４及び第２のセマ
フォ５に相当する。
【００１０】図２はＣＰＵ１，２が共有メモリ３にアク
セスし、大量のデータ転送を行う際の動作を表すフロー
チャートである。ＣＰＵ１，２は大量のデータ転送を共
有メモリ３に対して行う場合、転送データを所定の長さ
のブロックに分割して転送する。まず転送を開始するに
あたっては、アクセス要求フラグ６内に割り当てられた
自ＣＰＵ用のエリアをＯＮにした後（Ａ１）、共有メモ
リ３への排他的アクセスを実現するための手順により、
共有メモリ３へのアクセス権獲得処理を行う（Ａ２）。
このとき他ＣＰＵが共有メモリ３へアクセス中であるた
めにアクセス権を獲得できなかった場合はアクセス要求
フラグ６内の自ＣＰＵ用エリアをＯＮにしたままアクセ
ス権獲得処理を繰り返す（Ａ３）。
セスし、大量のデータ転送を行う際の動作を表すフロー
チャートである。ＣＰＵ１，２は大量のデータ転送を共
有メモリ３に対して行う場合、転送データを所定の長さ
のブロックに分割して転送する。まず転送を開始するに
あたっては、アクセス要求フラグ６内に割り当てられた
自ＣＰＵ用のエリアをＯＮにした後（Ａ１）、共有メモ
リ３への排他的アクセスを実現するための手順により、
共有メモリ３へのアクセス権獲得処理を行う（Ａ２）。
このとき他ＣＰＵが共有メモリ３へアクセス中であるた
めにアクセス権を獲得できなかった場合はアクセス要求
フラグ６内の自ＣＰＵ用エリアをＯＮにしたままアクセ
ス権獲得処理を繰り返す（Ａ３）。
【００１１】共有メモリ３へのアクセス権が獲得できた
場合は、アクセス要求フラグ６内の自ＣＰＵ用エリアを
ＯＦＦにして転送を開始する（Ａ４）（Ａ５）。１ブロ
ックの転送が完了すると（Ａ６）、アクセス要求フラグ
６内の他ＣＰＵ用エリアを読み込み（Ａ８）、ＯＮであ
れば他ＣＰＵが共有メモリ３へアクセスしようとしてい
ることを察知し、共有メモリ３へのアクセス権を解放し
て一定時間、例えば１ブロックの転送時間より若干長目
の時間の間転送を中断する（Ａ９）。この間に他ＣＰＵ
は共有メモリ３にアクセスすることが可能となる。
場合は、アクセス要求フラグ６内の自ＣＰＵ用エリアを
ＯＦＦにして転送を開始する（Ａ４）（Ａ５）。１ブロ
ックの転送が完了すると（Ａ６）、アクセス要求フラグ
６内の他ＣＰＵ用エリアを読み込み（Ａ８）、ＯＮであ
れば他ＣＰＵが共有メモリ３へアクセスしようとしてい
ることを察知し、共有メモリ３へのアクセス権を解放し
て一定時間、例えば１ブロックの転送時間より若干長目
の時間の間転送を中断する（Ａ９）。この間に他ＣＰＵ
は共有メモリ３にアクセスすることが可能となる。
【００１２】また１ブロックの転送が完了した時点で、
アクセス要求フラグ６内の他ＣＰＵ用エリアが立ってい
なければ続けて次のブロックを転送する。この動作を全
ブロック転送完了するまで繰り返す。
アクセス要求フラグ６内の他ＣＰＵ用エリアが立ってい
なければ続けて次のブロックを転送する。この動作を全
ブロック転送完了するまで繰り返す。
【００１３】図３は上述の動作を更に分り易く説明する
流れ図である。まずＣＰＵ１が共有メモリ３へデータを
転送中に、ＣＰＵ２がアクセス要求フラグ６内ＣＰＵ２
用エリアをＯＮにして共有メモリ３にアクセスしようと
している。このときＣＰＵ１が共有メモリ３にアクセス
中であるため、ＣＰＵ２は共有メモリへのアクセス権獲
得待ちとなる。
流れ図である。まずＣＰＵ１が共有メモリ３へデータを
転送中に、ＣＰＵ２がアクセス要求フラグ６内ＣＰＵ２
用エリアをＯＮにして共有メモリ３にアクセスしようと
している。このときＣＰＵ１が共有メモリ３にアクセス
中であるため、ＣＰＵ２は共有メモリへのアクセス権獲
得待ちとなる。
【００１４】ＣＰＵ１は１ブロックの転送が完了すると
アクセス要求フラグ６内のＣＰＵ２用エリアを読み込ん
で、フラグが立っているためＣＰＵ２が共有メモリ３へ
のアクセス権獲得待ちしていることを察知し、アクセス
権を解放して一定時間の間転送を中断する。ＣＰＵ２は
その間に共有メモリ３へのアクセス権を獲得し、アクセ
ス要求フラグ６内ＣＰＵ２用エリアをクリアしてアクセ
スを行い、データ転送完了後アクセス権を解放する。
アクセス要求フラグ６内のＣＰＵ２用エリアを読み込ん
で、フラグが立っているためＣＰＵ２が共有メモリ３へ
のアクセス権獲得待ちしていることを察知し、アクセス
権を解放して一定時間の間転送を中断する。ＣＰＵ２は
その間に共有メモリ３へのアクセス権を獲得し、アクセ
ス要求フラグ６内ＣＰＵ２用エリアをクリアしてアクセ
スを行い、データ転送完了後アクセス権を解放する。
【００１５】ＣＰＵ１は、一定時間後再び共有メモリ３
へのアクセス権を獲得し、次のブロックの転送を行う。
この１ブロックが転送完了した時点ではアクセス要求フ
ラグ６内ＣＰＵ２用エリアが立っていないため、続けて
次のブロックを転送する。
へのアクセス権を獲得し、次のブロックの転送を行う。
この１ブロックが転送完了した時点ではアクセス要求フ
ラグ６内ＣＰＵ２用エリアが立っていないため、続けて
次のブロックを転送する。
【００１６】
【発明の効果】以上説明したように、本発明による共有
メモリへのアクセス方法は、大量のデータを所定の長さ
のブロックに分割して転送し、１ブロックの転送後に他
のＣＰＵが共有メモリへアクセスしようとしている場合
は転送を中断し、他のＣＰＵに共有メモリへのアクセス
権を譲る構成としたため、他のＣＰＵがアクセス権獲得
待ちをする時間が短くなり、全体的に処理効率が向上す
るという効果がある。
メモリへのアクセス方法は、大量のデータを所定の長さ
のブロックに分割して転送し、１ブロックの転送後に他
のＣＰＵが共有メモリへアクセスしようとしている場合
は転送を中断し、他のＣＰＵに共有メモリへのアクセス
権を譲る構成としたため、他のＣＰＵがアクセス権獲得
待ちをする時間が短くなり、全体的に処理効率が向上す
るという効果がある。
【図１】本発明による一実施例の構成を示すブロック図
である。
である。
【図２】図１の動作を示すフローチャートである。
【図３】図１の動作を示す流れ図である。
【図４】従来技術による構成を示すブロック図である。
１ ＣＰＵ ２ ＣＰＵ ３ 共有メモリ ４ アクセス要求フラグ ５ セマフォ
Claims (1)
- 【請求項１】 マルチプロセッサシステムの複数のＣＰ
Ｕの中の１ＣＰＵから共有メモリにデータを転送する際
のアクセス方式において、前記ＣＰＵはデータ転送に先
立って先ず自ＣＰＵのアクセス要求フラグを立て次にア
クセス権を獲得しに行き、獲得できなかった時は前記ア
クセス要求フラグを立てたままとし、獲得できた時は転
送データを所定の長さのブロックに分割してその先頭の
ブロックを先ず転送し、この転送完了後に他ＣＰＵのア
クセス要求フラグの有無を確認し、有の時は前記アクセ
ス権を一定時間他ＣＰＵに譲り、また無の時は前記転送
データの次のブロックを転送することを特徴とする共有
メモリへのアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15019895A JP2752919B2 (ja) | 1995-06-16 | 1995-06-16 | 共有メモリへのアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15019895A JP2752919B2 (ja) | 1995-06-16 | 1995-06-16 | 共有メモリへのアクセス方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096735A true JPH096735A (ja) | 1997-01-10 |
| JP2752919B2 JP2752919B2 (ja) | 1998-05-18 |
Family
ID=15491666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15019895A Expired - Fee Related JP2752919B2 (ja) | 1995-06-16 | 1995-06-16 | 共有メモリへのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2752919B2 (ja) |
-
1995
- 1995-06-16 JP JP15019895A patent/JP2752919B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2752919B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6063609A (ja) | 数値制御装置 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP2752919B2 (ja) | 共有メモリへのアクセス方法 | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JPS59218532A (ja) | バス接続方式 | |
| JPH0962640A (ja) | 共有メモリのアクセス制御方法 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPS63286949A (ja) | バス制御方式 | |
| JP2961542B2 (ja) | データ処理システム | |
| JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH07210498A (ja) | バス調停回路 | |
| JPS62243055A (ja) | デ−タ転送方式 | |
| JPS62203257A (ja) | 情報処理装置 | |
| JPH0651910A (ja) | 二重化バス装置 | |
| JPH0573506A (ja) | マルチプロセツサシステム | |
| JPH104420A (ja) | データ転送方法 | |
| JPS5856057A (ja) | 割込信号発生装置 | |
| JPH04148264A (ja) | 情報処理装置 | |
| JPS635456A (ja) | マイクロプロセツサシステム | |
| JPS61138359A (ja) | 共有メモリ制御方式 | |
| JPH02278362A (ja) | データ転送制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980120 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |