JPH0972238A - タイマ装置 - Google Patents
タイマ装置Info
- Publication number
- JPH0972238A JPH0972238A JP7229246A JP22924695A JPH0972238A JP H0972238 A JPH0972238 A JP H0972238A JP 7229246 A JP7229246 A JP 7229246A JP 22924695 A JP22924695 A JP 22924695A JP H0972238 A JPH0972238 A JP H0972238A
- Authority
- JP
- Japan
- Prior art keywords
- count
- signal
- counter
- output
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
Abstract
(57)【要約】
【課題】 少ないカウンタで多様な処理ができるタイマ
装置を得ること。 【解決手段】 外部装置から入力されたパルス信号のパ
ルス数をロードされるカウント初期値だけカウントし、
カウント終了時にカウント終了信号を出力するカウンタ
と、カウンタから出力されたカウント終了信号に基づい
て外部装置を制御する信号を生成する制御信号生成手段
と、外部装置の状態の変化を示す状態変化信号に基づい
てカウンタのカウント動作を制御するカウント動作制御
手段とを具備する。
装置を得ること。 【解決手段】 外部装置から入力されたパルス信号のパ
ルス数をロードされるカウント初期値だけカウントし、
カウント終了時にカウント終了信号を出力するカウンタ
と、カウンタから出力されたカウント終了信号に基づい
て外部装置を制御する信号を生成する制御信号生成手段
と、外部装置の状態の変化を示す状態変化信号に基づい
てカウンタのカウント動作を制御するカウント動作制御
手段とを具備する。
Description
【０００１】
【発明の属する技術分野】この発明は周辺機器からの外
部イベントのトリガ入力に同期して動作のモードが切り
替わるタイマ装置に関するものである。
部イベントのトリガ入力に同期して動作のモードが切り
替わるタイマ装置に関するものである。
【０００２】
【従来の技術】特開平４−２１１８３２号公報に記載さ
れているタイマ装置は、２つのカウンタを有しており、
一方のカウンタは外部クロック入力イベントカウンタと
して動作し、他方のカウンタは内部クロック計測フリー
ランニングカウンタとして動作している。すなわち、異
なる制御系毎にそれぞれカウンタを持っており、これら
のカウンタは動作の仕様が固定されていて単一な処理を
行うだけであった。
れているタイマ装置は、２つのカウンタを有しており、
一方のカウンタは外部クロック入力イベントカウンタと
して動作し、他方のカウンタは内部クロック計測フリー
ランニングカウンタとして動作している。すなわち、異
なる制御系毎にそれぞれカウンタを持っており、これら
のカウンタは動作の仕様が固定されていて単一な処理を
行うだけであった。
【０００３】従って、上述した従来のタイマ装置では、
多様な処理を要求される場合にタイマ装置がその要求に
対応しきれず、また、同一のタイマ装置をいくつかの用
途に共通に利用する場合にも不便であるなどの問題があ
った。
多様な処理を要求される場合にタイマ装置がその要求に
対応しきれず、また、同一のタイマ装置をいくつかの用
途に共通に利用する場合にも不便であるなどの問題があ
った。
【０００４】
【発明が解決しようとする課題】従来のタイマ装置は以
上のように構成されているので、タイマ装置に多様な処
理が要求される場合にＣＰＵの負担が増し、同一のタイ
マ装置をいくつかの用途に共通に利用できないという課
題があった。
上のように構成されているので、タイマ装置に多様な処
理が要求される場合にＣＰＵの負担が増し、同一のタイ
マ装置をいくつかの用途に共通に利用できないという課
題があった。
【０００５】この発明は上記のような課題を解決するた
めになされたもので、多用途に使用可能なタイマ装置を
得ることを目的とする。
めになされたもので、多用途に使用可能なタイマ装置を
得ることを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明に係
るタイマ装置は、外部装置から入力されたパルス信号の
パルス数をロードされるカウント初期値だけカウント
し、カウント終了時にカウント終了信号を出力するカウ
ンタと、カウンタから出力されたカウント終了信号に基
づいて前記外部装置を制御する信号を生成する制御信号
生成手段と、外部装置の状態の変化を示す状態変化信号
に基づいてカウンタのカウント動作を制御するカウント
動作制御手段とを具備したものである。
るタイマ装置は、外部装置から入力されたパルス信号の
パルス数をロードされるカウント初期値だけカウント
し、カウント終了時にカウント終了信号を出力するカウ
ンタと、カウンタから出力されたカウント終了信号に基
づいて前記外部装置を制御する信号を生成する制御信号
生成手段と、外部装置の状態の変化を示す状態変化信号
に基づいてカウンタのカウント動作を制御するカウント
動作制御手段とを具備したものである。
【０００７】請求項２記載の発明に係るタイマ装置は、
カウント動作制御手段を状態変化信号が第２の入力手段
に入力されたときに、第１のカウント初期値を第１のレ
ジスタからカウンタにロードしてカウント動作を実行
し、第１のカウント初期値のカウントが終了したときに
第２のカウント初期値を第２のレジスタからカウンタに
ロードしてカウント動作を実行するように第１のレジス
タ、第２のレジスタ及びカウンタを制御するように構成
したものである。
カウント動作制御手段を状態変化信号が第２の入力手段
に入力されたときに、第１のカウント初期値を第１のレ
ジスタからカウンタにロードしてカウント動作を実行
し、第１のカウント初期値のカウントが終了したときに
第２のカウント初期値を第２のレジスタからカウンタに
ロードしてカウント動作を実行するように第１のレジス
タ、第２のレジスタ及びカウンタを制御するように構成
したものである。
【０００８】請求項３記載の発明に係るタイマ装置は、
状態変化信号がタイマ装置に入力されたときには外部装
置から出力されるパルス信号が選択され、カウンタが第
１の初期値のカウントを終了した後は内部クロックが選
択されてカウンタに供給されるように構成したものであ
る。
状態変化信号がタイマ装置に入力されたときには外部装
置から出力されるパルス信号が選択され、カウンタが第
１の初期値のカウントを終了した後は内部クロックが選
択されてカウンタに供給されるように構成したものであ
る。
【０００９】請求項４記載の発明に係るタイマ装置は、
カウンタが連続カウントモードで動作している場合に、
状態変化信号が入力されたときにはカウンタのモードを
連続カウントモードからワンショットモードに変更する
ように構成したものである。
カウンタが連続カウントモードで動作している場合に、
状態変化信号が入力されたときにはカウンタのモードを
連続カウントモードからワンショットモードに変更する
ように構成したものである。
【００１０】請求項５記載の発明に係るタイマ装置は、
状態変化信号が入力された場合に出力データレジスタを
リセットして格納されているデータの先頭データから所
定の数のデータを出力した後、カウンタの動作を停止さ
せるように構成したものである。
状態変化信号が入力された場合に出力データレジスタを
リセットして格納されているデータの先頭データから所
定の数のデータを出力した後、カウンタの動作を停止さ
せるように構成したものである。
【００１１】請求項６記載の発明に係るタイマ装置は、
カウンタが連続カウントモードで動作している場合に、
状態変化信号が入力されたときには、第１のレジスタに
格納されている第１のカウント初期値と第２のレジスタ
に格納されている第２のカウント初期値とを、順次、カ
ウンタにロードし、カウンタからカウント終了信号が出
力される度に制御信号生成手段の出力信号を反転して第
１のカウント初期値及び第２のカウント初期値の大きさ
に対応する幅のパルスを出力するように構成したもので
ある。
カウンタが連続カウントモードで動作している場合に、
状態変化信号が入力されたときには、第１のレジスタに
格納されている第１のカウント初期値と第２のレジスタ
に格納されている第２のカウント初期値とを、順次、カ
ウンタにロードし、カウンタからカウント終了信号が出
力される度に制御信号生成手段の出力信号を反転して第
１のカウント初期値及び第２のカウント初期値の大きさ
に対応する幅のパルスを出力するように構成したもので
ある。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１のタイマ
装置が適用されるシングルチップマイクロコンピュータ
の構成を示すブロック図である。図において、１はＣＰ
Ｕ、２はタイマ装置、３は内蔵ＲＯＭ、４はその他の周
辺モジュールである。なお、ＤＢはデータバス、ＡＢは
アドレスバスを示している。
説明する。 実施の形態１．図１はこの発明の実施の形態１のタイマ
装置が適用されるシングルチップマイクロコンピュータ
の構成を示すブロック図である。図において、１はＣＰ
Ｕ、２はタイマ装置、３は内蔵ＲＯＭ、４はその他の周
辺モジュールである。なお、ＤＢはデータバス、ＡＢは
アドレスバスを示している。
【００１３】図２はこの発明の実施の形態１のタイマ装
置の構成を示す図である。図において、１１はタイマ装
置２の動作を制御するタイマ動作制御回路（カウント動
作制御手段）、１２は外部からのイベント発生信号であ
る外部トリガＴＲＧを入力するための入力端子（第２の
入力手段）、１３は外部クロックＥＸＴ（外部からのパ
ルス信号）を入力するための入力端子（第１の入力手
段）、１４ａ、１４ｂはタイマ動作制御回路１１からの
入力クロック切換信号ＴＣに基づいて外部クロックＥＸ
Ｔと内部クロックφINとを選択するためのトランスミッ
ションゲート（信号選択手段）、１５はタイマ動作制御
回路１１からのタイマイネーブル信号ＴＥに基づいてク
ロック信号のオン・オフを行うトランスミッションゲー
ト、１６はトランスミッションゲート１５からの出力信
号をカウントするダウンカウンタ（カウンタ）、１７ａ
はＣＰＵ１から転送されてくるデータを格納し、格納し
たデータをタイマ動作制御回路１１からのリロードレジ
スタ選択ビットＴＲ１に基づいてダウンカウンタ１６に
カウント初期値として格納するリロードレジスタ（第１
のレジスタ、カウント動作制御手段）、１７ｂはＣＰＵ
１から転送されてくるデータを格納し、格納したデータ
をタイマ動作制御回路１１からのリロードレジスタ選択
ビットＴＲ２に基づいてダウンカウンタ１６にカウント
初期値として格納するリロードレジスタ（第２のレジス
タ、カウント動作制御手段）、１８はダウンカウンタ１
６がアンダーフロー信号ＵＤＦ（カウント終了信号）を
出力する毎に出力を反転するトグルフリップフロップ、
１９はダウンカウンタ１６がアンダーフロー信号ＵＤＦ
を出力する毎に予め格納しているデータ列を出力する出
力データレジスタ、２０ａ、２０ｂはタイマ動作制御回
路１１から出力される出力パルス切換信号ＴＰに基づい
てトグルフリップフロップ１８と出力データレジスタ１
９の出力のうち一方を選択する出力バッファ、２１はタ
イマ動作制御回路１１から出力されるポート出力制御信
号ＴＯに基づいて出力バッファ２０ａ、２０ｂによって
選択された出力をタイマ装置２の外部に出力するか否か
を制御する出力バッファ、２２は出力バッファ２１の出
力信号をタイマ装置２の外部に出力するための出力端
子、２３はタイマ動作制御回路１１からの割り込み信号
ＩＮＴをＣＰＵ１に出力するための出力端子、２４はタ
イマ動作制御回路１１に設けられた、タイマ装置２の制
御のための動作制御レジスタ、２５は動作制御レジスタ
２４のデータからリロードレジスタ１７ａ、１７ｂのカ
ウンタ初期値をダウンカウンタ１６にリロードを指示す
る信号ＴＲ１、ＴＲ２を生成するリロードレジスタ選択
回路である。なお、タイマ動作制御回路１１はアンダー
フロー信号ＵＤＦを受信するとＣＰＵ１に割り込み信号
ＩＮＴを出力してダウンカウンタ１６のカウントの終了
を通知する。なお、５０は制御信号生成回路（制御信号
生成手段）であり、トグルフリップフロップ１８、出力
データレジスタ１９、出力バッファ２０ａ、２０ｂによ
って構成される。
置の構成を示す図である。図において、１１はタイマ装
置２の動作を制御するタイマ動作制御回路（カウント動
作制御手段）、１２は外部からのイベント発生信号であ
る外部トリガＴＲＧを入力するための入力端子（第２の
入力手段）、１３は外部クロックＥＸＴ（外部からのパ
ルス信号）を入力するための入力端子（第１の入力手
段）、１４ａ、１４ｂはタイマ動作制御回路１１からの
入力クロック切換信号ＴＣに基づいて外部クロックＥＸ
Ｔと内部クロックφINとを選択するためのトランスミッ
ションゲート（信号選択手段）、１５はタイマ動作制御
回路１１からのタイマイネーブル信号ＴＥに基づいてク
ロック信号のオン・オフを行うトランスミッションゲー
ト、１６はトランスミッションゲート１５からの出力信
号をカウントするダウンカウンタ（カウンタ）、１７ａ
はＣＰＵ１から転送されてくるデータを格納し、格納し
たデータをタイマ動作制御回路１１からのリロードレジ
スタ選択ビットＴＲ１に基づいてダウンカウンタ１６に
カウント初期値として格納するリロードレジスタ（第１
のレジスタ、カウント動作制御手段）、１７ｂはＣＰＵ
１から転送されてくるデータを格納し、格納したデータ
をタイマ動作制御回路１１からのリロードレジスタ選択
ビットＴＲ２に基づいてダウンカウンタ１６にカウント
初期値として格納するリロードレジスタ（第２のレジス
タ、カウント動作制御手段）、１８はダウンカウンタ１
６がアンダーフロー信号ＵＤＦ（カウント終了信号）を
出力する毎に出力を反転するトグルフリップフロップ、
１９はダウンカウンタ１６がアンダーフロー信号ＵＤＦ
を出力する毎に予め格納しているデータ列を出力する出
力データレジスタ、２０ａ、２０ｂはタイマ動作制御回
路１１から出力される出力パルス切換信号ＴＰに基づい
てトグルフリップフロップ１８と出力データレジスタ１
９の出力のうち一方を選択する出力バッファ、２１はタ
イマ動作制御回路１１から出力されるポート出力制御信
号ＴＯに基づいて出力バッファ２０ａ、２０ｂによって
選択された出力をタイマ装置２の外部に出力するか否か
を制御する出力バッファ、２２は出力バッファ２１の出
力信号をタイマ装置２の外部に出力するための出力端
子、２３はタイマ動作制御回路１１からの割り込み信号
ＩＮＴをＣＰＵ１に出力するための出力端子、２４はタ
イマ動作制御回路１１に設けられた、タイマ装置２の制
御のための動作制御レジスタ、２５は動作制御レジスタ
２４のデータからリロードレジスタ１７ａ、１７ｂのカ
ウンタ初期値をダウンカウンタ１６にリロードを指示す
る信号ＴＲ１、ＴＲ２を生成するリロードレジスタ選択
回路である。なお、タイマ動作制御回路１１はアンダー
フロー信号ＵＤＦを受信するとＣＰＵ１に割り込み信号
ＩＮＴを出力してダウンカウンタ１６のカウントの終了
を通知する。なお、５０は制御信号生成回路（制御信号
生成手段）であり、トグルフリップフロップ１８、出力
データレジスタ１９、出力バッファ２０ａ、２０ｂによ
って構成される。
【００１４】図３は動作制御レジスタ２４の構成を示す
図である。この動作制御レジスタ２４の第１ビットｂ0
にはタイマ装置２をイネーブルにするタイマイネーブル
信号ＴＥが格納される。このビットが「０」の場合には
タイマ装置２はカウントを停止し、「１」の場合にはカ
ウント動作を実行する。また第２ビットｂ1 にはタイマ
モード信号ＴＭが格納される。このビットが「０」の場
合にはタイマ装置２はワンショットモードで動作し、
「１」の場合にはタイマ装置２は連続カウントモードで
動作する。なお、ワンショットモードとはリロードレジ
スタ１７ａまたは１７ｂからのカウント初期値がロード
されてカウント動作が終了した場合にタイマ動作を停止
するモードであり、連続カウントモードは、リロードレ
ジスタ１７ａまたは１７ｂからのカウント初期値がロー
ドされてカウント動作が終了した場合に、再びリロード
レジスタ１７ａまたは１７ｂからカウント初期値をロー
ドして連続的にカウント動作を実行するモードである。
第３ビットｂ2 にはタイマ機能切換信号ＴＦが格納され
る。このビットが「０」の場合にはＣＰＵ１の制御のも
とでソフトウエアによりタイマ装置２の機能の切り換え
が行われ、「１」の場合には外部トリガＴＲＧからの信
号によってタイマ装置２の機能の切り換えが行われる。
第４ビットｂ3 には入力クロック切換信号ＴＣが格納さ
れる。このビットが「０」の場合には内部クロックφIN
が選択され、「１」の場合には外部クロックＥＸＴが選
択される。第５ビットｂ4 、第６ビットｂ5 にはダウン
カウンタ１６にリロードすべきリロードレジスタを選択
するリロードレジスタ選択信号ＴＲが格納される。第５
ビットｂ4 、第６ビットｂ5 に、それぞれ、「０」、
「０」が格納される場合にはリロードレジスタ１７ａが
選択される。第５ビットｂ4、第６ビットｂ5 に、それ
ぞれ、「１」、「０」が格納される場合にはリロードレ
ジスタ１７ｂが選択される。第５ビットｂ4 、第６ビッ
トｂ5 に、それぞれ、「０」、「１」が格納される場合
には、まず、リロードレジスタ１７ａが選択されてリロ
ード後、ダウンカウンタ１６のカウントが終了した時
に、引き続いてリロードレジスタ１７ｂが選択される。
第５ビットｂ4 、第６ビットｂ5 に、それぞれ、
「１」、「１」が格納される場合には、まず、リロード
レジスタ１７ｂが選択されてリロード後、ダウンカウン
タ１６のカウントが終了した時に、引き続いてリロード
レジスタ１７ａが選択される。第７ビットｂ6 には出力
パルス切換信号ＴＰが格納される。このビットが「０」
の場合には出力データレジスタ１９の出力が選択され、
「１」の場合にはトグルフリップフロップ１８の出力が
選択される。第８ビットｂ7 にはポート出力制御信号Ｔ
Ｏが格納される。このビットが「０」の場合にはタイマ
装置２の出力端子２２はオフとなり、「１」の場合には
出力バッファ２０ａ、２０ｂによって選択された信号は
出力端子２２から出力される。
図である。この動作制御レジスタ２４の第１ビットｂ0
にはタイマ装置２をイネーブルにするタイマイネーブル
信号ＴＥが格納される。このビットが「０」の場合には
タイマ装置２はカウントを停止し、「１」の場合にはカ
ウント動作を実行する。また第２ビットｂ1 にはタイマ
モード信号ＴＭが格納される。このビットが「０」の場
合にはタイマ装置２はワンショットモードで動作し、
「１」の場合にはタイマ装置２は連続カウントモードで
動作する。なお、ワンショットモードとはリロードレジ
スタ１７ａまたは１７ｂからのカウント初期値がロード
されてカウント動作が終了した場合にタイマ動作を停止
するモードであり、連続カウントモードは、リロードレ
ジスタ１７ａまたは１７ｂからのカウント初期値がロー
ドされてカウント動作が終了した場合に、再びリロード
レジスタ１７ａまたは１７ｂからカウント初期値をロー
ドして連続的にカウント動作を実行するモードである。
第３ビットｂ2 にはタイマ機能切換信号ＴＦが格納され
る。このビットが「０」の場合にはＣＰＵ１の制御のも
とでソフトウエアによりタイマ装置２の機能の切り換え
が行われ、「１」の場合には外部トリガＴＲＧからの信
号によってタイマ装置２の機能の切り換えが行われる。
第４ビットｂ3 には入力クロック切換信号ＴＣが格納さ
れる。このビットが「０」の場合には内部クロックφIN
が選択され、「１」の場合には外部クロックＥＸＴが選
択される。第５ビットｂ4 、第６ビットｂ5 にはダウン
カウンタ１６にリロードすべきリロードレジスタを選択
するリロードレジスタ選択信号ＴＲが格納される。第５
ビットｂ4 、第６ビットｂ5 に、それぞれ、「０」、
「０」が格納される場合にはリロードレジスタ１７ａが
選択される。第５ビットｂ4、第６ビットｂ5 に、それ
ぞれ、「１」、「０」が格納される場合にはリロードレ
ジスタ１７ｂが選択される。第５ビットｂ4 、第６ビッ
トｂ5 に、それぞれ、「０」、「１」が格納される場合
には、まず、リロードレジスタ１７ａが選択されてリロ
ード後、ダウンカウンタ１６のカウントが終了した時
に、引き続いてリロードレジスタ１７ｂが選択される。
第５ビットｂ4 、第６ビットｂ5 に、それぞれ、
「１」、「１」が格納される場合には、まず、リロード
レジスタ１７ｂが選択されてリロード後、ダウンカウン
タ１６のカウントが終了した時に、引き続いてリロード
レジスタ１７ａが選択される。第７ビットｂ6 には出力
パルス切換信号ＴＰが格納される。このビットが「０」
の場合には出力データレジスタ１９の出力が選択され、
「１」の場合にはトグルフリップフロップ１８の出力が
選択される。第８ビットｂ7 にはポート出力制御信号Ｔ
Ｏが格納される。このビットが「０」の場合にはタイマ
装置２の出力端子２２はオフとなり、「１」の場合には
出力バッファ２０ａ、２０ｂによって選択された信号は
出力端子２２から出力される。
【００１５】図４は出力データレジスタ１９のレジスタ
構成を示す図である。図に示すように、出力データレジ
スタ１９はｂ0 からｂn の（ｎ＋１）ビットのデータが
予め格納されている。図５はアンダーフロー信号ＵＤＦ
の出力回数と出力データレジスタ１９から出力されるビ
ット信号との関係を示す表である。図に示すように、ア
ンダーフロー信号が出力される度に出力データレジスタ
１９から順に１ビットずつデータが出力される。
構成を示す図である。図に示すように、出力データレジ
スタ１９はｂ0 からｂn の（ｎ＋１）ビットのデータが
予め格納されている。図５はアンダーフロー信号ＵＤＦ
の出力回数と出力データレジスタ１９から出力されるビ
ット信号との関係を示す表である。図に示すように、ア
ンダーフロー信号が出力される度に出力データレジスタ
１９から順に１ビットずつデータが出力される。
【００１６】次に動作について説明する。なお、以下の
動作説明においてはエンジンの燃料噴射制御にこの発明
のタイマ装置を有するシングルチップマイクロコンピュ
ータを適用した場合について説明する。
動作説明においてはエンジンの燃料噴射制御にこの発明
のタイマ装置を有するシングルチップマイクロコンピュ
ータを適用した場合について説明する。
【００１７】図６は制御対象であるエンジンのクランク
角とエンジンの状態を示す図である。図に示すように、
クランクが一回転するにつれてピストンは吸気、圧縮を
繰り返す。そして吸気サイクル時に適正なクランク角位
置で燃料噴射を行おうとする場合を考える。図７はこの
場合のカウンタのカウント値と時間を示すグラフであ
る。同図に示すように、エンジン制御を実行する場合に
は、入力側カウント動作である１度角信号のパルスを計
測する事と、この計測に引き続いて、出力側カウント動
作である燃料噴射期間の計測が必要になる。この実施の
形態では、カウンタを１つで実現することが可能であ
る。また、クランクが吸気前に上死点に達したことを示
す吸気前上死点検出信号が外部イベント発生の信号であ
る外部トリガＴＲＧとして入力端子１２から入力され、
クランクの１°角信号が外部クロックＥＸＴとして入力
端子１３から入力される。さらにエンジンの燃料噴射の
実行を示す信号ＰＯＵＴが出力端子２２から出力され
る。
角とエンジンの状態を示す図である。図に示すように、
クランクが一回転するにつれてピストンは吸気、圧縮を
繰り返す。そして吸気サイクル時に適正なクランク角位
置で燃料噴射を行おうとする場合を考える。図７はこの
場合のカウンタのカウント値と時間を示すグラフであ
る。同図に示すように、エンジン制御を実行する場合に
は、入力側カウント動作である１度角信号のパルスを計
測する事と、この計測に引き続いて、出力側カウント動
作である燃料噴射期間の計測が必要になる。この実施の
形態では、カウンタを１つで実現することが可能であ
る。また、クランクが吸気前に上死点に達したことを示
す吸気前上死点検出信号が外部イベント発生の信号であ
る外部トリガＴＲＧとして入力端子１２から入力され、
クランクの１°角信号が外部クロックＥＸＴとして入力
端子１３から入力される。さらにエンジンの燃料噴射の
実行を示す信号ＰＯＵＴが出力端子２２から出力され
る。
【００１８】図８はタイマ装置２に入出力される信号を
示すタイミングチャート、図９は動作制御レジスタ２４
に格納される初期値、及び図８に示す状態に対応して値
が変化する様子を示す図である。
示すタイミングチャート、図９は動作制御レジスタ２４
に格納される初期値、及び図８に示す状態に対応して値
が変化する様子を示す図である。
【００１９】まず、ワンショットでダウンカウンタ１６
を入力側と出力側で使用する場合には図９に示すように
動作制御レジスタ２４の値を初期設定する。なお、初期
設定で、ビットｂ2 に格納されているタイマ機能切換信
号ＴＦが「１」、すなわち、外部トリガを選択している
ので、外部トリガＴＲＧである吸気前上死点検出信号が
「Ｈ」になると状態（１）に移る。状態（１）では、タ
イマ動作制御回路１１は動作制御レジスタ２４のビット
ｂ0 、ｂ3 をそれぞれ、「１」、「１」に書き換える。
すなわち、ダウンカウンタ１６のカウント動作を開始さ
せ、ダウンカウンタ１６の入力クロックとして外部クロ
ックＥＸＴを選択する。そして外部クロックＥＸＴに入
力された１°角信号をリロードレジスタ１７ａに予めセ
ットされているカウント初期値までカウントする。な
お、リロードレジスタ１７ｂのカウント初期値は、ＣＰ
Ｕ１の制御によってあらかじめセットされており、次の
アンダーフロー信号ＵＤＦでタイマ動作制御回路１１に
よりＴＲ２信号ですぐにリロードが発生し、カウント初
期値がセットされる。
を入力側と出力側で使用する場合には図９に示すように
動作制御レジスタ２４の値を初期設定する。なお、初期
設定で、ビットｂ2 に格納されているタイマ機能切換信
号ＴＦが「１」、すなわち、外部トリガを選択している
ので、外部トリガＴＲＧである吸気前上死点検出信号が
「Ｈ」になると状態（１）に移る。状態（１）では、タ
イマ動作制御回路１１は動作制御レジスタ２４のビット
ｂ0 、ｂ3 をそれぞれ、「１」、「１」に書き換える。
すなわち、ダウンカウンタ１６のカウント動作を開始さ
せ、ダウンカウンタ１６の入力クロックとして外部クロ
ックＥＸＴを選択する。そして外部クロックＥＸＴに入
力された１°角信号をリロードレジスタ１７ａに予めセ
ットされているカウント初期値までカウントする。な
お、リロードレジスタ１７ｂのカウント初期値は、ＣＰ
Ｕ１の制御によってあらかじめセットされており、次の
アンダーフロー信号ＵＤＦでタイマ動作制御回路１１に
よりＴＲ２信号ですぐにリロードが発生し、カウント初
期値がセットされる。
【００２０】１°角信号のパルスをカウント初期値まで
カウントすると、ダウンカウンタ１６はカウントの終了
を示すアンダーフロー信号ＵＤＦを出力する。つまり、
吸気前上死点検出から一定数の１°角信号のパルスを検
出することで燃料噴射の時期がきたことを認識する。そ
して状態（２）に移行する。ダウンカウンタ１６が出力
したアンダーフロー信号ＵＤＦをタイマ動作制御回路１
１が検出し、タイマ動作制御回路１１は動作制御レジス
タ２４の入力クロック切換ビット信号ＴＣを「０」に切
り換える。このため、トランスミッションゲート１４ａ
がオフし、トランスミッションゲート１４ｂはオンにな
り、ダウンカウンタ１６に入力されるクロックは内部ク
ロックφINに変更される。ダウンカウンタ１６からのア
ンダーフロー信号ＵＤＦはさらにトグルフリップフロッ
プ１８、出力データレジスタ１９に送られる。なお、初
期設定で出力バッファ２０ａ、２０ｂによってトグルフ
リップフロップ１８が選択されるように出力パルス切換
ビット信号ＴＰが設定されているのでアンダーフロー信
号ＵＤＦによってトグルフリップフロップ１８の出力信
号は反転されて「Ｈ」レベルの信号が出力バッファ２１
を介して出力端子２２から出力される。「Ｈ」レベルの
信号がエンジンに供給されることでエンジンは燃料噴射
を開始する。燃料噴射はリロードレジスタ１７ｂで設定
されたカウント値をカウントし終わるまで継続する。そ
して、ダウンカウンタ１６がカウントを終了すると再び
アンダーフロー信号ＵＤＦを発生し、状態（３）に移行
する。状態（３）では、タイマ動作制御回路１１がアン
ダーフロー信号ＵＤＦを検出するとタイマ動作制御回路
１１はタイマーイネーブル信号ＴＥを「０」にしてタイ
マ動作を停止させる。そして、トグルフリップフロップ
１８にアンダーフロー信号ＵＤＦが入力されるとトグル
フリップフロップ１８の出力信号が反転し、「Ｌ」レベ
ルの信号が出力され、燃料噴射を停止させる。
カウントすると、ダウンカウンタ１６はカウントの終了
を示すアンダーフロー信号ＵＤＦを出力する。つまり、
吸気前上死点検出から一定数の１°角信号のパルスを検
出することで燃料噴射の時期がきたことを認識する。そ
して状態（２）に移行する。ダウンカウンタ１６が出力
したアンダーフロー信号ＵＤＦをタイマ動作制御回路１
１が検出し、タイマ動作制御回路１１は動作制御レジス
タ２４の入力クロック切換ビット信号ＴＣを「０」に切
り換える。このため、トランスミッションゲート１４ａ
がオフし、トランスミッションゲート１４ｂはオンにな
り、ダウンカウンタ１６に入力されるクロックは内部ク
ロックφINに変更される。ダウンカウンタ１６からのア
ンダーフロー信号ＵＤＦはさらにトグルフリップフロッ
プ１８、出力データレジスタ１９に送られる。なお、初
期設定で出力バッファ２０ａ、２０ｂによってトグルフ
リップフロップ１８が選択されるように出力パルス切換
ビット信号ＴＰが設定されているのでアンダーフロー信
号ＵＤＦによってトグルフリップフロップ１８の出力信
号は反転されて「Ｈ」レベルの信号が出力バッファ２１
を介して出力端子２２から出力される。「Ｈ」レベルの
信号がエンジンに供給されることでエンジンは燃料噴射
を開始する。燃料噴射はリロードレジスタ１７ｂで設定
されたカウント値をカウントし終わるまで継続する。そ
して、ダウンカウンタ１６がカウントを終了すると再び
アンダーフロー信号ＵＤＦを発生し、状態（３）に移行
する。状態（３）では、タイマ動作制御回路１１がアン
ダーフロー信号ＵＤＦを検出するとタイマ動作制御回路
１１はタイマーイネーブル信号ＴＥを「０」にしてタイ
マ動作を停止させる。そして、トグルフリップフロップ
１８にアンダーフロー信号ＵＤＦが入力されるとトグル
フリップフロップ１８の出力信号が反転し、「Ｌ」レベ
ルの信号が出力され、燃料噴射を停止させる。
【００２１】次に、再び吸気前上死点検出信号が「Ｈ」
レベルになると、上述した状態（１）、（２）、（３）
を繰り返す。
レベルになると、上述した状態（１）、（２）、（３）
を繰り返す。
【００２２】以上説明したように、この実施の形態１の
タイマ装置では、クランクが上死点に達したという外部
イベントの発生を検出すると、予め決められた設定の動
作が実行されるように構成しているので、少ないカウン
タ数であってもＣＰＵ１に余分な負担をかけずに多様な
制御が可能になる。
タイマ装置では、クランクが上死点に達したという外部
イベントの発生を検出すると、予め決められた設定の動
作が実行されるように構成しているので、少ないカウン
タ数であってもＣＰＵ１に余分な負担をかけずに多様な
制御が可能になる。
【００２３】実施の形態２．図１０はこの発明の実施の
形態２のタイマ装置を示すブロック図である。図におい
て、図２と同一部分には同一符号を付し、重複する説明
は省略する。また、図１０に示すタイマ装置２ａは図１
のシングルチップマイクロコンピュータのタイマ装置２
と交換して使用する事が可能なものである。図１０にお
いて、１１ａはタイマ装置２ａの動作を制御するタイマ
動作制御回路、１６ａはトランスミッションゲート１５
からの出力信号をカウントするダウンカウンタ、１７ｃ
はＣＰＵ１から転送されてくるカウント初期値を格納
し、格納したカウント初期値をダウンカウンタ１６ａに
ロードするリロードレジスタ、１９ａはダウンカウンタ
１６ａがアンダーフロー信号ＵＤＦを出力する毎に予め
格納しているデータ列を出力する出力データレジスタ、
２４ａはタイマ動作制御回路１１に設けられたタイマ装
置２ａの制御のための動作制御レジスタである。なお、
出力データレジスタ１９ａはタイマ装置２ａの動作モー
ドが切り換わったときに出力データレジスタ１９ａの出
力データ値を先頭データにリセットする機能を有してい
る。そして、タイマ動作制御回路１１ａが出力するリセ
ット信号ＲＳが出力データレジスタ１９ａに入力される
ことによって出力データレジスタ１９ａのリセットが実
行される。出力データレジスタ１９ａは４ビットのデー
タ長であり、初期状態からの動作時、及びタイマモード
が切り換わるとビットｂ3 が最初の出力にセットされ、
アンダーフロー信号ＵＤＦが出力される毎にビットｂ
2 、ビットｂ1 、ビットｂ0 が出力される。
形態２のタイマ装置を示すブロック図である。図におい
て、図２と同一部分には同一符号を付し、重複する説明
は省略する。また、図１０に示すタイマ装置２ａは図１
のシングルチップマイクロコンピュータのタイマ装置２
と交換して使用する事が可能なものである。図１０にお
いて、１１ａはタイマ装置２ａの動作を制御するタイマ
動作制御回路、１６ａはトランスミッションゲート１５
からの出力信号をカウントするダウンカウンタ、１７ｃ
はＣＰＵ１から転送されてくるカウント初期値を格納
し、格納したカウント初期値をダウンカウンタ１６ａに
ロードするリロードレジスタ、１９ａはダウンカウンタ
１６ａがアンダーフロー信号ＵＤＦを出力する毎に予め
格納しているデータ列を出力する出力データレジスタ、
２４ａはタイマ動作制御回路１１に設けられたタイマ装
置２ａの制御のための動作制御レジスタである。なお、
出力データレジスタ１９ａはタイマ装置２ａの動作モー
ドが切り換わったときに出力データレジスタ１９ａの出
力データ値を先頭データにリセットする機能を有してい
る。そして、タイマ動作制御回路１１ａが出力するリセ
ット信号ＲＳが出力データレジスタ１９ａに入力される
ことによって出力データレジスタ１９ａのリセットが実
行される。出力データレジスタ１９ａは４ビットのデー
タ長であり、初期状態からの動作時、及びタイマモード
が切り換わるとビットｂ3 が最初の出力にセットされ、
アンダーフロー信号ＵＤＦが出力される毎にビットｂ
2 、ビットｂ1 、ビットｂ0 が出力される。
【００２４】図１１は動作制御レジスタ２４ａの構成を
示す図である。図に示すように、動作制御レジスタ２４
ａは図３に示す動作制御レジスタ２４の第４ビットｂ3
から第７ビットｂ6 を未使用としたものである。
示す図である。図に示すように、動作制御レジスタ２４
ａは図３に示す動作制御レジスタ２４の第４ビットｂ3
から第７ビットｂ6 を未使用としたものである。
【００２５】次に動作について説明する。図１２は入力
端子１２に入力される外部イベント信号である外部トリ
ガＴＲＧ、ダウンカウンタ１６ａが出力するアンダーフ
ロー信号ＵＤＦ、出力データレジスタ１９ａの出力信
号、タイマモードの変化を示す図である。図１２に示す
ように、この実施の形態では連続カウントモードで動作
している場合を考える。すなわち、動作制御レジスタ２
４ａの第２ビットｂ1 のタイマモード信号ＴＭが「１」
の場合であるとする。この連続カウントモードでは、ビ
ットｂ3 、ｂ2 、ｂ1、ｂ0 、ｂ3 、．．．の順で出力
データレジスタ１９ａから連続的にデータが出力されて
いる。この連続カウントモード中に、外部イベントの発
生があった場合、すなわち、外部イベントの発生を示す
信号が入力端子１２から入力されたときにタイマ動作制
御回路１１ａは動作制御レジスタ２４ａの第２ビットｂ
1 に格納されているタイマモード信号ＴＭを「０」にす
る。これにより、タイマ装置２ａはワンショットモード
の動作を実行する。モードが変更されるとタイマ動作制
御回路１１ａは出力データレジスタ１９ａにリセット信
号ＲＳを出力する。このため出力データレジスタ１９ａ
はリセットされて、直前の値にかかわらず、ビットｂ3
から順にデータを出力するように動作する。図１２の例
では、外部イベントの発生直前はビットｂ2 が出力され
ているが、外部イベント発生後は出力データレジスタ１
９ａはアンダーフロー信号ＵＤＦの発生毎にビットｂ
3 、ビットｂ2、ビットｂ1 、ビットｂ0 を出力する。
なお、ビットｂ0 まで出力するとタイマ動作制御回路１
１ａは動作制御レジスタ２４ａのタイマイネーブル信号
ＴＥを「０」にしてタイマ動作を停止する。なお、タイ
マ動作制御回路１１にワンショット動作時のアンダーフ
ロー信号ＵＤＦ回数を指定できる回路を加えることで、
ビットｂ0 まで全て出力せずに所定数、例えば、１、
２、または３個のデータを出力したらタイマ動作を停止
するようにもできる。
端子１２に入力される外部イベント信号である外部トリ
ガＴＲＧ、ダウンカウンタ１６ａが出力するアンダーフ
ロー信号ＵＤＦ、出力データレジスタ１９ａの出力信
号、タイマモードの変化を示す図である。図１２に示す
ように、この実施の形態では連続カウントモードで動作
している場合を考える。すなわち、動作制御レジスタ２
４ａの第２ビットｂ1 のタイマモード信号ＴＭが「１」
の場合であるとする。この連続カウントモードでは、ビ
ットｂ3 、ｂ2 、ｂ1、ｂ0 、ｂ3 、．．．の順で出力
データレジスタ１９ａから連続的にデータが出力されて
いる。この連続カウントモード中に、外部イベントの発
生があった場合、すなわち、外部イベントの発生を示す
信号が入力端子１２から入力されたときにタイマ動作制
御回路１１ａは動作制御レジスタ２４ａの第２ビットｂ
1 に格納されているタイマモード信号ＴＭを「０」にす
る。これにより、タイマ装置２ａはワンショットモード
の動作を実行する。モードが変更されるとタイマ動作制
御回路１１ａは出力データレジスタ１９ａにリセット信
号ＲＳを出力する。このため出力データレジスタ１９ａ
はリセットされて、直前の値にかかわらず、ビットｂ3
から順にデータを出力するように動作する。図１２の例
では、外部イベントの発生直前はビットｂ2 が出力され
ているが、外部イベント発生後は出力データレジスタ１
９ａはアンダーフロー信号ＵＤＦの発生毎にビットｂ
3 、ビットｂ2、ビットｂ1 、ビットｂ0 を出力する。
なお、ビットｂ0 まで出力するとタイマ動作制御回路１
１ａは動作制御レジスタ２４ａのタイマイネーブル信号
ＴＥを「０」にしてタイマ動作を停止する。なお、タイ
マ動作制御回路１１にワンショット動作時のアンダーフ
ロー信号ＵＤＦ回数を指定できる回路を加えることで、
ビットｂ0 まで全て出力せずに所定数、例えば、１、
２、または３個のデータを出力したらタイマ動作を停止
するようにもできる。
【００２６】従って、この実施の形態２によれば、制御
系の動作停止後、ある一定期間タイマ動作を行ってから
停止するので、出力制御していたタイマをいきなり停止
させたくないような制御をする場合に適する。
系の動作停止後、ある一定期間タイマ動作を行ってから
停止するので、出力制御していたタイマをいきなり停止
させたくないような制御をする場合に適する。
【００２７】実施の形態３．図１３はこの発明の実施の
形態３のタイマ装置を示すブロック図である。図におい
て、図２と同一部分には同一符号を付し、重複する説明
は省略する。図１３において、２ｂはこの実施の形態３
のタイマ装置、１１ｂはタイマ装置２ｂの動作を制御す
るタイマ動作制御回路、１９ｂはダウンカウンタ１６が
アンダーフロー信号ＵＤＦを出力する毎に予め格納して
いるデータ列を出力する出力データレジスタである。出
力データレジスタ１９ｂはタイマ装置２ｂの動作モード
が切り換わったときに出力データレジスタ１９ｂの出力
データを先頭ビットにリセットする機能を有している。
そして、タイマ動作制御回路１１ｂが出力するリセット
信号ＲＳが出力データレジスタ１９ｂに入力されること
によって出力データレジスタ１９ｂのリセットが実行さ
れる。出力データレジスタ１９ｂは４ビットのデータ長
であり、初期状態及びタイマモードが切り換わるとビッ
トｂ3 が最初の出力にセットされ、アンダーフロー信号
ＵＤＦが出力される毎にビットｂ2 、ビットｂ1 、ビッ
トｂ0 が出力される。なお、５０ｂは制御信号生成回路
（制御信号生成手段）であり、トグルフリップフロップ
１８、出力データレジスタ１９ｂ、出力バッファ２０
ａ、２０ｂによって構成される。
形態３のタイマ装置を示すブロック図である。図におい
て、図２と同一部分には同一符号を付し、重複する説明
は省略する。図１３において、２ｂはこの実施の形態３
のタイマ装置、１１ｂはタイマ装置２ｂの動作を制御す
るタイマ動作制御回路、１９ｂはダウンカウンタ１６が
アンダーフロー信号ＵＤＦを出力する毎に予め格納して
いるデータ列を出力する出力データレジスタである。出
力データレジスタ１９ｂはタイマ装置２ｂの動作モード
が切り換わったときに出力データレジスタ１９ｂの出力
データを先頭ビットにリセットする機能を有している。
そして、タイマ動作制御回路１１ｂが出力するリセット
信号ＲＳが出力データレジスタ１９ｂに入力されること
によって出力データレジスタ１９ｂのリセットが実行さ
れる。出力データレジスタ１９ｂは４ビットのデータ長
であり、初期状態及びタイマモードが切り換わるとビッ
トｂ3 が最初の出力にセットされ、アンダーフロー信号
ＵＤＦが出力される毎にビットｂ2 、ビットｂ1 、ビッ
トｂ0 が出力される。なお、５０ｂは制御信号生成回路
（制御信号生成手段）であり、トグルフリップフロップ
１８、出力データレジスタ１９ｂ、出力バッファ２０
ａ、２０ｂによって構成される。
【００２８】この実施の形態３のタイマ装置２ｂは図１
のシングルチップマイクロコンピュータのタイマ装置２
と交換して使用する事が可能なものである。なお、動作
制御レジスタ２４は実施の形態１において説明した図３
に示すものと同一のものであるので重複する説明は省略
する。
のシングルチップマイクロコンピュータのタイマ装置２
と交換して使用する事が可能なものである。なお、動作
制御レジスタ２４は実施の形態１において説明した図３
に示すものと同一のものであるので重複する説明は省略
する。
【００２９】次に動作について説明する。動作制御レジ
スタ２４のタイマモード信号ＴＭを「１」とし、入力ク
ロック切換信号ＴＣを「０」とすると内部クロックφIN
の入力による連続カウントモードが実行される。このと
き、実施の形態３の図１２で説明したように入力端子１
２から外部イベントの発生を示す信号が入力されると、
タイマ装置２ｂは連続カウントモードからワンショット
モードに変更される。
スタ２４のタイマモード信号ＴＭを「１」とし、入力ク
ロック切換信号ＴＣを「０」とすると内部クロックφIN
の入力による連続カウントモードが実行される。このと
き、実施の形態３の図１２で説明したように入力端子１
２から外部イベントの発生を示す信号が入力されると、
タイマ装置２ｂは連続カウントモードからワンショット
モードに変更される。
【００３０】このとき出力パルス切換信号ＴＰが「１」
の場合にはトグルフリップフロップ１８の出力、すなわ
ち、「Ｈ」、「Ｌ」信号が順次反転する信号が所定の数
だけ出力端子２２から出力された後、タイマ動作制御回
路１１ｂは動作制御レジスタ２４のタイマイネーブル信
号ＴＥを「０」にしてカウント動作を停止させる。一
方、出力パルス切換信号ＴＰが「０」の場合には、出力
データレジスタ１９ｂに格納されているデータが順次１
回ずつ出力された後、タイマ動作制御回路１１ｂは動作
制御レジスタ２４のタイマイネーブル信号ＴＥを「０」
にしてカウント動作を停止させる。なお、出力データレ
ジスタ１９ｂに格納されているデータが所定の数だけ出
力された時点でカウント動作を停止させるようにしても
よい。
の場合にはトグルフリップフロップ１８の出力、すなわ
ち、「Ｈ」、「Ｌ」信号が順次反転する信号が所定の数
だけ出力端子２２から出力された後、タイマ動作制御回
路１１ｂは動作制御レジスタ２４のタイマイネーブル信
号ＴＥを「０」にしてカウント動作を停止させる。一
方、出力パルス切換信号ＴＰが「０」の場合には、出力
データレジスタ１９ｂに格納されているデータが順次１
回ずつ出力された後、タイマ動作制御回路１１ｂは動作
制御レジスタ２４のタイマイネーブル信号ＴＥを「０」
にしてカウント動作を停止させる。なお、出力データレ
ジスタ１９ｂに格納されているデータが所定の数だけ出
力された時点でカウント動作を停止させるようにしても
よい。
【００３１】以上のように、この実施の形態によれば、
制御系の動作停止後、ある一定期間タイマ動作を行って
から停止するので、出力制御していたタイマをいきなり
停止させたくないような制御をする場合に適する。
制御系の動作停止後、ある一定期間タイマ動作を行って
から停止するので、出力制御していたタイマをいきなり
停止させたくないような制御をする場合に適する。
【００３２】実施の形態４．図１４はこの発明の実施の
形態４のタイマ装置を示すブロック図である。図におい
て、図２と同一部分には同一符号を付し、重複する説明
は省略する。図１４において、２ｃはこの実施の形態４
のタイマ装置、１１ｃはタイマ装置２ｃの動作を制御す
るタイマ動作制御回路である。実施の形態１のタイマ動
作制御回路１１は、入力端子１２に外部イベントが発生
したことを示す信号が入力されたときにワンショットモ
ードによってカウント動作が始まるように動作した。こ
の実施の形態のタイマ動作制御回路１１ｃは入力端子１
２からの外部イベント発生の入力があったときにパルス
幅変調ＰＷＭの信号を出力端子２２から出力する機能を
有している。なお、この実施の形態のタイマ装置２ｃは
図１のシングルチップマイクロコンピュータのタイマ装
置２と交換して使用する事が可能なものである。なお、
動作制御レジスタ２４は実施の形態１において説明した
図３に示すものと同一であるので重複する説明は省略す
る。
形態４のタイマ装置を示すブロック図である。図におい
て、図２と同一部分には同一符号を付し、重複する説明
は省略する。図１４において、２ｃはこの実施の形態４
のタイマ装置、１１ｃはタイマ装置２ｃの動作を制御す
るタイマ動作制御回路である。実施の形態１のタイマ動
作制御回路１１は、入力端子１２に外部イベントが発生
したことを示す信号が入力されたときにワンショットモ
ードによってカウント動作が始まるように動作した。こ
の実施の形態のタイマ動作制御回路１１ｃは入力端子１
２からの外部イベント発生の入力があったときにパルス
幅変調ＰＷＭの信号を出力端子２２から出力する機能を
有している。なお、この実施の形態のタイマ装置２ｃは
図１のシングルチップマイクロコンピュータのタイマ装
置２と交換して使用する事が可能なものである。なお、
動作制御レジスタ２４は実施の形態１において説明した
図３に示すものと同一であるので重複する説明は省略す
る。
【００３３】次に動作について説明する。初期設定にお
いて、動作制御レジスタ２４のリロードレジスタ選択信
号ＴＲは「０」、「０」であり、リロードレジスタ１７
ａが選択されているものとする。また、出力パルス切換
信号ＴＰは「０」であり、出力データレジスタ１９が選
択されているものとする。さらに、タイマモード信号Ｔ
Ｍを「１」として連続カウントモードを選択していると
する。
いて、動作制御レジスタ２４のリロードレジスタ選択信
号ＴＲは「０」、「０」であり、リロードレジスタ１７
ａが選択されているものとする。また、出力パルス切換
信号ＴＰは「０」であり、出力データレジスタ１９が選
択されているものとする。さらに、タイマモード信号Ｔ
Ｍを「１」として連続カウントモードを選択していると
する。
【００３４】このとき、タイマ機能切換信号ＴＦを
「１」にしておくと、外部イベント発生により、パルス
幅変調信号出力モードに移行する。このモードに入ると
タイマ動作制御回路１１ｃは出力パルス切換信号ＴＰを
「１」にしてトグルフリップフロップ１８を選択する。
そして、ＣＰＵ１からパルス幅変調信号のデータが、順
次、リロードレジスタ１７ａ、１７ｂに格納される。格
納されたデータはタイマ動作制御回路１１ｃからのリロ
ードレジスタ選択信号ＴＲ１、ＴＲ２により、順次、ダ
ウンカウンタ１６に格納される。ダウンカウンタ１６は
リロードレジスタ１７ａ、１７ｂからロードされたカウ
ント初期値からカウントダウンしてカウントが終了する
とアンダーフロー信号ＵＤＦを出力する。トグルフリッ
プフロップ１８はダウンカウンタ１６がアンダーフロー
信号ＵＤＦを出力する度にトグルフリップフロップ１８
の出力信号を反転する。従って、ＣＰＵ１からリロード
レジスタ１７ａ、１７ｂにロードされたデータの値に対
応する長さのパルスが出力端子２２から出力される。す
なわち、外部イベントの発生を示す信号が入力端子１２
に入力されると出力端子２２からＰＷＭ信号が出力され
るようになる。
「１」にしておくと、外部イベント発生により、パルス
幅変調信号出力モードに移行する。このモードに入ると
タイマ動作制御回路１１ｃは出力パルス切換信号ＴＰを
「１」にしてトグルフリップフロップ１８を選択する。
そして、ＣＰＵ１からパルス幅変調信号のデータが、順
次、リロードレジスタ１７ａ、１７ｂに格納される。格
納されたデータはタイマ動作制御回路１１ｃからのリロ
ードレジスタ選択信号ＴＲ１、ＴＲ２により、順次、ダ
ウンカウンタ１６に格納される。ダウンカウンタ１６は
リロードレジスタ１７ａ、１７ｂからロードされたカウ
ント初期値からカウントダウンしてカウントが終了する
とアンダーフロー信号ＵＤＦを出力する。トグルフリッ
プフロップ１８はダウンカウンタ１６がアンダーフロー
信号ＵＤＦを出力する度にトグルフリップフロップ１８
の出力信号を反転する。従って、ＣＰＵ１からリロード
レジスタ１７ａ、１７ｂにロードされたデータの値に対
応する長さのパルスが出力端子２２から出力される。す
なわち、外部イベントの発生を示す信号が入力端子１２
に入力されると出力端子２２からＰＷＭ信号が出力され
るようになる。
【００３５】このため、連続カウントモードで動作して
いるタイマ装置が外部イベントの発生を示す信号を受信
して、ＰＷＭ信号を出力する制御に用いるのに適してい
る。
いるタイマ装置が外部イベントの発生を示す信号を受信
して、ＰＷＭ信号を出力する制御に用いるのに適してい
る。
【００３６】
【発明の効果】以上のように、請求項１の発明によれ
ば、外部装置の状態の変化を示す状態変化信号に基づい
てカウンタのカウント動作を制御するように構成したの
で、より多様性のあるタイマ制御をＣＰＵに余分な負担
をかけずに実行できるという効果がある。
ば、外部装置の状態の変化を示す状態変化信号に基づい
てカウンタのカウント動作を制御するように構成したの
で、より多様性のあるタイマ制御をＣＰＵに余分な負担
をかけずに実行できるという効果がある。
【００３７】請求項２の発明によれば、外部装置の状態
変化信号が入力されたときに、第１のカウント初期値を
第１のレジスタからカウンタにロードしてカウント動作
を実行し、第１のカウント初期値のカウントが終了した
ときに第２のカウント初期値を第２のレジスタからカウ
ンタにロードしてカウント動作を実行するように構成し
たので、少ないカウンタでより多様性のあるタイマ制御
を実行できるという効果がある。
変化信号が入力されたときに、第１のカウント初期値を
第１のレジスタからカウンタにロードしてカウント動作
を実行し、第１のカウント初期値のカウントが終了した
ときに第２のカウント初期値を第２のレジスタからカウ
ンタにロードしてカウント動作を実行するように構成し
たので、少ないカウンタでより多様性のあるタイマ制御
を実行できるという効果がある。
【００３８】請求項３の発明によれば、外部装置の状態
の変化を示す信号がタイマ装置に入力されると外部装置
から出力されるパルス信号をカウンタに供給し、第１の
初期値のカウントの終了後は内部クロックがカウンタに
供給されるように構成したので、より多様性のあるタイ
マ制御を実行できるという効果がある。
の変化を示す信号がタイマ装置に入力されると外部装置
から出力されるパルス信号をカウンタに供給し、第１の
初期値のカウントの終了後は内部クロックがカウンタに
供給されるように構成したので、より多様性のあるタイ
マ制御を実行できるという効果がある。
【００３９】請求項４の発明によれば、カウンタが連続
カウントモードで動作している場合に、外部装置の状態
の変化を示す信号が入力されると、カウンタのモードを
連続カウントモードからワンショットモードに変更する
ように構成したので、より多様性のあるタイマ制御を実
行できるという効果がある。
カウントモードで動作している場合に、外部装置の状態
の変化を示す信号が入力されると、カウンタのモードを
連続カウントモードからワンショットモードに変更する
ように構成したので、より多様性のあるタイマ制御を実
行できるという効果がある。
【００４０】請求項５の発明によれば、外部装置の状態
の変化を示す信号が入力された場合に、出力データレジ
スタをリセットして格納されているデータの先頭データ
から所定の数のデータを出力した後、カウンタの動作を
停止させるように構成したので、連続カウントモードか
ら所定の処理を行って停止するタイマ制御に使用した場
合に特にＣＰＵ等に余分な負担をかけることなくタイマ
制御を実行できるという効果がある。
の変化を示す信号が入力された場合に、出力データレジ
スタをリセットして格納されているデータの先頭データ
から所定の数のデータを出力した後、カウンタの動作を
停止させるように構成したので、連続カウントモードか
ら所定の処理を行って停止するタイマ制御に使用した場
合に特にＣＰＵ等に余分な負担をかけることなくタイマ
制御を実行できるという効果がある。
【００４１】請求項６の発明によれば、カウンタが連続
カウントモードで動作している場合に、外部装置から状
態の変化を示す信号が入力されたときには、第１のカウ
ント初期値及び第２のカウント初期値の大きさに対応す
る幅のパルスを出力するように構成したので、連続カウ
ントモードからＰＷＭ信号を出力する場合に特にＣＰＵ
に余分な負担をかけることなくタイマ制御を実行できる
という効果がある。
カウントモードで動作している場合に、外部装置から状
態の変化を示す信号が入力されたときには、第１のカウ
ント初期値及び第２のカウント初期値の大きさに対応す
る幅のパルスを出力するように構成したので、連続カウ
ントモードからＰＷＭ信号を出力する場合に特にＣＰＵ
に余分な負担をかけることなくタイマ制御を実行できる
という効果がある。
【図１】 この発明の実施の形態１のタイマ装置が適用
されるシングルチップマイクロコンピュータの構成を示
すブロック図である。
されるシングルチップマイクロコンピュータの構成を示
すブロック図である。
【図２】 この発明の実施の形態１のタイマ装置の構成
を示す図である。
を示す図である。
【図３】 この発明の実施の形態１のタイマ装置の動作
制御レジスタの構成を示す図である。
制御レジスタの構成を示す図である。
【図４】 この発明の実施の形態１の出力データレジス
タのレジスタ構成を示す図である。
タのレジスタ構成を示す図である。
【図５】 この発明の実施の形態１においてアンダーフ
ロー信号の出力回数と出力データレジスタから出力され
るビット信号との関係を示す表図である。
ロー信号の出力回数と出力データレジスタから出力され
るビット信号との関係を示す表図である。
【図６】 この発明の実施の形態１において制御対象で
あるエンジンのクランク角とエンジンの状態を示す図で
ある。
あるエンジンのクランク角とエンジンの状態を示す図で
ある。
【図７】 図６に示す場合のカウンタのカウント値と時
間を示すグラフ図である。
間を示すグラフ図である。
【図８】 タイマ装置に入出力される信号を示すタイミ
ングチャートである。
ングチャートである。
【図９】 動作制御レジスタに格納される初期値、及び
図８に示す状態に対応して動作制御レジスタの値が変化
する様子を示す図である。
図８に示す状態に対応して動作制御レジスタの値が変化
する様子を示す図である。
【図１０】 この発明の実施の形態２のタイマ装置を示
すブロック図である。
すブロック図である。
【図１１】 この発明の実施の形態２の動作制御レジス
タの構成を示す図である。
タの構成を示す図である。
【図１２】 この発明の実施の形態２において入力端子
に入力される外部イベント信号である外部トリガ、ダウ
ンカウンタが出力するアンダーフロー信号、出力データ
レジスタの出力信号、タイマモードの変化を示す図であ
る。
に入力される外部イベント信号である外部トリガ、ダウ
ンカウンタが出力するアンダーフロー信号、出力データ
レジスタの出力信号、タイマモードの変化を示す図であ
る。
【図１３】 この発明の実施の形態３のタイマ装置を示
すブロック図である。
すブロック図である。
【図１４】 この発明の実施の形態４のタイマ装置を示
すブロック図である。
すブロック図である。
１１、１１ａ、１１ｂ、１１ｃ タイマ動作制御回路
（カウント動作制御手段）、１２ 入力端子（第２の入
力手段）、１３ 入力端子（第１の入力手段）、１４
ａ、１４ｂ トランスミッションゲート（信号選択手
段）、１６、１６ａダウンカウンタ（カウンタ）、１７
ａ リロードレジスタ（第１のレジスタ、カウント動作
制御手段）、１７ｂ リロードレジスタ（第２のレジス
タ、カウント動作制御手段）、１７ｃ リロードレジス
タ（カウント動作制御手段）、１９、１９ａ、１９ｂ
出力データレジスタ、５０、５０ｂ 制御信号生成回路
（制御信号生成手段）。
（カウント動作制御手段）、１２ 入力端子（第２の入
力手段）、１３ 入力端子（第１の入力手段）、１４
ａ、１４ｂ トランスミッションゲート（信号選択手
段）、１６、１６ａダウンカウンタ（カウンタ）、１７
ａ リロードレジスタ（第１のレジスタ、カウント動作
制御手段）、１７ｂ リロードレジスタ（第２のレジス
タ、カウント動作制御手段）、１７ｃ リロードレジス
タ（カウント動作制御手段）、１９、１９ａ、１９ｂ
出力データレジスタ、５０、５０ｂ 制御信号生成回路
（制御信号生成手段）。
Claims (6)
- 【請求項１】 外部装置に対して所定の制御を実行する
制御装置に用いられるタイマ装置において、前記外部装
置から出力されるパルス信号を入力する第１の入力手段
と、前記第１の入力手段によって入力されたパルス信号
のパルス数をロードされたカウント初期値だけカウント
し、カウント終了時にカウント終了信号を出力するカウ
ンタと、前記カウンタから出力されたカウント終了信号
に基づいて前記外部装置を制御する信号を生成する制御
信号生成手段と、前記外部装置の状態の変化を示す状態
変化信号を入力する第２の入力手段と、前記状態変化信
号に基づいて前記カウンタのカウント動作を制御するカ
ウント動作制御手段とを具備することを特徴とするタイ
マ装置。 - 【請求項２】 前記カウント動作制御手段は、前記カウ
ンタの第１のカウント初期値を格納する第１のレジスタ
と、前記カウンタの第２のカウント初期値を格納する第
２のレジスタとを有し、前記カウント動作制御手段は、
前記状態変化信号が前記第２の入力手段に入力されたと
きに、前記第１のカウント初期値を前記第１のレジスタ
から前記カウンタにロードして前記カウンタのカウント
動作を実行させ、前記第１のカウント初期値のカウント
が終了したときに前記第２のカウント初期値を前記第２
のレジスタから前記カウンタにロードして前記カウンタ
のカウント動作を実行させることを特徴とする請求項１
記載のタイマ装置。 - 【請求項３】 前記タイマ装置は前記外部装置から出力
される前記パルス信号と前記タイマ装置の内部クロック
とのうち１つを選択して前記カウンタに供給する信号選
択手段をさらに具備し、前記カウント動作制御手段は前
記状態変化信号が前記第２の入力手段に入力されたとき
には前記外部装置から出力される前記パルス信号が選択
され、前記カウンタが前記第１の初期値のカウントを終
了後は前記内部クロックが選択されるように前記信号選
択手段を制御することを特徴とする請求項２記載のタイ
マ装置。 - 【請求項４】 前記カウンタが連続カウントモードで動
作しているときに、前記第２の入力手段に前記状態変化
信号が入力された場合には前記カウント制御手段は前記
カウンタのモードを連続カウントモードからワンショッ
トモードに変更することを特徴とする請求項１記載のタ
イマ装置。 - 【請求項５】 前記制御信号生成手段は、前記カウンタ
からカウント終了信号が発生される毎に格納しているデ
ータを順次出力する出力データレジスタを具備し、前記
カウント動作制御手段は前記第２の入力手段に前記状態
変化信号が入力された場合に前記出力データレジスタを
リセットして前記格納されているデータの先頭データか
ら所定の数のデータを出力した後、前記カウンタの動作
を停止させるように前記カウンタを制御することを特徴
とする請求項４記載のタイマ装置。 - 【請求項６】 前記カウント動作制御手段は、前記カウ
ンタの第１のカウント初期値を格納する第１のレジスタ
と、前記カウンタの第２のカウント初期値を格納する第
２のレジスタとを有し、前記カウンタが連続カウントモ
ードで動作している場合に、前記第２の入力手段に前記
状態変化信号が入力されたときには前記カウント動作制
御手段は前記第１のレジスタに格納されている第１のカ
ウント初期値と前記第２のレジスタに格納されている第
２のカウント初期値とを、順次、前記カウンタにロード
し、前記制御信号生成手段は前記カウンタからカウント
終了信号が出力される度に前記制御信号生成手段の出力
信号を反転して前記第１のカウント初期値及び前記第２
のカウント初期値の大きさに対応する幅のパルスを生成
することによってパルス幅変調信号を出力することを特
徴とする請求項１記載のタイマ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229246A JPH0972238A (ja) | 1995-09-06 | 1995-09-06 | タイマ装置 |
| DE19600539A DE19600539C2 (de) | 1995-09-06 | 1996-01-09 | Taktgebervorrichtung |
| US08/587,033 US5724399A (en) | 1995-09-06 | 1996-01-16 | Timer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7229246A JPH0972238A (ja) | 1995-09-06 | 1995-09-06 | タイマ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0972238A true JPH0972238A (ja) | 1997-03-18 |
Family
ID=16889114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7229246A Pending JPH0972238A (ja) | 1995-09-06 | 1995-09-06 | タイマ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5724399A (ja) |
| JP (1) | JPH0972238A (ja) |
| DE (1) | DE19600539C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000303882A (ja) * | 1999-04-20 | 2000-10-31 | Mitsubishi Electric Corp | 燃料噴射制御装置 |
| JP2015507288A (ja) * | 2012-02-01 | 2015-03-05 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | タイムベース周辺機器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982841A (en) | 1995-11-13 | 1999-11-09 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit, pulse converting circuit and FM demodulating circuit |
| JP3638769B2 (ja) * | 1997-12-01 | 2005-04-13 | 株式会社ルネサステクノロジ | 通信制御装置 |
| US6002737A (en) * | 1998-06-02 | 1999-12-14 | Adaptec, Inc. | Timer using a single counter to track multiple time-outs |
| US6550015B1 (en) | 1999-02-10 | 2003-04-15 | Advanced Micro Devices Inc. | Scalable virtual timer architecture for efficiently implementing multiple hardware timers with minimal silicon overhead |
| FR2895101A1 (fr) * | 2005-12-16 | 2007-06-22 | St Microelectronics Sa | Dispositif multifonctionnel temporisateur/compteur d'evenements et procede de mise en oeuvre d'un tel dispositif. |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SU1377884A1 (ru) * | 1986-07-25 | 1988-02-28 | Войсковая часть 30895 | Устройство дл контрол работы оборудовани |
| US5012435A (en) * | 1988-11-17 | 1991-04-30 | International Business Machines Corporation | Multiple event timer circuit |
| US5126944A (en) * | 1988-11-17 | 1992-06-30 | Nec Corporation | Data processing apparatus for producing in sequence pulses having variable width at output ports |
| JP2600502B2 (ja) * | 1990-03-28 | 1997-04-16 | 日本電気株式会社 | 情報処理装置 |
| US5280619A (en) * | 1990-05-17 | 1994-01-18 | Texas Instruments Incorporated | System for accessing shared data using a serialization graph constructed from a history file showing completed locking dependencies between transactions |
| GB2269030A (en) * | 1992-07-25 | 1994-01-26 | Ibm | Elapsed time recording device |
-
1995
- 1995-09-06 JP JP7229246A patent/JPH0972238A/ja active Pending
-
1996
- 1996-01-09 DE DE19600539A patent/DE19600539C2/de not_active Expired - Fee Related
- 1996-01-16 US US08/587,033 patent/US5724399A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000303882A (ja) * | 1999-04-20 | 2000-10-31 | Mitsubishi Electric Corp | 燃料噴射制御装置 |
| JP2015507288A (ja) * | 2012-02-01 | 2015-03-05 | マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ | タイムベース周辺機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19600539A1 (de) | 1997-03-13 |
| US5724399A (en) | 1998-03-03 |
| DE19600539C2 (de) | 2003-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5355503A (en) | Event driven scanning of data input equipment using multi-input wake-up techniques | |
| JP2000504454A (ja) | 自己計時命令実行ユニットを有するデータ処理回路 | |
| JPH11143571A (ja) | データ処理装置 | |
| JPH0972238A (ja) | タイマ装置 | |
| EP0695987B1 (en) | Improved timer for a data processor | |
| JP2725205B2 (ja) | マイクロコントローラのカウンタ・タイマー回路 | |
| EP0459247A2 (en) | Event driven scanning of data input equipment using multi-input wake-up techniques | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPH06244739A (ja) | マルチプレクサ回路 | |
| US5935236A (en) | Microcomputer capable of outputting pulses | |
| US7945718B2 (en) | Microcontroller waveform generation | |
| JPH04156286A (ja) | マイクロコンピュータ | |
| JP2512119B2 (ja) | マイクロプロセッサ | |
| JPH05328734A (ja) | モータコントロール回路内蔵マイクロコンピュータ | |
| JPH0528076A (ja) | シリアルデータ通信装置とマイクロプロセツサ | |
| KR0152224B1 (ko) | 가변이 가능한 대기 상태 생성 장치 | |
| JP2002278645A (ja) | 集積回路 | |
| JP2517943B2 (ja) | タイマ装置 | |
| JP4156148B2 (ja) | タスクスケジューリング装置 | |
| JPH04308909A (ja) | パルス発生器 | |
| JPH033019A (ja) | タイマ | |
| JPH06121591A (ja) | マイクロコンピュータ | |
| JPH11242529A (ja) | クロック制御装置 | |
| JP2000252827A (ja) | Ａ／ｄ変換機能を内蔵したシングルチップマイクロコンピュータ | |
| JPH04143833A (ja) | マイクロコンピュータ用タイマ回路 |