JPH097391A - 半導体メモリ装置のヒューズ素子回路 - Google Patents

半導体メモリ装置のヒューズ素子回路

Info

Publication number
JPH097391A
JPH097391A JP8128289A JP12828996A JPH097391A JP H097391 A JPH097391 A JP H097391A JP 8128289 A JP8128289 A JP 8128289A JP 12828996 A JP12828996 A JP 12828996A JP H097391 A JPH097391 A JP H097391A
Authority
JP
Japan
Prior art keywords
fuse
signal
dummy
option change
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8128289A
Other languages
English (en)
Other versions
JP2868729B2 (ja
Inventor
Kook-Hwan Kweon
國煥 權
Hee-Choul Park
煕哲 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH097391A publication Critical patent/JPH097391A/ja
Application granted granted Critical
Publication of JP2868729B2 publication Critical patent/JP2868729B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 オプション変更信号を設定するヒューズの誤
切断をより確実に防いだヒューズ素子回路を提供し、歩
留りを向上させる。 【解決手段】 所定の入力条件で第１及び第２入力信号
が印加された場合に切断されるダミーヒューズを備え、
該ダミーヒューズ切断でダミー信号を発生するダミーヒ
ューズ部４００と、ダミー信号が発生され且つ第３入力
信号が所定の入力条件で印加された場合に切断されるヒ
ューズを備え、該ヒューズ切断で第１オプション変更信
号を発生する第１のヒューズ部５００と、を少なくとも
備える。オプション変更信号が複数の場合には、第１オ
プション変更信号が発生されず且つ第４入力信号が所定
の入力条件で印加された場合に切断されるヒューズを備
え、該ヒューズ切断で第２オプション変更信号を発生す
る第２のヒューズ部６００を更に備えるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体メモリ装置に
関するもので、特に、メモリの特定動作モードを指定す
るために使われる電気的に溶断可能なヒューズ素子回路
に関するものである。
【０００２】
【従来の技術】一般に、半導体メモリ装置では、メモリ
の動作を指定するための回路素子としてヒューズ素子が
広く使用される。例えば、不良救済用冗長回路における
不良アドレスの貯蔵を起動させる手段として用いられた
り、或いは、所定のテストモードを指定するための選択
手段等として用いられる。この場合のヒューズ素子は、
そのヒューズ切断状態に従って特定入力に対する指定出
力を発生するように動作する。このようなヒューズの切
断方法としては、レーザビーム照射による方法や溶断に
必要な電流を流すことによる電流切断法等がある。レー
ザビーム切断法はヒューズ素子が露出しているウェーハ
状態でのみ使用可能であり、パッケージ工程後には適用
できないという短所があるため、完製品状態でもヒュー
ズ切断可能な電流切断法が現在では広く使用されてい
る。
【０００３】図１に、従来のヒューズ素子回路のブロッ
ク図を示す。そして、図示の第１，第２の各ヒューズ部
をなす第１，第２の第１ヒューズ信号発生器１００，１
０１、第１，第２の第２ヒューズ信号発生器２００，２
０１、第１，第２のオプション変更信号発生器３００，
３０１の具体的回路図を、図３Ａ〜図３Ｃにそれぞれ示
してある。
【０００４】図示の回路で、第１及び第２或いは第３及
び第４入力信号を受けて第１，第２オプション変更信号
が発生されるためには、次のような入力信号条件が求め
られる。
【０００５】図３Ａに示す第１ヒューズ信号発生器１０
０，１０１は、多数のインバータ２，１０，１１と論理
ゲート３〜９とから構成され、入力信号１を論理演算し
て第１ヒューズ信号を出力する。この場合、入力信号１
が入力される端子ＰＩＮ１〜９において、ＰＩＮ１，
２，３，４，８，９が“ロウ”、ＰＩＮ５，６，７が
“ハイ”のときに第１ヒューズ信号が“ハイ”で出力さ
れる。また、図３Ｂに示す第２ヒューズ信号発生器２０
０，２０１は、ＮＡＮＤゲート２０，２８と、多数のイ
ンバータ２１〜２７，２９と、で構成され、第１ヒュー
ズ信号が発生され且つ第２入力信号が“ハイ”で入力さ
れるときに、第２ヒューズ信号を“ハイ”で出力する。
そして、図３Ｃに示すオプション変更信号発生器３０
０，３０１は、ヒューズ４９及びＮＭＯＳトランジスタ
５０で構成されるヒューズブロック４０を備え、保護用
にキャパシタ４１，４５、抵抗４２、ＮＭＯＳトランジ
スタ４３が設けられている。従って、発生された第２ヒ
ューズ信号が印加されるＮＭＯＳトランジスタ５０の導
通で瞬間的に電源電圧ＶＤＤによる大電流が流れ、ヒュ
ーズ４９が切断される。ヒューズ４９が切断されると、
多数のインバータ４４，４６〜４８に従って、ヒューズ
切断前に“ハイ”であったオプション変更信号は、“ロ
ウ”に変わって内部の機能変更を行う信号として出力さ
れる。
【０００６】
【発明が解決しようとする課題】上記のように、図３Ｃ
に示したヒューズ４９を切断してオプション変更信号を
動作モード変更信号として作用させるためには、第１〜
第４入力信号を入力条件に一致させなければならない。
ところが、このようなヒューズ素子回路では、各入力信
号にノイズがのり誤ってヒューズ切断条件が設定される
可能性があり、予定した動作モードと異なるモードが設
定されてしまい、歩留りの低下につながることがある。
【０００７】そこで本発明の目的は、誤動作によるヒュ
ーズ切断をより確実に防止可能なヒューズ素子回路を提
供することにある。これにより正確なオプション変更信
号を発生して歩留り向上に寄与するものである。
【０００８】
【課題を解決するための手段】この目的のために本発明
は、動作モードを設定するオプション変更信号を発生す
る半導体メモリ装置のヒューズ素子回路において、所定
の入力条件で入力信号が印加された場合に切断されるダ
ミーヒューズを備え、該ダミーヒューズ切断でダミー信
号を発生するダミーヒューズ部と、前記ダミー信号が発
生され且つ前記入力信号以外の入力信号が所定の入力条
件で印加された場合に切断されるヒューズを備え、該ヒ
ューズ切断で第１のオプション変更信号を発生する第１
のヒューズ部と、を備えることを特徴とする。
【０００９】そして更に、第１のヒューズ部からオプシ
ョン変更信号が発生されず且つダミーヒューズ部及び第
１のヒューズ部に使用の入力信号以外の入力信号が所定
の入力条件で印加された場合に切断されるヒューズを備
え、該ヒューズ切断で第２のオプション変更信号を発生
する第２のヒューズ部を更に備えることを特徴とする。
この場合に、第２のヒューズ部同様にして前段のヒュー
ズ部によるオプション変更信号及び前段のヒューズ部ま
でに使用の入力信号以外の入力信号に基づき異なるオプ
ション変更信号を発生する更なるヒューズ部を１以上備
えることを特徴とする。
【００１０】或いは、第１のヒューズ部同様にしてダミ
ーヒューズ部によるダミー信号とダミーヒューズ部及び
第１のヒューズ部に使用の入力信号以外の入力信号とに
基づき異なるオプション変更信号を発生する更なるヒュ
ーズ部を１以上備えることを特徴とする。或いはまた、
ダミーヒューズ部及び第１のヒューズ部の組合せを複数
備えることを特徴とする。
【００１１】また本発明の具体的一態様として、動作モ
ードを設定するオプション変更信号を発生する半導体メ
モリ装置のヒューズ素子回路において、第１入力信号に
基づき第１ヒューズ信号を出力する第１の第１ヒューズ
信号発生器と、該第１ヒューズ信号及び第２入力信号に
基づき第２ヒューズ信号を出力する第１の第２ヒューズ
信号発生器と、該第２ヒューズ信号に基づき切断される
ダミーヒューズをもち、該ダミーヒューズ切断でダミー
信号を出力するダミー信号発生器と、で構成されるダミ
ーヒューズ部、また、第３入力信号に基づき第１ヒュー
ズ信号を出力する第２の第１ヒューズ信号発生器と、該
第１ヒューズ信号及び前記ダミー信号に基づき第２ヒュ
ーズ信号を出力する第２の第２ヒューズ信号発生器と、
該第２ヒューズ信号に基づき切断されるヒューズをも
ち、該ヒューズ切断で第１オプション変更信号を出力す
る第１のオプション変更信号発生器と、で構成される第
１のヒューズ部、そして、第４入力信号に基づき第１ヒ
ューズ信号を出力する第３の第１ヒューズ信号発生器
と、該第１ヒューズ信号及び前記第１オプション変更信
号に基づき第２ヒューズ信号を出力する第３の第２ヒュ
ーズ信号発生器と、該第２ヒューズ信号に基づき切断さ
れるヒューズをもち、該ヒューズ切断で第２オプション
変更信号を出力する第２のオプション変更信号発生器
と、で構成される第２のヒューズ部を備えてなることを
特徴とするヒューズ素子回路を提供する。
【００１２】
【発明の実施の形態】以下、本発明の実施形態につき添
付図面を参照して詳細に説明する。図中の共通部分には
同じ符号を付して説明する。また、関連する公知事項に
ついては適宜説明を省略する。
【００１３】図２は、本発明によるオプション変更信号
をエネーブルさせるヒューズ素子回路のブロック図であ
る。同図に示すようにダミーヒューズ部４００が備えら
れており、このダミーヒューズ部４００は、第１入力信
号を入力とする第１の第１ヒューズ信号発生器１００
と、この第１の第１ヒューズ信号発生器１００による第
１ヒューズ信号及び第２入力信号を入力する第１の第２
ヒューズ信号発生器２００と、この第１の第２ヒューズ
信号発生器２００による第２ヒューズ信号を入力するダ
ミー信号発生器３００と、から構成されている。
【００１４】ダミーヒューズ部４００から出力されるダ
ミー信号は、第３入力信号を入力する第２の第１ヒュー
ズ信号発生器１０１による第１ヒューズ信号と共に第２
の第２ヒューズ信号発生器２０１へ入力される。この第
２の第２ヒューズ信号発生器２０１による第２ヒューズ
信号は、第１オプション変更信号を発生する第１のオプ
ション変更信号発生器３０１へ入力される。これによ
り、第１のヒューズ部５００から第１オプション変更信
号が発生される。そして、この第１のオプション変更信
号発生器３０１による第１オプション変更信号は、第４
入力信号を入力する第３の第１ヒューズ信号発生器１０
２による第１ヒューズ信号と共に第３の第２ヒューズ信
号発生器２０２へ入力される。この第３の第２ヒューズ
信号発生器２０２による第２ヒューズ信号が第２のオプ
ション変更信号発生器３０２へ入力され、これにより、
第２のヒューズ部６００から第２オプション変更信号が
出力されるようになっている。
【００１５】第１〜第３の第１ヒューズ信号発生器１０
０，１０１，１０２は図３Ａ同様の構成、第１〜第３の
第２ヒューズ信号発生器２００〜２０２は図３Ｂ同様の
構成、ダミー信号発生器３００及び第１，第２のオプシ
ョン変更信号発生器３０１，３０２は図３Ｃ同様の構成
をもつものである。
【００１６】この実施形態によれば、第１入力信号及び
第２入力信号の入力条件がダミー信号発生器３００のヒ
ューズ４９を切断させる条件であれば、そのヒューズ切
断によりダミーヒューズ部４００からダミー信号がエネ
ーブルされる。このエネーブルされたダミー信号は第２
の第２ヒューズ信号発生器２０１の入力信号として使用
され、これと共に第３入力信号が第１オプション変更信
号をエネーブルさせる条件で入力された場合に、第１の
オプション変更信号発生器３０１のヒューズ４９が切断
され、そのヒューズ切断により第１のヒューズ部５００
から第１オプション変更信号がエネーブルとなる。尚且
つ、第１オプション変更信号がエネーブルされなければ
これが第３の第１ヒューズ信号発生器２０２の入力信号
として使用され、このときに第４入力信号が第２オプシ
ョン変更信号のエネーブル条件で入力されると、第２の
オプション変更信号発生器３０２のヒューズ４９が切断
され、そのヒューズ切断により第２のヒューズ部６００
から第２オプション変更信号がエネーブルとなる。
【００１７】従って、ノイズによる誤動作を防ぐための
ダミーヒューズ部４００によるダミー信号がエネーブル
状態にならなければ、第３入力信号が第１のオプション
変更信号発生器３０１のヒューズ切断条件で入力された
としてもヒューズ４９は切られない。また、第１オプシ
ョン変更信号がエネーブルにある場合には、第４入力信
号が第２のオプション変更信号発生器３０２のヒューズ
切断条件で入力されてもヒューズ４９は切られない。加
えて、もしダミーヒューズ部４００に対する第１及び第
２入力信号がダミー信号をエネーブルさせるヒューズ４
９の切断条件で誤って入力されても、第１のオプション
変更信号発生器３０１のヒューズ４９を切断するために
は、第３入力信号がヒューズ切断条件にならなければな
らないようになっている。つまり、ノイズ耐性が向上す
る。
【００１８】ここでは、本発明について図面を中心に例
をあげて説明したが、本発明はこれに限られるものでは
なく、本発明の技術的思想内では各種多様な変形が可能
であることは、容易に理解できるものである。
【００１９】例えば、ダミーヒューズ部４００及び第１
のヒューズ部５００の組合せを複数設けることも可能で
あるし、ダミーヒューズ部４００によるダミー信号を第
１，第２のヒューズ部５００，６００の両方へ並列に入
力することも可能である。また或いは、後続する第２の
ヒューズ部６００以降を複数段設けることも可能であ
る。
【００２０】
【発明の効果】本発明によれば、入力信号に応じてダミ
ー信号を発生するダミーヒューズ部を設けて、これによ
るダミー信号がなければオプション変更信号用のヒュー
ズ切断が行われないようにしたことで、従来よりもノイ
ズ耐性に優れ、正確にオプション変更信号を発生させら
れるようになる。従って、正確なオプション変更信号の
提供によりデバイスの歩留りを向上させることができ
る。
【図面の簡単な説明】
【図１】従来のヒューズ素子回路のブロック図。
【図２】本発明によるヒューズ素子回路のブロック図。
【図３】図１及び図２に示すヒューズ素子回路の具体的
回路例を示す回路図。
【符号の説明】
１００，１０１，１０２ 第１ヒューズ信号発生器 ２００，２０１，２０２ 第２ヒューズ信号発生器 ３００ ダミー信号発生器 ３０１，３０２ オプション変更信号発生器 ４００ ダミーヒューズ部 ５００，６００ ヒューズ部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 動作モードを設定するオプション変更信
    号を発生する半導体メモリ装置のヒューズ素子回路にお
    いて、 所定の入力条件で入力信号が印加された場合に切断され
    るダミーヒューズを備え、該ダミーヒューズ切断でダミ
    ー信号を発生するダミーヒューズ部と、前記ダミー信号
    が発生され且つ前記入力信号以外の入力信号が所定の入
    力条件で印加された場合に切断されるヒューズを備え、
    該ヒューズ切断で第１のオプション変更信号を発生する
    第１のヒューズ部と、を備えたことを特徴とするヒュー
    ズ素子回路。
  2. 【請求項２】 第１のヒューズ部からオプション変更信
    号が発生されず且つダミーヒューズ部及び第１のヒュー
    ズ部に使用の入力信号以外の入力信号が所定の入力条件
    で印加された場合に切断されるヒューズを備え、該ヒュ
    ーズ切断で第２のオプション変更信号を発生する第２の
    ヒューズ部を更に備える請求項１記載のヒューズ素子回
    路。
  3. 【請求項３】 第２のヒューズ部同様にして前段のヒュ
    ーズ部によるオプション変更信号及び前段のヒューズ部
    までに使用の入力信号以外の入力信号に基づき異なるオ
    プション変更信号を発生する更なるヒューズ部を１以上
    備える請求項２記載のヒューズ素子回路。
  4. 【請求項４】 第１のヒューズ部同様にしてダミーヒュ
    ーズ部によるダミー信号とダミーヒューズ部及び第１の
    ヒューズ部に使用の入力信号以外の入力信号とに基づき
    異なるオプション変更信号を発生する更なるヒューズ部
    を１以上備える請求項１記載のヒューズ素子回路。
  5. 【請求項５】 ダミーヒューズ部及び第１のヒューズ部
    の組合せを複数備える請求項１記載のヒューズ素子回
    路。
  6. 【請求項６】 動作モードを設定するオプション変更信
    号を発生する半導体メモリ装置のヒューズ素子回路にお
    いて、 第１入力信号に基づき第１ヒューズ信号を出力する第１
    の第１ヒューズ信号発生器と、該第１ヒューズ信号及び
    第２入力信号に基づき第２ヒューズ信号を出力する第１
    の第２ヒューズ信号発生器と、該第２ヒューズ信号に基
    づき切断されるダミーヒューズをもち、該ダミーヒュー
    ズ切断でダミー信号を出力するダミー信号発生器と、で
    構成されるダミーヒューズ部、また、第３入力信号に基
    づき第１ヒューズ信号を出力する第２の第１ヒューズ信
    号発生器と、該第１ヒューズ信号及び前記ダミー信号に
    基づき第２ヒューズ信号を出力する第２の第２ヒューズ
    信号発生器と、該第２ヒューズ信号に基づき切断される
    ヒューズをもち、該ヒューズ切断で第１オプション変更
    信号を出力する第１のオプション変更信号発生器と、で
    構成される第１のヒューズ部、そして、第４入力信号に
    基づき第１ヒューズ信号を出力する第３の第１ヒューズ
    信号発生器と、該第１ヒューズ信号及び前記第１オプシ
    ョン変更信号に基づき第２ヒューズ信号を出力する第３
    の第２ヒューズ信号発生器と、該第２ヒューズ信号に基
    づき切断されるヒューズをもち、該ヒューズ切断で第２
    オプション変更信号を出力する第２のオプション変更信
    号発生器と、で構成される第２のヒューズ部を備えてな
    ることを特徴とするヒューズ素子回路。
JP8128289A 1995-05-25 1996-05-23 半導体メモリ装置のヒューズ素子回路 Expired - Fee Related JP2868729B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P13272 1995-05-25
KR1019950013272A KR0157344B1 (ko) 1995-05-25 1995-05-25 반도체 메모리 장치의 퓨즈소자 회로

Publications (2)

Publication Number Publication Date
JPH097391A true JPH097391A (ja) 1997-01-10
JP2868729B2 JP2868729B2 (ja) 1999-03-10

Family

ID=19415409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8128289A Expired - Fee Related JP2868729B2 (ja) 1995-05-25 1996-05-23 半導体メモリ装置のヒューズ素子回路

Country Status (3)

Country Link
US (1) US5659510A (ja)
JP (1) JP2868729B2 (ja)
KR (1) KR0157344B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW341367U (en) * 1997-10-28 1998-09-21 Utek Semiconductor Corp An auto repairing memory
KR100311117B1 (ko) 1998-06-29 2001-12-17 박종섭 반도체메모리소자의옵션기능테스트장치
KR100375997B1 (ko) * 2000-11-22 2003-03-15 (주)실리콘세븐 신뢰성이 향상되는 반도체 메모리 장치의 리페어 회로
US6819160B2 (en) * 2002-11-13 2004-11-16 International Business Machines Corporation Self-timed and self-tested fuse blow
US7693596B2 (en) * 2005-12-14 2010-04-06 Dell Products L.P. System and method for configuring information handling system integrated circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06231598A (ja) * 1993-02-03 1994-08-19 Nec Ic Microcomput Syst Ltd Ｐｒｏｍ回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441170A (en) * 1980-09-30 1984-04-03 Intel Corporation Memory redundancy apparatus for single chip memories
US4573146A (en) * 1982-04-20 1986-02-25 Mostek Corporation Testing and evaluation of a semiconductor memory containing redundant memory elements
JPS58208998A (ja) * 1982-05-28 1983-12-05 Toshiba Corp 半導体ｃｍｏｓメモリ
US4485459A (en) * 1982-09-20 1984-11-27 Fairchild Camera & Instrument Corp. Redundant columns for byte wide memories
JPS632351A (ja) * 1986-06-20 1988-01-07 Sharp Corp 半導体装置
KR900008554B1 (ko) * 1988-04-23 1990-11-24 삼성전자 주식회사 메모리 동작모드 선택회로
KR930000821B1 (ko) * 1990-02-24 1993-02-05 현대전자산업 주식회사 메모리 소자의 저소비 전력 리던던시(Redundancy)회로
JP2778234B2 (ja) * 1990-09-13 1998-07-23 日本電気株式会社 冗長デコーダ回路
US5394368A (en) * 1991-08-28 1995-02-28 Oki Electric Industry Co., Ltd. Semiconductor memory device
JP2923114B2 (ja) * 1992-02-18 1999-07-26 株式会社沖マイクロデザイン宮崎 冗長デコーダ回路
KR950000275B1 (ko) * 1992-05-06 1995-01-12 삼성전자 주식회사 반도체 메모리 장치의 컬럼 리던던시
KR950015041B1 (ko) * 1992-11-23 1995-12-21 삼성전자주식회사 로우리던던시회로를 가지는 고집적 반도체 메모리 장치
US5568444A (en) * 1993-01-08 1996-10-22 Integrated Device Technology, Inc. Adjacent row shift redundancy circuit having signal restorer coupled to programmable links
US5422580A (en) * 1993-10-14 1995-06-06 Aps Technologies Switchable active termination for SCSI peripheral devices
JPH07153296A (ja) * 1993-11-26 1995-06-16 Nec Corp 半導体記憶装置
US5528539A (en) * 1994-09-29 1996-06-18 Micron Semiconductor, Inc. High speed global row redundancy system
JPH08153399A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06231598A (ja) * 1993-02-03 1994-08-19 Nec Ic Microcomput Syst Ltd Ｐｒｏｍ回路

Also Published As

Publication number Publication date
JP2868729B2 (ja) 1999-03-10
US5659510A (en) 1997-08-19
KR0157344B1 (ko) 1998-12-01
KR960043127A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
US5748543A (en) Self repairing integrated circuit memory devices and methods
US6128241A (en) Repair circuit of semiconductor memory device using anti-fuse
JPH0658936B2 (ja) ラッチ支援ヒューズテスト回路及びラッチ支援ヒューズテスト方法
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
US5610865A (en) Semiconductor memory device with redundancy structure
JPH0917195A (ja) 半導体装置のヒューズシグナチャー回路
JP2868729B2 (ja) 半導体メモリ装置のヒューズ素子回路
KR100378198B1 (ko) 반도체 장치의 모드 제어 회로 및 이를 구비하는 반도체메모리 장치
US7826296B2 (en) Fuse monitoring circuit for semiconductor memory device
JP3691601B2 (ja) 半導体メモリのセルフリペア装置
JPH10144090A (ja) 半導体メモリ装置の冗長セルデコード回路
JP2005038526A (ja) 半導体記憶装置
JP2804863B2 (ja) 高効率ｄｒａｍ冗長回路
JP3198546B2 (ja) 冗長用メモリセルを有する半導体装置
KR100443508B1 (ko) 반도체 메모리 모듈
JPH08335674A (ja) 半導体装置及び半導体装置のトリミング方法
KR101877938B1 (ko) 반도체 메모리 장치
CN103778956B (zh) 内容可寻址存储器以及内容可寻址存储器的列修复方法
JP4180021B2 (ja) 半導体記憶装置テスト回路
US7335957B2 (en) Semiconductor memory integrated circuit and layout method of the same
JPH06242191A (ja) 半導体集積回路
US6288965B1 (en) Reference voltage generating circuit, semiconductor memory device and burn-in method therefor
KR100562979B1 (ko) 리페어 어드레스 프로그램 방법 및 장치

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071225

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081225

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees