JPH098080A - LSI mounting structure and semiconductor device mounting method - Google Patents

LSI mounting structure and semiconductor device mounting method

Info

Publication number
JPH098080A
JPH098080A JP15908195A JP15908195A JPH098080A JP H098080 A JPH098080 A JP H098080A JP 15908195 A JP15908195 A JP 15908195A JP 15908195 A JP15908195 A JP 15908195A JP H098080 A JPH098080 A JP H098080A
Authority
JP
Japan
Prior art keywords
package
lsi
wiring board
mounting structure
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15908195A
Other languages
Japanese (ja)
Inventor
Fuminori Ishizuka
文則 石塚
Haruhiko Ichino
晴彦 市野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP15908195A priority Critical patent/JPH098080A/en
Publication of JPH098080A publication Critical patent/JPH098080A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】LSIパッケージの取り替え評価を可能とし、
多ピンで高速動作のLSIパッケージを簡便に精度よく
配線基板に位置合わせするための、LSI実装用構造体
とその実装方法を得る。 【構成】筒状構造体2の底面に位置決めボス3とパッケ
ージリード7に対応する凹溝4を設け、凹溝の幅をリー
ド幅とその寸法公差の和W+dwより大、凹溝の深さを
リードの厚さより大、凹溝の長さをリードの長さより短
くする。
(57) [Summary] [Purpose] Enables evaluation of LSI package replacement,
An LSI mounting structure and a mounting method for easily and accurately aligning a multi-pin, high-speed operation LSI package with a wiring board. [Constitution] A positioning boss 3 and a concave groove 4 corresponding to a package lead 7 are provided on the bottom surface of a cylindrical structure 2, the width of the concave groove is larger than the sum W + dw of the lead width and its dimensional tolerance, and the depth of the concave groove is Greater than the lead thickness and shorter than the lead length.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光/電気通信分野や光
/電気情報処理分野で使用される、高速LSI内蔵のパ
ッケージを搭載した半導体装置の実装方法と、実装する
上で必要なLSI実装用構造体に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of mounting a semiconductor device having a package with a built-in high-speed LSI, which is used in the fields of optical / telecommunication and optical / electrical information processing, and an LSI required for the mounting. The present invention relates to a mounting structure.

【0002】[0002]

【従来の技術】高速LSI内蔵パッケージを搭載した半
導体装置は、従来、ガラスエポキシやセラミック材料等
をコア基板にした配線基板を用い、LSIを内蔵したリ
ード付きパッケージ(以下、LSIパッケージという)
の1個または複数個を上記基板上に搭載し、かつ、LS
Iパッケージ周囲に配置して装着したチップ抵抗やチッ
プコンデンサなどの受動素子から構成される。この場
合、LSIパッケージは搭載される前に、パッケージソ
ケットを有する評価基板(テストボード)を用いて検査
され、良品LSIパッケージだけが選別される。その
後、LSIパッケージや各受動素子は、半田リフロー等
の手段により上記配線基板の電極パッド上に電気的およ
び機械的に接続される。上記パッケージソケットはLS
Iパッケージの取り替えにより、同一テストボードで複
数のLSIパッケージを評価するために用いられる。
2. Description of the Related Art Conventionally, a semiconductor device having a high-speed LSI built-in package has a leaded package (hereinafter referred to as an LSI package) having a built-in LSI using a wiring board having a glass epoxy or ceramic material as a core substrate.
One or more of the above are mounted on the above substrate, and LS
It is composed of passive elements such as chip resistors and chip capacitors arranged and mounted around the I package. In this case, the LSI package is inspected using an evaluation board (test board) having a package socket before being mounted, and only non-defective LSI packages are selected. After that, the LSI package and each passive element are electrically and mechanically connected to the electrode pads of the wiring board by means such as solder reflow. The package socket is LS
It is used to evaluate a plurality of LSI packages on the same test board by replacing the I package.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記テ
ストボードのパッケージソケットでは、パッケージリー
ド(端子)から基板までの電気的接続個所におけるイン
ピーダンス不整合のため、測定できる動作速度が数10
0Mb/s程度に制限されていた。
However, in the package socket of the above test board, the measurable operating speed is several tens due to impedance mismatch at the electrical connection point from the package lead (terminal) to the substrate.
It was limited to about 0 Mb / s.

【0004】これを改善するため、上記パッケージソケ
ットを用いずに、上記LSIパッケージを図6に示すよ
うに、配線基板の電極パッドに直接固定する方法が考え
られた。この場合にはLSIパッケージ6が、絶縁基板
33で配線基板11に押圧される方法がとられるが、パ
ッケージリード7と配線基板11の電極パッド12との
間の位置合わせには、LSIパッケージ6のセラミック
枠35が使われる。すなわち、配線基板11に設けられ
た開口部31にセラミック枠35が内壁32に沿って挿
入される。そのとき、開口部31の寸法とセラミック枠
35の外形寸法の大きさの関係によってパッケージの位
置が決められる。その後、絶縁基板33の突出部34で
パッケージリード7を固定する(固定用ねじ等は省
略)。しかしながら、上記セラミック枠35の製造精度
(公差)は、枠の1辺に対して通常±0.2mmと大き
いため、本来は図5(a)に示すようにLSIパッケー
ジ6のリード7が配線基板の電極パッド12の幅内に配
置されるべきものが、図5(b)のように1辺方向に対
し平行にリード7と電極パッド12の位置関係がずれる
状態(位置ずれ量δ)になったり、図5(c)に示すよ
うにLSIパッケージ6の回転(回転角θ)に伴い、リ
ード7と電極パッド12の位置関係が回転方向にずれる
ことがあった。端子数が100個以上と多く(この場合
にはLSIパッケージのリードピッチも1mm以下と小
さくなる)、1Gb/s以上の高速動作を行うLSIパ
ッケージの場合には、上記位置合わせ精度の悪さに起因
して配線基板の電極パッドとパッケージのリード間での
接続不連続により反射を生じたり、最悪の場合にはパッ
ケージリードが本来接続されるべき配線基板の電極パッ
ドに対して隣の電極パッドに短絡されるなど、種々問題
になることがあった。すなわち、上記従来方法では配線
基板の電極パッドとパッケージリード間の位置合わせ
が、自己整合的に取りにくいことが最大の欠点であっ
た。
In order to improve this, there has been considered a method of directly fixing the LSI package to the electrode pad of the wiring board as shown in FIG. 6 without using the package socket. In this case, the LSI package 6 is pressed against the wiring board 11 by the insulating substrate 33. However, the alignment between the package lead 7 and the electrode pad 12 of the wiring board 11 requires the LSI package 6 to be aligned. A ceramic frame 35 is used. That is, the ceramic frame 35 is inserted along the inner wall 32 into the opening 31 provided in the wiring board 11. At that time, the position of the package is determined by the relationship between the size of the opening 31 and the outer size of the ceramic frame 35. After that, the package lead 7 is fixed by the protruding portion 34 of the insulating substrate 33 (fixing screws and the like are omitted). However, since the manufacturing accuracy (tolerance) of the ceramic frame 35 is as large as ± 0.2 mm with respect to one side of the frame, the leads 7 of the LSI package 6 are originally formed on the wiring board as shown in FIG. 5A. What should be arranged within the width of the electrode pad 12 is the state (positional shift amount δ) in which the positional relationship between the lead 7 and the electrode pad 12 is displaced in parallel to the one side direction as shown in FIG. 5B. Alternatively, as shown in FIG. 5C, the positional relationship between the leads 7 and the electrode pads 12 may shift in the rotation direction as the LSI package 6 rotates (rotation angle θ). The number of terminals is as large as 100 or more (in this case, the lead pitch of the LSI package is also reduced to 1 mm or less), and in the case of an LSI package that operates at a high speed of 1 Gb / s or more, it is caused by the poor positioning accuracy. Then, reflection occurs due to the discontinuity of connection between the wiring board electrode pad and the package lead, or in the worst case, the package lead is short-circuited to the adjacent electrode pad with respect to the wiring board electrode pad that should be connected originally. There were various problems such as being caused. That is, in the above conventional method, the greatest drawback is that it is difficult to align the electrode pads of the wiring board and the package leads in a self-aligning manner.

【0005】本発明は、LSIパッケージの取り替え評
価を可能とし、多ピンで高速動作のLSIパッケージを
簡便に精度よく配線基板に位置合わせできるための、L
SI実装用構造体およびその実装方法を得ることを目的
とする。
The present invention makes it possible to evaluate the replacement of an LSI package and to easily and accurately align a high-speed LSI package having a large number of pins with a wiring board.
An object is to obtain an SI mounting structure and its mounting method.

【0006】[0006]

【課題を解決するための手段】上記目的は、LSIを内
蔵したリード付きパッケージと配線基板とからなる半導
体装置にあって、上記パッケージのリードと上記配線基
板との接続に用いる位置合わせのためのLSI実装用構
造体において、筒状に形成した上記構造体の底面に少な
くとも2個の位置決め用ボスを設けるとともに、パッケ
ージのリード本数と同数で隣り合うリード間の間隔と同
間隔で配した凹状の溝を、上記筒状構造体の周縁底面に
設け、上記凹状の溝の幅が上記パッケージのリードの幅
Wとその寸法公差dwとの和W+dwより大きく、か
つ、上記凹状の溝の深さが上記リードの厚さより大き
く、また、凹状の溝の長さが上記リードの長さより短い
ことによりLSI実装用構造体が得られる。
SUMMARY OF THE INVENTION The above object is to provide a semiconductor device comprising a package with leads and a wiring board which incorporates an LSI therein, and which is used for the alignment of the leads of the package and the wiring board. In the structure for mounting LSI, at least two positioning bosses are provided on the bottom surface of the structure formed in a tubular shape, and a recessed shape is formed in the same number as the number of leads of the package and at the same intervals as the distance between adjacent leads. A groove is provided on the bottom surface of the peripheral edge of the tubular structure, the width of the concave groove is larger than the sum W + dw of the width W of the lead of the package and the dimensional tolerance dw thereof, and the depth of the concave groove is An LSI mounting structure can be obtained by making the thickness of the lead larger than the thickness of the lead and the length of the concave groove shorter than the length of the lead.

【0007】また、半導体装置の実装方法としては、上
記LSI実装用構造体の周縁底面に少なくとも2個の位
置決め用ボスとともに設けた凹状の溝に、上記パッケー
ジのリードを差し込む工程と、上記パッケージを上記L
SI実装用構造体に固定し保持する工程と、上記位置決
め用ボスを配線基板の位置決め穴に挿入する工程と、上
記LSI実装用構造体をその外周に沿って囲む絶縁性の
押え板を、上記LSI実装用構造体の上から嵌挿し、上
記押え板でパッケージのリードをそれぞれ配線基板の電
極パッドに押圧するように、上記押え板に設けた固定穴
と上記配線基板に設けたパッケージ固定穴とにより固着
する工程と、上記LSI実装用構造体を上記配線基板か
ら離脱する工程とからなることにより達成される。
As a method of mounting the semiconductor device, a step of inserting the leads of the package into a concave groove provided on the bottom surface of the peripheral edge of the LSI mounting structure together with at least two positioning bosses, and the package L above
The step of fixing and holding the SI mounting structure, the step of inserting the positioning boss into the positioning hole of the wiring board, and the insulating holding plate that surrounds the LSI mounting structure along the outer periphery thereof are A fixing hole provided in the pressing plate and a package fixing hole provided in the wiring board so that the leads of the package are pressed by the pressing plate onto the electrode pads of the wiring board, respectively. And a step of separating the LSI mounting structure from the wiring board.

【0008】[0008]

【作用】本発明においては、LSIパッケージのリード
がLSI実装用構造体の凹状の溝にそれぞれ配置し、上
記LSI実装用構造体の外周に沿って嵌挿された押え板
が、LSIパッケージのリードを配線基板に押し付け、
LSIパッケージと配線基板に設けた電極パッドとを電
気的に接続する。LSI実装用構造体に設けた位置決め
用のボスは、配線基板に設けた位置決め穴に嵌合させる
ことによって、位置合わせを容易に行うことができる。
したがって、上記位置決め用ボスおよびLSI実装用構
造体の凹状の溝によって、LSIパッケージのリードの
位置は自己整合的に決まることになる。
According to the present invention, the leads of the LSI package are arranged in the concave grooves of the LSI mounting structure, and the holding plate fitted along the outer periphery of the LSI mounting structure is the lead of the LSI package. Is pressed against the wiring board,
The LSI package and the electrode pads provided on the wiring board are electrically connected. The positioning boss provided on the LSI mounting structure can be easily aligned by being fitted into the positioning hole provided on the wiring board.
Therefore, the position of the lead of the LSI package is determined in a self-aligned manner by the positioning boss and the concave groove of the LSI mounting structure.

【0009】[0009]

【実施例】つぎに本発明の実施例を図面とともに説明す
る。図1は本発明によるLSI実装用構造体の一実施例
を示す図、図2および図3は上記LSI実装用構造体を
用いた半導体装置の実装方法をそれぞれ示す図、図4は
上記LSI実装用構造体を用いて、上記実装方法により
実装した半導体装置を示す図である。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a diagram showing an embodiment of an LSI mounting structure according to the present invention, FIGS. 2 and 3 are diagrams showing a method of mounting a semiconductor device using the LSI mounting structure, and FIG. It is a figure which shows the semiconductor device mounted by the said mounting method using the structure for use.

【0010】本発明によるLSI実装用構造体を示す図
1において、(a)は底面図、(b)はその側面図であ
る。本実施例は筒状のLSI実装用構造体1を示し、底
面図で見た場合は対称形に構成されている。上記LSI
実装用構造体1は筒状の構造体2の4隅にそれぞれ1個
ずつ合計4個のほぼ円柱状の位置決め用ボス3を有し、
2個の位置決め用ボス3の間には、上記筒状構造体2の
周縁底面に等間隔の同ピッチに並んだ10個の合計4辺
で40個の凹状の溝4が形成され、上記構造体2のほぼ
中央部には、縦・横および深さの寸法が異なる開口5を
設け、構造体2を筒状に形成している。凹状の溝4の幅
は本LSI実装用構造体1が適用されるLSIパッケー
ジ(図面では省略)のリードの幅W=0.2mmとその
寸法公差dw=0.05mmの和、すなわち、W+dw
=0.25より大きく、かつ、溝4の深さがリードの厚
さ0.15mmより大きく、溝4の長さがリードの長さ
5mmより短く、上記開口5はLSIパッケージの枠体
(リード部を除いたパッケージの外形寸法を決める部
分)が挿入できる寸法になっている。
In FIG. 1 showing a structure for mounting LSI according to the present invention, (a) is a bottom view and (b) is a side view thereof. This embodiment shows a cylindrical LSI mounting structure 1, which is symmetrical when viewed from the bottom. Above LSI
The mounting structure 1 has four cylindrical positioning bosses 3 each, one at each of the four corners of the cylindrical structure 2.
Between the two positioning bosses 3, 40 concave grooves 4 are formed on the bottom surface of the peripheral edge of the cylindrical structure 2 with a total of four sides arranged at equal intervals and at the same pitch. The structure 2 is formed in a tubular shape by providing an opening 5 having different vertical / horizontal and depth dimensions at approximately the center of the body 2. The width of the concave groove 4 is the sum of the lead width W = 0.2 mm of the LSI package (not shown in the drawing) to which the present LSI mounting structure 1 is applied and its dimensional tolerance dw = 0.05 mm, that is, W + dw.
= 0.25, the depth of the groove 4 is larger than the lead thickness of 0.15 mm, the length of the groove 4 is shorter than the lead length of 5 mm, and the opening 5 is formed in the frame (lead) of the LSI package. The part that determines the external dimensions of the package (excluding parts) is a size that can be inserted.

【0011】LSI実装用構造体1はステンレス(SU
S)材等からなり、位置決め用ボス3は筒状の構造体2
と一体加工されるか、別のSUS部材から加工されたほ
ぼ円柱状の位置決め用ボス3を、あらかじめ穴加工され
た筒状構造体2に嵌合することによって一体化してもよ
い。なお、上記リードの幅Wとその寸法公差dwおよび
リードの厚さやリードの長さは、上記記載の数値に限る
ものではない。
The LSI mounting structure 1 is made of stainless steel (SU
S) material, etc., and the positioning boss 3 has a cylindrical structure
Alternatively, the positioning boss 3 having a substantially cylindrical shape, which is integrally machined with or is machined from another SUS member, may be integrated by fitting the cylindrical boss 2 which is pre-drilled. The lead width W, the dimensional tolerance dw thereof, the lead thickness and the lead length are not limited to the above-mentioned numerical values.

【0012】図2および図3に示す半導体装置の実装方
法を示す図は、(a)、(b)および(a)〜(c)が
それぞれ実装方法における工程を示している。図2にお
いて(a)はLSI実装用構造体1の開口5に下方から
LSIパッケージ6を挿入した状態を示す図で、この
際、LSIパッケージ6の各リード7はLSI実装用構
造体1の底面に配設した凹状の溝4にそれぞれ概略配置
される。上記LSIパッケージ6を装着した面と反対側
の上方から、空洞9を有する真空吸着器8を上記パッケ
ージ6に当て、上記空洞9の他の端10に接続した真空
ポンプ(図示せず)により、LSI実装用構造体1に装
着したLSIパッケージ6を(b)に示すように一時的
に吸着固定するが、このとき、LSIパッケージ6の各
リード7は、LSI実装用構造体1の底面に配設した凹
状の溝4にそれぞれ正確に装填される。
2A and 2B and 3A to 3C are views showing a mounting method of the semiconductor device, (a), (b) and (a) to (c) show steps in the mounting method, respectively. 2A is a view showing a state in which the LSI package 6 is inserted into the opening 5 of the LSI mounting structure 1 from below. At this time, each lead 7 of the LSI package 6 is a bottom surface of the LSI mounting structure 1. Are roughly arranged in the concave grooves 4 arranged in the. A vacuum suction device 8 having a cavity 9 is applied to the package 6 from above on the side opposite to the surface on which the LSI package 6 is mounted, and by a vacuum pump (not shown) connected to the other end 10 of the cavity 9, The LSI package 6 mounted on the LSI mounting structure 1 is temporarily adsorbed and fixed as shown in (b). At this time, the leads 7 of the LSI package 6 are arranged on the bottom surface of the LSI mounting structure 1. Each of the concave grooves 4 provided is accurately loaded.

【0013】つぎに、LSI実装用構造体1に吸着固定
したLSIパッケージ6を、ガラスエポキシ系の銅張り
積層体である配線基板に搭載するが、このとき、図3
(a)に示すようにLSI実装用構造体1に設けた位置
決め用ボス3を配線基板11に形成された位置決め穴1
3に嵌合させる。この工程により自動的にLSIパッケ
ージ6の底面からそれぞれ外に向けて配設されたリード
7は、上記配線基板11に設けた電極パッド12の上に
正確に位置合わせされる。なお、電極パッド12は接続
抵抗を小さくするために、金めっきを施している。
Next, the LSI package 6 adsorbed and fixed to the LSI mounting structure 1 is mounted on a wiring board which is a glass-epoxy-based copper-clad laminate.
As shown in (a), the positioning boss 3 provided in the LSI mounting structure 1 is provided with the positioning hole 1 formed in the wiring board 11.
3 is fitted. Through this step, the leads 7 automatically arranged outward from the bottom surface of the LSI package 6 are accurately aligned with the electrode pads 12 provided on the wiring board 11. The electrode pad 12 is plated with gold in order to reduce the connection resistance.

【0014】つぎに、図3(b)に示すように絶縁板1
6と強度補強板17とから構成される絶縁性の押え板1
5を、上記電極パッド12上に正確に位置合わせされた
LSIパッケージ6のリード7の上部から押しつけ、上
記押え板15の4隅に設けた固定穴19と配線基板11
に設けたパッケージ固定用穴14とを用いて、ねじ2
0、ナット21等により固定する。したがって、LSI
パッケージ6のリード7が配線基板11の電極パッド1
2にそれぞれ固着されることになる。その後、LSI実
装用構造体1を取り除くことによって、LSIパッケー
ジ6の配線基板11への実装は図3(c)に示すように
完了する。
Next, as shown in FIG. 3B, the insulating plate 1
Insulating holding plate 1 composed of 6 and strength reinforcing plate 17
5 is pressed from above the leads 7 of the LSI package 6 which are accurately aligned on the electrode pad 12, and the fixing holes 19 and the wiring board 11 provided at the four corners of the holding plate 15 are pressed.
Using the package fixing hole 14 provided on the
Fix with 0, nut 21, etc. Therefore, LSI
The leads 7 of the package 6 are the electrode pads 1 of the wiring board 11.
2 will be fixed respectively. After that, by removing the LSI mounting structure 1, the mounting of the LSI package 6 on the wiring board 11 is completed as shown in FIG.

【0015】本発明による半導体装置の実装方法に基づ
いて製作した半導体装置の一例を図4に示す。図4にお
いて、配線基板11′には上記位置決め用ボスに対応す
る位置決め穴13の他に、電極パッド12の延長上にあ
る銅配線22と、銅配線22の一部に接続するスルーホ
ール23が示されている。図中、6は1Gb/s以上の
高速動作をする多ピンの信号処理LSIを内蔵したLS
Iパッケージ(図面では便宜上40ピンで表示してあ
る)、24は端子数が少ない1:2DEMUX−ICを
内蔵したパッケージ、25は信号を外部装置を接続する
ためのコネクタ、26および27はそれぞれポテンショ
メータおよびディップスイッチ、28は電源端子、29
および30はそれぞれ終端抵抗およびコンデンサであ
る。これらの部品はあらかじめリフロー等の従来方法に
より配線基板11′に装着固定されている。その後、L
SIパッケージ6を上記半導体装置の実装方法に記載し
た手順にしたがって、配線基板11′に装着固定する。
図に示す位置決め穴13はLSI実装用構造体を取り除
いた痕跡を示すものである。このような半導体装置にお
いては、高速の信号がコネクタ25から入り、銅配線2
2、ICパッケージ24、銅配線22を経由してLSI
パッケージ6に伝達される。LSIパッケージ6で処理
し変換された信号の一部が終端抵抗29に送られ、残り
の信号は銅配線22およびコネクタ25を介して外部の
装置に伝達される。電源端子28からはICパッケージ
24およびLSIパッケージ6を駆動するための電力が
供給される。
FIG. 4 shows an example of a semiconductor device manufactured based on the semiconductor device mounting method according to the present invention. In FIG. 4, in addition to the positioning holes 13 corresponding to the positioning bosses, the wiring board 11 ′ has a copper wiring 22 on the extension of the electrode pad 12 and a through hole 23 connected to a part of the copper wiring 22. It is shown. In the figure, 6 is an LS incorporating a multi-pin signal processing LSI that operates at a high speed of 1 Gb / s or more.
I package (illustrated as 40 pins in the drawing for convenience), 24 is a package incorporating a 1: 2 DEMUX-IC with a small number of terminals, 25 is a connector for connecting a signal to an external device, and 26 and 27 are potentiometers, respectively. And DIP switch, 28 is a power supply terminal, 29
And 30 are a terminating resistor and a capacitor, respectively. These components are previously mounted and fixed to the wiring board 11 'by a conventional method such as reflow. Then L
The SI package 6 is mounted and fixed to the wiring board 11 'according to the procedure described in the method of mounting the semiconductor device.
The positioning hole 13 shown in the figure shows a trace obtained by removing the LSI mounting structure. In such a semiconductor device, a high-speed signal enters from the connector 25 and the copper wiring 2
2. LSI via IC package 24 and copper wiring 22
It is transmitted to the package 6. A part of the signal processed and converted by the LSI package 6 is sent to the terminating resistor 29, and the remaining signal is transmitted to an external device via the copper wiring 22 and the connector 25. Power for driving the IC package 24 and the LSI package 6 is supplied from the power supply terminal 28.

【0016】本半導体装置に1Gb/s以上の高速入力
信号を入れて動作させたところ、出力信号波形の歪がほ
とんどなく、実用上問題がないことを確認できた。
When a high-speed input signal of 1 Gb / s or more was put into this semiconductor device for operation, there was almost no distortion of the output signal waveform, and it was confirmed that there was no practical problem.

【0017】[0017]

【発明の効果】上記のように本発明によるLSI実装用
構造体および半導体装置の実装方法は、LSIを内蔵し
たリード付きパッケージと配線基板とからなる半導体装
置にあって、上記パッケージのリードと上記配線基板と
の接続に用いる位置合わせのためのLSI実装用構造体
において、筒状に形成した上記構造体の底面に少なくと
も2個の位置決め用ボスを設けるとともに、パッケージ
のリード本数と同数で隣り合うリード間の間隔と同間隔
で配した凹状の溝を、上記筒状の構造体の周縁底面に設
け、上記凹状の溝の幅が上記パッケージのリードの幅W
とその寸法公差dwとの和W+dwより大きく、かつ、
上記凹状の溝の深さが上記リードの厚さより大きく、ま
た、凹状の溝の長さが上記リードの長さより短いことに
より、あるいは、上記パッケージのリードを、筒状に形
成したLSI実装用構造体の周縁底面に、少なくとも2
個の位置決め用ボスとともに設けた凹状の溝に差し込む
工程と、上記パッケージを上記LSI実装用構造体に固
定し保持する工程と、上記位置決め用ボスを配線基板の
位置決め穴に挿入する工程と、上記LSI実装用構造体
の上から嵌挿し、LSI実装用構造体を外周に沿って囲
む絶縁性材料からなる押え板により、パッケージのリー
ドをそれぞれ配線基板の電極パッドに押圧するように、
上記押え板に設けた固定穴と上記配線基板に設けたパッ
ケージ固定穴とにより固着する工程と、上記LSI実装
用構造体を上記配線基板から離脱する工程とからなるこ
とによって、特に100ピン以上と多ピンで1Gb/s
以上の高速動作を行うLSIパッケージを、配線基板に
対して自己整合的に簡便で精度よく位置合わせすること
ができ、その上、LSIパッケージの取り替えが容易に
できるなど、高速なLSIパッケージの測定評価治具と
して大きな効果を有している。また、高速動作を行う半
導体装置を実現する上でも同様の効果を期待することが
できる。
As described above, the structure for mounting LSI and the method for mounting a semiconductor device according to the present invention are a semiconductor device including a package with leads and a wiring board in which the LSI is built. In an LSI mounting structure for alignment used for connection to a wiring board, at least two positioning bosses are provided on the bottom surface of the cylindrical structure, and they are adjacent to each other in the same number as the number of leads of the package. Concave grooves arranged at the same intervals as the leads are provided on the bottom surface of the peripheral edge of the cylindrical structure, and the width of the concave grooves is the width W of the leads of the package.
Is larger than the sum W + dw of the dimension tolerance dw and
The depth of the concave groove is larger than the thickness of the lead, and the length of the concave groove is shorter than the length of the lead, or the lead of the package is formed in a cylindrical shape for LSI mounting. At least 2 on the bottom of the body
A step of inserting the positioning boss into a concave groove provided together with the positioning boss; a step of fixing and holding the package to the LSI mounting structure; a step of inserting the positioning boss into a positioning hole of a wiring board; Inserting the LSI mounting structure from above and pressing the leads of the package against the electrode pads of the wiring board by the holding plate made of an insulating material that surrounds the LSI mounting structure along the outer periphery,
Particularly, the number of pins is 100 pins or more due to the steps of fixing by means of the fixing holes provided on the holding plate and the package fixing holes provided on the wiring board, and the step of separating the LSI mounting structure from the wiring board. 1 Gb / s with multiple pins
Measurement and evaluation of high-speed LSI packages such as the above-mentioned LSI packages that operate at high speed can be easily and accurately aligned with the wiring board in a self-aligning manner, and the LSI packages can be easily replaced. It has a great effect as a jig. Further, similar effects can be expected in realizing a semiconductor device that operates at high speed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるLSI実装用構造体の一実施例を
示す図で、(a)は底面図、(b)は側面図である。
FIG. 1 is a diagram showing an embodiment of an LSI mounting structure according to the present invention, in which (a) is a bottom view and (b) is a side view.

【図2】上記LSI実装用構造体を用いた半導体装置の
実装方法を示す図で、(a)および(b)はそれぞれの
工程における状態を示す図である。
FIG. 2 is a diagram showing a method of mounting a semiconductor device using the above LSI mounting structure, and FIGS. 2A and 2B are diagrams showing states in respective steps.

【図3】上記LSI実装用構造体を用いた半導体装置の
実装方法を示す図で、(a)〜(c)は図2に引き続き
それぞれの工程における状態を示す図である。
3A to 3C are diagrams showing a method of mounting a semiconductor device using the LSI mounting structure, and FIGS. 3A to 3C are diagrams showing states in respective steps subsequent to FIG.

【図4】上記LSI実装用構造体を用い、上記実装方法
により実装した半導体装置を示す図である。
FIG. 4 is a diagram showing a semiconductor device mounted by the mounting method using the LSI mounting structure.

【図5】従来方法によるパッケージのリードと配線基板
における電極パッドの配置関係を示す図で、(a)は正
常な位置関係を示す図、(b)は平行な位置ずれを示す
図、(c)は回転方向の位置ずれを示す図である。
5A and 5B are diagrams showing a positional relationship between a lead of a package and an electrode pad on a wiring board according to a conventional method, FIG. 5A showing a normal positional relationship, FIG. 5B showing parallel positional deviation, and FIG. [Fig. 3] is a diagram illustrating positional deviation in the rotation direction.

【図6】従来のLSIパッケージ測定評価治具を示す図
である。
FIG. 6 is a diagram showing a conventional LSI package measurement / evaluation jig.

【符号の説明】[Explanation of symbols]

1 LSI実装用構造体 2 筒状構造体 3 位置決め用ボス 4 凹状の溝 6 パッケージ 7 リード 11、11′ 配線基板 12 電極パッド 13 位置決め穴 14 パッケージ固定穴 15 押え板 1 LSI mounting structure 2 Cylindrical structure 3 Positioning boss 4 Recessed groove 6 Package 7 Leads 11 and 11 'Wiring board 12 Electrode pad 13 Positioning hole 14 Package fixing hole 15 Holding plate

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】LSIを内蔵したリード付きパッケージと
配線基板とからなる半導体装置にあって、上記パッケー
ジのリードと上記配線基板との接続に用いる位置合わせ
のためのLSI実装用構造体において、筒状に形成した
上記構造体の底面に少なくとも2個の位置決め用ボスを
設けるとともに、パッケージのリード本数と同数で隣り
合うリード間の間隔と同間隔で配した凹状の溝を、上記
筒状構造体の周縁底面に設け、上記凹状の溝の幅が上記
パッケージのリードの幅Wとその寸法公差dwとの和W
+dwより大きく、かつ、上記凹状の溝の深さが上記リ
ードの厚さより大きく、また、凹状の溝の長さが上記リ
ードの長さより短いことを特徴とするLSI実装用構造
体。
1. A semiconductor device comprising a leaded package containing an LSI and a wiring board, wherein an LSI mounting structure for alignment used to connect the lead of the package and the wiring board is provided. At least two positioning bosses are provided on the bottom surface of the above-mentioned structure formed in a ring shape, and concave grooves provided at the same number as the number of leads of the package and at the same intervals as the leads are provided in the cylindrical structure. Provided on the bottom surface of the peripheral edge of the package, and the width of the concave groove is the sum W of the lead width W of the package and its dimensional tolerance dw.
An LSI mounting structure, wherein the depth of the concave groove is larger than + dw, the depth of the concave groove is larger than the thickness of the lead, and the length of the concave groove is shorter than the length of the lead.
【請求項2】LSIを内蔵したリード付きパッケージと
配線基板とからなる半導体装置の実装方法において、上
記パッケージのリードを、筒状に形成したLSI実装用
構造体の周縁底面に、少なくとも2個の位置決め用ボス
とともに設けた凹状の溝に差し込む工程と、上記パッケ
ージを上記LSI実装用構造体に固定し保持する工程
と、上記位置決め用ボスを配線基板の位置決め穴に挿入
する工程と、上記LSI実装用構造体の上から嵌挿し、
LSI実装用構造体をその外周に沿って囲む絶縁性材料
からなる押え板により、パッケージのリードをそれぞれ
配線基板の電極パッドに押圧するように、上記押え板に
設けた固定穴と上記配線基板に設けたパッケージ固定穴
とにより固着する工程と、上記LSI実装用構造体を上
記配線基板から離脱する工程とからなることを特徴とす
る半導体装置の実装方法。
2. A method of mounting a semiconductor device comprising a package with leads and a wiring board having a built-in LSI, wherein at least two leads of the package are provided on a peripheral bottom surface of an LSI mounting structure formed in a cylindrical shape. A step of inserting the positioning boss into a concave groove provided together with the positioning boss; a step of fixing and holding the package to the LSI mounting structure; a step of inserting the positioning boss into a positioning hole of a wiring board; Insert from above the structure for
The holding plate made of an insulating material that surrounds the LSI mounting structure along the outer periphery of the package mounts the fixing holes provided on the holding plate and the wiring board so that the leads of the package are pressed against the electrode pads of the wiring board. A method for mounting a semiconductor device, comprising: a step of fixing the package by a provided package fixing hole; and a step of separating the LSI mounting structure from the wiring board.
JP15908195A 1995-06-26 1995-06-26 LSI mounting structure and semiconductor device mounting method Pending JPH098080A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15908195A JPH098080A (en) 1995-06-26 1995-06-26 LSI mounting structure and semiconductor device mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15908195A JPH098080A (en) 1995-06-26 1995-06-26 LSI mounting structure and semiconductor device mounting method

Publications (1)

Publication Number Publication Date
JPH098080A true JPH098080A (en) 1997-01-10

Family

ID=15685816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15908195A Pending JPH098080A (en) 1995-06-26 1995-06-26 LSI mounting structure and semiconductor device mounting method

Country Status (1)

Country Link
JP (1) JPH098080A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068425A (en) * 2017-05-27 2017-08-18 宁波新容电器科技有限公司 The pin electrode package locator of capacitor four

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068425A (en) * 2017-05-27 2017-08-18 宁波新容电器科技有限公司 The pin electrode package locator of capacitor four
CN107068425B (en) * 2017-05-27 2023-06-23 宁波新容电器科技有限公司 Capacitor four-pin electrode packaging positioner

Similar Documents

Publication Publication Date Title
JP2004511155A (en) Self-aligned transition between transmission line and module
JP2004523908A (en) Adapters for plastic leaded chip carriers (PLCC) and other surface mount technology (SMT) chip carriers
JPH11289024A (en) Semiconductor device and manufacturing method thereof
JPH0794643A (en) Socket for semiconductor chip burn-in
US11474165B2 (en) Magnetic sensor component and assembly
CN100527412C (en) Electronic circuit module and method for fabrication thereof
JPH1012809A (en) Multi-chip module
JP2575643B2 (en) Electronic device surface mounting device
JPH098080A (en) LSI mounting structure and semiconductor device mounting method
JPH01143389A (en) Hybrid integrated circuit device
JPH01138791A (en) Hybrid integrated circuit device
JP3384121B2 (en) Electronic circuit module
JPS60210858A (en) Flat package lsi
JPH08340164A (en) Surface mounting structure of BGA type package
JPS6022348A (en) Semiconductor device
JPH0744042Y2 (en) Single in-line type hybrid integrated circuit device
JPS63152134A (en) Tape carrier
TWM637322U (en) Package structure
JPS5943748Y2 (en) motherboard
JPH0529051A (en) Contactor for IC
JPH0536887A (en) Hybrid integrated circuit device
JPH07211745A (en) Hybrid IC
JPS6020945Y2 (en) Multi-chip LSI package
JPH03104149A (en) Semiconductor package
JPH11260959A (en) Semiconductor package