JPH098080A - Ｌｓｉ実装用構造体および半導体装置の実装方法 - Google Patents
Ｌｓｉ実装用構造体および半導体装置の実装方法Info
- Publication number
- JPH098080A JPH098080A JP15908195A JP15908195A JPH098080A JP H098080 A JPH098080 A JP H098080A JP 15908195 A JP15908195 A JP 15908195A JP 15908195 A JP15908195 A JP 15908195A JP H098080 A JPH098080 A JP H098080A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lsi
- wiring board
- mounting structure
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】ＬＳＩパッケージの取り替え評価を可能とし、
多ピンで高速動作のＬＳＩパッケージを簡便に精度よく
配線基板に位置合わせするための、ＬＳＩ実装用構造体
とその実装方法を得る。 【構成】筒状構造体２の底面に位置決めボス３とパッケ
ージリード７に対応する凹溝４を設け、凹溝の幅をリー
ド幅とその寸法公差の和Ｗ＋ｄｗより大、凹溝の深さを
リードの厚さより大、凹溝の長さをリードの長さより短
くする。
多ピンで高速動作のＬＳＩパッケージを簡便に精度よく
配線基板に位置合わせするための、ＬＳＩ実装用構造体
とその実装方法を得る。 【構成】筒状構造体２の底面に位置決めボス３とパッケ
ージリード７に対応する凹溝４を設け、凹溝の幅をリー
ド幅とその寸法公差の和Ｗ＋ｄｗより大、凹溝の深さを
リードの厚さより大、凹溝の長さをリードの長さより短
くする。
Description
【０００１】
【産業上の利用分野】本発明は、光／電気通信分野や光
／電気情報処理分野で使用される、高速ＬＳＩ内蔵のパ
ッケージを搭載した半導体装置の実装方法と、実装する
上で必要なＬＳＩ実装用構造体に関するものである。
／電気情報処理分野で使用される、高速ＬＳＩ内蔵のパ
ッケージを搭載した半導体装置の実装方法と、実装する
上で必要なＬＳＩ実装用構造体に関するものである。
【０００２】
【従来の技術】高速ＬＳＩ内蔵パッケージを搭載した半
導体装置は、従来、ガラスエポキシやセラミック材料等
をコア基板にした配線基板を用い、ＬＳＩを内蔵したリ
ード付きパッケージ（以下、ＬＳＩパッケージという）
の１個または複数個を上記基板上に搭載し、かつ、ＬＳ
Ｉパッケージ周囲に配置して装着したチップ抵抗やチッ
プコンデンサなどの受動素子から構成される。この場
合、ＬＳＩパッケージは搭載される前に、パッケージソ
ケットを有する評価基板（テストボード）を用いて検査
され、良品ＬＳＩパッケージだけが選別される。その
後、ＬＳＩパッケージや各受動素子は、半田リフロー等
の手段により上記配線基板の電極パッド上に電気的およ
び機械的に接続される。上記パッケージソケットはＬＳ
Ｉパッケージの取り替えにより、同一テストボードで複
数のＬＳＩパッケージを評価するために用いられる。
導体装置は、従来、ガラスエポキシやセラミック材料等
をコア基板にした配線基板を用い、ＬＳＩを内蔵したリ
ード付きパッケージ（以下、ＬＳＩパッケージという）
の１個または複数個を上記基板上に搭載し、かつ、ＬＳ
Ｉパッケージ周囲に配置して装着したチップ抵抗やチッ
プコンデンサなどの受動素子から構成される。この場
合、ＬＳＩパッケージは搭載される前に、パッケージソ
ケットを有する評価基板（テストボード）を用いて検査
され、良品ＬＳＩパッケージだけが選別される。その
後、ＬＳＩパッケージや各受動素子は、半田リフロー等
の手段により上記配線基板の電極パッド上に電気的およ
び機械的に接続される。上記パッケージソケットはＬＳ
Ｉパッケージの取り替えにより、同一テストボードで複
数のＬＳＩパッケージを評価するために用いられる。
【０００３】
【発明が解決しようとする課題】しかしながら、上記テ
ストボードのパッケージソケットでは、パッケージリー
ド（端子）から基板までの電気的接続個所におけるイン
ピーダンス不整合のため、測定できる動作速度が数１０
０Ｍｂ／ｓ程度に制限されていた。
ストボードのパッケージソケットでは、パッケージリー
ド（端子）から基板までの電気的接続個所におけるイン
ピーダンス不整合のため、測定できる動作速度が数１０
０Ｍｂ／ｓ程度に制限されていた。
【０００４】これを改善するため、上記パッケージソケ
ットを用いずに、上記ＬＳＩパッケージを図６に示すよ
うに、配線基板の電極パッドに直接固定する方法が考え
られた。この場合にはＬＳＩパッケージ６が、絶縁基板
３３で配線基板１１に押圧される方法がとられるが、パ
ッケージリード７と配線基板１１の電極パッド１２との
間の位置合わせには、ＬＳＩパッケージ６のセラミック
枠３５が使われる。すなわち、配線基板１１に設けられ
た開口部３１にセラミック枠３５が内壁３２に沿って挿
入される。そのとき、開口部３１の寸法とセラミック枠
３５の外形寸法の大きさの関係によってパッケージの位
置が決められる。その後、絶縁基板３３の突出部３４で
パッケージリード７を固定する（固定用ねじ等は省
略）。しかしながら、上記セラミック枠３５の製造精度
（公差）は、枠の１辺に対して通常±０．２ｍｍと大き
いため、本来は図５（ａ）に示すようにＬＳＩパッケー
ジ６のリード７が配線基板の電極パッド１２の幅内に配
置されるべきものが、図５（ｂ）のように１辺方向に対
し平行にリード７と電極パッド１２の位置関係がずれる
状態（位置ずれ量δ）になったり、図５（ｃ）に示すよ
うにＬＳＩパッケージ６の回転（回転角θ）に伴い、リ
ード７と電極パッド１２の位置関係が回転方向にずれる
ことがあった。端子数が１００個以上と多く（この場合
にはＬＳＩパッケージのリードピッチも１ｍｍ以下と小
さくなる）、１Ｇｂ／ｓ以上の高速動作を行うＬＳＩパ
ッケージの場合には、上記位置合わせ精度の悪さに起因
して配線基板の電極パッドとパッケージのリード間での
接続不連続により反射を生じたり、最悪の場合にはパッ
ケージリードが本来接続されるべき配線基板の電極パッ
ドに対して隣の電極パッドに短絡されるなど、種々問題
になることがあった。すなわち、上記従来方法では配線
基板の電極パッドとパッケージリード間の位置合わせ
が、自己整合的に取りにくいことが最大の欠点であっ
た。
ットを用いずに、上記ＬＳＩパッケージを図６に示すよ
うに、配線基板の電極パッドに直接固定する方法が考え
られた。この場合にはＬＳＩパッケージ６が、絶縁基板
３３で配線基板１１に押圧される方法がとられるが、パ
ッケージリード７と配線基板１１の電極パッド１２との
間の位置合わせには、ＬＳＩパッケージ６のセラミック
枠３５が使われる。すなわち、配線基板１１に設けられ
た開口部３１にセラミック枠３５が内壁３２に沿って挿
入される。そのとき、開口部３１の寸法とセラミック枠
３５の外形寸法の大きさの関係によってパッケージの位
置が決められる。その後、絶縁基板３３の突出部３４で
パッケージリード７を固定する（固定用ねじ等は省
略）。しかしながら、上記セラミック枠３５の製造精度
（公差）は、枠の１辺に対して通常±０．２ｍｍと大き
いため、本来は図５（ａ）に示すようにＬＳＩパッケー
ジ６のリード７が配線基板の電極パッド１２の幅内に配
置されるべきものが、図５（ｂ）のように１辺方向に対
し平行にリード７と電極パッド１２の位置関係がずれる
状態（位置ずれ量δ）になったり、図５（ｃ）に示すよ
うにＬＳＩパッケージ６の回転（回転角θ）に伴い、リ
ード７と電極パッド１２の位置関係が回転方向にずれる
ことがあった。端子数が１００個以上と多く（この場合
にはＬＳＩパッケージのリードピッチも１ｍｍ以下と小
さくなる）、１Ｇｂ／ｓ以上の高速動作を行うＬＳＩパ
ッケージの場合には、上記位置合わせ精度の悪さに起因
して配線基板の電極パッドとパッケージのリード間での
接続不連続により反射を生じたり、最悪の場合にはパッ
ケージリードが本来接続されるべき配線基板の電極パッ
ドに対して隣の電極パッドに短絡されるなど、種々問題
になることがあった。すなわち、上記従来方法では配線
基板の電極パッドとパッケージリード間の位置合わせ
が、自己整合的に取りにくいことが最大の欠点であっ
た。
【０００５】本発明は、ＬＳＩパッケージの取り替え評
価を可能とし、多ピンで高速動作のＬＳＩパッケージを
簡便に精度よく配線基板に位置合わせできるための、Ｌ
ＳＩ実装用構造体およびその実装方法を得ることを目的
とする。
価を可能とし、多ピンで高速動作のＬＳＩパッケージを
簡便に精度よく配線基板に位置合わせできるための、Ｌ
ＳＩ実装用構造体およびその実装方法を得ることを目的
とする。
【０００６】
【課題を解決するための手段】上記目的は、ＬＳＩを内
蔵したリード付きパッケージと配線基板とからなる半導
体装置にあって、上記パッケージのリードと上記配線基
板との接続に用いる位置合わせのためのＬＳＩ実装用構
造体において、筒状に形成した上記構造体の底面に少な
くとも２個の位置決め用ボスを設けるとともに、パッケ
ージのリード本数と同数で隣り合うリード間の間隔と同
間隔で配した凹状の溝を、上記筒状構造体の周縁底面に
設け、上記凹状の溝の幅が上記パッケージのリードの幅
Ｗとその寸法公差ｄｗとの和Ｗ＋ｄｗより大きく、か
つ、上記凹状の溝の深さが上記リードの厚さより大き
く、また、凹状の溝の長さが上記リードの長さより短い
ことによりＬＳＩ実装用構造体が得られる。
蔵したリード付きパッケージと配線基板とからなる半導
体装置にあって、上記パッケージのリードと上記配線基
板との接続に用いる位置合わせのためのＬＳＩ実装用構
造体において、筒状に形成した上記構造体の底面に少な
くとも２個の位置決め用ボスを設けるとともに、パッケ
ージのリード本数と同数で隣り合うリード間の間隔と同
間隔で配した凹状の溝を、上記筒状構造体の周縁底面に
設け、上記凹状の溝の幅が上記パッケージのリードの幅
Ｗとその寸法公差ｄｗとの和Ｗ＋ｄｗより大きく、か
つ、上記凹状の溝の深さが上記リードの厚さより大き
く、また、凹状の溝の長さが上記リードの長さより短い
ことによりＬＳＩ実装用構造体が得られる。
【０００７】また、半導体装置の実装方法としては、上
記ＬＳＩ実装用構造体の周縁底面に少なくとも２個の位
置決め用ボスとともに設けた凹状の溝に、上記パッケー
ジのリードを差し込む工程と、上記パッケージを上記Ｌ
ＳＩ実装用構造体に固定し保持する工程と、上記位置決
め用ボスを配線基板の位置決め穴に挿入する工程と、上
記ＬＳＩ実装用構造体をその外周に沿って囲む絶縁性の
押え板を、上記ＬＳＩ実装用構造体の上から嵌挿し、上
記押え板でパッケージのリードをそれぞれ配線基板の電
極パッドに押圧するように、上記押え板に設けた固定穴
と上記配線基板に設けたパッケージ固定穴とにより固着
する工程と、上記ＬＳＩ実装用構造体を上記配線基板か
ら離脱する工程とからなることにより達成される。
記ＬＳＩ実装用構造体の周縁底面に少なくとも２個の位
置決め用ボスとともに設けた凹状の溝に、上記パッケー
ジのリードを差し込む工程と、上記パッケージを上記Ｌ
ＳＩ実装用構造体に固定し保持する工程と、上記位置決
め用ボスを配線基板の位置決め穴に挿入する工程と、上
記ＬＳＩ実装用構造体をその外周に沿って囲む絶縁性の
押え板を、上記ＬＳＩ実装用構造体の上から嵌挿し、上
記押え板でパッケージのリードをそれぞれ配線基板の電
極パッドに押圧するように、上記押え板に設けた固定穴
と上記配線基板に設けたパッケージ固定穴とにより固着
する工程と、上記ＬＳＩ実装用構造体を上記配線基板か
ら離脱する工程とからなることにより達成される。
【０００８】
【作用】本発明においては、ＬＳＩパッケージのリード
がＬＳＩ実装用構造体の凹状の溝にそれぞれ配置し、上
記ＬＳＩ実装用構造体の外周に沿って嵌挿された押え板
が、ＬＳＩパッケージのリードを配線基板に押し付け、
ＬＳＩパッケージと配線基板に設けた電極パッドとを電
気的に接続する。ＬＳＩ実装用構造体に設けた位置決め
用のボスは、配線基板に設けた位置決め穴に嵌合させる
ことによって、位置合わせを容易に行うことができる。
したがって、上記位置決め用ボスおよびＬＳＩ実装用構
造体の凹状の溝によって、ＬＳＩパッケージのリードの
位置は自己整合的に決まることになる。
がＬＳＩ実装用構造体の凹状の溝にそれぞれ配置し、上
記ＬＳＩ実装用構造体の外周に沿って嵌挿された押え板
が、ＬＳＩパッケージのリードを配線基板に押し付け、
ＬＳＩパッケージと配線基板に設けた電極パッドとを電
気的に接続する。ＬＳＩ実装用構造体に設けた位置決め
用のボスは、配線基板に設けた位置決め穴に嵌合させる
ことによって、位置合わせを容易に行うことができる。
したがって、上記位置決め用ボスおよびＬＳＩ実装用構
造体の凹状の溝によって、ＬＳＩパッケージのリードの
位置は自己整合的に決まることになる。
【０００９】
【実施例】つぎに本発明の実施例を図面とともに説明す
る。図１は本発明によるＬＳＩ実装用構造体の一実施例
を示す図、図２および図３は上記ＬＳＩ実装用構造体を
用いた半導体装置の実装方法をそれぞれ示す図、図４は
上記ＬＳＩ実装用構造体を用いて、上記実装方法により
実装した半導体装置を示す図である。
る。図１は本発明によるＬＳＩ実装用構造体の一実施例
を示す図、図２および図３は上記ＬＳＩ実装用構造体を
用いた半導体装置の実装方法をそれぞれ示す図、図４は
上記ＬＳＩ実装用構造体を用いて、上記実装方法により
実装した半導体装置を示す図である。
【００１０】本発明によるＬＳＩ実装用構造体を示す図
１において、（ａ）は底面図、（ｂ）はその側面図であ
る。本実施例は筒状のＬＳＩ実装用構造体１を示し、底
面図で見た場合は対称形に構成されている。上記ＬＳＩ
実装用構造体１は筒状の構造体２の４隅にそれぞれ１個
ずつ合計４個のほぼ円柱状の位置決め用ボス３を有し、
２個の位置決め用ボス３の間には、上記筒状構造体２の
周縁底面に等間隔の同ピッチに並んだ１０個の合計４辺
で４０個の凹状の溝４が形成され、上記構造体２のほぼ
中央部には、縦・横および深さの寸法が異なる開口５を
設け、構造体２を筒状に形成している。凹状の溝４の幅
は本ＬＳＩ実装用構造体１が適用されるＬＳＩパッケー
ジ（図面では省略）のリードの幅Ｗ＝０．２ｍｍとその
寸法公差ｄｗ＝０．０５ｍｍの和、すなわち、Ｗ＋ｄｗ
＝０．２５より大きく、かつ、溝４の深さがリードの厚
さ０．１５ｍｍより大きく、溝４の長さがリードの長さ
５ｍｍより短く、上記開口５はＬＳＩパッケージの枠体
（リード部を除いたパッケージの外形寸法を決める部
分）が挿入できる寸法になっている。
１において、（ａ）は底面図、（ｂ）はその側面図であ
る。本実施例は筒状のＬＳＩ実装用構造体１を示し、底
面図で見た場合は対称形に構成されている。上記ＬＳＩ
実装用構造体１は筒状の構造体２の４隅にそれぞれ１個
ずつ合計４個のほぼ円柱状の位置決め用ボス３を有し、
２個の位置決め用ボス３の間には、上記筒状構造体２の
周縁底面に等間隔の同ピッチに並んだ１０個の合計４辺
で４０個の凹状の溝４が形成され、上記構造体２のほぼ
中央部には、縦・横および深さの寸法が異なる開口５を
設け、構造体２を筒状に形成している。凹状の溝４の幅
は本ＬＳＩ実装用構造体１が適用されるＬＳＩパッケー
ジ（図面では省略）のリードの幅Ｗ＝０．２ｍｍとその
寸法公差ｄｗ＝０．０５ｍｍの和、すなわち、Ｗ＋ｄｗ
＝０．２５より大きく、かつ、溝４の深さがリードの厚
さ０．１５ｍｍより大きく、溝４の長さがリードの長さ
５ｍｍより短く、上記開口５はＬＳＩパッケージの枠体
（リード部を除いたパッケージの外形寸法を決める部
分）が挿入できる寸法になっている。
【００１１】ＬＳＩ実装用構造体１はステンレス（ＳＵ
Ｓ）材等からなり、位置決め用ボス３は筒状の構造体２
と一体加工されるか、別のＳＵＳ部材から加工されたほ
ぼ円柱状の位置決め用ボス３を、あらかじめ穴加工され
た筒状構造体２に嵌合することによって一体化してもよ
い。なお、上記リードの幅Ｗとその寸法公差ｄｗおよび
リードの厚さやリードの長さは、上記記載の数値に限る
ものではない。
Ｓ）材等からなり、位置決め用ボス３は筒状の構造体２
と一体加工されるか、別のＳＵＳ部材から加工されたほ
ぼ円柱状の位置決め用ボス３を、あらかじめ穴加工され
た筒状構造体２に嵌合することによって一体化してもよ
い。なお、上記リードの幅Ｗとその寸法公差ｄｗおよび
リードの厚さやリードの長さは、上記記載の数値に限る
ものではない。
【００１２】図２および図３に示す半導体装置の実装方
法を示す図は、（ａ）、（ｂ）および（ａ）〜（ｃ）が
それぞれ実装方法における工程を示している。図２にお
いて（ａ）はＬＳＩ実装用構造体１の開口５に下方から
ＬＳＩパッケージ６を挿入した状態を示す図で、この
際、ＬＳＩパッケージ６の各リード７はＬＳＩ実装用構
造体１の底面に配設した凹状の溝４にそれぞれ概略配置
される。上記ＬＳＩパッケージ６を装着した面と反対側
の上方から、空洞９を有する真空吸着器８を上記パッケ
ージ６に当て、上記空洞９の他の端１０に接続した真空
ポンプ（図示せず）により、ＬＳＩ実装用構造体１に装
着したＬＳＩパッケージ６を（ｂ）に示すように一時的
に吸着固定するが、このとき、ＬＳＩパッケージ６の各
リード７は、ＬＳＩ実装用構造体１の底面に配設した凹
状の溝４にそれぞれ正確に装填される。
法を示す図は、（ａ）、（ｂ）および（ａ）〜（ｃ）が
それぞれ実装方法における工程を示している。図２にお
いて（ａ）はＬＳＩ実装用構造体１の開口５に下方から
ＬＳＩパッケージ６を挿入した状態を示す図で、この
際、ＬＳＩパッケージ６の各リード７はＬＳＩ実装用構
造体１の底面に配設した凹状の溝４にそれぞれ概略配置
される。上記ＬＳＩパッケージ６を装着した面と反対側
の上方から、空洞９を有する真空吸着器８を上記パッケ
ージ６に当て、上記空洞９の他の端１０に接続した真空
ポンプ（図示せず）により、ＬＳＩ実装用構造体１に装
着したＬＳＩパッケージ６を（ｂ）に示すように一時的
に吸着固定するが、このとき、ＬＳＩパッケージ６の各
リード７は、ＬＳＩ実装用構造体１の底面に配設した凹
状の溝４にそれぞれ正確に装填される。
【００１３】つぎに、ＬＳＩ実装用構造体１に吸着固定
したＬＳＩパッケージ６を、ガラスエポキシ系の銅張り
積層体である配線基板に搭載するが、このとき、図３
（ａ）に示すようにＬＳＩ実装用構造体１に設けた位置
決め用ボス３を配線基板１１に形成された位置決め穴１
３に嵌合させる。この工程により自動的にＬＳＩパッケ
ージ６の底面からそれぞれ外に向けて配設されたリード
７は、上記配線基板１１に設けた電極パッド１２の上に
正確に位置合わせされる。なお、電極パッド１２は接続
抵抗を小さくするために、金めっきを施している。
したＬＳＩパッケージ６を、ガラスエポキシ系の銅張り
積層体である配線基板に搭載するが、このとき、図３
（ａ）に示すようにＬＳＩ実装用構造体１に設けた位置
決め用ボス３を配線基板１１に形成された位置決め穴１
３に嵌合させる。この工程により自動的にＬＳＩパッケ
ージ６の底面からそれぞれ外に向けて配設されたリード
７は、上記配線基板１１に設けた電極パッド１２の上に
正確に位置合わせされる。なお、電極パッド１２は接続
抵抗を小さくするために、金めっきを施している。
【００１４】つぎに、図３（ｂ）に示すように絶縁板１
６と強度補強板１７とから構成される絶縁性の押え板１
５を、上記電極パッド１２上に正確に位置合わせされた
ＬＳＩパッケージ６のリード７の上部から押しつけ、上
記押え板１５の４隅に設けた固定穴１９と配線基板１１
に設けたパッケージ固定用穴１４とを用いて、ねじ２
０、ナット２１等により固定する。したがって、ＬＳＩ
パッケージ６のリード７が配線基板１１の電極パッド１
２にそれぞれ固着されることになる。その後、ＬＳＩ実
装用構造体１を取り除くことによって、ＬＳＩパッケー
ジ６の配線基板１１への実装は図３（ｃ）に示すように
完了する。
６と強度補強板１７とから構成される絶縁性の押え板１
５を、上記電極パッド１２上に正確に位置合わせされた
ＬＳＩパッケージ６のリード７の上部から押しつけ、上
記押え板１５の４隅に設けた固定穴１９と配線基板１１
に設けたパッケージ固定用穴１４とを用いて、ねじ２
０、ナット２１等により固定する。したがって、ＬＳＩ
パッケージ６のリード７が配線基板１１の電極パッド１
２にそれぞれ固着されることになる。その後、ＬＳＩ実
装用構造体１を取り除くことによって、ＬＳＩパッケー
ジ６の配線基板１１への実装は図３（ｃ）に示すように
完了する。
【００１５】本発明による半導体装置の実装方法に基づ
いて製作した半導体装置の一例を図４に示す。図４にお
いて、配線基板１１′には上記位置決め用ボスに対応す
る位置決め穴１３の他に、電極パッド１２の延長上にあ
る銅配線２２と、銅配線２２の一部に接続するスルーホ
ール２３が示されている。図中、６は１Ｇｂ／ｓ以上の
高速動作をする多ピンの信号処理ＬＳＩを内蔵したＬＳ
Ｉパッケージ（図面では便宜上４０ピンで表示してあ
る）、２４は端子数が少ない１：２ＤＥＭＵＸ−ＩＣを
内蔵したパッケージ、２５は信号を外部装置を接続する
ためのコネクタ、２６および２７はそれぞれポテンショ
メータおよびディップスイッチ、２８は電源端子、２９
および３０はそれぞれ終端抵抗およびコンデンサであ
る。これらの部品はあらかじめリフロー等の従来方法に
より配線基板１１′に装着固定されている。その後、Ｌ
ＳＩパッケージ６を上記半導体装置の実装方法に記載し
た手順にしたがって、配線基板１１′に装着固定する。
図に示す位置決め穴１３はＬＳＩ実装用構造体を取り除
いた痕跡を示すものである。このような半導体装置にお
いては、高速の信号がコネクタ２５から入り、銅配線２
２、ＩＣパッケージ２４、銅配線２２を経由してＬＳＩ
パッケージ６に伝達される。ＬＳＩパッケージ６で処理
し変換された信号の一部が終端抵抗２９に送られ、残り
の信号は銅配線２２およびコネクタ２５を介して外部の
装置に伝達される。電源端子２８からはＩＣパッケージ
２４およびＬＳＩパッケージ６を駆動するための電力が
供給される。
いて製作した半導体装置の一例を図４に示す。図４にお
いて、配線基板１１′には上記位置決め用ボスに対応す
る位置決め穴１３の他に、電極パッド１２の延長上にあ
る銅配線２２と、銅配線２２の一部に接続するスルーホ
ール２３が示されている。図中、６は１Ｇｂ／ｓ以上の
高速動作をする多ピンの信号処理ＬＳＩを内蔵したＬＳ
Ｉパッケージ（図面では便宜上４０ピンで表示してあ
る）、２４は端子数が少ない１：２ＤＥＭＵＸ−ＩＣを
内蔵したパッケージ、２５は信号を外部装置を接続する
ためのコネクタ、２６および２７はそれぞれポテンショ
メータおよびディップスイッチ、２８は電源端子、２９
および３０はそれぞれ終端抵抗およびコンデンサであ
る。これらの部品はあらかじめリフロー等の従来方法に
より配線基板１１′に装着固定されている。その後、Ｌ
ＳＩパッケージ６を上記半導体装置の実装方法に記載し
た手順にしたがって、配線基板１１′に装着固定する。
図に示す位置決め穴１３はＬＳＩ実装用構造体を取り除
いた痕跡を示すものである。このような半導体装置にお
いては、高速の信号がコネクタ２５から入り、銅配線２
２、ＩＣパッケージ２４、銅配線２２を経由してＬＳＩ
パッケージ６に伝達される。ＬＳＩパッケージ６で処理
し変換された信号の一部が終端抵抗２９に送られ、残り
の信号は銅配線２２およびコネクタ２５を介して外部の
装置に伝達される。電源端子２８からはＩＣパッケージ
２４およびＬＳＩパッケージ６を駆動するための電力が
供給される。
【００１６】本半導体装置に１Ｇｂ／ｓ以上の高速入力
信号を入れて動作させたところ、出力信号波形の歪がほ
とんどなく、実用上問題がないことを確認できた。
信号を入れて動作させたところ、出力信号波形の歪がほ
とんどなく、実用上問題がないことを確認できた。
【００１７】
【発明の効果】上記のように本発明によるＬＳＩ実装用
構造体および半導体装置の実装方法は、ＬＳＩを内蔵し
たリード付きパッケージと配線基板とからなる半導体装
置にあって、上記パッケージのリードと上記配線基板と
の接続に用いる位置合わせのためのＬＳＩ実装用構造体
において、筒状に形成した上記構造体の底面に少なくと
も２個の位置決め用ボスを設けるとともに、パッケージ
のリード本数と同数で隣り合うリード間の間隔と同間隔
で配した凹状の溝を、上記筒状の構造体の周縁底面に設
け、上記凹状の溝の幅が上記パッケージのリードの幅Ｗ
とその寸法公差ｄｗとの和Ｗ＋ｄｗより大きく、かつ、
上記凹状の溝の深さが上記リードの厚さより大きく、ま
た、凹状の溝の長さが上記リードの長さより短いことに
より、あるいは、上記パッケージのリードを、筒状に形
成したＬＳＩ実装用構造体の周縁底面に、少なくとも２
個の位置決め用ボスとともに設けた凹状の溝に差し込む
工程と、上記パッケージを上記ＬＳＩ実装用構造体に固
定し保持する工程と、上記位置決め用ボスを配線基板の
位置決め穴に挿入する工程と、上記ＬＳＩ実装用構造体
の上から嵌挿し、ＬＳＩ実装用構造体を外周に沿って囲
む絶縁性材料からなる押え板により、パッケージのリー
ドをそれぞれ配線基板の電極パッドに押圧するように、
上記押え板に設けた固定穴と上記配線基板に設けたパッ
ケージ固定穴とにより固着する工程と、上記ＬＳＩ実装
用構造体を上記配線基板から離脱する工程とからなるこ
とによって、特に１００ピン以上と多ピンで１Ｇｂ／ｓ
以上の高速動作を行うＬＳＩパッケージを、配線基板に
対して自己整合的に簡便で精度よく位置合わせすること
ができ、その上、ＬＳＩパッケージの取り替えが容易に
できるなど、高速なＬＳＩパッケージの測定評価治具と
して大きな効果を有している。また、高速動作を行う半
導体装置を実現する上でも同様の効果を期待することが
できる。
構造体および半導体装置の実装方法は、ＬＳＩを内蔵し
たリード付きパッケージと配線基板とからなる半導体装
置にあって、上記パッケージのリードと上記配線基板と
の接続に用いる位置合わせのためのＬＳＩ実装用構造体
において、筒状に形成した上記構造体の底面に少なくと
も２個の位置決め用ボスを設けるとともに、パッケージ
のリード本数と同数で隣り合うリード間の間隔と同間隔
で配した凹状の溝を、上記筒状の構造体の周縁底面に設
け、上記凹状の溝の幅が上記パッケージのリードの幅Ｗ
とその寸法公差ｄｗとの和Ｗ＋ｄｗより大きく、かつ、
上記凹状の溝の深さが上記リードの厚さより大きく、ま
た、凹状の溝の長さが上記リードの長さより短いことに
より、あるいは、上記パッケージのリードを、筒状に形
成したＬＳＩ実装用構造体の周縁底面に、少なくとも２
個の位置決め用ボスとともに設けた凹状の溝に差し込む
工程と、上記パッケージを上記ＬＳＩ実装用構造体に固
定し保持する工程と、上記位置決め用ボスを配線基板の
位置決め穴に挿入する工程と、上記ＬＳＩ実装用構造体
の上から嵌挿し、ＬＳＩ実装用構造体を外周に沿って囲
む絶縁性材料からなる押え板により、パッケージのリー
ドをそれぞれ配線基板の電極パッドに押圧するように、
上記押え板に設けた固定穴と上記配線基板に設けたパッ
ケージ固定穴とにより固着する工程と、上記ＬＳＩ実装
用構造体を上記配線基板から離脱する工程とからなるこ
とによって、特に１００ピン以上と多ピンで１Ｇｂ／ｓ
以上の高速動作を行うＬＳＩパッケージを、配線基板に
対して自己整合的に簡便で精度よく位置合わせすること
ができ、その上、ＬＳＩパッケージの取り替えが容易に
できるなど、高速なＬＳＩパッケージの測定評価治具と
して大きな効果を有している。また、高速動作を行う半
導体装置を実現する上でも同様の効果を期待することが
できる。
【図１】本発明によるＬＳＩ実装用構造体の一実施例を
示す図で、（ａ）は底面図、（ｂ）は側面図である。
示す図で、（ａ）は底面図、（ｂ）は側面図である。
【図２】上記ＬＳＩ実装用構造体を用いた半導体装置の
実装方法を示す図で、（ａ）および（ｂ）はそれぞれの
工程における状態を示す図である。
実装方法を示す図で、（ａ）および（ｂ）はそれぞれの
工程における状態を示す図である。
【図３】上記ＬＳＩ実装用構造体を用いた半導体装置の
実装方法を示す図で、（ａ）〜（ｃ）は図２に引き続き
それぞれの工程における状態を示す図である。
実装方法を示す図で、（ａ）〜（ｃ）は図２に引き続き
それぞれの工程における状態を示す図である。
【図４】上記ＬＳＩ実装用構造体を用い、上記実装方法
により実装した半導体装置を示す図である。
により実装した半導体装置を示す図である。
【図５】従来方法によるパッケージのリードと配線基板
における電極パッドの配置関係を示す図で、（ａ）は正
常な位置関係を示す図、（ｂ）は平行な位置ずれを示す
図、（ｃ）は回転方向の位置ずれを示す図である。
における電極パッドの配置関係を示す図で、（ａ）は正
常な位置関係を示す図、（ｂ）は平行な位置ずれを示す
図、（ｃ）は回転方向の位置ずれを示す図である。
【図６】従来のＬＳＩパッケージ測定評価治具を示す図
である。
である。
１ ＬＳＩ実装用構造体 ２ 筒状構造体 ３ 位置決め用ボス ４ 凹状の溝 ６ パッケージ ７ リード １１、１１′ 配線基板 １２ 電極パッド １３ 位置決め穴 １４ パッケージ固定穴 １５ 押え板
Claims (2)
- 【請求項１】ＬＳＩを内蔵したリード付きパッケージと
配線基板とからなる半導体装置にあって、上記パッケー
ジのリードと上記配線基板との接続に用いる位置合わせ
のためのＬＳＩ実装用構造体において、筒状に形成した
上記構造体の底面に少なくとも２個の位置決め用ボスを
設けるとともに、パッケージのリード本数と同数で隣り
合うリード間の間隔と同間隔で配した凹状の溝を、上記
筒状構造体の周縁底面に設け、上記凹状の溝の幅が上記
パッケージのリードの幅Ｗとその寸法公差ｄｗとの和Ｗ
＋ｄｗより大きく、かつ、上記凹状の溝の深さが上記リ
ードの厚さより大きく、また、凹状の溝の長さが上記リ
ードの長さより短いことを特徴とするＬＳＩ実装用構造
体。 - 【請求項２】ＬＳＩを内蔵したリード付きパッケージと
配線基板とからなる半導体装置の実装方法において、上
記パッケージのリードを、筒状に形成したＬＳＩ実装用
構造体の周縁底面に、少なくとも２個の位置決め用ボス
とともに設けた凹状の溝に差し込む工程と、上記パッケ
ージを上記ＬＳＩ実装用構造体に固定し保持する工程
と、上記位置決め用ボスを配線基板の位置決め穴に挿入
する工程と、上記ＬＳＩ実装用構造体の上から嵌挿し、
ＬＳＩ実装用構造体をその外周に沿って囲む絶縁性材料
からなる押え板により、パッケージのリードをそれぞれ
配線基板の電極パッドに押圧するように、上記押え板に
設けた固定穴と上記配線基板に設けたパッケージ固定穴
とにより固着する工程と、上記ＬＳＩ実装用構造体を上
記配線基板から離脱する工程とからなることを特徴とす
る半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15908195A JPH098080A (ja) | 1995-06-26 | 1995-06-26 | Ｌｓｉ実装用構造体および半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15908195A JPH098080A (ja) | 1995-06-26 | 1995-06-26 | Ｌｓｉ実装用構造体および半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098080A true JPH098080A (ja) | 1997-01-10 |
Family
ID=15685816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15908195A Pending JPH098080A (ja) | 1995-06-26 | 1995-06-26 | Ｌｓｉ実装用構造体および半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098080A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068425A (zh) * | 2017-05-27 | 2017-08-18 | 宁波新容电器科技有限公司 | 电容器四引脚电极封装定位器 |
-
1995
- 1995-06-26 JP JP15908195A patent/JPH098080A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107068425A (zh) * | 2017-05-27 | 2017-08-18 | 宁波新容电器科技有限公司 | 电容器四引脚电极封装定位器 |
| CN107068425B (zh) * | 2017-05-27 | 2023-06-23 | 宁波新容电器科技有限公司 | 电容器四引脚电极封装定位器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004511155A (ja) | 送信ラインとモジュールとの間の自己整列型遷移部 | |
| JP2004523908A (ja) | プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ | |
| JPH0794643A (ja) | 半導体チップバーンイン用ソケット | |
| US11474165B2 (en) | Magnetic sensor component and assembly | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| CN100527412C (zh) | 电子电路模块及其制造方法 | |
| JP2575643B2 (ja) | 電子素子の表面実装装置 | |
| JPH098080A (ja) | Ｌｓｉ実装用構造体および半導体装置の実装方法 | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JP3384121B2 (ja) | 電子回路モジュール | |
| JPS60210858A (ja) | フラツトパツケ−ジｌｓｉ | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPS6022348A (ja) | 半導体装置 | |
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JPH02121360A (ja) | 電子部品搭載用基板 | |
| JPS63152134A (ja) | 液晶表示装置 | |
| TWM637322U (zh) | 封裝結構 | |
| JPS5943748Y2 (ja) | マザ−ボ−ド | |
| JPH0529051A (ja) | Ｉｃ用コンタクタ | |
| JPH0536887A (ja) | 混成集積回路装置 | |
| JPH07211745A (ja) | ハイブリッドｉｃ | |
| JPS6020945Y2 (ja) | マルチチツプｌｓｉパツケ−ジ | |
| JPH03104149A (ja) | 半導体パッケージ |