JPH098081A - Ｂｇａ型パッケージの実装構造 - Google Patents
Ｂｇａ型パッケージの実装構造Info
- Publication number
- JPH098081A JPH098081A JP7153595A JP15359595A JPH098081A JP H098081 A JPH098081 A JP H098081A JP 7153595 A JP7153595 A JP 7153595A JP 15359595 A JP15359595 A JP 15359595A JP H098081 A JPH098081 A JP H098081A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- type package
- double
- sided printed
- bga type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 両面プリント基板のソリ具合にかかわらず接
続ボールの接合が完全になるようにし、信頼性の高い実
装回路装置の構成が可能なＢＧＡ型パッケージの実装方
法を提供すること。 【構成】 両面プリント基板の表面に部品を搭載し、同
部品を樹脂モールドし、裏面に多数の第１の半田付ラン
ドを形成したＢＧＡ型パッケージを、表面に前記半田ボ
ールに対応する第２の半田付ランドが形成された面実装
用回路基板に実装するものにおいて、前記ＢＧＡ型パッ
ケージの両面プリント基板の反りに合わせて第２の半田
付ランドの面積が前記両面プリント基板の反りの量が１
／２になる位置に対応する第２の半田付ランドを基準に
して、前記反りが下側になるに従って漸次広く、上側に
反るに従って漸次狭くするように形成し、それぞれの半
田ボールが面実装用回路基板の第２の半田付ランドに確
実に接続されるようにした。
続ボールの接合が完全になるようにし、信頼性の高い実
装回路装置の構成が可能なＢＧＡ型パッケージの実装方
法を提供すること。 【構成】 両面プリント基板の表面に部品を搭載し、同
部品を樹脂モールドし、裏面に多数の第１の半田付ラン
ドを形成したＢＧＡ型パッケージを、表面に前記半田ボ
ールに対応する第２の半田付ランドが形成された面実装
用回路基板に実装するものにおいて、前記ＢＧＡ型パッ
ケージの両面プリント基板の反りに合わせて第２の半田
付ランドの面積が前記両面プリント基板の反りの量が１
／２になる位置に対応する第２の半田付ランドを基準に
して、前記反りが下側になるに従って漸次広く、上側に
反るに従って漸次狭くするように形成し、それぞれの半
田ボールが面実装用回路基板の第２の半田付ランドに確
実に接続されるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、多数個の半田ボールを
有するＢＧＡ型パッケージの実装構造に関する。
有するＢＧＡ型パッケージの実装構造に関する。
【０００２】
【従来の技術】従来、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）型パッケージ１は、図５及び図６（Ａ）
（Ｂ）に示されているように、両面プリント基板２の表
面には半導体等のチップ部品３が搭載され、同部品３と
基板２はワイヤ４によって接続され、その表面は樹脂５
によってモールドされており、裏面に高融点の半田ペー
ストが選択的に被着された第１の半田付ランド６が形成
され、同第１の半田付ランド６に半田ボール７がリフロ
ーによって接合されている。一方、面実装用回路基板８
には前記半田ボール７に対応して同半田ボール７をリフ
ローによって接合する第２の半田付ランド９が形成され
ている。ところで、前記ＢＧＡ型パッケージ１は、その
構造上特に次のような問題を有している。即ち、前記第
１の半田付ランド６に半田ボール７をリフローする際
に、前記両面プリント基板２の熱膨脹係数が樹脂５の熱
膨脹係数よりもやや小さいため図７に示すように前記両
面プリント基板２の第２の半田付ランド９が中央部に近
づくにしたがって上側に、周縁部に近づくにしたがって
下側に反りを生じ、この反りの量は約０．２ｍｍ程度と
なる。また、前記リフローによって半田ボール７が溶融
すると、リフロー後の半田ボール７ａの高さは０．５ｍ
ｍ程度となるため面実装用回路基板８の表面に対して両
面プリント基板の中央部の半田ボール７の下端が面実装
用回路基板１の表面から離れ半田付ランド８とオープン
になり接合が不完全になるという問題を有するものであ
った。
ｒｒａｙ）型パッケージ１は、図５及び図６（Ａ）
（Ｂ）に示されているように、両面プリント基板２の表
面には半導体等のチップ部品３が搭載され、同部品３と
基板２はワイヤ４によって接続され、その表面は樹脂５
によってモールドされており、裏面に高融点の半田ペー
ストが選択的に被着された第１の半田付ランド６が形成
され、同第１の半田付ランド６に半田ボール７がリフロ
ーによって接合されている。一方、面実装用回路基板８
には前記半田ボール７に対応して同半田ボール７をリフ
ローによって接合する第２の半田付ランド９が形成され
ている。ところで、前記ＢＧＡ型パッケージ１は、その
構造上特に次のような問題を有している。即ち、前記第
１の半田付ランド６に半田ボール７をリフローする際
に、前記両面プリント基板２の熱膨脹係数が樹脂５の熱
膨脹係数よりもやや小さいため図７に示すように前記両
面プリント基板２の第２の半田付ランド９が中央部に近
づくにしたがって上側に、周縁部に近づくにしたがって
下側に反りを生じ、この反りの量は約０．２ｍｍ程度と
なる。また、前記リフローによって半田ボール７が溶融
すると、リフロー後の半田ボール７ａの高さは０．５ｍ
ｍ程度となるため面実装用回路基板８の表面に対して両
面プリント基板の中央部の半田ボール７の下端が面実装
用回路基板１の表面から離れ半田付ランド８とオープン
になり接合が不完全になるという問題を有するものであ
った。
【０００３】
【発明が解決しようとする課題】本技術は上記問題に鑑
みなされたもので、両面プリント基板の反りにかかわら
ず半田ボールが第２の半田付ランドとオープンにならな
いように、それぞれの半田ボールの下端が面実装用回路
基板の表面に接触するようにし、これによって半田ボー
ルと第２の半田付ランドとの接合を完全なものとし、接
続信頼性の高いＢＧＡ型パッケージの実装構造を提供す
ることを目的とする。
みなされたもので、両面プリント基板の反りにかかわら
ず半田ボールが第２の半田付ランドとオープンにならな
いように、それぞれの半田ボールの下端が面実装用回路
基板の表面に接触するようにし、これによって半田ボー
ルと第２の半田付ランドとの接合を完全なものとし、接
続信頼性の高いＢＧＡ型パッケージの実装構造を提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、両面プリント基板の表面に部品を搭載し、
同部品を樹脂モールドし、裏面に多数の第１の半田付ラ
ンドを形成したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）型パッケージを、表面に前記半田ボールに対応する
第２の半田付ランドが形成された面実装用回路基板に実
装するものにおいて、前記ＢＧＡ型パッケージの両面プ
リント基板の反りに合わせて前記面実装用回路基板の第
２の半田付ランドの面積を可変するようにしたことを特
徴とする。また、前記第２の半田付ランドの面積を前記
両面プリント基板の反りの量の１／２となる位置に対応
する第２の半田付ランドを基準にして、前記反りが下側
になるに従って漸次広く、上側に反るに従って漸次狭く
するように形成したことを特徴とする。
決するため、両面プリント基板の表面に部品を搭載し、
同部品を樹脂モールドし、裏面に多数の第１の半田付ラ
ンドを形成したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）型パッケージを、表面に前記半田ボールに対応する
第２の半田付ランドが形成された面実装用回路基板に実
装するものにおいて、前記ＢＧＡ型パッケージの両面プ
リント基板の反りに合わせて前記面実装用回路基板の第
２の半田付ランドの面積を可変するようにしたことを特
徴とする。また、前記第２の半田付ランドの面積を前記
両面プリント基板の反りの量の１／２となる位置に対応
する第２の半田付ランドを基準にして、前記反りが下側
になるに従って漸次広く、上側に反るに従って漸次狭く
するように形成したことを特徴とする。
【０００５】
【作用】上記のように構成したので、本発明によるＢＧ
Ａ型パッケージの実装構造においては、前記両面プリン
ト基板の反りの量の１／２の位置に対応する第２の半田
付ランドに対して広い面積に形成した第２の半田付ラン
ドの半田ボールは広くリフローされて高さが低くなり、
狭い面積に形成した第２の半田付ランドの半田ボールは
狭くリフローされて高さが高くなり、それぞれの半田ボ
ールを面実装用回路基板の第２の半田付ランドに確実に
接続することができる。
Ａ型パッケージの実装構造においては、前記両面プリン
ト基板の反りの量の１／２の位置に対応する第２の半田
付ランドに対して広い面積に形成した第２の半田付ラン
ドの半田ボールは広くリフローされて高さが低くなり、
狭い面積に形成した第２の半田付ランドの半田ボールは
狭くリフローされて高さが高くなり、それぞれの半田ボ
ールを面実装用回路基板の第２の半田付ランドに確実に
接続することができる。
【０００６】
【実施例】以下図に基づいて本発明によるＢＧＡ型パッ
ケージの実装構造の一実施例を図面に基づいて詳細に説
明する。尚、図中符号は従来例と同一のものを付す。
ケージの実装構造の一実施例を図面に基づいて詳細に説
明する。尚、図中符号は従来例と同一のものを付す。
【０００７】図１及び図２（Ａ）（Ｂ）に示すように、
１はＢＧＡ型パッケージで、同ＢＧＡ型パッケージ１の
両面プリント基板２の表面には、例えば、半導体チップ
等の部品３が搭載され、同部品３と基板２とはワイヤ４
によって接続され、その表面は、例えば、シリコンゴム
よりなる樹脂５によってモールドされ、裏面には高融点
半田が選択的に被着された第１の半田付ランド６にリフ
ローによって真球状になった同一直径の半田ボール７が
接続されている。８は面実装用回路基板で、その表面に
は前記半田ボール７に対応して低融点の半田ペーストが
選択的に被着された第２の半田付ランド９が形成されて
いる。
１はＢＧＡ型パッケージで、同ＢＧＡ型パッケージ１の
両面プリント基板２の表面には、例えば、半導体チップ
等の部品３が搭載され、同部品３と基板２とはワイヤ４
によって接続され、その表面は、例えば、シリコンゴム
よりなる樹脂５によってモールドされ、裏面には高融点
半田が選択的に被着された第１の半田付ランド６にリフ
ローによって真球状になった同一直径の半田ボール７が
接続されている。８は面実装用回路基板で、その表面に
は前記半田ボール７に対応して低融点の半田ペーストが
選択的に被着された第２の半田付ランド９が形成されて
いる。
【０００８】また、前記両面プリント基板２は、その熱
膨脹係数が樹脂５の熱膨脹係数よりやや小さいため、前
記リフローの際に面実装用回路基板８に対し、周縁部Ｂ
が下側に、中央部Ａが上側に反りが生じ、この反りのた
め周縁部Ｂの第１の半田付ランド６は中央部Ｃの第１の
半田付ランド６よりも面実装用回路基板８に近いように
なっている。一方、前記面実装用回路基板８の第２の半
田付ランド９の面積は前記両面プリント基板２の反りの
量の１／２となる位置の第２の半田付ランド９の面積を
基準とし、この第２の半田付ランド９に対し、他の第２
の半田付ランド９の面積は両面プリント基板２が下側に
反るに従って漸次広く、上側に反るに従って漸次狭くな
るように形成されている。
膨脹係数が樹脂５の熱膨脹係数よりやや小さいため、前
記リフローの際に面実装用回路基板８に対し、周縁部Ｂ
が下側に、中央部Ａが上側に反りが生じ、この反りのた
め周縁部Ｂの第１の半田付ランド６は中央部Ｃの第１の
半田付ランド６よりも面実装用回路基板８に近いように
なっている。一方、前記面実装用回路基板８の第２の半
田付ランド９の面積は前記両面プリント基板２の反りの
量の１／２となる位置の第２の半田付ランド９の面積を
基準とし、この第２の半田付ランド９に対し、他の第２
の半田付ランド９の面積は両面プリント基板２が下側に
反るに従って漸次広く、上側に反るに従って漸次狭くな
るように形成されている。
【０００９】上記構成による面実装用回路基板８の第２
の半田付ランドにＢＧＡ型パッケージ１をリフローによ
って接合すると、図３に示すように基準とした第２の半
田付ランド９に対し、広い面積の第２の半田付ランド９
上でリフローされた半田ボール７ａは裾野が広く、且
つ、中央部が太い太鼓状となって高さが低くなり、狭い
面積の第２の半田付ランド９上でリフロされた第２の半
田ボール７ａはその裾野が狭く、且つ、中央部が細くな
って高さが高くなり、中央部の半田ボール７等が反りに
よって面実装用回路基板８の表面から離れることがな
く、リフローされた半田ボール７ａの全てが半田付ラン
ド９に完全に接合される。
の半田付ランドにＢＧＡ型パッケージ１をリフローによ
って接合すると、図３に示すように基準とした第２の半
田付ランド９に対し、広い面積の第２の半田付ランド９
上でリフローされた半田ボール７ａは裾野が広く、且
つ、中央部が太い太鼓状となって高さが低くなり、狭い
面積の第２の半田付ランド９上でリフロされた第２の半
田ボール７ａはその裾野が狭く、且つ、中央部が細くな
って高さが高くなり、中央部の半田ボール７等が反りに
よって面実装用回路基板８の表面から離れることがな
く、リフローされた半田ボール７ａの全てが半田付ラン
ド９に完全に接合される。
【００１０】図４は本発明によるＢＧＡ型パッケージの
実装構造の他の実施例を示すもので、両面プリント基板
２は、その熱膨脹係数が樹脂５の熱膨脹係数よりやや小
さいため、同図（Ａ）に示すように前記リフローの際に
面実装用回路基板８に対し、平面上の縦方向（Ｘ−Ｘ）
と横方向（Ｙ−Ｙ）のそれぞれは周縁部が下側に、中央
部が上側に反りが生じ、この反りのため周縁部の第１の
半田付ランド６は中央部の第１の半田付ランド６よりも
面実装用回路基板８に近いようになっている。一方、同
図（Ｂ）に示すように面実装用回路基板８の第２の半田
付ランド９は前記両面プリント基板２の反りの量の１／
２となる位置の第２の半田付ランド９の面積を基準と
し、他の第２の半田付ランド９の面積は両面プリント基
板２が下側に反るに従って漸次広く、上側に反るに従っ
て漸次狭くなるように形成されている。
実装構造の他の実施例を示すもので、両面プリント基板
２は、その熱膨脹係数が樹脂５の熱膨脹係数よりやや小
さいため、同図（Ａ）に示すように前記リフローの際に
面実装用回路基板８に対し、平面上の縦方向（Ｘ−Ｘ）
と横方向（Ｙ−Ｙ）のそれぞれは周縁部が下側に、中央
部が上側に反りが生じ、この反りのため周縁部の第１の
半田付ランド６は中央部の第１の半田付ランド６よりも
面実装用回路基板８に近いようになっている。一方、同
図（Ｂ）に示すように面実装用回路基板８の第２の半田
付ランド９は前記両面プリント基板２の反りの量の１／
２となる位置の第２の半田付ランド９の面積を基準と
し、他の第２の半田付ランド９の面積は両面プリント基
板２が下側に反るに従って漸次広く、上側に反るに従っ
て漸次狭くなるように形成されている。
【００１１】上記構成による面実装用回路基板８の第２
の半田付ランド９にＢＧＡ型パッケージ１をリフローに
よって接合すると、基準とした第２の半田付ランド９に
対し、広い面積の第２の半田付ランド９上でリフローさ
れた半田ボール７は裾野が広く、且つ、中央部が太い太
鼓状となって高さが低くなり、狭い面積の第２の半田付
ランド９上でリフロされた第２の半田ボール７はその裾
野が狭く、且つ、中央部が細くなって高さが高くなり、
中央部の半田ボール７が反りによって面実装用回路基板
８の表面から離れることがなく、全ての半田ボール７が
第２の半田付ランド９に完全に接合される。
の半田付ランド９にＢＧＡ型パッケージ１をリフローに
よって接合すると、基準とした第２の半田付ランド９に
対し、広い面積の第２の半田付ランド９上でリフローさ
れた半田ボール７は裾野が広く、且つ、中央部が太い太
鼓状となって高さが低くなり、狭い面積の第２の半田付
ランド９上でリフロされた第２の半田ボール７はその裾
野が狭く、且つ、中央部が細くなって高さが高くなり、
中央部の半田ボール７が反りによって面実装用回路基板
８の表面から離れることがなく、全ての半田ボール７が
第２の半田付ランド９に完全に接合される。
【００１２】
【発明の効果】以上に説明したように、本発明によるＢ
ＧＡ型パッケージの実装構造によれば、ＢＧＡ型パッケ
ージの全ての半田ボールは、面実装用回路基板の第２の
半田付ランドに確実に接合され電気的な接続が行われ、
該半田ボールと第２の半田付ランドとのオープンが発生
することのない、信頼性の高い電気的な接続が容易に達
成される。
ＧＡ型パッケージの実装構造によれば、ＢＧＡ型パッケ
ージの全ての半田ボールは、面実装用回路基板の第２の
半田付ランドに確実に接合され電気的な接続が行われ、
該半田ボールと第２の半田付ランドとのオープンが発生
することのない、信頼性の高い電気的な接続が容易に達
成される。
【図１】本発明によるＢＧＡ型パッケージの実装構造の
実装前の断面図である。
実装前の断面図である。
【図２】本発明によるＢＧＡ型パッケージの実装構造を
示し、（Ａ）は両面プリント基板の一部裏面図で、
（Ｂ）は面実装用回路基板の一部表面図である。
示し、（Ａ）は両面プリント基板の一部裏面図で、
（Ｂ）は面実装用回路基板の一部表面図である。
【図３】本発明によるＢＧＡ型パッケージの実装構造の
実装後の断面図である。
実装後の断面図である。
【図４】本発明によるＢＧＡ型パッケージの実装構造の
他の実施例を示し、（Ａ）は両面プリント基板の一部裏
面図で、（Ｂ）は面実装用回路基板の一部表面図であ
る。
他の実施例を示し、（Ａ）は両面プリント基板の一部裏
面図で、（Ｂ）は面実装用回路基板の一部表面図であ
る。
【図５】従来のＢＧＡ型パッケージの実装構造の実装前
の断面図である。
の断面図である。
【図６】従来のＢＧＡ型パッケージの実装構造を示し、
（Ａ）は両面プリント基板の一部裏面図で、（Ｂ）は面
実装用回路基板の一部表面である。
（Ａ）は両面プリント基板の一部裏面図で、（Ｂ）は面
実装用回路基板の一部表面である。
【図７】従来のＢＧＡ型パッケージの実装構造の実装後
の断面図である。
の断面図である。
１ ＢＧＡ型パッケージ ２ 両面プリント基板 ３ 部品 ４ ワイヤ ５ 樹脂 ６ 第１の半田付ランド ７ 半田ボール ８ 面実装用回路基板 ９ 第２の半田付ランド
Claims (2)
- 【請求項１】 両面プリント基板の表面に部品を搭載
し、同部品を樹脂モールドし、裏面に多数の第１の半田
付ランドを形成したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒ
ｒａｙ）型パッケージを、表面に前記半田ボールに対応
する第２の半田付ランドが形成された面実装用回路基板
に実装するものにおいて、前記ＢＧＡ型パッケージの両
面プリント基板の反りに合わせて前記面実装用回路基板
の第２の半田付ランドの面積を可変するようにしたこと
を特徴とするＢＧＡ型パッケージの実装構造。 - 【請求項２】 前記第２の半田付ランドの面積を前記両
面プリント基板の反りの量の１／２となる位置に対応す
る第２の半田付ランドを基準にして、前記反りが下側に
なるに従って漸次広く、上側に反るに従って漸次狭くす
るように形成したことを特徴とする請求項１記載のＢＧ
Ａ型パッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153595A JPH098081A (ja) | 1995-06-20 | 1995-06-20 | Ｂｇａ型パッケージの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153595A JPH098081A (ja) | 1995-06-20 | 1995-06-20 | Ｂｇａ型パッケージの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098081A true JPH098081A (ja) | 1997-01-10 |
Family
ID=15565931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7153595A Pending JPH098081A (ja) | 1995-06-20 | 1995-06-20 | Ｂｇａ型パッケージの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098081A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504547B1 (ko) * | 2000-12-09 | 2005-08-04 | 주식회사 하이닉스반도체 | 스택 패키지 제조용 스텐실의 구조 |
| JP2006190902A (ja) * | 2005-01-07 | 2006-07-20 | Denso Corp | 半導体電子部品の実装方法及び半導体電子部品の配線基板 |
| US7759799B2 (en) | 2006-01-13 | 2010-07-20 | Nec Electronics Corporation | Substrate and semiconductor device |
| JP2013251303A (ja) * | 2012-05-30 | 2013-12-12 | Canon Inc | 半導体パッケージ及び積層型半導体パッケージ |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158865U (ja) * | 1986-03-31 | 1987-10-08 | ||
| JPH03190238A (ja) * | 1989-12-20 | 1991-08-20 | Matsushita Electric Ind Co Ltd | 半導体チップおよびそれを用いた実装構造体 |
| JPH0722538A (ja) * | 1993-07-06 | 1995-01-24 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの構造 |
| JPH07193162A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | ボールグリッドアレイ半導体装置及びその実装基板 |
| JPH0897322A (ja) * | 1994-09-22 | 1996-04-12 | Oki Electric Ind Co Ltd | 半導体パッケージ |
| JPH08298264A (ja) * | 1995-04-27 | 1996-11-12 | Hitachi Ltd | 電子回路装置 |
-
1995
- 1995-06-20 JP JP7153595A patent/JPH098081A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62158865U (ja) * | 1986-03-31 | 1987-10-08 | ||
| JPH03190238A (ja) * | 1989-12-20 | 1991-08-20 | Matsushita Electric Ind Co Ltd | 半導体チップおよびそれを用いた実装構造体 |
| JPH0722538A (ja) * | 1993-07-06 | 1995-01-24 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの構造 |
| JPH07193162A (ja) * | 1993-12-27 | 1995-07-28 | Hitachi Ltd | ボールグリッドアレイ半導体装置及びその実装基板 |
| JPH0897322A (ja) * | 1994-09-22 | 1996-04-12 | Oki Electric Ind Co Ltd | 半導体パッケージ |
| JPH08298264A (ja) * | 1995-04-27 | 1996-11-12 | Hitachi Ltd | 電子回路装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504547B1 (ko) * | 2000-12-09 | 2005-08-04 | 주식회사 하이닉스반도체 | 스택 패키지 제조용 스텐실의 구조 |
| JP2006190902A (ja) * | 2005-01-07 | 2006-07-20 | Denso Corp | 半導体電子部品の実装方法及び半導体電子部品の配線基板 |
| US7759799B2 (en) | 2006-01-13 | 2010-07-20 | Nec Electronics Corporation | Substrate and semiconductor device |
| JP2013251303A (ja) * | 2012-05-30 | 2013-12-12 | Canon Inc | 半導体パッケージ及び積層型半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| US6229711B1 (en) | Flip-chip mount board and flip-chip mount structure with improved mounting reliability | |
| JP3112949B2 (ja) | ポリマースタッドグリッドアレイ | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| US6734557B2 (en) | Semiconductor device | |
| JP3080607B2 (ja) | 半田バンプ形状及びスタンドオフ高さを制御する方法 | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US6323438B1 (en) | Printed circuit board and semiconductor device using the same | |
| JPH11111771A (ja) | 配線基板の接続方法、キャリア基板および配線基板 | |
| JPH098081A (ja) | Ｂｇａ型パッケージの実装構造 | |
| JPH10107176A (ja) | 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法 | |
| JPH10247706A (ja) | ボールグリッドアレイパッケージ | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JPH08340164A (ja) | Ｂｇａ型パッケージの面実装構造 | |
| JPH06252326A (ja) | 多端子部品、配線基板、多端子部品の実装構造 | |
| JPH0642372Y2 (ja) | 混成集積回路装置 | |
| JP3727759B2 (ja) | Ｂｇａ型半導体装置のバンプ部構造 | |
| JPH10294397A (ja) | フリップチップ搭載用基板 | |
| JPH07106466A (ja) | マルチチップモジュール搭載用プリント配線基板 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
| KR100369501B1 (ko) | 반도체패키지 | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH0481861B2 (ja) |