JPH098222A - 半導体装置を搭載した電子部品装置 - Google Patents
半導体装置を搭載した電子部品装置Info
- Publication number
- JPH098222A JPH098222A JP7147536A JP14753695A JPH098222A JP H098222 A JPH098222 A JP H098222A JP 7147536 A JP7147536 A JP 7147536A JP 14753695 A JP14753695 A JP 14753695A JP H098222 A JPH098222 A JP H098222A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- electronic component
- semiconductor
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 高機能化と小型化を実現した半導体装置を搭
載した電子部品装置を提供する。 【構成】 絶縁層４毎に上に広がった階段状に設けられ
た窪み５を有する多層プリント基板３、上記窪み５の底
６に搭載された第１の半導体装置１、及び、上記底６を
囲む一の踏み板７に着設し、上記窪み５の底６を架橋す
る第２の半導体装置２を備える。第１の半導体装置１の
上方に第２の半導体装置２が立体的に設置しているた
め、多層プリント基板３面の半導体装置１、２を搭載す
る個所の面積が少ない。
載した電子部品装置を提供する。 【構成】 絶縁層４毎に上に広がった階段状に設けられ
た窪み５を有する多層プリント基板３、上記窪み５の底
６に搭載された第１の半導体装置１、及び、上記底６を
囲む一の踏み板７に着設し、上記窪み５の底６を架橋す
る第２の半導体装置２を備える。第１の半導体装置１の
上方に第２の半導体装置２が立体的に設置しているた
め、多層プリント基板３面の半導体装置１、２を搭載す
る個所の面積が少ない。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置を搭載した電
子部品装置に関するものである。
子部品装置に関するものである。
【０００２】
【従来の技術】従来から半導体チップ等の半導体装置を
多層プリント基板に搭載したＰＧＡ（ピングリッドアレ
イ）、ＢＧＡ（ボールグリッドアレイ）等の電子部品装
置が知られている。上記電子部品装置はさらにマザーボ
ードに実装され電子装置として用いられる。近年の電子
装置は高機能化と小型化が要求されている。この高機能
化から半導体装置は多数搭載する必要が生まれ、これら
半導体装置を搭載する面積を確保するために広い多層プ
リント基板が必要であった。そのため電子部品装置が大
型化する問題を生じている。
多層プリント基板に搭載したＰＧＡ（ピングリッドアレ
イ）、ＢＧＡ（ボールグリッドアレイ）等の電子部品装
置が知られている。上記電子部品装置はさらにマザーボ
ードに実装され電子装置として用いられる。近年の電子
装置は高機能化と小型化が要求されている。この高機能
化から半導体装置は多数搭載する必要が生まれ、これら
半導体装置を搭載する面積を確保するために広い多層プ
リント基板が必要であった。そのため電子部品装置が大
型化する問題を生じている。
【０００３】
【発明が解決しようとする課題】本発明は上述の事実に
鑑みてなされたもので、その目的とするところは、高機
能化と小型化を実現した半導体装置を搭載した電子部品
装置を提供することにある。
鑑みてなされたもので、その目的とするところは、高機
能化と小型化を実現した半導体装置を搭載した電子部品
装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の請求項１に係る
半導体装置を搭載した電子部品装置は、絶縁層４毎に上
に広がった階段状に設けられた窪み５を有する多層プリ
ント基板３、上記窪み５の底６に搭載された第１の半導
体装置１、及び、上記底６を囲む一の踏み板７に着設
し、上記窪み５の底６を架橋する第２の半導体装置２を
備えることを特徴とする。
半導体装置を搭載した電子部品装置は、絶縁層４毎に上
に広がった階段状に設けられた窪み５を有する多層プリ
ント基板３、上記窪み５の底６に搭載された第１の半導
体装置１、及び、上記底６を囲む一の踏み板７に着設
し、上記窪み５の底６を架橋する第２の半導体装置２を
備えることを特徴とする。
【０００５】本発明の請求項２に係る半導体装置を搭載
した電子部品装置は、請求項１記載の半導体装置を搭載
した電子部品装置において、第１、及び、第２の半導体
装置１、２が半導体チップ、ＱＦＰ（クウァドフラット
パッケジ）、ＰＬＣＣ（プラスチックリードチップキャ
リアー）のいずれかであることを特徴とする。
した電子部品装置は、請求項１記載の半導体装置を搭載
した電子部品装置において、第１、及び、第２の半導体
装置１、２が半導体チップ、ＱＦＰ（クウァドフラット
パッケジ）、ＰＬＣＣ（プラスチックリードチップキャ
リアー）のいずれかであることを特徴とする。
【０００６】
【作用】本発明の請求項１又は請求項２に係る半導体装
置を搭載した電子部品装置は、階段状に設けられた窪み
５に第１の半導体装置１と、第１の半導体装置１が搭載
された窪み５の底６を囲む一の踏み板７に上記窪み５の
底６を架橋する第２の半導体装置２とを備えるので、第
１の半導体装置１の上方に第２の半導体装置２を立体的
に設置するため、多層プリント基板３面の搭載個所の面
積が少なくてよい。
置を搭載した電子部品装置は、階段状に設けられた窪み
５に第１の半導体装置１と、第１の半導体装置１が搭載
された窪み５の底６を囲む一の踏み板７に上記窪み５の
底６を架橋する第２の半導体装置２とを備えるので、第
１の半導体装置１の上方に第２の半導体装置２を立体的
に設置するため、多層プリント基板３面の搭載個所の面
積が少なくてよい。
【０００７】
【実施例】以下、本発明を図面を参照しながら説明す
る。
る。
【０００８】図１は本発明の一実施例に係る半導体装置
を搭載した電子部品装置の要部を拡大した断面図であ
り、図２は図１の電子部品装置に用いられる多層プリン
ト基板の要部を拡大した断面図であり、図３は本発明の
他の実施例に係る半導体装置を搭載した電子部品装置の
要部を拡大した断面図である。
を搭載した電子部品装置の要部を拡大した断面図であ
り、図２は図１の電子部品装置に用いられる多層プリン
ト基板の要部を拡大した断面図であり、図３は本発明の
他の実施例に係る半導体装置を搭載した電子部品装置の
要部を拡大した断面図である。
【０００９】本発明を構成する多層プリント基板３は、
図２に示す如く、複数の絶縁層４を有し、絶縁層４毎に
上に広がった階段状に設けられた窪み５を備える。上記
絶縁層４は、基材に樹脂を含浸乾燥して得られるプリプ
レグの樹脂を硬化させた基板が用いられる。上記樹脂と
してはエポキシ樹脂、ポリイミド樹脂、フッソ樹脂、フ
ェノール樹脂、不飽和ポリエステル樹脂、ＰＰＯ樹脂等
の単独、変性物、混合物等が用いられる。上記基材とし
ては、特に限定するものではないが、ガラス繊維等の無
機材料の方が耐熱性、耐湿性等に優れて好ましい。ま
た、耐熱性に優れる有機繊維布基材及びこれらの混合物
を用いることもできる。上記絶縁層４の表面は導体回路
８が形成されている。上記導体回路８の形成は多層プリ
ント基板３で汎用されるエッチング、メッキ等により作
製すればよい。
図２に示す如く、複数の絶縁層４を有し、絶縁層４毎に
上に広がった階段状に設けられた窪み５を備える。上記
絶縁層４は、基材に樹脂を含浸乾燥して得られるプリプ
レグの樹脂を硬化させた基板が用いられる。上記樹脂と
してはエポキシ樹脂、ポリイミド樹脂、フッソ樹脂、フ
ェノール樹脂、不飽和ポリエステル樹脂、ＰＰＯ樹脂等
の単独、変性物、混合物等が用いられる。上記基材とし
ては、特に限定するものではないが、ガラス繊維等の無
機材料の方が耐熱性、耐湿性等に優れて好ましい。ま
た、耐熱性に優れる有機繊維布基材及びこれらの混合物
を用いることもできる。上記絶縁層４の表面は導体回路
８が形成されている。上記導体回路８の形成は多層プリ
ント基板３で汎用されるエッチング、メッキ等により作
製すればよい。
【００１０】本発明の電子部品装置は、図１に示す如
く、半導体チップ９ａからなる第１の半導体装置１を上
記多層プリント基板３の窪み５の底６に備える。上記半
導体チップ９ａはワイヤー１０ａを介して、絶縁層４上
に形成された導体回路８ａに接続される。さらに、エポ
キシ樹脂組成物等の封止材１１で封止される。
く、半導体チップ９ａからなる第１の半導体装置１を上
記多層プリント基板３の窪み５の底６に備える。上記半
導体チップ９ａはワイヤー１０ａを介して、絶縁層４上
に形成された導体回路８ａに接続される。さらに、エポ
キシ樹脂組成物等の封止材１１で封止される。
【００１１】さらに、本発明の電子部品装置は、上記底
６を囲む一の踏み板７上に着設した半導体チップ９ｂか
らなる第２の半導体装置２を備える。この第２の半導体
装置２は上記窪み５の底６を架橋し、上記第１の半導体
装置１の上方に位置する。上記第２の半導体装置２であ
る半導体チップ９ｂはワイヤー１０ｂを介して、絶縁層
４上に形成された導体回路８ｂと接続される。さらに、
エポキシ樹脂組成物等の封止材１１で封止される。
６を囲む一の踏み板７上に着設した半導体チップ９ｂか
らなる第２の半導体装置２を備える。この第２の半導体
装置２は上記窪み５の底６を架橋し、上記第１の半導体
装置１の上方に位置する。上記第２の半導体装置２であ
る半導体チップ９ｂはワイヤー１０ｂを介して、絶縁層
４上に形成された導体回路８ｂと接続される。さらに、
エポキシ樹脂組成物等の封止材１１で封止される。
【００１２】本発明においては、階段状に設けられた窪
み５に、第１の半導体装置１と、第１の半導体装置１が
搭載された窪み５の底６を囲む一の踏み板７に着設し、
上記窪み５の底６を架橋する第２の半導体装置２とを備
えるので、第１の半導体装置１の上方に第２の半導体装
置２が立体的に設置している。従って、本発明の電子部
品装置は多層プリント基板３面に半導体装置１、２を複
数搭載する個所の面積が少ないので、高機能化と小型化
を実現できる。
み５に、第１の半導体装置１と、第１の半導体装置１が
搭載された窪み５の底６を囲む一の踏み板７に着設し、
上記窪み５の底６を架橋する第２の半導体装置２とを備
えるので、第１の半導体装置１の上方に第２の半導体装
置２が立体的に設置している。従って、本発明の電子部
品装置は多層プリント基板３面に半導体装置１、２を複
数搭載する個所の面積が少ないので、高機能化と小型化
を実現できる。
【００１３】なお、本発明の電子部品装置を構成する第
１、及び、第２の半導体装置１、２は半導体チップ９
ａ、９ｂに限定されず、ＱＦＰ（クウァドフラットパッ
ケジ）、ＰＬＣＣ（プラスチックリードチップキャリア
ー）等でもよい。図３に第１の半導体装置１に半導体チ
ップ９ａを、第２の半導体装置２にＱＦＰ（クウァドフ
ラットパッケジ）９ｃを備えた電子部品装置を示す。Ｑ
ＦＰ（クウァドフラットパッケジ）９ｃは半田を介し
て、踏み板７上に形成した導体回路８ｃと接続してい
る。
１、及び、第２の半導体装置１、２は半導体チップ９
ａ、９ｂに限定されず、ＱＦＰ（クウァドフラットパッ
ケジ）、ＰＬＣＣ（プラスチックリードチップキャリア
ー）等でもよい。図３に第１の半導体装置１に半導体チ
ップ９ａを、第２の半導体装置２にＱＦＰ（クウァドフ
ラットパッケジ）９ｃを備えた電子部品装置を示す。Ｑ
ＦＰ（クウァドフラットパッケジ）９ｃは半田を介し
て、踏み板７上に形成した導体回路８ｃと接続してい
る。
【００１４】さらに、本発明の電子部品装置は上記実施
例に限定されず、例えば、階段状に設けられた絶縁層４
をより多数有し、第２の半導体装置２を複数備えること
により、多層プリント基板３面に３個以上の半導体装置
１、２を立体的に搭載したものでもよいし、多層プリン
ト基板３に形成された窪み５を基板の両面に備え、多層
プリント基板３の両面に第１の半導体装置１と第２の半
導体装置２を搭載したものでもよい。
例に限定されず、例えば、階段状に設けられた絶縁層４
をより多数有し、第２の半導体装置２を複数備えること
により、多層プリント基板３面に３個以上の半導体装置
１、２を立体的に搭載したものでもよいし、多層プリン
ト基板３に形成された窪み５を基板の両面に備え、多層
プリント基板３の両面に第１の半導体装置１と第２の半
導体装置２を搭載したものでもよい。
【００１５】本発明の電子部品装置は、ピンを用いたＰ
ＧＡ（ピングリッドアレイ）、リードフレイムを用いた
ＱＦＰ（クウァドフラットパッケジ）、ＴＡＢ（テープ
オートメイテッドボンディング）、多層プリント配線板
の端面に外部接続端子を有するＬＣＣ（リードレスチッ
プキャリアー）、半田ボールを有するＢＧＡ（ボールグ
リッドアレイ）等として用いることができる。上記電子
部品装置はマザーボードに実装され電子装置として使用
される。本発明の電子部品装置を用いた電子装置も高機
能化と小型化が可能になる。
ＧＡ（ピングリッドアレイ）、リードフレイムを用いた
ＱＦＰ（クウァドフラットパッケジ）、ＴＡＢ（テープ
オートメイテッドボンディング）、多層プリント配線板
の端面に外部接続端子を有するＬＣＣ（リードレスチッ
プキャリアー）、半田ボールを有するＢＧＡ（ボールグ
リッドアレイ）等として用いることができる。上記電子
部品装置はマザーボードに実装され電子装置として使用
される。本発明の電子部品装置を用いた電子装置も高機
能化と小型化が可能になる。
【００１６】
【発明の効果】本発明の請求項１又は請求項２に係る半
導体装置を搭載した電子部品装置は、階段状に設けられ
た窪み５に第１の半導体装置１と、第１の半導体装置１
が搭載された窪み５の底６を囲む一の踏み板７に上記窪
み５の底６を架橋する第２の半導体装置２とを備えるの
で、第１の半導体装置１の上方に第２の半導体装置２が
立体的に設置している。従って、多層プリント基板３面
の半導体装置１、２を複数搭載する個所の面積が少なく
いので、高機能化と小型化を実現できる。本発明の電子
部品装置を実装した電子装置は高機能化と小型化が可能
になる。
導体装置を搭載した電子部品装置は、階段状に設けられ
た窪み５に第１の半導体装置１と、第１の半導体装置１
が搭載された窪み５の底６を囲む一の踏み板７に上記窪
み５の底６を架橋する第２の半導体装置２とを備えるの
で、第１の半導体装置１の上方に第２の半導体装置２が
立体的に設置している。従って、多層プリント基板３面
の半導体装置１、２を複数搭載する個所の面積が少なく
いので、高機能化と小型化を実現できる。本発明の電子
部品装置を実装した電子装置は高機能化と小型化が可能
になる。
【図１】本発明の一実施例に係る半導体装置を搭載した
電子部品装置の要部を拡大した断面図である。
電子部品装置の要部を拡大した断面図である。
【図２】図１の電子部品装置に用いられる多層プリント
基板の要部を拡大した断面図である。
基板の要部を拡大した断面図である。
【図３】本発明の他の実施例に係る半導体装置を搭載し
た電子部品装置の要部を拡大した断面図である。
た電子部品装置の要部を拡大した断面図である。
１ 第１の半導体装置 ２ 第２の半導体装置 ３ 多層プリント基板 ４ 絶縁層 ５ 窪み ６ 底 ７ 踏み板 ８，８ａ，８ｂ，８ｃ 導体回路 ９ａ，９ｂ 半導体チップ ９ｃ ＱＦＰ（クウァドフラットパッケジ） １０ａ，１０ｂ ワイヤー １１ 封止剤
Claims (2)
- 【請求項１】 絶縁層（４）毎に上に広がった階段状に
設けられた窪み（５）を有する多層プリント基板
（３）、上記窪み（５）の底（６）に搭載された第１の
半導体装置（１）、及び、上記底（６）を囲む一の踏み
板（７）に着設し、上記窪み（５）の底（６）を架橋す
る第２の半導体装置（２）を備えることを特徴とする半
導体装置を搭載した電子部品装置。 - 【請求項２】 上記第１、及び、第２の半導体装置
（１）、（２）が半導体チップ、ＱＦＰ（クウァドフラ
ットパッケジ）、ＰＬＣＣ（プラスチックリードチップ
キャリアー）のいずれかであることを特徴とする請求項
１記載の半導体装置を搭載した電子部品装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147536A JPH098222A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置を搭載した電子部品装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147536A JPH098222A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置を搭載した電子部品装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098222A true JPH098222A (ja) | 1997-01-10 |
Family
ID=15432540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147536A Withdrawn JPH098222A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置を搭載した電子部品装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098222A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278401A (ja) * | 2005-03-28 | 2006-10-12 | Denso Corp | 半導体装置 |
| JP2008204462A (ja) * | 2007-02-21 | 2008-09-04 | Samsung Electronics Co Ltd | 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法 |
| WO2009147036A1 (de) * | 2008-06-03 | 2009-12-10 | Siemens Aktiengesellschaft | Led-beleuchtungsanordnung |
| JP2011228521A (ja) * | 2010-04-21 | 2011-11-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4946872B2 (ja) * | 2006-02-02 | 2012-06-06 | パナソニック株式会社 | メモリカードの製造方法 |
-
1995
- 1995-06-14 JP JP7147536A patent/JPH098222A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278401A (ja) * | 2005-03-28 | 2006-10-12 | Denso Corp | 半導体装置 |
| JP4946872B2 (ja) * | 2006-02-02 | 2012-06-06 | パナソニック株式会社 | メモリカードの製造方法 |
| JP2008204462A (ja) * | 2007-02-21 | 2008-09-04 | Samsung Electronics Co Ltd | 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法 |
| US8329507B2 (en) | 2007-02-21 | 2012-12-11 | Samsung Electronics Co., Ltd. | Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same |
| WO2009147036A1 (de) * | 2008-06-03 | 2009-12-10 | Siemens Aktiengesellschaft | Led-beleuchtungsanordnung |
| JP2011228521A (ja) * | 2010-04-21 | 2011-11-10 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6738263B2 (en) | Stackable ball grid array package | |
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US5726493A (en) | Semiconductor device and semiconductor device unit having ball-grid-array type package structure | |
| US6236108B1 (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
| US7098533B2 (en) | Printed circuit board with a heat dissipation element and package comprising the printed circuit board | |
| CN1302455A (zh) | 层叠的集成电路封装 | |
| US7229850B2 (en) | Method of making assemblies having stacked semiconductor chips | |
| US6032355A (en) | Method of forming thermal conductive structure on printed circuit board | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JPH098222A (ja) | 半導体装置を搭載した電子部品装置 | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| USRE43112E1 (en) | Stackable ball grid array package | |
| JP2776193B2 (ja) | 多層プリント配線板、その製造方法、及び多層プリント配線板を用いた半導体装置 | |
| JP3136274B2 (ja) | 半導体装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPH07297559A (ja) | 多層プリント配線板、及び多層プリント配線板を用いた半導体装置 | |
| KR20030086192A (ko) | 개량된 와이어-접합된 칩 온 보드 패키지 | |
| JPH098463A (ja) | 多層プリント配線板、その製造方法、及び多層プリント配線板を用いた半導体装置 | |
| JPH08236656A (ja) | プリント配線板、及びそのプリント配線板を用いた半導体装置 | |
| KR20070019359A (ko) | 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 | |
| JPH09246703A (ja) | プリント配線板 | |
| JPH0738009A (ja) | チップキャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |