JPH098236A - 同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法 - Google Patents
同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法Info
- Publication number
- JPH098236A JPH098236A JP8022757A JP2275796A JPH098236A JP H098236 A JPH098236 A JP H098236A JP 8022757 A JP8022757 A JP 8022757A JP 2275796 A JP2275796 A JP 2275796A JP H098236 A JPH098236 A JP H098236A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- area
- polycide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/40—Resistors
- H10D1/47—Resistors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 同じポリシリコン層に面積抵抗の高い区域と
低い区域を作ることにより、集積回路の大きさと複雑さ
とコストを減少させる。 【解決手段】 同じ層に高抵抗の区域と低抵抗の区域を
持つ集積回路を作るのに、半導体層（２３）を堆積さ
せ、この層に不純物を添加して、抵抗体を作るのに適し
た面積抵抗を得、これを誘電体材料（２４）で覆う。次
にこれを選択的にエッチングして半導体材料（２３）の
一部を露出させ、開いた窓を通してさらに不純物を添加
して飽和させる。次にウエーハを金属（３３）で覆って
加熱し、ポリサイド（３４）を作る。次に、反応しない
金属とそのすぐ下の誘電体をエッチングして除去する
と、半導体の区域（４１）と、ポリサイドの区域（４
２）が残り、高抵抗のポリシリコンと低抵抗のポリサイ
ド区域が同じ層に形成される。このようにして、低抵抗
のゲート電極や接続線や電力線、高面積抵抗の抵抗体を
形成することができる。
低い区域を作ることにより、集積回路の大きさと複雑さ
とコストを減少させる。 【解決手段】 同じ層に高抵抗の区域と低抵抗の区域を
持つ集積回路を作るのに、半導体層（２３）を堆積さ
せ、この層に不純物を添加して、抵抗体を作るのに適し
た面積抵抗を得、これを誘電体材料（２４）で覆う。次
にこれを選択的にエッチングして半導体材料（２３）の
一部を露出させ、開いた窓を通してさらに不純物を添加
して飽和させる。次にウエーハを金属（３３）で覆って
加熱し、ポリサイド（３４）を作る。次に、反応しない
金属とそのすぐ下の誘電体をエッチングして除去する
と、半導体の区域（４１）と、ポリサイドの区域（４
２）が残り、高抵抗のポリシリコンと低抵抗のポリサイ
ド区域が同じ層に形成される。このようにして、低抵抗
のゲート電極や接続線や電力線、高面積抵抗の抵抗体を
形成することができる。
Description
【０００１】
【従来の技術】集積回路は、いろいろの機能を持つ多数
の要素を物理的に近づけて作る必要がある。たとえば、
面積抵抗の高い区域と面積抵抗の低い区域を近くに置く
必要があることが多い。ポリシリコン層に不純物を添加
し、ドーパントの量と種類によって面積抵抗を変えるこ
とができる。したがって、ドーパントの量を変えること
により、１つのポリシリコン層に面積抵抗の高い区域と
面積抵抗の低い区域を形成することができる。しかし飽
和ドーピングで得られるものは、最も低い面積抵抗でも
まだ高い。
の要素を物理的に近づけて作る必要がある。たとえば、
面積抵抗の高い区域と面積抵抗の低い区域を近くに置く
必要があることが多い。ポリシリコン層に不純物を添加
し、ドーパントの量と種類によって面積抵抗を変えるこ
とができる。したがって、ドーパントの量を変えること
により、１つのポリシリコン層に面積抵抗の高い区域と
面積抵抗の低い区域を形成することができる。しかし飽
和ドーピングで得られるものは、最も低い面積抵抗でも
まだ高い。
【０００２】
【発明が解決しようとする課題】もちろん、他の方法で
面積抵抗の低い区域を作ることができる。１つの有力な
方法は単に金属層を堆積させることである。または、金
属けい化物すなわちポリサイドを形成してもよい。これ
はどんなに不純物を添加したシリコンより抵抗が低い。
しかしこの２つの方法では、同じ集積回路に面積抵抗の
高い要素と面積抵抗の低い要素が必要なときは複数の層
にしなければならない。この方法の欠点は、物理的なス
ペースをとるので集積回路が大きくなるだけでなく、層
が複雑になり、コストが高くなることである。他方、現
在行われているように面積抵抗の高い区域と面積抵抗の
低い区域とを同じポリシリコン層に形成すると、ポリシ
リコンから得られる最低の面積抵抗に限度があるので速
度が犠牲になる。
面積抵抗の低い区域を作ることができる。１つの有力な
方法は単に金属層を堆積させることである。または、金
属けい化物すなわちポリサイドを形成してもよい。これ
はどんなに不純物を添加したシリコンより抵抗が低い。
しかしこの２つの方法では、同じ集積回路に面積抵抗の
高い要素と面積抵抗の低い要素が必要なときは複数の層
にしなければならない。この方法の欠点は、物理的なス
ペースをとるので集積回路が大きくなるだけでなく、層
が複雑になり、コストが高くなることである。他方、現
在行われているように面積抵抗の高い区域と面積抵抗の
低い区域とを同じポリシリコン層に形成すると、ポリシ
リコンから得られる最低の面積抵抗に限度があるので速
度が犠牲になる。
【０００３】
【課題を解決するための手段】この発明は、同じポリシ
リコン層に面積抵抗の高い区域と面積抵抗の低い区域を
作るものである。より詳しく言うと、この発明は１つの
ポリシリコン層にポリサイド構造と抵抗の高いポリシリ
コン構造を形成できるようにするものである。その方法
として、ポリシリコン層をフォトリソグラフィで選択的
にドーピングし、その後でポリシリコン層のこの部分の
上の金属をけい化する。
リコン層に面積抵抗の高い区域と面積抵抗の低い区域を
作るものである。より詳しく言うと、この発明は１つの
ポリシリコン層にポリサイド構造と抵抗の高いポリシリ
コン構造を形成できるようにするものである。その方法
として、ポリシリコン層をフォトリソグラフィで選択的
にドーピングし、その後でポリシリコン層のこの部分の
上の金属をけい化する。
【０００４】誘電体で覆った基板上にポリシリコンの単
一層を堆積させる。この誘電体の厚さは、誘電体の機能
に従って、場所によって変わってよい。ウエーハの一番
上に誘電体の別の層を堆積させる。ウエーハをホトレジ
ストでマスクして、この誘電体層の、ポリサイドを形成
したい区域をエッチングする。次にホトレジストを除去
してウエーハの上に金属を堆積させ、ウエーハを焼きな
ましてポリサイドを形成すると、この部分で金属はポリ
シリコンと直接接触する。ポリシリコンと接触しない金
属部分を除去し、次に金属とポリシリコンの間の誘電体
を除去する。再びホトエッチングを行ってポリサイドの
選択された部分とポリシリコンの選択された部分を除去
すると、同じポリシリコン層から形成された１つの層
に、ポリサイド構造とポリシリコン構造が残る。
一層を堆積させる。この誘電体の厚さは、誘電体の機能
に従って、場所によって変わってよい。ウエーハの一番
上に誘電体の別の層を堆積させる。ウエーハをホトレジ
ストでマスクして、この誘電体層の、ポリサイドを形成
したい区域をエッチングする。次にホトレジストを除去
してウエーハの上に金属を堆積させ、ウエーハを焼きな
ましてポリサイドを形成すると、この部分で金属はポリ
シリコンと直接接触する。ポリシリコンと接触しない金
属部分を除去し、次に金属とポリシリコンの間の誘電体
を除去する。再びホトエッチングを行ってポリサイドの
選択された部分とポリシリコンの選択された部分を除去
すると、同じポリシリコン層から形成された１つの層
に、ポリサイド構造とポリシリコン構造が残る。
【０００５】導電性の高いポリサイド構造と面積抵抗の
高いポリシリコン構造を同じレベルに作ることにより、
速度と効率を保ったまま、集積回路の必要な層の数を減
らし、微細構成を良くすることができる。これらの利点
は、以下の詳細な説明と図面を参照すれば明らかにな
る。
高いポリシリコン構造を同じレベルに作ることにより、
速度と効率を保ったまま、集積回路の必要な層の数を減
らし、微細構成を良くすることができる。これらの利点
は、以下の詳細な説明と図面を参照すれば明らかにな
る。
【０００６】
【発明の実施の形態】この発明は、ポリシリコンの同じ
連続層から作った基板の上にポリサイド構造とポリシリ
コン構造を形成する方法を与える。
連続層から作った基板の上にポリサイド構造とポリシリ
コン構造を形成する方法を与える。
【０００７】
【実施例】この発明を実施するのに用いる基板は、集積
回路に一般に用いられるものであればどんな種類の基板
でもよい。第１図に示すように、基板２１はシリコン、
ガラス、石英、サファイア、またはその他の基板でよ
い。これを一般に誘電体層２２で覆う。誘電体層２２
は、チッ化けい素または二酸化けい素などの既知の誘電
体材料でよい。この誘電体層は、低圧化学気相成長また
はプラズマ化学気相成長により、またはシリコン基板の
場合は熱酸化により、堆積させる。この層は二酸化けい
素で、その厚さは、用途に従って５０ないし５０００オ
ングストロームであることが望ましい。
回路に一般に用いられるものであればどんな種類の基板
でもよい。第１図に示すように、基板２１はシリコン、
ガラス、石英、サファイア、またはその他の基板でよ
い。これを一般に誘電体層２２で覆う。誘電体層２２
は、チッ化けい素または二酸化けい素などの既知の誘電
体材料でよい。この誘電体層は、低圧化学気相成長また
はプラズマ化学気相成長により、またはシリコン基板の
場合は熱酸化により、堆積させる。この層は二酸化けい
素で、その厚さは、用途に従って５０ないし５０００オ
ングストロームであることが望ましい。
【０００８】誘電体層２２の上はポリシリコン層２３で
ある。この層も低圧化学気相成長などの既知の方法で堆
積させて、ポリシリコン層またはアモルファスシリコン
層として堆積させてよく、温度約６５０℃で焼きなまし
てポリシリコン層を作る。次に、必要があればこの層に
不純物を添加して飽和させてもよいし、または注入して
所望の面積抵抗にしてもよい。この層の厚さは用途によ
って変えてよいが、一般にその範囲は５００から５００
０オングストロームである。
ある。この層も低圧化学気相成長などの既知の方法で堆
積させて、ポリシリコン層またはアモルファスシリコン
層として堆積させてよく、温度約６５０℃で焼きなまし
てポリシリコン層を作る。次に、必要があればこの層に
不純物を添加して飽和させてもよいし、または注入して
所望の面積抵抗にしてもよい。この層の厚さは用途によ
って変えてよいが、一般にその範囲は５００から５００
０オングストロームである。
【０００９】次に、ポリシリコン層を誘電体層、すなわ
ち二酸化けい素層２４で覆う。この層の厚さは、たとえ
ば５００ないし１０００オングストロームの範囲であ
る。
ち二酸化けい素層２４で覆う。この層の厚さは、たとえ
ば５００ないし１０００オングストロームの範囲であ
る。
【００１０】次にホトレジストの層２５で覆って、フォ
トリソグラフィにより、構造の上に金属けい化物を形成
しようとする部分２６を露出させる。次にこの露出させ
た部分２６をエッチングして酸化物を除去し、ポリシリ
コン層２３の一部を露出させてからホトレジスト層を除
去する。
トリソグラフィにより、構造の上に金属けい化物を形成
しようとする部分２６を露出させる。次にこの露出させ
た部分２６をエッチングして酸化物を除去し、ポリシリ
コン層２３の一部を露出させてからホトレジスト層を除
去する。
【００１１】ホトレジスト材料は適当に選んでよい。た
とえばヘキストセラニーズ(HoechstCelanese)社または
シプリー(Shipley) 社から、ホトレジスト材料が市販さ
れているので購入することができる。
とえばヘキストセラニーズ(HoechstCelanese)社または
シプリー(Shipley) 社から、ホトレジスト材料が市販さ
れているので購入することができる。
【００１２】図２に示すように、金属層３１を酸化物層
２４の上に堆積させ、また酸化物層２４を貫通して露出
させた部分３２のポリシリコン層２３の上に堆積させ
る。この用途に用いる金属は、ポリシリコン層とけい化
物を作るものであればどんな種類の金属でもよい。たと
えば、白金、チタン、タンタル、モリブデンなどがよ
い。金属は、スパッタリングまたは化学気相成長で堆積
させることができる。
２４の上に堆積させ、また酸化物層２４を貫通して露出
させた部分３２のポリシリコン層２３の上に堆積させ
る。この用途に用いる金属は、ポリシリコン層とけい化
物を作るものであればどんな種類の金属でもよい。たと
えば、白金、チタン、タンタル、モリブデンなどがよ
い。金属は、スパッタリングまたは化学気相成長で堆積
させることができる。
【００１３】次に、この構造を温度約６５０−７００℃
まで加熱する。これは窒素中で行ってよい。これによ
り、金属３３は下のポリシリコンと反応して金属けい化
物３４を作る。反応しない金属と、反応しない金属層の
下側の酸化物は、たとえばフッ化水素酸の所定の濃度で
エッチングして、化学的に除去する。これで、ポリシリ
コン層２３の上に金属けい化物３４が形成された、図３
の構造ができる。この断面で示すように、金属けい化物
３４はわずかに高くなっている。これは、金属けい化物
の容積が下のポリシリコンの約２〜１／２倍だからであ
る。
まで加熱する。これは窒素中で行ってよい。これによ
り、金属３３は下のポリシリコンと反応して金属けい化
物３４を作る。反応しない金属と、反応しない金属層の
下側の酸化物は、たとえばフッ化水素酸の所定の濃度で
エッチングして、化学的に除去する。これで、ポリシリ
コン層２３の上に金属けい化物３４が形成された、図３
の構造ができる。この断面で示すように、金属けい化物
３４はわずかに高くなっている。これは、金属けい化物
の容積が下のポリシリコンの約２〜１／２倍だからであ
る。
【００１４】ポリサイド３４を形成した後、ポリシリコ
ン面３５全体とポリサイド区域とをホトレジストで覆
い、さらにフォトリソグラフィにより、図４と図５に示
すように、ポリシリコン面とけい化物面３４の選択され
た部分３６−３９を覆う。次に図６に示すように、ポリ
サイドの露出部分とポリシリコンの露出部分を化学的に
エッチングして除去する。次にホトレジストをたとえば
酸素プラズマで除去すると、図７に示す構造が残る。図
７に、誘電体層２２の上の同じポリシリコン層に形成し
た、ポリシリコン４１とポリサイド４２の部分を示す。
ン面３５全体とポリサイド区域とをホトレジストで覆
い、さらにフォトリソグラフィにより、図４と図５に示
すように、ポリシリコン面とけい化物面３４の選択され
た部分３６−３９を覆う。次に図６に示すように、ポリ
サイドの露出部分とポリシリコンの露出部分を化学的に
エッチングして除去する。次にホトレジストをたとえば
酸素プラズマで除去すると、図７に示す構造が残る。図
７に、誘電体層２２の上の同じポリシリコン層に形成し
た、ポリシリコン４１とポリサイド４２の部分を示す。
【００１５】ポリシリコン部分とポリサイド部分の特定
の形状は用途によって異なり、必要な形状にすることが
できる。金属導電層や絶縁層などの別の層をさらに作っ
てもよい。これにより、ゲート電極や接続線や電力線に
適した面積抵抗が非常に低いポリサイド材料も、抵抗体
を作るのに必要な面積抵抗の高いポリシリコンも、ポリ
シリコンの同じ層の同じ面に作ることができる。これは
非常に応答性のよいデバイスとなり、ゲート電極や負荷
やバイアス抵抗や中間の絶縁層などのために別個のポリ
サイド層とポリシリコン層を必要とせず、したがって集
積回路の全体の層の数と製作コストを減らすことができ
る。
の形状は用途によって異なり、必要な形状にすることが
できる。金属導電層や絶縁層などの別の層をさらに作っ
てもよい。これにより、ゲート電極や接続線や電力線に
適した面積抵抗が非常に低いポリサイド材料も、抵抗体
を作るのに必要な面積抵抗の高いポリシリコンも、ポリ
シリコンの同じ層の同じ面に作ることができる。これは
非常に応答性のよいデバイスとなり、ゲート電極や負荷
やバイアス抵抗や中間の絶縁層などのために別個のポリ
サイド層とポリシリコン層を必要とせず、したがって集
積回路の全体の層の数と製作コストを減らすことができ
る。
【００１６】この発明の利点は、ここに説明したこの発
明を実施してみればすぐ理解できる。しかし、この発明
を規定するのは特許請求の範囲だけである。
明を実施してみればすぐ理解できる。しかし、この発明
を規定するのは特許請求の範囲だけである。
【図１】この発明の最初のステップを示す略断面図。
【図２】この発明の次のステップを示す略断面図。
【図３】この発明のさらに次のステップを示す略断面
図。
図。
【図４】この発明のさらに次のステップを示す略平面
図。
図。
【図５】図４の線５−５に沿った断面図。
【図６】図５と同様であるが、露出したポリサイドとポ
リシリコンを化学エッチングした後の断面図。
リシリコンを化学エッチングした後の断面図。
【図７】この発明の最終構造を示す平面図。
２１ 基板 ２２ 誘電体層 ２３ ポリシリコン層 ２４ 二酸化けい素層 ２５ ホトレジスト ３１ 金属層 ３３ 金属 ３４ 金属けい化物 ３５ ポリシリコン面 ４１ ポリシリコン部 ４２ ポリサイド部
Claims (8)
- 【請求項１】 基板上の半導体の単一層に高抵抗と低抵
抗の区域を形成する方法であって、半導体の前記層を誘
電体材料で覆い、前記誘電体材料の選択された部分をエ
ッチングすることにより半導体の選択された部分を露出
させ、金属を前記半導体上に堆積させ、 前記金属を半導体の前記選択された部分と反応させ、 前記金属層の反応しない部分とすぐ下の誘電体層とを選
択的にエッチングして、前記基板上にポリサイドの区域
と半導体材料の区域を作り、 さらにフォトリソグラフィにより前記半導体層とポリサ
イド層をエッチングして、半導体構造とポリサイド構造
を作る、ことを含む方法。 - 【請求項２】 前記半導体はポリシリコンである、請求
項１記載の方法。 - 【請求項３】 前記誘電体をフォトリソグラフィでエッ
チングして半導体の前記選択された部分を露出させる、
請求項１記載の方法。 - 【請求項４】 前記金属は、白金、チタン、タンタル、
モリブデンから成るグループから選択する、請求項１記
載の方法。 - 【請求項５】 前記ポリサイドは、前記金属をポリシリ
コンと直接接触させてポリシリコンと反応させることの
できる温度に前記ウエーハを加熱して形成する、請求項
１記載の方法。 - 【請求項６】 前記半導体層はポリシリコンであり、前
記ポリシリコン層は前記誘電体層で覆う前に不純物を添
加する、請求項１記載の方法。 - 【請求項７】 第１面にポリサイド区域と、また同じく
前記第１面にポリシリコン区域を備える、半導体デバイ
ス。 - 【請求項８】 前記ポリサイド区域と前記ポリシリコン
区域は、ポリシリコンの単一の連続層で形成する、請求
項７記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41206895A | 1995-03-28 | 1995-03-28 | |
| US412068 | 1995-03-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098236A true JPH098236A (ja) | 1997-01-10 |
Family
ID=23631465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8022757A Pending JPH098236A (ja) | 1995-03-28 | 1996-02-08 | 同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH098236A (ja) |
| KR (1) | KR960035839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196559A (ja) * | 2000-01-13 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-02-08 JP JP8022757A patent/JPH098236A/ja active Pending
- 1996-03-19 KR KR1019960008119A patent/KR960035839A/ko not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196559A (ja) * | 2000-01-13 | 2001-07-19 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960035839A (ko) | 1996-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0143542B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US4425700A (en) | Semiconductor device and method for manufacturing the same | |
| US4948747A (en) | Method of making an integrated circuit resistor | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| KR20000035076A (ko) | 실리콘 카바이드 크롬 박막 레지스터를 형성하기 위한 방법 | |
| US6960979B2 (en) | Low temperature coefficient resistor | |
| KR20000035077A (ko) | 실리콘 카바이드 크롬 박막 레지스터 | |
| EP0572214A2 (en) | Method for fabricating an interconnect structure in an integrated circuit | |
| JPH0434966A (ja) | 半導体装置の製造方法 | |
| KR940008883B1 (ko) | 박막저항의 제조방법 | |
| KR930011800B1 (ko) | Mos형 반도체장치 | |
| EP0068843B1 (en) | Method of producing a conductor in a desired pattern on a semiconductor substrate | |
| JPH06318673A (ja) | 半導体装置およびその製造方法 | |
| US6365482B1 (en) | I.C. thin film resistor stabilization method | |
| JPH098236A (ja) | 同じポリシリコン層にポリシリコン抵抗体とポリサイドを形成する方法 | |
| US5396105A (en) | Semiconductor device | |
| US5179434A (en) | Semiconductor device and manufacturing method thereof | |
| KR940005727B1 (ko) | 박막저항의 제조방법 | |
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| KR100228462B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH01106468A (ja) | 半導体装置およびその製造方法 | |
| JP2901262B2 (ja) | ポリシリコン抵抗素子の製造方法 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 |